TWI608541B - 空氣隙互聯結構之形成方法 - Google Patents

Description

空氣隙互聯結構之形成方法

本發明係關於半導體積體電路之製造方法，尤其關於一種用以降低半導體積體電路中之電容值的空氣隙互聯結構之形成方法。

按，隨著半導體工業之發展，極大型積體電路(VLSI)以及超大型積體電路(ULSI)已經被廣泛應用。相比以往之積體電路，極大型積體電路和超大型積體電路具有更複雜之多層結構，更小之特徵尺寸。眾所周知，在阻容電路中，電路電阻和電路電容決定了電路之阻容遲滯(RC delay)，以及電路之能量消耗(E=CV2f)。所以積體電路之電阻值和電容值直接決定了積體電路之性能，尤其是超微細特徵尺寸積體電路。現有極大和超大型積體電路之性能發展受限於電路中之阻容遲滯和能量消耗。為了降低電路中之阻容遲滯和能量消耗，銅(Cu)由於其更高之電導率，已經逐步取代了鋁(Al)來構成積體電路中之金屬結構，低介電常數材料(low-k material,k<2.5)，例如aromatic,hydrocarbon thermosetting polymer(SILK)，也被用來代替傳統之介質材料如SiO2(k>4.0)。

但是由於low-k介質材料之機械強度很弱，相對于銅之楊氏模量差異巨大，且銅互聯結構之機械強度與其線寬成正比(如第一圖所示)，當使用化學機械平坦化(CMP)工藝對多餘之銅結構進行平坦化至阻擋層時，其下壓力會破壞low-k介質材料之介質層結構，造成銅線短路或者斷路，使積體電路失效，low-k介質材料之機械性能缺陷阻礙了其在積體電路中之廣泛使用。

為了克服low-k介質材料存在之缺陷，空氣隙(air-gap)互聯技術被引入積體電路互聯結構中。空氣隙技術，準確而言空氣隙內的空間是沒有空氣的真空，因為普通之空氣必然包含濕氣，可能會導致周圍銅導線的腐蝕和退化。空氣隙技術恰好能在不改變現有介質層材料，不改變現有工藝技術和設備之前提下，利用真空介電常數為1之特性，來顯著降低介質層之介電常數，間接的達到了low-k介質材料之功能，含有空氣隙的介質層結構可以被認為是含有多孔結構的介電質材料結構。但是目前的空氣隙技術如美國專利號為US 7,501,347、US 7,629,268和US 7,361,991等所公開的，只能應用於特徵尺寸為90nm以上的積體電路中，當積體電路之特徵尺寸降低時，傳統的大馬士革工藝(damascene process)也面臨著對銅互聯結構平坦化時機械應力對銅互聯結構造成損傷之技術瓶頸，如何突破平坦化工藝中的應力損傷瓶頸成為形成空氣隙技術之關鍵。

為了解決化學機械平坦化工藝中的機械應力對介質層結構的破壞，在現有空氣隙的形成工藝中，通常會在犧牲層上澱積一層硬遮擋膜用來保護犧牲層材料，利用硬遮擋膜具有很高之機械強度來抵抗化學機械平坦化工藝帶來的機械應力，隨後硬遮擋膜被去除。此種工藝增加了空氣隙之形成步驟，使得空氣隙之形成工藝變得複雜。

同時，為了避免化學機械平坦化工藝對銅線造成潛在之傷害，一部分介質材料會被保留下來以保護銅線之兩翼。因此導致空氣隙無法在狹窄的銅線間距區域內形成，或者只能在狹窄的銅線間距區域內形成體積較小之空氣隙。基於此原因，現有之空氣隙互聯結構形成工藝無法運用在極小特徵尺寸的積體電路中，然而積體電路之特徵尺寸越小，介電常數對電路之電學性能影響越為顯著，例如互聯結構中最下層的第一金屬互聯結構，因此，該技術難題需要迫切解決。

本發明之目的係針對上述習知技術之不足，而提供一種可以在具有超微細特徵尺寸結構之半導體積體電路中形成空氣隙互聯結構的方法。

為達成上述目的，本發明所提供之空氣隙互聯結構的形成方法，包括如下步驟：在半導體積體電路之基底層上澱積第一介質層；在第一介質層上澱積第二介質層；在第二介質層上形成溝槽，相鄰兩溝槽由第二介質層隔離開；在第二介質層之表面和溝槽內依次澱積阻擋層和主導電層；對主導電層進行表面平坦化，並保留一定厚度之主導電層；採用無應力拋光工藝去除除溝槽內的主導電層以外的所有主導電層；採用無應力去除阻擋層工藝去除裸露於溝槽外的所有阻擋層；去除第二介質層，在相鄰兩溝槽之間形成一凹槽；在凹槽壁和裸露的主導電層及阻擋層上澱積第三介質層；在第三介質層和凹槽內澱積第四介質層，空氣隙被形成於凹槽內。

較佳者，其中所述第一介質層可以由SiCN、SiC、SiN和SiOC之一或者它們的混合物構成。

較佳者，其中所述第二介質層可以由超低K介質材料或者低K介質材料或者介質材料構成。

較佳者，其中所述介質材料可以是有機材料。

較佳者，其中所述有機材料可以是SiLK。

較佳者，其中所述阻擋層可以由鉭、氮化鉭、鈦、氮化鈦之一或者它們的混合物構成。

較佳者，其中所述阻擋層是採用濺射工藝被澱積在第二介質層之表面和溝槽內壁上。

較佳者，其中所述主導電層是由銅構成。

較佳者，在其中所述阻擋層上採用化學氣相澱積法澱積一層薄種子層，再採用電化學鍍銅工藝將銅層澱積在所述薄種子層上及溝槽內。

較佳者，其中所述採用低下壓力的化學機械拋光平坦化工藝對主導電層進行表面平坦化，並保留100nm至200nm厚度的主導電層。

較佳者，其中所述採用XeF2氣相蝕刻工藝去除裸露於溝槽外的所有阻擋層。

較佳者，其中所述採用等離子蝕刻工藝去除第二介質層以形成所述凹槽，所述第一介質層作為蝕刻停止層。

較佳者，其中所述凹槽之特徵尺寸在10nm至250nm之間。

較佳者，其中所述第三介質層可以由SiCN、SiC、SiN、SiOC之一或者它們的混合物構成。

較佳者，採用非共形化學氣相澱積工藝澱積所述第四介質層。

較佳者，其中所述第四介質層可以由SiOF、SiOC之一或者它們的混合物構成。

如上所述，本發明空氣隙互聯結構的形成方法透過採用無應力拋光去除多餘之主導電層和無應力去除多餘之阻擋層，由於均無機械應力產生，因而不會對半導體積體電路尤其是半導體積體電路中剩餘之主導電層、阻擋層和介質層造成任何損傷，因此，所述空氣隙互聯結構可以形成於具有超微細特徵尺寸結構的半導體積體電路中，例如特徵尺寸小於65nm及以下的半導體積體電路中。透過形成相對較大之所述空氣隙，進一步降低半導體積體電路中介質層之介電常數，進而降低半導體積體電路中的電容值，以提高半導體積體電路之性能。相對于現有工藝而言，本發明工藝簡單，不需要開發新材料，而且透過澱積第四介質層，使得半導體積體電路之整體結構具有很好的機械強度，可以承受後續封裝之壓力。

為詳細說明本發明之技術內容、構造特徵、所達成目的及功效，以下茲舉例並配合圖式詳予說明。

請依次參閱第二圖至第十圖，本發明空氣隙互聯結構的形成方法包括如下步驟：

步驟1：在半導體積體電路之基底層301上澱積第一介質層302。所述第一介質層302可以由SiCN、SiC、SiN和SiOC之一或者它們的混合物構成。

步驟2：在所述第一介質層302上澱積第二介質層303作為犧牲層。所述第二介質層303可以由超低K介質材料或者低K介質材料或者介質材料構成，所述介質材料可以是有機材料，例如SiLK材料。

步驟3：在所述第二介質層303上澱積防反射膜304。

步驟4：在所述防反射膜304上澱積光刻阻擋掩膜305。

步驟5：對所述光刻阻擋掩膜305進行圖形曝光，形成有圖形的光刻阻擋掩膜，再採用乾法蝕刻工藝將所述防反射膜304選擇性去除，使圖形形成於防反射膜304上(如第三圖所示)。

步驟6：將具有圖形之光刻阻擋掩膜305作為蝕刻掩膜，採用乾法蝕刻工藝選擇性去除所述第二介質層303，在第二介質層303上形成溝槽100，相鄰兩溝槽100由所述第二介質層303隔離開，然後將所述光刻阻擋掩膜305和所述防反射膜304全部去除(如第四圖所示)。

步驟7：在所述第二介質層303之表面及溝槽100內壁上濺射澱積阻擋層306，所述阻擋層306可以由鉭、氮化鉭、鈦、氮化鈦之一或者它們的混合物構成，然後在所述阻擋層306上及溝槽100內澱積主導電層307(如第五圖所示)，所述主導電層307可以由銅構成，當選擇金屬銅作為主導電層307時，需要先在所述阻擋層306上採用化學氣相澱積法澱積一層薄種子層，再採用電化學鍍銅工藝將銅層澱積在所述薄種子層上及溝槽100內。

步驟8：採用低下壓力的化學機械拋光平坦化工藝對所述主導電層307進行拋光，使主導電層307部分平坦化，並保留一定厚度之主導電層307(如第六圖所示)，在本實施例中，較佳之主導電層307為銅層，相應的，保留的銅層之厚度為100nm-200nm為最佳。

步驟9：採用無應力拋光工藝去除除溝槽100內的銅層以外的所有銅層(如第七圖所示)，所述無應力拋光工藝是基於電化學拋光原理，將需被拋光的半導體積體電路表面之銅結構作為陽極，拋光液噴頭作為陰極，在陽極與陰極之間施加一電壓，拋光液噴頭將拋光液噴射至銅表面，銅溶解於拋光液中並被去除。無應力拋光工藝可以選擇性去除多餘之銅結構，並且對介質層和阻擋層不會產生侵蝕和形變，徹底避免了機械應力對銅、低k介質層和超低k介質層之損壞，從根本上解決了低K介質材料或者超低K介質材料與銅整合之工藝難題，同時，在無應力拋光系統中，由於拋光液可以被循環利用，既降低了成本又減少了環境污染。

步驟10：採用無應力去除阻擋層工藝去除裸露於溝槽100外的所有阻擋層306，而僅保留溝槽100內的阻擋層306(如第八圖所示)，在本實施例中，所述阻擋層306由鉭、氮化鉭、鈦、氮化鈦之一或者它們的混合物構成，因此，本實施例採用了XeF2氣相蝕刻工藝去除裸露於溝槽100外的所有阻擋層306，XeF2能夠與由鉭、氮化鉭、鈦、氮化鈦之一或者它們的混合物構成的阻擋層306在一定溫度和壓力條件下自發的並選擇性的發生蝕刻化學反應。在本實施例中，蝕刻工藝之溫度可在0℃至300℃，25℃至200℃為最佳反應溫度，XeF2氣體壓力可在0.1Torr至100 Torr，0.5 Torr至20 Torr為最佳反應壓強。XeF2對於銅和由介質材料構成的第二介質層303具有良好的選擇性，尤其對於以Si-C-O-H作為基礎材料且介電常數為1.2至4.2，其中又以介電常數為1.3至2.4為最佳構成的第二介質層303具有更好的選擇性。在整個氣相蝕刻過程中，無機械應力施加在阻擋層306和第二介質層303上，所以對於銅膜和第二介質層303無任何傷害。並且，XeF2與阻擋層306反應後得到氣相反應物，例如Xe和在一定反應溫度和壓強下產生的揮發物氟化鉭，因此，沒有任何殘留物質附著在半導體積體電路之表面。

步驟11：採用等離子蝕刻工藝去除第二介質層303，在所述相鄰兩溝槽100之間形成一凹槽1007，所述第一介質層302作為蝕刻停止層，所述凹槽1007之特徵尺寸可以介於10nm至250nm之間。等離子蝕刻工藝中選用的等離子還原氣體可以為NH3或者H2或者N2。在蝕刻過程中，阻擋層306和主導電層307不會受到任何損傷。接著，在整個半導體積體電路之表面澱積第三介質層308，所述第三介質層308作為密封介質層覆蓋在整個半導體積體電路之表面，所述第三介質層308可以由SiCN、SiC、SiN、SiOC之一或者它們的混合物構成(如第九圖所示)。

步驟12：在所述第三介質層308上採用非共形化學氣相澱積法澱積第四介質層309，在所述凹槽1007內形成空氣隙200(如第十圖所示)。所述空氣隙200之大小和形狀可以根據半導體積體電路之特徵尺寸的大小而得到優化，以降低半導體積體電路之介質層的介電常數。所述第四介質層309可以由SiOF、SiOC之一或者它們的混合物構成。

由上述可知，本發明採用無應力拋光技術去除多餘銅層和無應力去除多餘阻擋層306，在實施該兩工藝步驟過程中，均無機械應力產生，因此不會對半導體積體電路尤其是半導體積體電路中剩餘的銅膜、阻擋層和介質層造成任何損傷，因此，所述空氣隙200可以形成於具有超微細特徵尺寸結構的半導體積體電路中，例如特徵尺寸小於65nm及以下的半導體積體電路中。透過形成相對較大之所述空氣隙200，進一步降低半導體積體電路中介質層之介電常數，進而降低半導體積體電路中的電容值，以提高半導體積體電路之性能。相對于現有工藝而言，本發明工藝簡單，不需要開發新材料，而且透過澱積第四介質層309，使得半導體積體電路之整體結構具有很好的機械強度，可以承受後續封裝之壓力。

本發明空氣隙互聯結構的形成方法透過上述實施方式及相關圖式說明，己具體、詳實的揭露了相關技術，使本領域之技術人員可以據以實施。而以上所述實施例只是用來說明本發明，而不是用來限制本發明的，本發明之權利範圍，應由本發明之申請專利範圍來界定。至於本文中所述元件數目之改變或等效元件之代替等仍都應屬於本發明之權利範圍。

301．．．基底層

302．．．第一介質層

303．．．第二介質層

304．．．防反射膜

305．．．光刻阻擋掩膜

306．．．阻擋層

307．．．主導電層

308．．．第三介質層

309．．．第四介質層

100．．．溝槽

1007．．．凹槽

200．．．空氣隙

第一圖所示為銅線寬度與其機械強度之關係示意圖。

第二圖所示為本發明按工序依次在半導體積體電路之基底層上澱積第一介質層、第二介質層、防反射膜和光刻阻擋掩膜後之橫切面示意圖。

第三圖所示為本發明按工序對光刻阻擋掩膜進行圖形曝光，並形成有圖形的防反射膜後之橫切面示意圖。

第四圖所示為本發明按工序在第二介質層上形成溝槽後之橫切面示意圖。

第五圖所示為本發明按工序依次澱積阻擋層和主導電層後之橫切面示意圖。

第六圖所示為本發明按工序對主導電層表面初步平坦化後之橫切面示意圖。

第七圖所示為本發明按工序對主導電層表面無應力拋光平坦化後之橫切面示意圖。

第八圖所示為本發明按工序將裸露於溝槽外的阻擋層蝕刻後之橫切面示意圖。

第九圖所示為本發明按工序將第二介質層去除，並澱積第三介質層後之橫切面示意圖。

第十圖所示為本發明按工序澱積第四介質層，並形成空氣隙後之橫切面示意圖。

301．．．基底層

302．．．第一介質層

306．．．阻擋層

307．．．主導電層

308．．．第三介質層

309．．．第四介質層

200．．．空氣隙

Claims (16)

1. 一種空氣隙互聯結構的形成方法，包括如下步驟：在半導體積體電路之基底層上澱積第一介質層；在第一介質層上澱積第二介質層；在第二介質層上形成溝槽，相鄰兩溝槽由第二介質層隔離開；在第二介質層之表面和溝槽內依次澱積阻擋層和主導電層；對主導電層進行表面平坦化，並保留一定厚度之主導電層；採用無應力拋光工藝去除除溝槽內的主導電層以外的所有主導電層；採用無應力去除阻擋層工藝去除裸露於溝槽外的所有阻擋層；去除第二介質層，在相鄰兩溝槽之間形成一凹槽；在凹槽壁和裸露的主導電層及阻擋層上澱積第三介質層；在第三介質層和凹槽內澱積第四介質層，空氣隙被形成於凹槽內。
2. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述第一介質層可以由SiCN、SiC、SiN和SiOC之一或者它們的混合物構成。
3. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述第二介質層可以由超低K介質材料或者低K介質材料或者介質材料構成。
4. 如申請專利範圍第3項所述之空氣隙互聯結構的形成方法，其中所述介質材料可以是有機材料。
5. 如申請專利範圍第4項所述之空氣隙互聯結構的形成方法，其中所述有機材料可以是SiLK。
6. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述阻擋層可以由鉭、氮化鉭、鈦、氮化鈦之一或者它們的混合物構成。
7. 如申請專利範圍第6項所述之空氣隙互聯結構的形成方法，其中所述阻擋層是採用濺射工藝被澱積在第二介質層之表面和溝槽內壁上。
8. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述主導電層是由銅構成。
9. 如申請專利範圍第8項所述之空氣隙互聯結構的形成方法，其中在所述阻擋層上採用化學氣相澱積法澱積一層薄種子層，再採用電化學鍍銅工藝將銅層澱積在所述薄種子層上及溝槽內。
10. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述採用低下壓力的化學機械拋光平坦化工藝對主導電層進行表面平坦化，並保留100nm至200nm厚度之主導電層。
11. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述採用XeF2氣相蝕刻工藝去除裸露於溝槽外的所有阻擋層。
12. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述採用等離子蝕刻工藝去除第二介質層以形成所述凹槽，所述第一介質層作為蝕刻停止層。
13. 如申請專利範圍第1項或第12項所述之空氣隙互聯結構的形成方法，其中所述凹槽之特徵尺寸在10nm至250nm之間。
14. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，其中所述第三介質層可以由SiCN、SiC、SiN、SiOC之一或者它們的混合物構成。
15. 如申請專利範圍第1項所述之空氣隙互聯結構的形成方法，採用非共形化學氣相澱積工藝澱積所述第四介質層。
16. 如申請專利範圍第1項或第15項所述之空氣隙互聯結構的形成方法，其中所述第四介質層可以由SiOF、SiOC之一或者它們的混合物構成。