TWI608524B - 使用熱線源來處理置於基材上之含鍺材料、含ｉｉｉ－ｖ族化合物材料、或含ｉｉ－ｖｉ族化合物材料的方法及設備 - Google Patents

使用熱線源來處理置於基材上之含鍺材料、含ｉｉｉ－ｖ族化合物材料、或含ｉｉ－ｖｉ族化合物材料的方法及設備 Download PDF

Info

Publication number
TWI608524B
TWI608524B TW102146969A TW102146969A TWI608524B TW I608524 B TWI608524 B TW I608524B TW 102146969 A TW102146969 A TW 102146969A TW 102146969 A TW102146969 A TW 102146969A TW I608524 B TWI608524 B TW I608524B
Authority
TW
Taiwan
Prior art keywords
substrate
filaments
hydrogen
temperature
chamber
Prior art date
Application number
TW102146969A
Other languages
English (en)
Other versions
TW201426821A (zh
Inventor
朴正元
庫茲喬伊格里非斯
那瓦卡普萊文Ｋ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201426821A publication Critical patent/TW201426821A/zh
Application granted granted Critical
Publication of TWI608524B publication Critical patent/TWI608524B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only

Description

使用熱線源來處理置於基材上之含鍺材料、含III-V族化合物材料、或含II-VI族化合物材料的方法及設備
本發明之實施例大體係關於半導體基材處理，且更特定言之係關於用於清洗基材表面之方法。
半導體元件製造需要多個製程步驟以完成最終元件。然而，製程步驟或中介條件可產生可沈積或形成在元件之結構上之不需要的材料(例如，天然氧化物層、污染物、殘餘物等)。通常經由基材清洗製程移除此類材料。習知基材處理/清洗製程通常包括以下步驟：在高溫及/或高壓下使基材暴露至由處理氣體(例如，含氟氣體)形成之電漿。然而，本發明人已觀察到此類方法可產生對基材之不可接受的損壞。
因此，本發明人已經提供清洗元件表面之改進方法。
本文提供使用熱線源來處理置於基材上之含鍺材料、含III-V族化合物材料或含II-VI族化合物材料的方法及設備。在一些實施例中，一種用於處理基材上之材料的方法包括以下步驟：將含氫氣體提供至具有複數根細絲之第一製程腔室；使電流流動穿過複數根細絲以使複數根細絲之溫度升高至足以分解含氫氣體之至少一部分以形成氫原子之第一溫度；以及藉由使材料暴露至藉由含氫氣體之分解形成之氫原子來處理基材上之暴露材料的表面，其中該材料係含鍺材料、含III-V族化合物材料或含II-VI族化合物材料之至少一者。
在材料係含鍺材料之一些實施例中，該方法可進一步包括以下步驟：將含氮氣體提供至具有複數根細絲的第二製程腔室；使電流流動穿過複數根細絲以使複數根細絲之溫度升高至足以分解含氮氣體之至少一部分以形成氮原子之第一溫度；以及藉由使基材暴露至藉由含氮氣體之分解形成之氮原子來在含鍺材料之頂上形成含氮層。
下文描述本發明之其他與進一步實施例。
100‧‧‧方法
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
109‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧步驟
200‧‧‧基材
202‧‧‧層
204‧‧‧表面
206‧‧‧含氮層
208‧‧‧汲極
210‧‧‧閘極
212‧‧‧源極
214‧‧‧結構
300‧‧‧系統
301‧‧‧製程腔室
302‧‧‧腔室主體
303‧‧‧處理腔室
304‧‧‧內部處理體積
305‧‧‧腔室主體
306‧‧‧控制器
307‧‧‧內體積
308‧‧‧中央處理單元
310‧‧‧支援電路
311‧‧‧細絲或佈線
312‧‧‧記憶體
313‧‧‧電源
314‧‧‧軟體常式
320‧‧‧遮蔽件
322‧‧‧腔室襯墊
328‧‧‧基材支撐件
330‧‧‧基材
331‧‧‧距離
332‧‧‧氣體入口
333‧‧‧噴淋頭
334‧‧‧出口
336‧‧‧佈線至佈線距離
338‧‧‧凸緣
340‧‧‧距離
341‧‧‧氣體分配設備
342‧‧‧板
344‧‧‧通孔
346‧‧‧氣源
348‧‧‧熱線源
350‧‧‧預熱腔室
352‧‧‧熱源
354‧‧‧箭頭
402‧‧‧導管
404‧‧‧空腔或充氣部
可藉由參照隨附圖式中圖示之本發明之說明性實施例理解上文簡要概述且下文更詳細論述之本發明的實施例。然而應注意的是，隨附圖式僅圖示本發明之典型實施例且因此不被視為限制本發明之範疇，因為本發明可許可其他等效實施例。
第1圖係根據本發明之一些實施例用於處理一基材之方法的流程圖。
第2A圖到第2D圖係根據本發明之一些實施例在第1圖之方法之不同階段期間之基材的說明性橫截面圖。
第3圖係根據本發明之一些實施例適用於執行在第1圖中圖示之方法的處理系統。
第4圖係根據本發明之一些實施例適用於執行在第1圖中圖示之方法的處理系統。
為了促進理解，在可能的地方使用相同的元件符號指示諸圖所共有之相同元件。未按比例繪製諸圖，且為了清晰可簡化諸圖。預期一個實施例之元件及特徵結構可有利地併入其他實施例而無需進一步詳述。
本文提供用於處理置於基材上之含鍺材料、含III-V族化合物材料或含II-VI族化合物材料的方法及設備。本發明製程之實施例可有利地允許從基材移除污染物或不期望的層，同時與使用(例如)電漿、高溫處理或氟基化學物之一或更多者之習知處理製程相比對基材造成較小損壞。本發明製程之實施例可進一步有利地允許在含鍺材料之頂上形成含氮層，該等含氮層與經由習知氮化製程(例如，電漿氮化製程)形成之含氮層相比展示出具有平滑表面及明顯介面的共形生長。此外，藉由使用使用熱線源產生原子氫及/或原子氮之製程腔室，本發明人已觀察到，與在半導體工業中習知地用於產生原子氫及/或原子氮之方法相比，熱線處理腔室可有 利地產生更高的原子氫及/或原子氮密度(例如，高出1.3倍至約3倍)。
第1圖係根據本發明之一些實施例用於處理在基材上之含鍺材料或含III-V族或II-VI族化合物材料之方法100的流程圖。第2A到第2D圖係根據本發明之一些實施例在第1圖之處理序列之不同階段期間具有高深寬比結構之元件的說明性橫截面圖。可在適用於處理根據本發明之實施例之半導體基材之任一設備(諸如，下文關於第3圖及第4圖論述之設備)中執行本發明方法。
方法100通常始於102，在102中可視情況預熱具有暴露含鍺材料或含III-V族或II-VI族化合物材料之基材(基材200)。在執行處理製程(例如，如下所述之處理製程)之前預熱基材200之步驟可促進從元件除氣及/或移除污染物。在一些實施例中，可在與用於處理製程之腔室相同的腔室中預熱基材200。或者，在一些實施例中，可使用不同於用於處理製程之腔室的預熱腔室(諸如，下文關於第3圖及第4圖論述之預熱腔室350)。本發明人已觀察到，在不同於用於執行處理製程之腔室的腔室中預熱基材200可降低或消除來自處理製程腔室之剩餘製程副產物對基材之污染的發生率及/或可降低或消除來自基材之材料對處理製程腔室之污染的發生率。
預熱腔室可為適於將基材200預熱至期望溫度之任一類型的腔室(例如，專用預熱腔室、退火腔室、沈積腔室等)。在一些實施例中，預熱腔室可為熱線處理腔室(例如， 熱線化學氣相沈積(HWCVD)腔室，或具有熱線源之其他適合的處理腔室)，諸如下文關於第3圖及第4圖所述之製程腔室。在一些實施例中，預熱腔室可為耦接至多腔室工具(例如，叢集工具或直列式(in-line)製程工具)之複數個腔室之一者。
可將基材200預熱至適於從基材200除氣或移除污染物之任一溫度。舉例而言，在一些實施例中，可將基材200預熱至高達約500攝氏溫度的溫度。可經由任一適合熱源(例如，設置在腔室內之加熱燈或電阻加熱器、嵌入在基材支撐件內之加熱器、熱線源之細絲等)預熱基材200。在於熱線處理腔室中預熱基材200之實施例中，可將熱線源(例如，細絲)加熱至約1000度至約2500度之溫度以促進將基材200預熱至期望溫度之步驟。其他溫度可適當地用於基材及待移除之污染物。
參照第2A圖，基材200可為具有適用於半導體元件製造之暴露材料之任一類型的基材，例如摻雜或未摻雜矽之基材、III-V族化合物基材、II-VI族化合物基材、矽鍺(SiGe)基材、磊晶基材、絕緣體上矽(SOI)基材，以上物質之氧化物等。在一些實施例中，基材200可包含半導體元件，例如二維或三維元件，諸如多閘極元件、鰭式場效應電晶體(FinFET)、金屬氧化物半導體場效應電晶體(MOSFET)、奈米線場效應電晶體(NWFET)、三閘極電晶體等。在基材200包含III-V族化合物之實施例中，基材200可包含適用於半導體或LED元件製造之任一III-V族化合物，例如砷化銦鎵 (InGaAs)、磷化銦鎵(InGaP)、氮化鎵(GaN)、砷化銦(InAs)、磷化銦(InP)、砷化鎵(GaAs)、磷化鎵(GaP)、砷銻磷化鎵銦(gallium indium arsenide antimonide phosphide；GaInAsSbP)等。在基材200包含II-VI族化合物之實施例中，基材200可包含適用於半導體或LED元件製造之任一II-VI族化合物，例如硫化鎘(CdS)、碲化鎘(CdTe)、氧化鋅(ZnO)、硒鋅礦(ZnSe)、硫化鋅(ZnS)、碲化鋅(ZnTe)、碲化鎘鋅(CdZnTe)、碲化汞鎘(HgCdTe)等。在一些實施例中，可執行關於103-108描述之本發明方法以移除可沈積或形成在製程腔室組件(包括(但不限於)，腔室壁、基材支撐件或噴淋頭)之表面上之不需要的材料(例如，天然氧化物層、污染物、殘餘物等)。
在一些實施例中，待移除之層202可設置在基材200之一或更多個暴露鍺表面或含III-V族或II-VI族化合物材料表面(例如，表面204)之頂上。儘管本文描述為層，但是待移除之層202亦可為部分層，或可為僅設置在基材200之部分上之材料島狀區(island)。層202可包含待從基材200移除之任何材料，例如，天然氧化物層、氮化物層、介電層、矽層等，或先前製程殘餘物或污染物，例如含碳、含矽、含氮或含氧的污染物等。在一些實施例中，層202可為具有基材200之表面204之複數個垂線偏差的基材200之表面204之至少一部分，該等複數個垂線偏差產生具有不期望粗糙度之表面204。表面204可為在製程(例如，沈積、蝕刻、退火、植入或其他製程)之前及/或之後需要清洗之任一含鍺表面或含III-V族或II-VI族化合物表面。舉例而言，在一些實施例中， 表面204可為結構(例如，源極、汲極、閘極、鰭片等)、觸點、襯墊(例如，吸氣襯墊)、阻障層(例如，氫鈍化阻障層)、金屬填充物等之表面。
若在獨立腔室中預熱基材200，則將基材200移動至處理腔室以用於處理(例如，如下所述之清洗或粗糙度降低)。處理腔室可為適於執行具有複數根細絲之製程之任一類型的腔室。舉例而言，在一些實施例中，處理腔室可為熱線處理腔室(例如，HWCVD腔室或具有熱線源之其他適合的處理腔室)，例如下文描述之製程腔室。本發明人已觀察到，與在半導體工業中習知地用於產生原子氫之方法或系統(例如，射頻及/或直流電漿或感應耦合電漿系統)相比，藉由使用具有熱線源之腔室可產生更高密度的原子氫(例如，高出1.3倍至約3倍)。
其次，在103處，可處理暴露含鍺材料或含III-V族或II-VI族化合物材料之表面(表面204)。在一些實施例中，處理表面204之步驟可促進污染物、製程殘餘物等之移除(例如，移除層202)。或者，或以組合形式，在一些實施例中，處理表面204之步驟可降低表面204之粗糙度。
為了處理基材200之表面204，首先，在104處，可將含氫氣體提供至具有複數根細絲之製程腔室(例如，第一製程腔室)。在一些實施例中，具有複數根細絲之製程腔室可為上文描述之處理腔室，或者為獨立腔室。在製程腔室係獨立腔室之實施例中，在分解含氫氣體(下文描述)之後，隨後可將生成之氫原子提供至處理腔室。
含氫氣體可包含在分解時適於提供高密度原子氫之任一或多種氣體。舉例而言，在一些實施例中，含氫氣體可包含或本質上由或由以下氣體組成：氫(H2)氣體、氫(H2)氣體與氮(N2)氣體之混合物、氨(NH3)、過氧化氫(H2O2)、以上之組合物等。在一些實施例中，含氫氣體可進一步包含稀釋劑氣體，例如氦(He)、氬(Ar)等之一或更多者。在一些實施例中，含氫氣體可本質上由或由與稀釋劑氣體(諸如，氦(He)、氬(Ar)等之一或更多者)混合之以下氣體之一或更多者組成：氫(H2)氣體、氫(H2)氣體與氮(N2)氣體之混合物、氨(NH3)、過氧化氫(H2O2)、以上之組合物。可以適於提供需要量之原子氫以清洗基材200之表面204之任一流動速率提供含氫氣體，且可根據基材200及/或製程腔室大小調整含氫氣體。舉例而言，在基材係300mm直徑之半導體晶圓的一些實施例中，可以高達約10000sccm之流動速率提供含氫氣體。
其次，在106處，使電流流動穿過設置在製程腔室中之複數根細絲以使複數根細絲之溫度升高至足以至少部分地分解含氫氣體之第一溫度。電流可在預熱基材(上文在102處所述)及/或將含氫氣體提供至製程腔室(上文在104處所述)之前、同時及/或之後流動穿過複數根細絲。在一些實施例中，可至少在提供含氫氣體之前將複數根細絲加熱至第一溫度。在一些實施例中，將複數根細絲加熱至第一溫度之步驟可降低或消除來自複數根細絲之污染物，從而降低或消除粒子形成。另外，加熱複數根細絲之步驟可消除雜質，從而提高穩定性及/或可靠性，且延長複數根細絲之使用壽命。複 數根細絲可為設置在任一適合類型之製程腔室中的任一適合類型之細絲，例如設置在下文關於第3圖及第4圖所述之製程腔室中之複數根細絲。
如下所述，第一溫度可為適於實現含氫氣體之分解以提供期望密度之原子氫且促進處理表面204的溫度。舉例而言，在一些實施例中，第一溫度可為約10℃至約500℃。其他製程相容的溫度可適當地用於待移除之基材及污染物。
接著，在108處，藉由使基材200暴露至由含氫氣體之分解形成之氫原子達第一時間段來清洗在基材200上之暴露含鍺材料或含III-V族或II-VI族化合物材料之表面之一或更多者(例如，表面204)(例如，移除設置在基材上之材料或污染物中的一些或所有材料或污染物)。在一些實施例中，如第2B圖中所圖示，原子氫之高度反應性質促進層202之移除，從而清洗基材200之一或更多個表面216。本發明人亦已觀察到，與習知清洗製程(諸如，使用電漿及/或含氟處理氣體之製程)相比，藉由使用原子氫移除層202，可完全移除層202而不留下任何殘餘物，或損壞或氧化表面。完全移除殘餘物而不損壞或氧化表面提供適用於經由製程(諸如，分子束磊晶(MBE)，有機金屬化學氣相沈積(MOCVD)磊晶等)沈積之高品質磊晶層及元件之沈積之清潔的化學計量表面。
在一些實施例中，藉由使基材200暴露至由含氫氣體之分解形成之氫原子，可降低表面204之粗糙度。降低表面204之粗糙度可提供原子級平滑表面且降低或消除在後續沈積或層形成製程中之不穩定氧化物之形成(例如，如下所 述之含氮層之形成)。另外，降低基材之表面204之粗糙度可改進在基材200頂上形成之最終製造元件之電性質(例如，電流-電壓(I-V)特性、電容電壓(C-V)特性等)。在一些實施例中，可藉由使製程參數(例如，第一溫度、壓力、氣流、細絲溫度等)變化來控制表面之粗糙度。
第一時間段可為促進層202之移除達一滿意度(例如，完全移除、大體上移除等)及/或促進基材200之表面204之粗糙度之期望降低所需之任一時間量，且第一時間段可根據層202之組成、基材200大小等而變化。舉例而言，在一些實施例中，基材200可暴露於原子氫達約60秒至約600秒之第一時間段。在上述實施例之任一者中，第一溫度或第一時間段之至少一者可取決於用於製造細絲之材料及/或製程腔室內之複數根細絲之配置。
在一些實施例中，基材200設置在製程腔室中之複數根細絲下方，且直接暴露於該等複數根細絲。或者，在一些實施例中，基材200可與複數根細絲隔開。舉例而言，在一些實施例中，具有複數個孔之板(例如，氣體分配板)可設置在複數根細絲與基材200之間，例如，如下文關於第3圖及第4圖中之板342所描述。在存在的情況下，板可進一步允許對具有設置在其中之複數根細絲之腔室之部分及具有設置在其中之基材200之腔室之部分之個別溫度控制，從而允許複數根細絲及基材之每一者維持在不同溫度，如下所述。在另一實例中，在一些實施例中，原子氫可遠端形成在具有複數根加熱細絲或佈線之製程腔室(例如，熱線處理腔 室)中且提供至具有設置在其中之基材200之獨立製程腔室(例如，處理腔室)。
基材200可以靜止狀態位於熱線源下方或板342下方，在基材支撐件(例如，下文關於第3圖描述之基材支撐件328)之上，或在一些實施例中基材200之位置係可移動的以在基材200穿過板342下方時用於動態清洗。
除上述外，額外的製程參數亦可用於促進處理表面204之步驟。舉例而言，本發明人已觀察到，產生之原子氫之密度可受含有基材200之製程腔室(例如，製程腔室或獨立處理腔室)內之壓力控制。因此，在一些實施例中，製程腔室可維持在約1mTorr至約10000mTorr之壓力處。另外，製程腔室可維持在適於促進處理表面204之任一溫度處，例如約10℃至約500℃。基材200可經由任一適合加熱機構或熱源(例如，電阻加熱器(例如，嵌入在基材支撐件內之加熱器)、加熱燈等)維持在上述溫度處。本發明人已觀察到，使製程腔室維持在此類溫度處將額外能量提供至製程，此舉可促進含氫氣體之更完全分解以形成氫原子，從而提高處理製程之產量及均勻性。
在於108處處理在基材200上之暴露含III-V族或II-VI族化合物材料之表面(例如，表面204)之後，方法100通常結束且基材200可繼續用於進一步處理。在一些實施例中，可在基材200上執行額外製程，諸如額外層沈積、蝕刻、退火等。
視情況地，在109處，在於108處處理在基材200 上之暴露含鍺材料之表面(例如，表面204)之後，可在含鍺材料頂上(例如，在表面204頂上)形成含氮層。為了形成含氮層，首先，在110處，可將含氮氣體提供至具有複數根細絲之製程腔室(例如，第二製程腔室)。在一些實施例中，具有複數根細絲之製程腔室可為上文所述之處理腔室、上文所述之第一製程腔室，或獨立腔室。在第二製程腔室係獨立腔室之實施例中，在分解含氮氣體(如下所述)之後，隨後可將生成之氮原子提供至處理腔室。
含氮氣體可包含在分解時適於提供高密度原子氮之任一或多種氣體。舉例而言，在一些實施例中，含氮氣體可包含氮(N2)、氨(NH3)等之至少一者。在一些實施例中，含氮氣體可進一步包含稀釋劑氣體，例如氫(H2)、氦(He)、氬(Ar)等。可以適於提供需要量之原子氮以形成具有期望厚度之含氮層之任一流動速率提供含氮氣體，且可根據基材200及/或製程腔室大小調整含氮氣體。舉例而言，在基材係300mm直徑之半導體晶圓的一些實施例中，含氮氣體可以約1sccm至約10000sccm之流動速率提供且可根據應用、系統大小等變化。
接著，在112處，使電流流動穿過設置在製程腔室中之複數根細絲以使複數根細絲之溫度升高至足以至少部分地分解含氮氣體之第二溫度。電流可在將含氮氣體提供至製程腔室之前、同時及/或之後流動穿過複數根細絲。在一些實施例中，使電流流動至複數根細絲及提供含氮氣體之序列可根據特定應用而變化。在一些實施例中，可至少在提供含氮 氣體之前將複數根細絲加熱至第二溫度。複數根細絲可為設置在任一適合類型之製程腔室中的任一適合類型之細絲，例如設置在下文關於第3圖及第4圖所述之製程腔室中之複數根細絲。
如下所述，第二溫度可為適於實現含氮氣體之分解以提供期望密度之原子氮且促進形成含氮層之任一溫度。舉例而言，在一些實施例中，第二溫度可為約1000℃至約2500℃。其他製程相容的溫度可適當地用於基材及待移除之污染物。
其次，在114處，藉由使基材200暴露至由含氮氣體之分解形成之氮原子達第二時間段以在含鍺材料(例如，表面204)頂上形成含氮層206。在一些實施例中，使表面204暴露至氮原子引起鍺材料之氮化，從而形成含氮層206。含氮層206可為適用於期望應用之任一類型之層。舉例而言，在一些實施例中，含氮層206可為氮化鍺(Ge3N4)層。
本發明人已觀察到，在鍺基材應用中之習知含氮層形成製程通常產生介面氧化層(例如，在基材與含氮層之間形成的GeO2層)。此類氧化層係熱不穩定的、水溶性的且具有不良電性質(例如，電流-電壓(I-V)特性、電容電壓(C-V)特性等)。然而，本發明人已觀察到，藉由使表面204暴露至氮原子，含氧介面層被降低或消除，從而產生與在鍺基材頂上習知形成之含氮層相比係熱穩定的、水不溶性的且具有改進之電性質的含氮層206。另外，含氮層206可為抗氧化及抗氧擴散的，從而允許含氮層206用作抵制氧化之鈍化層或擴 散阻障層以用於鍺金屬絕緣體半導體場效應電晶體應用。
第二時間段可為形成達期望厚度之含氮層206所需之任一時間量，且第二時間段可根據應用、含氮層206之組成、基材200大小等而變化。舉例而言，在一些實施例中，基材200可暴露於原子氮達約10秒至約600秒之一時間段。在一些實施例中，可機械地(經由FTIR、SEM、TEM、XPS、SIMS等)或電力地偵測含氮層之厚度。
在一些實施例中，基材200設置在製程腔室中之複數根細絲下方，且直接暴露於該複數根細絲。或者，在一些實施例中，基材200可與複數根細絲隔開。舉例而言，在一些實施例中，具有複數個孔之板(例如，氣體分配板)可設置在複數根細絲與基材200之間，例如，如下文關於第3圖及第4圖中之板342所描述。在另一實例中，在一些實施例中，原子氮可遠端形成在具有複數根加熱細絲或佈線之製程腔室(例如，熱線處理腔室)中且提供至具有設置在其中之基材200之獨立製程腔室(例如，處理腔室)。
基材200可以靜止狀態位於熱線源下方或板342下方，在基材支撐件(例如，下文關於第3圖描述之基材支撐件328)之上，或在一些實施例中基材200之位置係可移動的以在基材200穿過板342下方時用於動態沈積。
除上述外，額外製程參數可用於促進在基材200頂上形成含氮層206。舉例而言，本發明人已觀察到，產生之原子氮之密度可受含有基材200之製程腔室(例如，製程腔室或獨立處理腔室)內之壓力控制。因此，在一些實施例中， 製程腔室可維持在小於約10-9mTorr(例如，超高真空)至約10000mTorr之壓力處。另外，基材200可維持在適於促進在基材200頂上形成含氮層206之任一溫度處，例如約10℃至約500℃。本發明人已觀察到，使基材200維持在此類溫度處將額外能量提供至製程，此舉可促進含氫氣體之更完全分解以形成氫原子，從而提高清洗製程之產量及均勻性。
基材200可經由任一適合加熱機構或熱源(例如，電阻加熱器(例如，嵌入在基材支撐件內之加熱器)、加熱燈等)維持在上述溫度處。另外，可經由適於提供對溫度之準確量測之任一機構監測溫度。舉例而言，在一些實施例中，可經由一或更多個熱電偶、高溫計、以上之組合等直接監測溫度。或者，或以組合形式，在一些實施例中，可經由在提供至加熱機構之功率與生成之溫度之間的已知相關性來估計溫度。
儘管描述為層，但是含氮層206可為部分層，或可為僅在基材200之部分上形成之材料島狀區。舉例而言，在一些實施例中，可在基材200頂上選擇性地形成含氮層206，以在基材200頂上形成結構214之一部分(例如，源極212、汲極208或閘極210)，諸如第2D圖中所圖示。
在形成含氮層206之後，方法100通常結束且基材200可繼續用於進一步處理。在一些實施例中，可在基材200上執行額外製程，諸如額外層沈積、蝕刻、退火等。
第3圖圖示根據本發明之實施例之處理系統之側視示意圖。在一些實施例中，系統300包括製程腔室301(例如，第一製程腔室)、處理腔室303及視情況的預熱腔室350。製 程腔室301可為具有設置在其中之複數根細絲之任一類型的製程腔室，例如熱線處理腔室(例如，HWCVD腔室或具有熱線源之其他適合的處理腔室)。製程腔室301通常包含具有內部處理體積304之腔室主體302，該內部處理體積304具有設置在其中的熱線源348。熱線源348經配置以在操作期間將原子氫及/或原子氮提供至基材330(例如，如上所述之元件)之表面。熱線源348包括複數根細絲或佈線311，該複數根細絲或佈線311耦接至電源313用於提供電流以將複數根細絲加熱至足以從分別自例如氣源346提供之氫氣或氮氣產生原子氫或原子氮的溫度。
複數根細絲(佈線311)可為獨立佈線，或可為橫跨內部處理體積304來迴路由之單根佈線。佈線311可包含任一適合的導電材料，例如，此類鎢、鉭、銥、鎳鉻、鈀等。佈線311可包含適於在製程腔室301內提供期望密度之原子氫之任一厚度、幾何形狀及/或密度。舉例而言，在一些實施例中，每一佈線311可具有約0.5mm至約10mm之直徑。另外，在一些實施例中，每一佈線之密度可取決於應用(例如，基材組成、待移除之材料等)而變化。在一些實施例中，每一佈線311藉由支撐結構夾持在適當位置以在加熱至高溫時使佈線保持張緊，且提供與佈線的電接觸。在一些實施例中，每一佈線311之間的距離(亦即，佈線至佈線距離336)可變化以根據特定應用在製程腔室301內提供期望密度之原子氫。舉例而言，在一些實施例中，佈線至佈線距離336可為約5mm至約80mm。
電源313耦接至佈線311以提供電流以加熱佈線311。基材330可定位在(例如)在熱線源(例如，佈線311)下方，在設置在處理腔室303內之基材支撐件328上。基材支撐件328可為靜止的以用於靜態清洗，或可移動(如由箭頭354所圖示)以在基材330在熱線源下方穿過時用於動態清洗。在一些實施例中，每一佈線311與基材330之間的距離(亦即，佈線至基材距離340)可變化以促進正在製程腔室301中執行之特定製程(例如，上文所述之本發明方法100)。舉例而言，在一些實施例中，佈線至基材距離340可為約10mm至約300mm。
腔室主體302進一步包括一或更多個氣體入口(所圖示的一個氣體入口332)及一或更多個出口(所圖示的兩個出口334)，該一或更多個氣體入口耦接至氣源346以提供清洗氣體，該一或更多個出口耦接至真空泵以維持製程腔室301內的適合操作壓力且移除多餘的處理氣體及/或製程副產物。氣體入口332可饋送至噴淋頭333(如圖所示)或其他適合的氣體分配元件中，以均勻地或按需要在佈線311上分配氣體。
在一些實施例中，基材330可經由氣體分配設備341(例如，具有經配置以用期望方式將氣體(例如，如上所述之原子氫)分配至基材330之複數個通孔344的板342)而與熱線源(例如，佈線311)隔開。舉例而言，複數個通孔344之通孔數目、圖案及尺寸可根據特定應用而變化。舉例而言，在一些實施例中，複數個通孔344可經配置使得板342可具有約10%至約50%敞開區域。在一些實施例中，複數個通孔 之每一者可具有約1mm至約30mm之直徑。
在一些實施例中，在存在的情況下，板342可防止佈線311之一或更多者在佈線311之機械故障的情況下接觸基材330。在一些實施例中，自氣體分配設備341至基材330之距離可為適於將期望密度之原子氫提供至基材330之任一距離。舉例而言，在一些實施例中，氣體分配設備341至基材距離331可為約10mm至約200mm。
處理腔室303通常包含界定內體積307之腔室主體305。基材支撐件328可定位在內體積307內。在一些實施例中，處理腔室303可包含一或更多個加熱器(未圖示)以促進加熱基材。在存在的情況下，例如如上所述，設置在處理腔室303中之一或更多個加熱器可促進預熱基材。在一些實施例中，可提供一或更多個遮蔽件320，以將腔室主體305的內表面上不需要的材料沈積減到最少。遮蔽件320及腔室襯墊322通常保護腔室主體305之內表面以免遭受由於清洗製程及/或在腔室中流動之處理氣體造成之不期望收集之沈積材料。遮蔽件320和腔室襯墊322可為可移除的、可替換的及/或可清洗的。遮蔽件320及腔室襯墊322可經配置以覆蓋(包括但不限於)在佈線311周圍及在塗佈隔室之所有壁上可變為被塗佈之腔室主體305之每個區域。通常，遮蔽件320及腔室襯墊322可由鋁(Al)製造且可具有粗糙表面以增強對沈積材料之黏著力(以防止沈積材料剝落)。遮蔽件320及腔室襯墊322可以任一適合方式安裝在製程腔室之期望區域中，諸如在熱線源周圍。在一些實施例中，可藉由打開製程 腔室301之上部來移除源、遮蔽件和襯墊，以用於維護和清洗。舉例而言，在一些實施例中，製程腔室301之蓋或頂板可沿凸緣338耦接至腔室主體302，該凸緣338支撐蓋且提供表面以將蓋固定至製程腔室301之主體。
在一些實施例中，可提供預熱腔室350以預熱基材。預熱腔室可為具有用於將熱量提供至設置在預熱腔室350中之基材330之熱源352的任一適合腔室。預熱腔室350可直接耦接至製程腔室301(例如)作為直列式基材處理工具的一部分，或可經由一或更多個中介腔室(諸如，叢集工具之移送室)耦接至製程腔室301。在由D.Haas等人於2011年5月5日公開之美國專利申請公開案2011/0104848A1(現為2012年2月21日頒予之美國專利8,117,987)中描述適合的直列式基材處理工具之實例。
控制器306可耦接至系統300之各個組件(諸如在製程腔室301、處理腔室303或預熱腔室350處)，以控制該等組件之操作。儘管示意性圖示為耦接至系統300，但亦可將控制器以可操作的方式連接至可藉由控制器控制之任一組件，諸如電源313、耦接至氣體入口332之氣源346、耦接至出口334之真空泵及/或節流閥(未圖示)、基板支撐件328等，以根據本文所揭示之方法控制清洗製程。控制器306通常包含中央處理單元(CPU)308、記憶體312及用於CPU 308之支援電路310。控制器306可直接或經由與特定支援系統組件有關之其他電腦或控制器(未圖示)控制系統300。控制器306可為可在工業設定中用於控制各個腔室及子處理器之任 一形式之通用電腦處理器之一者。CPU 308之記憶體或電腦可讀取媒體312可為易得之記憶體之一或更多者，諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟、快閃，或任何其他形式之本端或遠端數位儲存器。支援電路310耦接至CPU 308用於以習知方式支援處理器。此等電路包括快取記憶體、電源、時脈電路、輸入/輸出電路系統及子系統等。如本文所述之發明性方法可儲存在記憶體312中作為軟體常式314，該軟體常式314可經執行或調用以將控制器轉變成以本文描述之方式控制製程腔室301之操作之專用控制器。軟體常式亦可由第二CPU(未圖示)儲存及/或執行，該第二CPU位於由CPU 308控制之硬體的遠端。
在一些實施例中，製程腔室301及處理腔室303可彼此耦接或彼此整合地構造以形成整體製程腔室(例如，如第3圖中所圖示)。或者，在一些實施例中，製程腔室301及處理腔室303可為獨立腔室，諸如第4圖中所圖示。在此等實施例中，可藉由佈線311遠端加熱處理氣體(例如，含氫氣體)且將生成之原子氫經由(例如)導管402提供至處理腔室。在一些實施例中，導管402可將原子氫提供至設置在氣體分配設備341上方之空腔或充氣部404且隨後經由複數個通孔344分配至處理腔室303之內體積307。
因此，本文提供用於處理在基材上之含鍺材料或含III-V族或II-VI族化合物材料之方法及設備。本發明製程之實施例可有利地允許從在基材上之含鍺材料或含III-V族或II-VI族化合物材料移除污染物或不期望層且降低粗糙度，同 時與使用(例如)電漿、高溫處理或氟基化學物之一或更多者之習知清洗製程相比對基材造成較少損壞。此外，本發明人已觀察到，與習知地用於產生原子氫之方法相比，藉由使用熱線處理腔室產生原子氫可有利地提供更高密之原子氫(例如，高出1.3倍至約3倍)。儘管不限制本文所揭示之本發明方法之適用範疇，但是本發明方法已被證實對極大型積體電路(VLSI)元件之較大尺度基材(例如，300mm基材、約1000mm×1250mm基材、約2200mm×2500mm基材或更大)尤其有效。
儘管上文針對本發明之實施例，但可在不脫離本發明之基本範疇的情況下設計本發明之其他實施例與進一步實施例。
100‧‧‧方法
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
109‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧步驟

Claims (20)

  1. 一種處理一基材上之一暴露材料的方法，其中該暴露材料係一含鍺材料，該方法包含以下步驟：將一含氫氣體提供至具有複數根細絲之一第一製程腔室；使一電流流動穿過該等複數根細絲以使該等複數根細絲之一溫度升高至足以分解該含氫氣體之至少一部分以形成非電漿狀態之氫原子之一第一溫度，其中在該基材與該等複數根細絲之間設置一氣體分配板，以及該基材與該氣體分配板之間的一距離為約100mm至約200mm之間；將該基材維持在低於500℃之一溫度，其中該基板之該溫度與該等複數根細絲之該溫度為獨立控制；以及藉由使材料暴露至藉由該含氫氣體之分解形成之氫原子來處理在該基材上之該暴露材料的一表面。
  2. 如請求項1所述之方法，其中該含氫氣體包含氫(H2)、氫(H2)及氮(N2)、或氨(NH3)之至少一者。
  3. 如請求項1所述之方法，其中在該第一製程腔室中處理該暴露材料之該表面。
  4. 如請求項3所述之方法，該方法進一步包含以下步驟： 在處理該暴露材料之該表面之前，在不同於該第一製程腔室之一預熱腔室中預熱該基材。
  5. 如請求項3所述之方法，該方法進一步包含以下步驟：在處理該基材之表面之前，在該第一製程腔室中預熱該基材。
  6. 如請求項1所述之方法，其中該基材設置在不同於該第一製程腔室之一處理腔室中，且其中將藉由在該第一製程腔室中之該含氫氣體之分解形成之該等氫原子提供至該處理腔室以處理該暴露材料之該表面。
  7. 如請求項6所述之方法，該方法進一步包含以下步驟：在處理該暴露材料之該表面之前，在不同於該處理腔室之一預熱腔室中預熱該基材。
  8. 如請求項6所述之方法，該方法進一步包含以下步驟：在處理該暴露材料之該表面之前，在該處理腔室中預熱該基材。
  9. 如請求項1所述之方法，其中該第一製程腔室係一熱線處理腔室。
  10. 如請求項1所述之方法，其中處理該暴露材料之該表面之步驟包含以下步驟之至少一者：移除設置在該表面頂上之一層或降低該表面之一粗糙度。
  11. 如請求項1所述之方法，其中該暴露材料係一含鍺材料，該方法進一步包含以下步驟：將一含氮氣體提供至具有複數根細絲之一第二製程腔室；使一電流流動穿過該等複數根細絲以使該等複數根細絲之一溫度升高至足以分解該含氮氣體之至少一部分以形成氮原子之一第一溫度；以及藉由將該基材暴露至藉由該含氮氣體之分解形成之氮原子而在該含鍺材料頂上形成一含氮層。
  12. 如請求項11所述之方法，其中該含氮氣體包含氮(N2)氣體或氨(NH3)之至少一者。
  13. 如請求項11所述之方法，其中該第二製程腔室係一熱線處理腔室。
  14. 如請求項11所述之方法，其中該基材設置在不同於該第 二製程腔室之一沈積腔室中，且其中將藉由在該第一製程腔室中之該含氮氣體之分解形成之該等氮原子提供至該沈積腔室以在該基材頂上形成該含氮層。
  15. 如請求項11所述之方法，其中該第二製程腔室與該第一製程腔室相同。
  16. 如請求項10所述之方法，其中移除設置在該表面頂上之該層之步驟包含移除設置在該表面頂上之一天然氧化物層。
  17. 一種處理一基材上之一暴露材料的方法，其中該暴露材料係一含鍺材料、一含III-V族化合物材料、或一含II-VI族化合物材料，該方法包含以下步驟：將一含氫氣體提供至具有複數根細絲之一第一製程腔室；使一電流流動穿過該等複數根細絲以使該等複數根細絲之一溫度升高至足以分解該含氫氣體之至少一部分以形成非電漿狀態之氫原子之一第一溫度，其中在該基材與該等複數根細絲之間設置一氣體分配板，以及該基材與該氣體分配板之間的一距離為約100mm至約200mm之間；將該基材維持在低於500℃之一溫度，其中該基板之該溫度與該等複數根細絲之該溫度為獨立控制； 藉由使材料暴露至藉由該含氫氣體之分解形成之氫原子來處理在該基材上之該暴露材料的一表面，以移除設置在該表面頂上之一層以及降低該表面之一粗糙度；以及在該暴露材料的該表面頂上形成一含氮層。
  18. 如請求項17所述之方法，其中該暴露材料為一含II-VI族化合物材料。
  19. 一種處理一設置在一製程腔室中的基材上之一暴露材料的方法，其中該暴露材料係一含鍺材料、一含III-V族化合物材料、或一含II-VI族化合物材料，該方法包含以下步驟：將一含氫氣體提供至具有複數根細絲之一第一製程腔室；使一電流流動穿過該等複數根細絲以使該等複數根細絲之一溫度升高至足以分解該含氫氣體之至少一部分以形成非電漿狀態之氫原子之一第一溫度，其中在該基材與該等複數根細絲之間設置一氣體分配板，以及該基材與該氣體分配板之間的一距離為約100mm至約200mm之間；將該基材維持在低於500℃之一溫度，其中該基板之該溫度與該等複數根細絲之該溫度為獨立控制；以及藉由使材料暴露至藉由該含氫氣體之分解形成之氫原子來處理在該基材上之該暴露材料的一表面，其中將製程腔室 維持在約1mTorr至約10000mTorr之一壓力以及約10℃至約500℃之一溫度，且其中製程腔室包含一板，該板具有設置在該等複數根細絲與該基材之間的複數個孔。
  20. 如請求項19所述之方法，其中該暴露材料為一含II-VI族化合物材料。
TW102146969A 2012-12-21 2013-12-18 使用熱線源來處理置於基材上之含鍺材料、含ｉｉｉ－ｖ族化合物材料、或含ｉｉ－ｖｉ族化合物材料的方法及設備 TWI608524B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261740572P 2012-12-21 2012-12-21
US201361774672P 2013-03-08 2013-03-08
US14/107,816 US20140179110A1 (en) 2012-12-21 2013-12-16 Methods and apparatus for processing germanium containing material, a iii-v compound containing material, or a ii-vi compound containing material disposed on a substrate using a hot wire source

Publications (2)

Publication Number Publication Date
TW201426821A TW201426821A (zh) 2014-07-01
TWI608524B true TWI608524B (zh) 2017-12-11

Family

ID=50975110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146969A TWI608524B (zh) 2012-12-21 2013-12-18 使用熱線源來處理置於基材上之含鍺材料、含ｉｉｉ－ｖ族化合物材料、或含ｉｉ－ｖｉ族化合物材料的方法及設備

Country Status (3)

Country Link
US (1) US20140179110A1 (zh)
TW (1) TWI608524B (zh)
WO (1) WO2014100049A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6554788B2 (ja) * 2014-12-03 2019-08-07 富士電機株式会社 半導体装置の製造方法
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
US9673042B2 (en) 2015-09-01 2017-06-06 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
WO2019175704A1 (ja) 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法
US10879371B2 (en) * 2018-06-12 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal treatment for gate dielectrics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107197A (en) * 1996-01-10 2000-08-22 Nec Corporation Method of removing a carbon-contaminated layer from a silicon substrate surface for subsequent selective silicon epitaxial growth thereon and apparatus for selective silicon epitaxial growth
US20010031541A1 (en) * 1998-08-28 2001-10-18 Arun Madan Hot wire chemical vapor deposition method and apparatus using graphite hot rods
US6375756B1 (en) * 1999-08-05 2002-04-23 Anelva Corporation Method for removing a deposited film
US20040219789A1 (en) * 2003-02-14 2004-11-04 Applied Materials, Inc. Cleaning of native oxide with hydrogen-containing radicals
US20060169669A1 (en) * 2005-01-31 2006-08-03 Applied Materials, Inc. Etchant treatment processes for substrate surfaces and chamber surfaces

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2660944B2 (ja) * 1992-09-14 1997-10-08 光技術研究開発株式会社 半導体表面の清浄化方法
JPH07263751A (ja) * 1994-03-24 1995-10-13 Sharp Corp Ｉｉ−ｖｉ族化合物半導体装置及びその製造方法
JPH10340857A (ja) * 1997-06-10 1998-12-22 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体製造装置
US6771457B2 (en) * 2002-08-01 2004-08-03 International Business Machines Corporation Toggle-protrusion lockout mechanism for cartridge library
JP2004103745A (ja) * 2002-09-06 2004-04-02 Japan Science & Technology Corp ホットワイヤｃｖｄ法による窒化物半導体膜のエピタキシャル成長方法
US20080241377A1 (en) * 2007-03-29 2008-10-02 Tokyo Electron Limited Vapor deposition system and method of operating
US8117987B2 (en) * 2009-09-18 2012-02-21 Applied Materials, Inc. Hot wire chemical vapor deposition (CVD) inline coating tool
US9139910B2 (en) * 2010-06-11 2015-09-22 Tokyo Electron Limited Method for chemical vapor deposition control
US20120312326A1 (en) * 2011-06-10 2012-12-13 Applied Materials, Inc. Methods for cleaning a surface of a substrate using a hot wire chemical vapor deposition (hwcvd) chamber

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107197A (en) * 1996-01-10 2000-08-22 Nec Corporation Method of removing a carbon-contaminated layer from a silicon substrate surface for subsequent selective silicon epitaxial growth thereon and apparatus for selective silicon epitaxial growth
US20010031541A1 (en) * 1998-08-28 2001-10-18 Arun Madan Hot wire chemical vapor deposition method and apparatus using graphite hot rods
US6375756B1 (en) * 1999-08-05 2002-04-23 Anelva Corporation Method for removing a deposited film
US20040219789A1 (en) * 2003-02-14 2004-11-04 Applied Materials, Inc. Cleaning of native oxide with hydrogen-containing radicals
US20060169669A1 (en) * 2005-01-31 2006-08-03 Applied Materials, Inc. Etchant treatment processes for substrate surfaces and chamber surfaces

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Growth of Amorphous Germanium Nitride Films by Indirect‐Plasma Enhanced CVD, j. electrochem. soc. electrochemical science and technology, 1987, pp. 979-980 *

Also Published As

Publication number Publication date
TW201426821A (zh) 2014-07-01
US20140179110A1 (en) 2014-06-26
WO2014100049A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
KR102562919B1 (ko) 고 체적 제조 애플리케이션들을 위한 ｃｖｄ 기반 금속/반도체 오믹 컨택트
TWI608524B (zh) 使用熱線源來處理置於基材上之含鍺材料、含ｉｉｉ－ｖ族化合物材料、或含ｉｉ－ｖｉ族化合物材料的方法及設備
EP3574125B1 (en) Enhanced cobalt agglomeration resistance and gap-fill performance by ruthenium doping
KR102466639B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
JP6181075B2 (ja) 原子水素を用いて基板表面を洗浄するための方法及び装置
US11791181B2 (en) Methods for the treatment of workpieces
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
US10438796B2 (en) Method for removing native oxide and residue from a III-V group containing surface
JP5729911B2 (ja) タングステン膜の製造方法およびタングステン膜を堆積させる装置
US9218980B2 (en) Surface treatment to improve CCTBA based CVD co nucleation on dielectric substrate
KR20210081436A (ko) 텅스텐을 위한 몰리브덴 템플릿들
US9631278B2 (en) Metal silicide formation through an intermediate metal halogen compound
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
TW201430925A (zh) 利用原子氫清潔基板結構的方法與設備
TW201911372A (zh) 在二維層狀半導體以及功能層之間形成高潔淨接面的方法及系統
US10438849B2 (en) Microwave anneal to improve CVD metal gap-fill and throughput
TW201443978A (zh) 用氫原子自基板移除光阻之方法
US20230090280A1 (en) Selective graphene deposition
KR102663818B1 (ko) 멀티-스테이지 핵생성 억제와 함께 피처 충진
KR20240060779A (ko) 멀티-스테이지 핵생성 억제와 함께 피처 충진