TWI604585B - 基板結構的製造方法 - Google Patents

基板結構的製造方法 Download PDF

Info

Publication number
TWI604585B
TWI604585B TW105142852A TW105142852A TWI604585B TW I604585 B TWI604585 B TW I604585B TW 105142852 A TW105142852 A TW 105142852A TW 105142852 A TW105142852 A TW 105142852A TW I604585 B TWI604585 B TW I604585B
Authority
TW
Taiwan
Prior art keywords
metal carrier
substrate structure
carrier
metal
conductor layer
Prior art date
Application number
TW105142852A
Other languages
English (en)
Other versions
TW201824484A (zh
Inventor
許凱翔
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW105142852A priority Critical patent/TWI604585B/zh
Application granted granted Critical
Publication of TWI604585B publication Critical patent/TWI604585B/zh
Publication of TW201824484A publication Critical patent/TW201824484A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

基板結構的製造方法
本發明係關於一種基板結構的製造方法，特別是關於一種無引腳(QFN)封裝結構所使用之基板結構的製造方法。
隨著對生活便利性的需求，各種電子化產品爆炸性的急速擴張，而在電子產品組件製程上佔據舉足輕重地位之積體電路封裝技術也因應此需求所期盼的高速處理化、多功能化、積集化(Integrated)以及小型輕量化等多方面渴望，朝向微型化與高密度化發展。目前半導體封裝技術在中低腳數的封裝上，因無延伸至膠體外側之引腳型(QFN)封裝結構具有降低引腳感應係數(inductance)、小型腳位(footprint)、較薄的外型與較快的信號傳輸速度等多個優點，因此QFN封裝結構已成為封裝結構的主要型態。
但以QFN封裝結構而言，晶片座與環繞晶片座周圍的接觸端子(引腳接墊)是從片狀的導線架結構所形成，其輸入/輸出端(I/O)數量較少，晶片間相同網路的I/O導通需要額外以導線架或金屬線接。因此，衍生出另一種四方扁平無引腳(a-QFN)結構，如第1圖所示，此a-QFN結構10在製作上是先對金屬載板12之上表面進行第一次蝕刻，以形成數個凹槽14來界定出晶片座16與數個內引腳18。接續，進行晶片20的放置，以及晶片20與內引腳18間的金屬打線製程。隨後，使用封裝膠體22將晶片20與金屬打線封裝，此時封裝膠體22將一併填入凹槽14內。然後，對金屬載板12的下表面進行第二次蝕刻，形成數個凹槽15，以界定出顯露於封裝膠體22外的外引腳24。但因為封裝膠體22與金屬載板12兩者間屬於異質材料，兩者間因排斥存在細小間隙。所以當施行第二次蝕刻製程時，在形成凹槽15的過程中，蝕刻液可能會接觸 到金屬載板12與填入凹槽14間的間隙(或連接處)，導致間隙加大，使得引腳接墊或者說接觸端子26極易因為與封裝膠體22結合力不足，導致接觸端子26鬆脫甚至掉落。
因此，本發明係針對此一缺失，提出一種嶄新的基板結構的製造方法。
本發明之主要目的在於提供一種基板結構的製造方法，其接觸端子與介電材間具有較強的結合力不易鬆脫掉落。
本發明之另一目的在於提供一種基板結構的製造方法，其採用雙面同步蝕刻方式於金屬載板形成具有雙弧線狀側壁的穿槽，在排除蝕刻液再次侵蝕的情況下，更利用雙弧線狀側壁，增加填設於穿槽內之介電材與金屬載板間的附著力。
本發明之另一目的在於提供一種基板結構的製造方法，其可重分佈線路，增加佈線面積，進而使I/O間不需要進行外接導線架或金線即可直接互相連通，並且藉由接觸端子達到雙面或3D側面導通的需求。
本發明之又一目的在於提供一種基板結構的製造方法，其具有高散熱性、高剛性以及電磁屏蔽特性，並可直接利用進行金屬載板進行訊號傳遞。
本發明之再一目的在於提供一種基板結構的製造方法，其可依產品電性需求進行如電阻、阻抗等的電路設計與控制。
為達上述目的，本發明提供一種基板結構的製造方法，首先提供一金屬載板，其具有一第一表面與一相對於第一表面之第二表面；同時由第一表面與第二表面對金屬載板進行蝕刻，以形成數個連通第一表面與第二表面的穿槽，且各穿槽之一側壁表面係呈非線性狀；接續，設置一暫時性載板於金屬載板之第二表面；隨後，設置一介電材，使其填滿穿槽並包覆金屬載板之第一表面，而在第一表面上形成一增層部；接續，形成至少一穿孔於增層部，以露出部分的第一表面；然後，形成一圖案化導體層於增層部遠離金屬載板之第一表面之一表面，其中部分圖案 化導體層填設於穿孔內；以及最後，移除暫時性載板。
10‧‧‧a-QFN結構
12‧‧‧金屬載板
14‧‧‧凹槽
15‧‧‧凹槽
16‧‧‧晶片座
18‧‧‧內引腳
20‧‧‧晶片
22‧‧‧封裝膠體
24‧‧‧外引腳
26‧‧‧接觸端子
30‧‧‧基板結構
32‧‧‧金屬載板
322‧‧‧第一表面
324‧‧‧第二表面
326‧‧‧穿槽
3261‧‧‧側壁表面
328‧‧‧接觸端子
329a‧‧‧中心層
329b‧‧‧覆蓋層
34‧‧‧介電材
342‧‧‧增層部
344‧‧‧穿孔
36‧‧‧圖案化導體層
38‧‧‧凸塊
39‧‧‧結合材
40‧‧‧第一晶片
42‧‧‧第二晶片
44‧‧‧暫時性載板
W1‧‧‧波峰
W2‧‧‧波谷
第1圖所示為習知的金屬基板的結構示意圖。
第2圖為本發明較佳實施例之基板結構示意圖。
第3圖為本發明較佳實施例之基板結構的應用示意圖。
第4(a)圖-第4(f)圖為第2圖所示之基板結構的製造方法製作步驟示意圖。
以下將透過實施例來解釋本發明內容，本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。須說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示；且圖式中各元件間之尺寸關係僅為求容易瞭解，非用以限制實際比例。另外，以下實施例中，相同的元件將以相同的元件符號加以說明。
本發明是關於一種基板結構的製造方法，特別是一種藉由金屬載板製作出作為內、外引腳的接觸端子，並利用介電材於金屬載板形成增層部，以再次進行線路佈線的基板結構的製造方法。而在線路佈線上更可藉由黃光微影蝕刻等製程來施行，使線寬線距與導線框架相比能大幅提高產品I/O數。更者，可藉由線路佈線上的整合設計將同網路I/O直接連結，不須額外以金屬導線或導線架導通。
請參照第2圖所示，其係基於上述之架構下，本發明第一實施例之一基板結構30的示意圖。如圖所示，基板結構30包括一金屬載板32，一介電材34與一圖案化導體層36。
金屬載板32具有一第一表面322、一第二表面324以及複數個穿槽326。第一表面322與第二表面324係相對設置於金屬載板32之二側。穿槽326係連通第一表面322與第二表面324，換言之，穿槽326係金屬載板32之貫通孔，其可將金屬載板32劃分定義 出多個接觸端子(內、外引腳)328。穿槽326之一側壁表面3261係呈非線性狀，其例如係雙弧狀或波浪狀，或是不規則表面狀。 舉例而言，如第2圖所示，穿槽326之側壁表面3261具有至少一波峰W1及二波谷W2，以構成雙弧狀，其形成方式將於說明書後段再做說明。
金屬載板32係可由單一金屬材料構成，其材質例如可選自不銹鋼、鋁或銅。亦或可如本實施例所示，金屬載板32係由一複合材料所構成。於此，所謂的複合材料可以是由金屬混合或冶煉的合金或是以金屬層疊的方式實現，以提供優於金屬載板32的導電特性或提供金屬載板32鏽蝕的防護。本實施例係以金屬層疊方式為例，金屬載板32可由中心層329a以及中心層329a二側的覆蓋層329b所構成。其中中心層329a之材質例如為不銹鋼，而覆蓋層329b之材質例如係為銅，然而該材質僅為舉例說明而非為限制性。
介電材34填滿穿槽326並在金屬載板32之第一表面322上形成一增層部342。增層部342具有數個穿孔344以露出部分的第一表面322。介電材34可以是模鑄材料，舉例來說可選用晶片封裝用之鑄模化合物(Molding Compound)，例如但不限於具有酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)、矽基樹脂(Silicone-Based Resin)或其他適當之鑄模化合物，且鑄模化合物亦可包含適當之填充劑，例如是粉狀二氧化矽。
在本實施例中，由於金屬載板32的穿槽326之側壁表面呈雙弧狀，可提高填設於穿槽326內之介電材34與金屬載板32間的附著力，也就是增加接觸端子328與介電材34間的附著力。
圖案化導體層36是位於增層部342遠離金屬載板32之第一表面322之一表面且部分延伸至穿孔344內，以形成線路佈線(Circuit layout)或電性連接墊。於本實施例中，圖案化導體層36之材質係為金屬，例如但不限於選自銅、鐵、銀、鎳及其組合。
基板結構30在應用上係可在金屬載板32上設置至少一晶片(chip)或晶粒(die)。舉例來說，如第3圖所示，於部分 作為電性連接墊的圖案化導體層36上可設置至少一凸塊38。圖案化導體層36藉由凸塊38以與一第一晶片40形成電性連接。在本實施例中，於第一晶片40與介電材34及圖案化導體層36之間更可設置一結合材39，其可加強第一晶片40與圖案化導體層36及介電材34的結合穩固性，亦可防止具有導電性的異物進入該位置而導致短路。另外，在第一晶片40上可再設置一第二晶片42，其可透過金屬打線的方式與部分作為電性連接墊的圖案化導體層36電性連接。最後，可再設置一封裝材(圖未顯示)以包覆第一晶片40及第二晶片42以形成一封裝結構。
承上所述，本發明之基板結構在保有金屬載板本身的剛性下，將金屬載板形成多個接觸端子，使基板具有較好的平整性與散熱性，並且可透過增層部而設置線路佈線，例如將線路佈線設置於晶片正下方，以達到充份利用產品面積。更者，透過金屬材質的接觸端子可將訊號傳遞至基板結構的背面(第二表面側)或側面，達到雙面或3D側面導通的需求。
請參閱第4(a)圖至第4(f)圖，其係本發明之基板結構製造方法的製作步驟示意圖。首先，如第4(a)圖所示，提供一金屬載板32，此金屬載板32具有一第一表面322與相對應於第一表面322之一第二表面324。接著，同時由第一表面322與第二表面324對此金屬載板32進行蝕刻，以形成複數個連通第一表面322與第二表面324之穿槽326，而於金屬載板32界定出複數個接觸端子328。 此時因為是同步進行的雙面蝕刻，能有效排除習知再次使用蝕刻液進行凹槽蝕刻時對填設於穿槽(凹槽)內的填充材與槽壁間再次蝕刻所產生的不良影響。更者，本發明所使用的同步雙面蝕刻法能夠在穿槽326的側壁形成非線性狀的表面，其例如係雙弧狀或波浪狀，以增加後續填設於穿槽326內之介電材與金屬載板32間的附著力，也就是增加接觸端子與介電材之間的附著力。
接續，如第4(b)圖所示，設置一暫時性載板44於金屬載板32的第二表面324。然後，如第4(c)圖所示，設置一介電材34於金屬載板32之第一表面322，舉例來說利用模鑄方式將介電材設 置於金屬載板32之第一表面322上，此介電材34填滿穿槽326並在金屬載板32之第一表面322形成一增層部342。其中，模鑄方式舉例說明如下：首先係提供一模鑄材料；再來，加熱模鑄材料至一流體狀態；接著，注入呈流體狀態之模鑄材料，使其填滿穿槽326並在高溫和高壓下包覆金屬載板32之第一表面322；最後，固化呈現流體狀態之模鑄材料，以形成具有增層部342的介電材34。上述所謂的“填滿”一詞係指本質上填設於穿槽內之介電材在金屬載板之第二表面端幾乎與金屬載板的第二表面齊平，在金屬載板之第一表面端也是如此。
接續，如第4(d)圖所示，形成至少一穿孔344於增層部342，此穿孔344顯露出金屬載板32。如第4(e)圖所示，形成一圖案化導體層36於增層部342表面，以作為線路佈線。在本實施例中，部分圖案化導體層36係填設於穿孔344內，部分圖案化導體層36係作為導電線路，部分圖案化導體層36係作為電性連接墊。最後對金屬載板進行切單(Singulated)或如第4(f)圖所示，移除暫時性載板44，以獲得本發明所訴求之基板結構30。移除暫時性載板44後，金屬載板32之第二表面324將顯露出來，以作為後續的電性連接用途。
上述之穿孔344與圖案化導體層36可藉由黃光微影蝕刻等製程來施行，以縮小線寬線距，並提高產品網路I/O數。而網路I/O可藉由圖案化導體層(例如銅線)直接連結，不須額外以金線或導線架導通。再者，圖案化導體層可依據產品電性需求，如電阻、阻抗等進行線路佈線設計與控制。
綜上所述，本發明提供一種嶄新的基板結構的製造方法，其除具有金屬載板之剛性等優勢外，更利用雙面同步蝕刻的方式避免分次蝕刻對接觸端子所造成的結構穩定度不良影響，並利用增層部設置線路佈線，以直接連結網路I/O，無須額外的金屬或導線架，更能有效利用預設置晶片處的下方位置，充分利用產品面積。
本發明符合發明專利之要件，爰依法提出專利申 請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士，爰依本案發明精神所作之等效修飾或變化，皆應包括於以下之申請專利範圍內。
30‧‧‧基板結構
32‧‧‧金屬載板
322‧‧‧第一表面
324‧‧‧第二表面
326‧‧‧穿槽
3261‧‧‧側壁表面
328‧‧‧接觸端子
329a‧‧‧中心層
329b‧‧‧覆蓋層
34‧‧‧介電材
342‧‧‧增層部
344‧‧‧穿孔
36‧‧‧圖案化導體層
W1‧‧‧波峰
W2‧‧‧波谷

Claims (4)

  1. 一種基板結構的製造方法，包含：提供一金屬載板，該金屬載板具有相對設置之一第一表面與一第二表面；同時由該第一表面與該第二表面對該金屬載板進行蝕刻，以形成複數個連通該第一表面與該第二表面之穿槽，且各穿槽之一側壁表面係呈非線性狀；設置一暫時性載板於該金屬載板的該第二表面；設置一介電材，使其填滿該穿槽並包覆該金屬載板之該第一表面，而在該第一表面上形成一增層部；形成至少一穿孔於該增層部，以露出部分之該第一表面；形成一圖案化導體層於該增層部遠離該金屬載板之該第一表面之一表面，部分該圖案化導體層填設於該穿孔內；以及移除該暫時性載板。
  2. 如請求項1所述之基板結構的製造方法，其中該金屬載板係由一複合材料所構成。
  3. 如請求項1所述之基板結構的製造方法，其中設置該介電材之步驟更包含：提供一模鑄材料；加熱該模鑄材料至一流體狀態；注入呈流體狀態之該模鑄材料，使其填滿該穿槽並包覆該金屬載板之該第一表面；以及固化呈現流體狀態之該模鑄材料。
  4. 如請求項1所述之基板結構的製造方法，其中至少一該等穿槽之該側壁表面呈雙弧狀或波浪狀。
TW105142852A 2016-12-23 2016-12-23 基板結構的製造方法 TWI604585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105142852A TWI604585B (zh) 2016-12-23 2016-12-23 基板結構的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105142852A TWI604585B (zh) 2016-12-23 2016-12-23 基板結構的製造方法

Publications (2)

Publication Number Publication Date
TWI604585B true TWI604585B (zh) 2017-11-01
TW201824484A TW201824484A (zh) 2018-07-01

Family

ID=61023117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142852A TWI604585B (zh) 2016-12-23 2016-12-23 基板結構的製造方法

Country Status (1)

Country Link
TW (1) TWI604585B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090283884A1 (en) * 2008-05-16 2009-11-19 Samsung Techwin Co., Ltd. Lead frame, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
TW201010037A (en) * 2008-08-21 2010-03-01 Advanced Semiconductor Eng Advanced quad flat non-leaded package structure and manufacturing method thereof
TW201037776A (en) * 2009-04-10 2010-10-16 Advanced Semiconductor Eng Advanced quad flat non-leaded package structure and manufacturing method thereof
US20130154105A1 (en) * 2011-12-14 2013-06-20 Byung Tai Do Integrated circuit packaging system with routable trace and method of manufacture thereof
US20140251658A1 (en) * 2013-03-07 2014-09-11 Bridge Semiconductor Corporation Thermally enhanced wiring board with built-in heat sink and build-up circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090283884A1 (en) * 2008-05-16 2009-11-19 Samsung Techwin Co., Ltd. Lead frame, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
TW201010037A (en) * 2008-08-21 2010-03-01 Advanced Semiconductor Eng Advanced quad flat non-leaded package structure and manufacturing method thereof
TW201037776A (en) * 2009-04-10 2010-10-16 Advanced Semiconductor Eng Advanced quad flat non-leaded package structure and manufacturing method thereof
TW201037808A (en) * 2009-04-10 2010-10-16 Advanced Semiconductor Eng Advanced quad flat non-leaded package structure and manufacturing method thereof
US20130154105A1 (en) * 2011-12-14 2013-06-20 Byung Tai Do Integrated circuit packaging system with routable trace and method of manufacture thereof
US20140251658A1 (en) * 2013-03-07 2014-09-11 Bridge Semiconductor Corporation Thermally enhanced wiring board with built-in heat sink and build-up circuitry

Also Published As

Publication number Publication date
TW201824484A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
TWI565012B (zh) 一種封裝結構及其製造方法
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US9607860B2 (en) Electronic package structure and fabrication method thereof
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
CN112447534A (zh) 封装体及其制备方法
KR20140108138A (ko) 패키징된 반도체 디바이스
KR101474189B1 (ko) 집적회로 패키지
CN108242434B (zh) 基板结构及其制造方法
TWI464852B (zh) 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板
TWI757133B (zh) 四方扁平無引腳封裝結構
TWI604585B (zh) 基板結構的製造方法
TWI590407B (zh) 半導體封裝結構及其製作方法
CN210575932U (zh) 一种引线框架及封装结构
TWI595616B (zh) 晶片封裝體及其形成方法
TWI550732B (zh) 晶片封裝結構的製作方法
JP6210533B2 (ja) プリント基板およびその製造方法
CN108305858B (zh) 增强散热型封装体及其制备方法
TWI435667B (zh) 印刷電路板組件
TWI590349B (zh) 晶片封裝體及晶片封裝製程
CN106158782B (zh) 电子封装件及其制法
TWI541952B (zh) 半導體封裝件及其製法
JP5587464B2 (ja) 半導体装置の製造方法
TWI594349B (zh) 半導體封裝載板及其製造方法
TWI582903B (zh) 半導體封裝結構及其製作方法