TWI601840B - 氧化物半導體靶材、氧化物半導體膜及其製造方法、與薄膜電晶體 - Google Patents

氧化物半導體靶材、氧化物半導體膜及其製造方法、與薄膜電晶體 Download PDF

Info

Publication number
TWI601840B
TWI601840B TW103113401A TW103113401A TWI601840B TW I601840 B TWI601840 B TW I601840B TW 103113401 A TW103113401 A TW 103113401A TW 103113401 A TW103113401 A TW 103113401A TW I601840 B TWI601840 B TW I601840B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
mass
oxide
target
Prior art date
Application number
TW103113401A
Other languages
English (en)
Other versions
TW201500570A (en
Inventor
內山博幸
福島英子
Original Assignee
日立金屬股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立金屬股份有限公司 filed Critical 日立金屬股份有限公司
Publication of TW201500570A publication Critical patent/TW201500570A/zh
Application granted granted Critical
Publication of TWI601840B publication Critical patent/TWI601840B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

氧化物半導體靶材、氧化物半導體膜及其製造方法、與薄膜電晶體
本發明係關於氧化物半導體靶材、氧化物半導體膜及其製造方法、與薄膜電晶體。
做為以薄膜電晶體驅動之方式之液晶顯示器，於薄膜電晶體之通道層採用非晶矽之液晶顯示器係主流。然而，採用非晶矽之通道層中，實現液晶顯示器之高的要求規格逐漸變得困難。在此，近年來，作為代替非晶矽之通道層用材料，氧化物半導體受到矚目。
氧化物半導體與以化學氣相沉積法（CVD）成膜之非晶矽不同，可以濺鍍法成膜，故可能使膜之均質性優異，可對應液晶顯示器之大型化、高精細化之要求。且氧化物半導體載子之移動度高於非晶矽，故有利於影像之高速切換，且關閉時之漏電流非常低，故可期待消耗電力減少（省電力化）。且濺鍍法相較於化學氣相沉積法可於低溫成膜，故有作為構成薄膜電晶體之材料可選擇缺乏耐熱性之材料之優點。
作為於液晶顯示器之通道層適當之氧化物半導體，已知例如銦鎵鋅複合氧化物（以下稱「IGZO」。），或鋅錫複合氧化物（以下稱「ZTO」。）等。
作為與上述關聯之技術，經揭示有使用IGZO之N型薄膜電晶體（參照例如專利文獻1）。且經揭示有ZTO之燒結體所構成之靶材及使用其之氧化物半導體膜（參照例如專利文獻2～4、非專利文獻2）。
且已知IGZO或ZTO等氧化物半導體，若被置放在紫外線等曝光下，作為半導體膜之性質傾向於降低，製作TFT時TFT特性傾向於降低（參照例如非專利文獻1、3）。 【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2006－165532號公報 【專利文獻2】日本特開2010－37161號公報 【專利文獻3】日本特開2010－248547號公報 【專利文獻4】日本特開2012－33699號公報 【非專利文獻】
【非專利文獻1】竹知和重（Kazushige　Takechi），其他4名，「日本應用物理學雜誌（Japanese　Journal　of　Applied　Physics）」，公益社團法人應用物理學會（The　Japan　Society　of　Applied　Physics），2009年1月20日，第48巻，p.010203－1－3 【非專利文獻2】神谷利夫，其他2名，「固體物理」，AGNE技術中心股份有限公司，平成21年9月15日，第44巻，第9號，p.630－632 【非專利文獻3】P.Goerrn，其他3名，「應用物理學快報（Applied　Physics　Letters）」，（美國），美國物理學協會（American　Institute　of　Physics），2007年11月6日，p.193504－1－3
【發明所欲解決之課題】
如上述之氧化物半導體膜，自以往即有人積極地朝實用化進行研發。然而，若欲使用於通道層採用此氧化物半導體膜之薄膜電晶體製造液晶顯示器，即存在起因於製造程序之以下問題。
（1）對蝕刻液之耐性 薄膜電晶體之製造程序中，有下列程序：形成氧化物半導體膜所構成之通道層後，使金屬所構成之導電膜成膜，以金屬用蝕刻液蝕刻導電膜，藉此形成源電極及汲電極。
此時，通道層之一部分接觸蝕刻液。IGZO以與金屬同等之速度溶解於金屬用蝕刻液，故無法留下IGZO所構成之通道層，選擇性地僅蝕刻加工導電膜。作為此對策，有人提倡在通道層上設置蝕刻阻擋層，俾通道層不溶解於蝕刻液。然而，為防止通道層溶解而設置蝕刻阻擋層，相較於在通道層採用非晶矽之以往的液晶顯示器，製造程序增加。此就程序簡易化及成本等點而言不佳。
（2）對光照射之耐性 使用光微影使薄膜電晶體圖案化之程序，或形成使液晶分子預先配向之配向膜之程序等中，有時會對通道層照射強烈的紫外線。且作為液晶顯示器使用時，來自光源之可見光會透射通道層。因此，氧化物半導體膜所構成之通道層即使受到紫外線或可見光照射，薄膜電晶體之特性亦宜不變化。
然而，已知若對於通道層使用IGZO之薄膜電晶體照射紫外線，汲極電流之發生臨界值電壓即會朝負側偏移，或使漏電流增加（參照例如上述非專利文獻1）。可想像此因於IGZO之能帶構造，能帶間隙中存在深的缺陷順位，自光子能量低於對應此能帶間隙之光子能量之紫外線，橫跨可見光之區域之光被吸收，發生載子，對薄膜電晶體之特性造成影響（參照例如上述非專利文獻2）。且有人報導在對於通道層使用ZTO之薄膜電晶體照射可見光時，亦發生伴隨照射光，薄膜電晶體汲極電流發生臨界值電壓之降低，與漏電流之增加（例如上述非專利文獻3）。
薄膜電晶體之汲極電流之發生臨界值電壓若朝負側偏移，即會難以控制與薄膜電晶體連接之畫素電極之開關。且漏電流若增加，液晶顯示器之消耗電力即會增大。此等現象有時可藉由照射光後進行退火紓解。然而，依保護膜形成後等製造程序，多半仍無法獲得恢復效果，會招致使用液晶顯示器之際薄膜電晶體之可靠度劣化。且上述形成配向膜之液晶顯示器之製造程序中，有時亦會因照射強度高之紫外線而使通道層受到無法恢復之損傷。
鑒於如上述之情事，本發明之課題係達成下述目的。亦即，本發明之第1目的在於提供一種氧化物半導體靶材，可適當製造對蝕刻液及光照射之耐性優異之氧化物半導體膜。且本發明之第2目的在於提供一種對蝕刻液及光照射之耐性優異之氧化物半導體膜及其製造方法。且本發明之第3目的在於提供一種薄膜電晶體，可不增加程序數，顯示高精細之顯示器影像。 【解決課題之手段】
根據以下達成本發明。亦即，該見識為：於使用作為主元素包含鋅、錫及氧之氧化物燒結體，即鋅錫複合氧化物（ZTO）之靶材中，含有既定量之範圍之屬於III族之鋁，藉此，就產生之膜而言，可選擇性地僅蝕刻導電膜，同時改善對光照射之耐性。
用來達成該課題之具體手段如以下。 【第1項】 一種氧化物半導體靶材，由下列氧化物燒結體所構成： 包含鋅、錫、氧、及相對於氧化物燒結體全質量，含有比為0.005質量％～0.2質量％之鋁，相對於該氧化物燒結體全質量之矽之含有比未滿0.03質量％（包含0質量％）。 【第2項】 如第1項之氧化物半導體靶材，其中 該氧化物燒結體中，相對於鋅（Zn）及錫（Sn）之合計量，鋅之比率（Zn／（Zn＋Sn））以原子比率而言超過0.52，在0.8以下。 【第3項】 如第1或2項之氧化物半導體靶材，其中 該氧化物燒結體中，更包含含有量不超過鋁之矽， 鋁及矽之含有量之合計，以相對於該氧化物燒結體全質量之含有比而言在0.1質量％以下。 【第4項】 如第1或2項之氧化物半導體靶材，其中 鋁之含有比，相對於氧化物燒結體全質量為0.005質量％～0.2質量％，且矽之含有比，相對於氧化物燒結體全質量為0.001質量％～0.02質量％。
【第5項】 一種氧化物半導體膜之製造方法，包含下列步驟： 在基板上，使用如第1至4項中任一項之氧化物半導體靶材，以濺鍍法使氧化物半導體膜成膜。
【第6項】 一種氧化物半導體膜，使用如第1至4項中任一項之氧化物半導體靶材構成。
【第7項】 一種薄膜電晶體，具有使用如第6項之氧化物半導體膜形成之通道層，自光未照射時之汲極電流之發生臨界值電壓至光照射後之汲極電流之發生臨界值電壓之變化幅度在0V以上＋2.0V以下。 【第8項】 如第7項之薄膜電晶體，其中 該變化幅度在0V以上＋1.5V以下。 【發明之效果】
依本發明，可提供一種氧化物半導體靶材，可適當製造對蝕刻液及光照射之耐性優異之氧化物半導體膜。且依本發明，可提供一種對蝕刻液及光照射之耐性優異之氧化物半導體膜及其製造方法。且依本發明，可提供一種薄膜電晶體，不增加程序數而顯示高精細顯示器影像。
以下，詳細說明關於本發明之氧化物半導體靶材，並亦詳述關於使用其之氧化物半導體膜及其製造方法以及薄膜電晶體。
＜氧化物半導體靶材＞ 本發明之氧化物半導體靶材，以含有鋅、錫、氧、及相對於氧化物燒結體全質量，含有比為0.005質量％～0.2質量％之鋁之氧化物燒結體構成。構成本發明之氧化物半導體靶材之氧化物燒結體，可不含矽，更亦可含有相對於氧化物燒結體全質量之含有比在0.03質量％未滿之範圍內之矽。且亦可因應所需含有上述以外之元素或化合物。且亦可來自原料或製造程序，不可避免地含有上述以外之元素或化合物。
本發明之氧化物半導體靶材形成氧化物半導體膜時，該氧化物半導體膜對蝕刻形成電極等時接觸之蝕刻液具有適度之耐溶解性，具有較上述電極等材料優異之蝕刻耐性。且本發明之氧化物半導體靶材對光照射之耐性優異，亦可抑制製造程序上易於發生之閘電壓（Vg）－汲極電流（Id）特性（以下有時略記為「Vg－Id特性」。）之降低。例如依本發明，可抑制光照射後汲極電流之發生臨界值電壓朝負側偏移，亦可抑制朝正側之偏移於小範圍內。
關於使如上述之效果奏效之原因雖未必明確，但可如以下推測。亦即，本發明之氧化物半導體靶材中，作為主成分，含有係氧化鋅及氧化錫所構成之氧化物燒結體之鋅錫複合氧化物（ZTO）。ZTO含有蝕刻耐性高之氧化錫，故作為氧化物半導體膜時，顯示高於IGZO之蝕刻耐性。因此，在例如ZTO所構成之通道層上形成金屬所構成之導電膜後，藉由蝕刻導電膜形成源電極或汲電極之圖案時，可確保僅蝕刻導電膜，不蝕刻通道層之選擇蝕刻性。
且IGZO中傾向於例如吸收紫外線或紫～綠之色相之可見光，增大載子。因此光回應性，有時會引起汲極電流之發生臨界值電壓之偏移或漏電流之增加，開關特性變化。例如於液晶顯示器之製造程序，使液晶分子之配向預先一致之液晶配向膜之製造程序中，雖因強烈的紫外線形成配向膜，但此時薄膜電晶體之特性大幅劣化。另一方面，如已述，雖已知於ZTO亦會引起同樣之開關特性之變化，但本發明中，更含有鋁，調節其含有比至不過少不過多之既定之範圍內，藉此，可充分發揮鋁之載子控制效果，有效減輕因光照射劣化之程度。特別是，可有效抑制控制薄膜電晶體時難以修正之汲極電流之發生臨界值電壓朝負側之偏移，亦可抑制朝正側之偏移在小範圍內。又，可控制該偏移之範圍至零到＋2.0V（0V以上＋2.0V以下）之範圍內，宜控制至零到＋1.5V（0V以上＋1.5V以下）之範圍內。
藉此，如上述可保持蝕刻耐性，同時提升對光照射之耐性，保持良好的開關特性。
在此，所謂「開關特性」，係表示例如對閘電極施加之偏壓（Vg），與使該偏壓變化時流往汲電極之電流值（Id）之關係之Vg－Id特性。
本發明之氧化物半導體靶材中之氧化物燒結體內，亦可含有以合計量而言，相對於氧化物燒結體全量之質量比在50質量％以上之氧化鋅及氧化錫。在此，「氧化鋅及氧化錫以合計量而言在50質量％以上」，係指於氧化物燒結體中，作為主成分含有氧化鋅及氧化錫。作為主成分含有以鋅、錫及氧構成之ZTO，藉此，相較於IGZO，可更提升蝕刻耐性。
依本發明之氧化物燒結體中，相對於鋅（Zn）及錫（Sn）之合計量鋅之比率（Zn／（Zn＋Sn）），以原子比率而言，宜超過0.52而在0.8以下。以x表示此比率時，x值在超過0.52之範圍內，藉此，對蝕刻液之耐性不過強，形成通道層為所希望之圖案時之蝕刻性更良好。且x值在0.8以下，藉此，可良好地維持載子之移動度。x值超過0.52而在0.8以下之範圍內，藉此，蝕刻之容易度與載子移動度之平衡良好。x值之更佳範圍為0.59～0.70。
氧化物燒結體作為主成分含有氧化鋅（ZnO）及氧化錫（SnO2 ）時，此等者之主成分以（ZnO）x （SnO2 ）1 － x 表示，表示ZnO與SnO2 之比率之x值宜滿足上述範圍。
構成本發明之氧化物半導體靶材之氧化物燒結體中，作為微量元素，含有相對於氧化物燒結體全質量之含有比在0.005質量％～0.2質量％之範圍內之鋁（Al）。在不過少不過多之既定之範圍內含有鋁，藉此，可控制載子，結果，作為氧化物半導體膜時，可防止暴露於紫外線或可見光時之劣化。藉此，可抑制暴露於光而使Vg－Id特性變化為小。
鋁之含有比若未滿0.005質量％，作為氧化物半導體膜時，無法獲得提升對光照射之耐性之效果，無法穩定維持Vg－Id特性。且鋁含有比若超過0.2質量％，作為氧化物半導體膜時，汲極電流之發生臨界值電壓之偏移傾向於增大。此偏移若過大，有時即使使用修正電路，亦難以控制薄膜電晶體之Vg－Id特性。
氧化物燒結體中鋁之較佳含有量，以相對於氧化物燒結體全質量之含有比而言為0.008質量％～0.1質量％，就更穩定化該偏移之抑制之點而言，0.008質量％～0.05質量％更佳。
且構成本發明之氧化物半導體靶材之氧化物燒結體，亦可更含有除鋅、錫、氧、及鋁外之其他微量元素。作為此微量元素，例如可舉出矽。除矽以外，可舉出例如可想像可能導致與鋁相同之傾向之效果之鎵（Ga）、銦（In）、鎢（W）、鉭（Ta）、鉿（Hf）、鈮（Nb）、鉻（Cr）、硼（B）、釩（V）、鐵（Fe），或可想像可能導致與矽相同之傾向之效果之鍺（Ge）、鉛（Pb）、砷（As）、銻（Sb）、鉍（Bi）。且除上述Fe、Pb、Sb外，碳（C）、硫（S）、磷（P）、氮（N）、氫（H）、鎂（Mg）、鋯（Zr）、錳（Mn）、鎘（Cd）等，可能來自原料或製造程序，不可避免地混入其中。鋅、錫、氧、及鋁以外之其他元素（包含矽）之含有量，宜抑制在相對於氧化物燒結體全質量未滿0.03質量％之範圍內，含有量抑制在不超過鋁之範圍內更佳。
特別是，為提升燒結性，提高氧化物燒結體之燒結密度（相對密度），矽相當有效，但可想像會影響汲極電流之發生臨界值電壓之偏移。因此，矽之含有量，宜就相對於氧化物燒結體全質量之含有比而言在未滿0.03質量％之範圍內，含有量抑制在不超過鋁之範圍內更佳。矽之含有量在不超過鋁之範圍內，藉此，作為氧化物半導體膜時，可紓解鋁之含有量少之際，光照射時汲極電流之發生臨界值電壓之偏移傾向於增大。
又，矽之含有量愈多愈宜於提升燒結性。然而，矽之含有比若在0.03質量％以上，關於其原因雖未必明確，但汲極電流之發生臨界值電壓之偏移會突然變為傾向於增大。且如引用圖11後述，鋁之含有比即使一定，汲極電流之發生臨界值電壓之偏移量亦會依成膜時之氧添加條件變化。因此，宜抑制鋁以外之其他元素（包含矽）之含有比至未滿0.03質量％，藉此，可使成膜條件之調節輕易化，難以受到成膜條件差異之影響，提高實用性。特別是，重視汲極電流之發生臨界值電壓之偏移值之穩定性時，矽或是鋁以外之微量元素（包含矽）相對於氧化物燒結體全質量之含有比宜在0.02質量％以下，在0.01質量％以下更佳。
且半導體之技術領域中，作為所謂污染物質招致非預期之風險之要因，元件中不宜含有大量金屬元素或半金屬原子。然而，矽之含有量，或是鋁以外之微量元素（包含矽）之含有量，在所含有之鋁量以下，藉此，可減少污染物質造成的風險。其中，尤就提升對光照射之耐性與迴避污染物質之點而言，鋁量宜為0.005質量％～0.2質量％（50ppm～2000ppm），且矽量宜在0.001質量％～0.02質量％（10ppm～200ppm）之範圍內。
氧化物半導體靶材中，作為所含有之鋁及矽之合計之含有量，或是所含有之鋁及鋁以外之微量元素（包含矽）之合計之含有量，就穩定抑制汲極電流之發生臨界值電壓之偏移至較佳範圍（0以上＋1.5V以下）之觀點而言，相對於氧化物燒結體全質量之含有比宜在0.1質量％以下，就更抑制發生臨界值電壓之偏移至較佳範圍（0以上＋1.0V以下）之觀點而言，相對於氧化物燒結體全質量之含有比更宜在0.02質量％～0.1質量％之範圍內。
本發明之氧化物半導體靶材除氧外各構成元素之含有量，可藉由以通常之化學分析法，具體而言感應耦合電漿（ICP）發光分析法分析求得。且關於氧量，係殘餘（balance）。
不僅相較於依習知技術之IGZO，相較於不含既定量鋁之ZTO時，將使用本發明之氧化物半導體靶材成膜之氧化物半導體膜採用於通道層之際，薄膜電晶體特性之對光照射之耐性，亦更獲得提升。雖未明確得知其機制，但經推測，以鋁為首之微量元素有抑制因光照射發生之過剩之載子之效果。
例如，作為起始原料，適當組合鋁之含有量或，包含矽之其他元素之含有量不同之數種氧化鋅（ZnO）粉末與數種氧化錫（IV）（SnO2 ）粉末而混合後，成形，燒結之，藉此可製造本發明之氧化物半導體靶材。考慮到處置之輕易性或抑制因濺鍍法成膜時之異常放電等，氧化物半導體靶材之燒結密度（相對密度），宜在90％以上，95％以上更佳。且考慮到因DC磁控濺鍍法成膜時之直流放電穩定性等，氧化物半導體靶材亦稱比電阻之體積電阻率，宜在0.10［Ω・cm］以下。
＜氧化物半導體膜及其製造方法＞ 本發明之氧化物半導體膜，對蝕刻加工電極等時接觸之蝕刻液具有適度之耐性，且在通道層形成時蝕刻加工性優異，且具有對光照射之耐性，亦抑制製造程序上易於發生之Vg－Id特性之降低。此如已述，可想像係因其為使用既定之氧化物燒結體所構成之本發明之氧化物半導體靶材形成之膜，故其組成與含有鋅、錫、氧、及相對於氧化物燒結體全質量，含有比為0.005質量％～0.2質量％之鋁之氧化物燒結體相同。又，就氧化物半導體膜所含之鋁或其他微量元素，難以正確測定其實際含有量。
只要是可形成使用如上述之既定之氧化物半導體而構成之膜之方法，亦可以任一方法製造本發明之氧化物半導體膜。其中，藉由設置使用已述之本發明之氧化物半導體靶材，以濺鍍法使氧化物半導體膜成膜之程序而構成之方法（本發明之氧化物半導體膜之製造方法）製造尤佳。具體而言，於濺鍍裝置安裝氧化物半導體靶材，以濺鍍法在基板上成膜，藉此可製造氧化物半導體膜。此時，可接合氧化物半導體靶材於支承板而成膜。
如上述，使用既定之氧化物燒結體所構成之本發明之氧化物半導體靶材，使氧化物半導體膜成膜，藉此，可製造可想像由與氧化物半導體靶材相同之主成分所構成，且含有與氧化物半導體靶材相同之微量元素之氧化物半導體膜。
作為氧化物半導體膜之其他製造方法，亦可使不含鋅、錫及氧以外，以鋁為首之微量元素之氧化物半導體膜成膜後，使用作為鋁及其他微量元素之供給源之靶材，以濺鍍之方式對氧化物半導體膜之表面供給微量含有元素既定量，使其擴散，藉此製造之。
參照圖1所示之（a）程序～（c）程序，具體說明關於本發明之氧化物半導體膜之製造方法。
圖1所示之（a）程序中，在支持基板10上形成閘電極11與閘極絕緣膜12。接著，在該閘極絕緣膜12上，於圖1所示之（b）程序中，以已述之本發明之使用氧化物半導體靶材之RF磁控濺鍍法形成ZTO膜，接著，設置光阻圖案作為遮罩，以使用草酸類蝕刻液或鹽酸類蝕刻液等之濕蝕刻法，形成ZTO膜經蝕刻加工之通道層（鋅錫複合氧化物半導體膜（ZTO膜））13。此後，於圖1所示之（c）程序中，形成源電極、汲電極14。
雖取決於其燒結密度或體積電阻率等，但本發明之氧化物半導體靶材可以DC偏壓或RF偏壓，藉由濺鍍法適當形成ZTO膜。圖10A係RF磁控濺鍍裝置之概略構成圖，圖10B係DC磁控濺鍍裝置之概略構成圖。又，圖10A及圖10B中，符號1表示氧化物半導體靶材（ZTO靶材），符號2表示陰極電極（靶材背板），符號3表示對向電極（兼用為試樣支架），符號4表示匹配盒，符號5表示RF電源，符號6表示質量流量控制器，符號7表示低溫泵或分子渦輪泵，符號8表示乾式泵或旋轉泵，符號9表示磁石（磁控濺鍍用），符號10表示直流電源。
且本發明之氧化物半導體膜，亦可使用RF磁控濺鍍裝置，在例如下述條件下以濺鍍法形成。 ＜濺鍍條件＞ ・濺鍍氣體：氬（Ar）氣、氧氣，或此等者之混合氣體 ・壓力：0.1Pa～1.0Pa ・RF或DC電力密度：0.5W／cm2 ～10W／cm2 ・電極間距離：40mm～100mm
形成之通道層13（鋅錫複合氧化物半導體膜（ZTO膜））之厚度，雖亦依適用之元件不同，但宜約5nm～75nm。又，成膜後以約250℃～300℃進行退火處理，藉此，可提升TFT之開啟特性及可靠度。
＜薄膜電晶體＞ 本發明之薄膜電晶體，具有使用氧化物半導體膜形成之通道層，自光未照射時之汲極電流之發生臨界值電壓至光照射後之汲極電流之發生臨界值電壓之變化幅度在0以上＋2.0V以下。
本發明之薄膜電晶體中，通道層使用已述之本發明之氧化物半導體靶材形成，故蝕刻耐性優異，且可抑制因製造程序及使用時暴露之光的影響導致閘電壓（Vg）－汲極電流（Id）特性劣化，可長期保持、顯現良好的Vg－Id特性。 本發明中，如已述，做為對發生臨界值電壓造成之變化幅度，宜在0V以上＋1.5V以下，在0V以上＋1.0V以下更佳。
本發明之薄膜電晶體，亦可以例如下述方法製造。 首先，如圖1（a）程序所示，準備支持基板10，在此支持基板10上以蒸鍍法或濺鍍法等，形成金屬薄膜（例如鋁（Al）與鉬（Mo）所構成之堆疊膜（Al／Mo堆疊膜）等）。作為支持基板，可舉出例如玻璃基板、石英基板、藍寶石基板、樹脂基板、或薄膜等。
接著，形成之金屬薄膜因剝離程序或蝕刻程序而圖案化，藉此形成閘電極11。係Al／Mo堆疊膜時，Al膜之厚度宜例如為250nm，Mo膜之厚度宜例如為50nm。其次，在閘電極上，以濺鍍法、化學氣相沉積法、或蒸鍍法等，沉積例如由厚度約100nm之氧化膜（例如氧化矽膜）或氮化膜（例如氮化矽膜）等形成之閘極絕緣膜12。
接著，如已述，在閘極絕緣膜12上，以使用已述之本發明之氧化物半導體靶材（ZTO靶材）之RF磁控濺鍍法，如圖1（b）程序所示形成ZTO膜後，加工此ZTO膜，以作為通道層13。
其次，如圖1（c）程序所示，形成源電極、汲電極14。接著，圖2所示之（a）程序中，形成包覆通道層13及源電極、汲電極14之鈍化膜15，接著，以光阻圖案為遮罩，加工鈍化膜15，形成到達源電極、汲電極14之連接孔15a。
接著，圖2所示之（b）程序中，在包含連接孔15a之內部之鈍化膜15上形成導電體膜，以光阻圖案為遮罩於配線16加工。此導電體膜，例如可係銦錫氧化（Indium　Tin　Oxide：ITO）膜、或銦鋅氧化（Indium　Zinc　Oxide：IZO）膜、鋁鋅氧化（Aluminium　Zinc　Oxide：AZO）膜、或鎵鋅氧化（Gallium　Zinc　Oxide：GZO）膜等透明導電膜，且亦可係例如鋁（Al）膜、鉬（Mo）膜或其合金膜或鈦（Ti）與金（Au）所構成之堆疊膜（Ti／Au堆疊膜）等金屬膜。
經過如上述製造程序，完成底閘上接觸型薄膜電晶體。 【實施例】
以下，雖以實施例更具體說明本發明，但本發明只要不超過其主旨，不由以下實施例限定。
(實施例1) －1－1.製作靶材－ 準備未積極添加Al或Si之微量元素之高純度氧化鋅（ZnO）之粉末（ZnO粉末），與氧化錫（IV）（SnO2 ）之粉末（SnO2 粉末）。混合此ZnO粉末及SnO2 粉末，俾使用ZnO與SnO2 而為氧化物燒結體〔（ZnO）x （SnO2 ）1 － x 〕時，Zn與Sn之比，為x＝0.33、0.52、0.59、或0.68，其後，成形，燒結之，獲得直徑：50.8mm，厚度：5.0mm之4種ZTO靶材（No.1、2、3及4）。
作為對比試樣，準備具有InGaZnO4 之化學量論組成，直徑：50.8mm，厚度：5.0mm之IGZO靶材（No.5）、同尺寸之純鉬靶材（No.6）、及同尺寸之純鋁靶材（No.7）。
－1－2.製作薄膜試樣－ 將如上述準備之7種靶材（No.1～7）接合於支承板，安裝於磁控濺鍍裝置（CANON ANELVA股份有限公司製，E－200S），在玻璃基板上使厚度500nm之薄膜成膜，藉此，製作對應各靶材（No.1～7）之7種薄膜試樣1～7。
－1－3.評價1－ A.以透明導電膜用蝕刻液加工之加工性 就上述薄膜試樣1～4，測定浸漬於市售之草酸類ITO蝕刻液（關東化學股份有限公司製）既定之時間後之膜厚，自浸漬前後之膜厚變化求取蝕刻速率。顯示結果於下述表1。
【表1】<TABLE style="BORDER-BOTTOM: medium none; BORDER-LEFT: medium none; BORDER-COLLAPSE: collapse; BORDER-TOP: medium none; BORDER-RIGHT: medium none; mso-border-alt: double windowtext 1.5pt; mso-yfti-tbllook: 1184; mso-padding-alt: 0cm 5.4pt 0cm 5.4pt; mso-border-insideh: 1.5pt double windowtext; mso-border-insidev: 1.5pt double windowtext" class="MsoTableGrid" border="1" cellSpacing="0" cellPadding="0"><TBODY><tr><td> 薄膜試樣 No. </td><td> 靶材組成 (Zn:Sn=x:1-x) x值 </td><td> 蝕刻速率 [nm/分鐘] </td></tr><tr><td> 1 </td><td> 0.33 </td><td> 1 </td></tr><tr><td> 2 </td><td> 0.52 </td><td> 1 </td></tr><tr><td> 3 </td><td> 0.59 </td><td> 3 </td></tr><tr><td> 4 </td><td> 0.68 </td><td> 9 </td></tr></TBODY></TABLE>
如表1所示，4種ZTO之薄膜試樣，其蝕刻速率雖皆未滿10nm／分鐘，但剖面形狀良好，顯示以上述蝕刻液加工之適度之加工性。且可想像蝕刻速率若過低生產效率即會降低，故可想像x值超過0.52之薄膜試樣3～4，亦即靶材No.3、No.4更適當。又，雖使用代表性者於上述蝕刻液，但只要是可良好地蝕刻加工ZTO材料之蝕刻液，亦可使用其他蝕刻液。
B.對金屬電極用蝕刻液之耐性 其次，作為ZTO之薄膜試樣之代表使用上述薄膜試樣3，作為此對比試樣使用上述薄膜試樣5～7，觀察浸漬於市售之磷酸－硫酸類銅蝕刻液（關東化學股份有限公司製，型錄記號：Cu－03）既定之時間時膜之狀態，且測定浸漬後之膜厚，自浸漬前後之膜厚變化求取蝕刻速率。結果顯示於下述表2。
【表2】<TABLE style="BORDER-BOTTOM: medium none; BORDER-LEFT: medium none; BORDER-COLLAPSE: collapse; BORDER-TOP: medium none; BORDER-RIGHT: medium none; mso-border-alt: double windowtext 1.5pt; mso-yfti-tbllook: 1184; mso-padding-alt: 0cm 5.4pt 0cm 5.4pt; mso-border-insideh: 1.5pt double windowtext; mso-border-insidev: 1.5pt double windowtext" class="MsoTableGrid" border="1" cellSpacing="0" cellPadding="0"><TBODY><tr><td> 薄膜試樣 No. </td><td> 靶材 </td><td> 蝕刻速率 [nm/分鐘] </td></tr><tr><td> 3 </td><td> ZTO [x值=0.59] </td><td> 0.27 </td></tr><tr><td> 5 </td><td> IGZO </td><td> 102 </td></tr><tr><td> 6 </td><td> 純鉬 </td><td> 100 </td></tr><tr><td> 7 </td><td> 純鋁 </td><td> 80 </td></tr></TBODY></TABLE>
如表2所示，於薄膜試樣5（IGZO）之蝕刻速率，與薄膜試樣6（鉬）或薄膜試樣7（鋁）之蝕刻速率之間無大幅差異。 相對於此，薄膜試樣3（ZTO）之蝕刻速率極低，為0.27nm／分鐘，相對於在薄膜試樣5中，於5分鐘內薄膜完全消失，在薄膜試樣3中浸漬6小時後膜厚仍完全觀察不到變化。
如以上所示，以依本發明之ZTO靶材製作之氧化物半導體膜，相較於習知之IGZO膜等，對金屬電極形成用蝕刻液之耐性格外優異。由此可知，採用ZTO於通道層時，可不在通道層上設置蝕刻阻擋膜，選擇性地蝕刻加工而設置既定圖案之閘極或汲極等金屬電極。
（實施例2） －2－1.製作靶材－ 根據上述結果，為評價依含有元素不同對光照射之耐性，就電極蝕刻液耐性高之ZTO，製作含有元素變化之靶材。具體而言如以下。
準備未積極添加Al或Si之微量元素之高純度氧化鋅（ZnO）之粉末（ZnO粉末），與氧化錫（IV）（SnO2 ）之粉末（SnO2 粉末）。混合此ZnO粉末及SnO2 粉末，俾使用ZnO與SnO2 而為氧化物燒結體〔（ZnO）x （SnO2 ）1 － x 〕時，Zn與Sn之比為x＝0.60，其後，成形、燒結之，獲得直徑：50.8mm，厚度：5.0mm之ZTO靶材（No.8）。
接著，準備Al或Si等微量元素之含有量不同之數種氧化鋅（ZnO）之粉末（ZnO粉末）及數種氧化錫（IV）（SnO2 ）之粉末（SnO2 粉末）。又，適當組合此等ZnO粉末及SnO2 粉末，混合ZnO粉末及SnO2 粉末，俾使用ZnO與SnO2 而為氧化物燒結體〔（ZnO）x （SnO2 ）1 － x 〕時，Zn與Sn之比為x＝0.67或0.70，其後，成形、燒結之，獲得直徑：50.8mm，厚度：5.0mm之6種ZTO靶材（No.9～14）。
－2－2.評價2－ A.分析含有元素 使用如上述獲得之靶材No.8及No.9～14，分別切削一部分作為分析用試樣，以感應耦合電漿發光分析法，分析各靶材所含之鋅（Zn）、錫（Sn）、及微量含有之元素之含有量。將獲得之鋅及錫之分析值換算為氧化物燒結體〔（ZnO）x （SnO2 ）1 － x 〕中ZnO與SnO2 之比（原子比率）x後，x值即如下述。且於下述表3顯示獲得之微量元素之分析值（質量％：含有量）。 ・靶材No.8  ：　x＝0.60 ・靶材No.9  ：　x＝0.70 ・靶材No.10：　x＝0.70 ・靶材No.11：　x＝0.70 ・靶材No.12：　x＝0.70 ・靶材No.13：　x＝0.67 ・靶材No.14：　x＝0.67
【表3】<TABLE style="BORDER-BOTTOM: medium none; BORDER-LEFT: medium none; BORDER-COLLAPSE: collapse; BORDER-TOP: medium none; BORDER-RIGHT: medium none; mso-border-alt: double windowtext 1.5pt; mso-yfti-tbllook: 1184; mso-padding-alt: 0cm 5.4pt 0cm 5.4pt; mso-border-insideh: 1.5pt double windowtext; mso-border-insidev: 1.5pt double windowtext" class="MsoTableGrid" border="1" cellSpacing="0" cellPadding="0"><TBODY><tr><td> 靶材 No. </td><td> Al </td><td> Si </td><td> Al+Si </td><td> Fe </td><td> Pb </td><td> Sb </td><td> Cd </td><td> 備考 </td></tr><tr><td> 8 </td><td> 0.001 </td><td> 0.004 </td><td> 0.005 </td><td> - </td><td> - </td><td> - </td><td> - </td><td> 比較例 </td></tr><tr><td> 9 </td><td> 0.008 </td><td> ＜0.001 </td><td> 0.008 </td><td> 0.001 </td><td> - </td><td> - </td><td> ＜0.001 </td><td> 實施例 </td></tr><tr><td> 10 </td><td> 0.022 </td><td> 0.003 </td><td> 0.025 </td><td> - </td><td> - </td><td> - </td><td> - </td><td> 實施例 </td></tr><tr><td> 11 </td><td> 0.03 </td><td> 0.004 </td><td> 0.034 </td><td> ＜0.001 </td><td> ＜0.001 </td><td> ＜0.001 </td><td> ＜0.001 </td><td> 實施例 </td></tr><tr><td> 12 </td><td> 0.095 </td><td> ＜0.001 </td><td> 0.095 </td><td> - </td><td> - </td><td> - </td><td> - </td><td> 實施例 </td></tr><tr><td> 13 </td><td> 0.09 </td><td> 0.03 </td><td> 0.12 </td><td> - </td><td> - </td><td> - </td><td> - </td><td> 比較例 </td></tr><tr><td> 14 </td><td> 0.17 </td><td> 0.001 </td><td> 0.171 </td><td> - </td><td> - </td><td> - </td><td> - </td><td> 實施例 </td></tr></TBODY></TABLE> ※＜0.001：顯示偵測極限(將小數點以下第4位四捨五入)
B.Vg－Id特性之臨界值變化 除上述靶材No.8及No.9～14外，作為對比試樣，準備具有InGaZnO4 之化學量論組成之上述靶材No.5，如以下所示，製作使用靶材No.5、No.8、及No.9～14之薄膜電晶體試樣5、試樣8、及試樣9～14。
如圖1（a）程序所示，在作為玻璃基板之支持基板10上以例如濺鍍法形成金屬膜，以蝕刻程序使此金屬膜圖案化，作為閘電極11。又，在此閘電極上以例如化學氣相沉積法沉積閘極絕緣膜12。其次，分別依序接合準備之8種靶材（No.5、No.8、及No.9～14）於支承板，將其安裝於RF磁控濺鍍裝置（CANON ANELVA股份有限公司製，E－200S），以通常之程序，如圖1（b）程序所示，在閘極絕緣膜12上，使對應各靶材（No.5、No.8、及No.9～14）之厚度300nm之IGZO膜或ZTO膜成膜。且將靶材No.12及No.14安裝於DC磁控濺鍍裝置，使ZTO膜成膜。
接著，以光阻圖案為遮罩，藉由使用草酸類蝕刻液或鹽酸類蝕刻液之濕蝕刻法，加工IGZO膜或ZTO膜，形成通道層13。其次，如圖1（c）程序所示，在通道層13上以例如濺鍍法形成導電體膜後，以例如蝕刻程序使導電體膜圖案化，形成源電極、汲電極14。
其次，如圖2（a）程序所示，形成包覆通道層13及源電極、汲電極14之鈍化膜15。接著，以光阻圖案為遮罩，加工鈍化膜15，藉此形成到達源電極、汲電極14之連接孔15a，如圖2（b）程序所示，在包含連接孔15a之內部之鈍化膜15上形成ITO（Indium　Tin　Oxide）膜。接著，以光阻圖案為遮罩，加工ITO膜，形成配線16。
如此，製作底閘上接觸型薄膜電晶體試樣5、試樣8、及試樣9～14。在此製作之薄膜電晶體之尺寸中，閘極長：100μm，閘極寬：2.0mm，通道層之厚度為30nm。
將獲得之薄膜電晶體試樣安裝於探針，分別就薄膜電晶體試樣5、試樣8、及試樣9～14，測定電壓－電流特性（Vg－Id特性）。測定汲極電壓（Vd）在0.1、1、10V 3條件下，閘電壓於－50V～＋50V之範圍內變化時之汲極電流（Id）之變化，藉此測定。又，橫軸為以通常之刻度表示之閘電壓，左側之縱軸為以常用對數刻度表示之汲極電流而製作曲線圖，以閘電壓變化時汲極電流急劇升高時閘電壓之值為Vg－Id特性之臨界值（汲極電流之發生臨界值電壓）。
具有以靶材No.8及No.9～13獲得之ZTO膜之薄膜電晶體試樣8及試樣9～13之Vg－Id特性，依此順序顯示於圖3A、圖4A、圖5A、圖6A、圖7A、圖8A。且具有以靶材No.5獲得之IGZO膜之薄膜電晶體試樣5之Vg－Id特性，顯示於圖9A。在此，任一薄膜電晶體試樣，皆大致顯示良好的Vg－Id特性。又，圖中以大的點進行之描圖，係為參考使用右側之縱軸之刻度將自汲極電流換算之移動度（μfe ）描圖者。
其次，自探針卸除各薄膜電晶體試樣，自ZTO膜或IGZO膜之成膜面側照射紫外線。紫外線之照射，使用中心波長為254nm之水銀燈於下述條件下進行。 ＜照射條件＞ ・輸出　　：20～30mW／cm2 ・照射時間：30分鐘、1小時
照射紫外線後，再次將薄膜電晶體試樣安裝於探針，測定各試樣之Vg－Id特性。顯示紫外線照射前後汲極電流之發生臨界值電壓之變化於下述表4。且紫外線照射後薄膜電晶體試樣8～13及試樣5之Vg－Id特性，依此順序顯示於圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、及圖9B。
【表4】<TABLE style="BORDER-BOTTOM: medium none; BORDER-LEFT: medium none; BORDER-COLLAPSE: collapse; BORDER-TOP: medium none; BORDER-RIGHT: medium none; mso-border-alt: double windowtext 1.5pt; mso-yfti-tbllook: 1184; mso-padding-alt: 0cm 5.4pt 0cm 5.4pt; mso-border-insideh: 1.5pt double windowtext; mso-border-insidev: 1.5pt double windowtext" class="MsoTableGrid" border="1" cellSpacing="0" cellPadding="0"><TBODY><tr><td> 靶材 No. </td><td> Vg－Id特性中 汲極電流之發生臨界值電壓[V] </td><td> Vg－Id特性 </td><td> 備考 </td></tr><tr><td> 照射前 </td><td> 照射後 </td><td> 變化 </td></tr><tr><td> 5 </td><td> 2 </td><td> -30.5 </td><td> -32.5 </td><td> 圖9A、圖9B </td><td> 比較例 </td></tr><tr><td> 8 </td><td> 0.2 </td><td> -8.8 </td><td> -9 </td><td> 圖3A、圖3B </td><td> 比較例 </td></tr><tr><td> 9 </td><td> 2.5 </td><td> 4 </td><td> 1.5 </td><td> 圖4A、圖4B </td><td> 實施例 </td></tr><tr><td> 10 </td><td> 3 </td><td> 3.2 </td><td> 0.2 </td><td> 圖5A、圖5B </td><td> 實施例 </td></tr><tr><td> 11 </td><td> 3.1 </td><td> 3.9 </td><td> 0.8 </td><td> 圖6A、圖6B </td><td> 實施例 </td></tr><tr><td> 12 </td><td> 2.6 </td><td> 3.5 </td><td> 0.9 </td><td> 圖7A、圖7B </td><td> 實施例 </td></tr><tr><td> 13 </td><td> 1.6 </td><td> 4.3 </td><td> 2.7 </td><td> 圖8A、圖8B </td><td> 比較例 </td></tr><tr><td> 14 </td><td> 2.3 </td><td> 3.7 </td><td> 1.4 </td><td> - </td><td> 實施例 </td></tr></TBODY></TABLE> ※紫外線照射時間：僅No.10為1小時，其他為30分鐘
如表4、以及圖4B、圖5B、圖6B、圖7B所示，已知實施例之靶材No.9、10、11、12、及No.14（未經圖示）中，於紫外線照射前後汲極電流之發生臨界值電壓之變化在零至＋1.5V之較佳範圍內，對紫外線之耐性優異。特別是，實施例之靶材No.10、11、12中，在零至＋1.0V之範圍內，更為理想。且含有0.030質量％之矽，含有量較其他稍多之ZTO膜為通道層之比較例（自靶材No.13獲得之薄膜電晶體試樣13）中，於紫外線照射前後汲極電流之發生臨界值電壓之變化量（偏移量）為＋2.7V，雖在正側但稍大。
相對於此，於通道層具有IGZO膜之比較例（自靶材No.5獲得之薄膜電晶體試樣5），或鋁含有量較本發明所限定之範圍（0.005質量％～0.2質量％）少之ZTO膜為通道層之比較例（自靶材No.8獲得之薄膜電晶體試樣8）中，於紫外線照射前後汲極電流之發生臨界值電壓之變化大幅朝負側偏移。
且靶材No.14中，其鋁之含有量為No.12或No.13之約1.8倍，其鋁及矽之含有量之合計為No.13之約1.4倍。就具有以ZTO中鋁之含有量較其他多之靶材No.14獲得之ZTO膜之薄膜電晶體試樣14而言，雖省略Vg－Id特性之圖示，但亦可知如表4所示於紫外線照射前後汲極電流之發生臨界值電壓之變化在零至＋1.5V之較佳範圍內，對紫外線之耐性優異。
與其結果相關，將例如就鋁之含有量與成膜時濺鍍氣體中氧添加量之比例（％），及因紫外線照射發生臨界值電壓之偏移量（V）之關係，使用x值為0.70之ZTO調查之結果顯示於圖11。自其結果可知，ZTO中鋁之含有量增大，依以磁控濺鍍法成膜時之氧添加條件，傾向於招致發生臨界值電壓之偏移量增大。因此，可想像依成膜設備或成膜時之氧添加條件等，Vg－Id特性可能會易於變動。然而，用於氧化物半導體成膜之濺鍍氣體中氧添加量之比例，一般在1％～15％之範圍內，故只要存在於此範圍內可抑制發生臨界值電壓之偏移量在零以上＋2.0V以下，在零以上＋1.5V以下尤佳之條件，即可充分利用。
又，本實施例中，雖已描述關於對紫外線照射之耐性，但鑒於可想像為Vg－Id特性劣化之原因之手段，已暗示依本發明之氧化物半導體膜中，對波長對應相當於ZTO之能帶間隙（大致為3.0～3.6eV）之光子能量之可見光之照射，亦具有與對紫外線相同之耐性。
日本申請案2013－084253之發明，已藉由參照將其整體導入本說明書。 本說明書所記載之所有文獻、專利申請案、及技術規格，已與藉由參照具體且分別記載並導入個別文獻、專利申請案、及技術規格之情形同程度地，藉由參照導入本說明書中。
10‧‧‧支持基板
11‧‧‧閘電極
12‧‧‧閘極絕緣膜
13‧‧‧通道層
14‧‧‧源電極、汲電極
圖1(a)~(c)係用來說明製造氧化物半導體膜適用於通道層之薄膜電晶體之製造例之一部分之程序圖。 圖2(a)~(b)係用來說明製造氧化物半導體膜適用於通道層之薄膜電晶體之製造例之一部分之程序圖。 圖3A就具有比較用之ZTO膜（Al＝0.001質量％）之薄膜電晶體試樣，顯示紫外線照射前之Vg－Id特性。 圖3B就具有比較用之ZTO膜（Al＝0.001質量％）之薄膜電晶體試樣，顯示紫外線照射後之Vg－Id特性。 圖4A就具有本發明之ZTO膜（Al＝0.008質量％）之薄膜電晶體試樣，顯示紫外線照射前之Vg－Id特性。 圖4B就具有本發明之ZTO膜（Al＝0.008質量％）之薄膜電晶體試樣，顯示紫外線照射後之Vg－Id特性。 圖5A就具有本發明之ZTO膜（Al＝0.022質量％）之薄膜電晶體試樣，顯示紫外線照射前之Vg－Id特性。 圖5B就具有本發明之ZTO膜（Al＝0.022質量％）之薄膜電晶體試樣，顯示紫外線照射後之Vg－Id特性。 圖6A就具有本發明之ZTO膜（Al＝0.030質量％）之薄膜電晶體試樣，顯示紫外線照射前之Vg－Id特性。 圖6B就具有本發明之ZTO膜（Al＝0.030質量％）之薄膜電晶體試樣，顯示紫外線照射後之Vg－Id特性。 圖7A就具有本發明之ZTO膜（Al＝0.095質量％）之薄膜電晶體試樣，顯示紫外線照射前之Vg－Id特性。 　　圖7B就具有本發明之ZTO膜（Al＝0.095質量％）之薄膜電晶體試樣，顯示紫外線照射後之Vg－Id特性。 圖8A就具有比較用之ZTO膜（Al＝0.090質量％）之薄膜電晶體試樣，顯示紫外線照射前之Vg－Id特性。 圖8B就具有比較用之ZTO膜（Al＝0.090質量％）之薄膜電晶體試樣，顯示紫外線照射後之Vg－Id特性。 圖9A就具有IGZO膜之薄膜電晶體試樣，顯示紫外線照射前之Vg－Id特性。 圖9B就具有IGZO膜之薄膜電晶體試樣，顯示紫外線照射後之Vg－Id特性。 圖10A係使用氧化物半導體靶材之RF磁控濺鍍裝置之概略構成圖。 圖10B係使用氧化物半導體靶材之DC磁控濺鍍裝置之概略構成圖。 　　圖11係顯示ZTO中之鋁含有量與DC濺鍍成膜時氧添加量之比例，及TFT特性中因紫外線照射發生臨界值電壓之偏移量之關係圖。
10‧‧‧支持基板
11‧‧‧閘電極
12‧‧‧閘極絕緣膜
13‧‧‧通道層
14‧‧‧源電極、汲電極

Claims (8)

  1. 一種氧化物半導體靶材，由下述氧化物燒結體所構成：包含鋅、錫、氧、鋁、及矽，矽與鋁之合計含量相對於氧化物燒結體全質量之含有比在0.1質量%以下，該鋁相對於氧化物燒結體全質量的含有比為0.005質量%以上，矽相對於該氧化物燒結體全質量的含有比未滿0.03質量%。
  2. 如申請專利範圍第1項之氧化物半導體靶材，其中該氧化物燒結體中，鋅相對於鋅(Zn)及錫(Sn)之合計量的比率(Zn/(Zn+Sn))以原子比率而言超過0.52，且在0.8以下。
  3. 如申請專利範圍第1或2項之氧化物半導體靶材，其中該氧化物燒結體中，矽含有量不超過鋁。
  4. 如申請專利範圍第1或2項之氧化物半導體靶材，其中鋁之含有比，相對於氧化物燒結體全質量為0.005質量%~0.2質量%；且矽之含有比，相對於氧化物燒結體全質量為0.001質量%~0.02質量%。
  5. 一種氧化物半導體膜之製造方法，包含下列步驟：在基板上，使用如申請專利範圍第1至4項中任一項之氧化物半導體靶材，以濺鍍法而形成氧化物半導體膜。
  6. 一種氧化物半導體膜，使用如申請專利範圍第1至4項中任一項之氧化物半導體靶材構成。
  7. 一種薄膜電晶體，具有使用如申請專利範圍第6項之氧化物半導體膜形成之通道層，自光未照射時的汲極電流之發生臨界值電壓至光照射後的汲極電流之發生臨界值電壓之變化幅度在0V以上+2.0V以下。
  8. 如申請專利範圍第7項之薄膜電晶體，其中該變化幅度在0V以上+1.5V以下。
TW103113401A 2013-04-12 2014-04-11 氧化物半導體靶材、氧化物半導體膜及其製造方法、與薄膜電晶體 TWI601840B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013084253 2013-04-12

Publications (2)

Publication Number Publication Date
TW201500570A TW201500570A (en) 2015-01-01
TWI601840B true TWI601840B (zh) 2017-10-11

Family

ID=51689628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113401A TWI601840B (zh) 2013-04-12 2014-04-11 氧化物半導體靶材、氧化物半導體膜及其製造方法、與薄膜電晶體

Country Status (6)

Country Link
US (1) US9837543B2 (zh)
JP (1) JP6341198B2 (zh)
KR (1) KR102158075B1 (zh)
CN (1) CN105121694B (zh)
TW (1) TWI601840B (zh)
WO (1) WO2014168224A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6481162B2 (ja) * 2015-05-26 2019-03-13 プロマティック株式会社 積層体の製造方法
WO2017086016A1 (ja) * 2015-11-20 2017-05-26 住友金属鉱山株式会社 Ｓｎ－Ｚｎ－Ｏ系酸化物焼結体とその製造方法
JP6677095B2 (ja) * 2015-11-20 2020-04-08 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
JP6677058B2 (ja) * 2016-03-04 2020-04-08 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
WO2017149882A1 (ja) * 2016-03-04 2017-09-08 住友金属鉱山株式会社 Ｓｎ－Ｚｎ－Ｏ系酸化物焼結体とその製造方法
JP6551683B2 (ja) * 2016-03-11 2019-07-31 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
JP6859841B2 (ja) * 2017-05-12 2021-04-14 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
KR101999894B1 (ko) * 2017-08-03 2019-07-12 주식회사 나노신소재 복합 산화물 소결체 및 스퍼터링 타겟, 산화물 투명도전막의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1030172A (ja) * 1996-07-16 1998-02-03 Mitsubishi Materials Corp 大型で高密度の高誘電体膜形成用スパッタリングターゲット
TW201241202A (en) * 2011-03-02 2012-10-16 Kobelco Res Inst Inc Oxide sintered compact and sputtering target
US20130032798A1 (en) * 2010-04-20 2013-02-07 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5024226B2 (ja) 2008-08-06 2012-09-12 日立金属株式会社 酸化物焼結体およびその製造方法、スパッタリングターゲット、半導体薄膜
KR101671543B1 (ko) * 2008-11-20 2016-11-01 이데미쓰 고산 가부시키가이샤 ＺｎＯ-ＳｎＯ₂-Ｉｎ₂Ｏ₃계 산화물 소결체 및 비정질 투명 도전막
JP5724157B2 (ja) 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP5540972B2 (ja) 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
JP2012180247A (ja) * 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1030172A (ja) * 1996-07-16 1998-02-03 Mitsubishi Materials Corp 大型で高密度の高誘電体膜形成用スパッタリングターゲット
US20130032798A1 (en) * 2010-04-20 2013-02-07 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
TW201241202A (en) * 2011-03-02 2012-10-16 Kobelco Res Inst Inc Oxide sintered compact and sputtering target

Also Published As

Publication number Publication date
US20160035895A1 (en) 2016-02-04
CN105121694A (zh) 2015-12-02
WO2014168224A1 (ja) 2014-10-16
JPWO2014168224A1 (ja) 2017-02-16
TW201500570A (en) 2015-01-01
CN105121694B (zh) 2018-07-06
JP6341198B2 (ja) 2018-06-13
KR102158075B1 (ko) 2020-09-21
KR20150143534A (ko) 2015-12-23
US9837543B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
TWI601840B (zh) 氧化物半導體靶材、氧化物半導體膜及其製造方法、與薄膜電晶體
KR101568631B1 (ko) 박막 트랜지스터
TWI400806B (zh) A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
JP6002088B2 (ja) 薄膜トランジスタ
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2012070676A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2013021632A1 (ja) 薄膜トランジスタ
JP2009123957A (ja) 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
WO2011132644A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2022518521A (ja) ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用
WO2014080996A1 (ja) 酸化物半導体薄膜とその製造方法および薄膜トランジスタ
JP6036984B2 (ja) 酸窒化物半導体薄膜
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
WO2016035503A1 (ja) 薄膜トランジスタ
JP7373428B2 (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット
JP2014055324A (ja) 酸化物半導体膜の製造方法