TWI592989B - Pattern forming method - Google Patents

Pattern forming method Download PDF

Info

Publication number
TWI592989B
TWI592989B TW102133862A TW102133862A TWI592989B TW I592989 B TWI592989 B TW I592989B TW 102133862 A TW102133862 A TW 102133862A TW 102133862 A TW102133862 A TW 102133862A TW I592989 B TWI592989 B TW I592989B
Authority
TW
Taiwan
Prior art keywords
pattern forming
pattern
forming method
exposed portion
material film
Prior art date
Application number
TW102133862A
Other languages
English (en)
Other versions
TW201430904A (zh
Inventor
Kenichi Oyama
Hidetami Yaegashi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201430904A publication Critical patent/TW201430904A/zh
Application granted granted Critical
Publication of TWI592989B publication Critical patent/TWI592989B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

圖案形成方法
本發明係關於在半導體製程中形成圖案的圖案形成方法。
在半導體裝置的製造中，對應於進行微細化的條件，使用將ArF氣體作為光源之波長193nm之DUV(深紫外線)光的微影技術將成為主流，藉此，可獲得40nm左右的微細圖案。
又，將這樣的波長193nm(ArF)之光微影技術作為基本，藉由組合自對準雙重曝光微影(SADP)，可進行微細化至20nm左右(例如專利文獻1)。
另一方面，提出一種利用嵌段共聚物之自我組織(Directed Self-Assembly；DSA)技術來作為不需曝光裝置之微細圖案形成技術(例如專利文獻2之第0078段、專利文獻3)。
在DSA技術中，首先，例如A聚合物鏈與B聚合物鏈其末端彼此結合之嵌段共聚物被塗佈於基板。接下來，加熱基板時，彼此不規則固溶之A聚合物鏈與B 聚合物鏈將相分離，而A聚合物區域與B聚合物區域將規則排列。接下來，去除A聚合物區域與B聚合物區域之任一，並對嵌段共聚物進行圖案化，藉此形成具有預定圖案的光罩。舉例說明結合聚苯乙烯(PS)與聚甲基丙烯酸酯(PMMA)者來作為這樣的嵌段共聚物。藉此，有能夠對應於形成至10nm左右之微細圖案的可能性。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2009-88085號公報
[專利文獻2]日本特開2005-29779號公報
[專利文獻3]日本特開2008-149447號公報
但是，193nm曝光用之光阻劑在構造上強度不足，因此，形成微細圖案時恐怕會因濕式顯像而有圖案倒毀之虞。又，因濕式顯像之Image Blur，而造成圖案的粗糙度(LER(Line Edge Roughness)等)變大。又，相對於圖案形成後之乾蝕刻(電漿蝕刻)的耐性較低，因而造成光阻膜的表面皸裂或因光罩選擇比較小而造成光阻膜消失，導致蝕刻圖案之形狀惡化等各種問題。
又，在DSA中進行濕式顯像時亦有圖案倒毀之虞。又，亦有進行蝕刻加工時之光罩選擇比較小的問 題。且，為了形成所期望的圖案，因此必須形成導引圖案，但圖案會因導引變動而被影響且工程將變得複雜。
本發明係鑑於該情況所進行之發明，以提供一種圖案形成方法作為課題，該圖案形成方法係能夠不造成圖案倒毀且降低圖案的粗糙度及提高圖案光罩選擇比，且能夠不使用導引圖案而形成微細圖案。
為了解決上述課題，本發明係提供一種圖案形成方法，其特徵係具有以下工程：在表面形成有蝕刻對象膜的基板上，形成曝光部份成為多孔質之圖案形成材料膜的工程；對前述圖案形成材料膜進行圖案曝光，並對曝光部進行多孔質化的工程；在前述曝光部的空隙選擇性地浸潤填充物質，並強化前述曝光部的工程；藉由乾蝕刻去除前述圖案形成材料膜的非曝光部，並形成預定圖案的工程。
在本發明中，作為前述圖案形成材料膜，係由第1聚合物鏈與第2聚合物鏈其末端彼此結合之嵌段共聚物所構成之自我組織材料膜，而前述曝光部係設為由多孔質狀態之前述第2聚合物所構成者為較佳。能夠使用聚苯乙烯作為前述第1聚合物，而使用聚甲基丙烯酸酯作為前述第2聚合物。前述圖案形成材料膜係能夠藉由塗佈來形成。
能夠使用藉由反應而形成預定物質之活性物 質(active substance)、奈米粒子、有機金屬化合物(錯合物、烷氧化物等)、奈米碳管或奈米富勒烯之衍生物溶液的任一來作為前述填充物質。
前述浸潤係能夠藉由熱擴散或有機金屬化合物的加水分解來進行，亦能夠使用超臨界流體來進行。
前述非曝光部之乾蝕刻係能夠以反應性離子蝕刻或灰化來加以進行。
前述圖案曝光係能夠使用DUV光來進行。又，亦能夠使用EUV光或電子束來進行。
根據本發明，對圖案形成材料膜進行圖案曝光並對曝光部進行多孔質化，在曝光部的空隙選擇性地浸潤填充物質並強化曝光部後，藉由乾蝕刻去除非曝光部並形成圖案，因此，能夠抑制圖案倒毀或促使圖案的粗糙度(LER)下降且提高光罩選擇比，並能夠不使用反射防止膜或導引圖案來形成微細圖案。
10‧‧‧半導體晶圓
11‧‧‧DSA材料膜
12‧‧‧曝光部
13‧‧‧非曝光部
14‧‧‧填充部
15‧‧‧圖案
[圖1]表示本發明之一實施形態之圖案形成方法的流程圖。
[圖2]用於說明本發明之一實施形態之圖案形成方法的工程剖面圖。
[圖3]表示在浸潤填充物質並形成填充部時，將曝光部全體設為填充部之狀態的剖面圖。
以下，參閱添加圖面來說明本發明之實施形態。
圖1係表示本發明之一實施形態之圖案形成方法之流程圖，圖2係其工程剖面圖。
一開始，在表面形成有蝕刻對象膜的半導體晶圓10上，形成DSA材料膜11(工程1；圖2(a))。
作為DSA材料膜11，能夠以例如第1聚合物鏈與第2聚合物鏈其末端彼此結合之嵌段共聚物為例。作為這樣的嵌段共聚物之典型例子，舉例說明結合聚苯乙烯(PS)與聚甲基丙烯酸酯(PMMA)者。DSA材料膜11係藉由塗佈形成於半導體晶圓10上。作為塗佈方式，能夠以旋轉塗佈或狹縫塗佈為例。
接下來，對DSA材料膜11進行圖案曝光(工程2；圖2(b))。
藉此，曝光部12係形成為由第2聚合物例如PMMA所構成的多孔質部，非曝光部13係形成為DSA材料所原有殘留的狀態。能夠使用目前為主流之光微影技術亦即使用ArF氣體之波長193nm的DUV來作為曝光用光。藉此，能夠形成半間距40nm的圖案。又，亦可使用更短波長之EUV(extreme ultraviolet；波長13.5nm)或電子束 (EB)，形成微細圖案。
接下來，在形成於曝光部12之空隙的至少表面部份選擇性地浸潤顆粒等的填充物質(工程3；圖2(c))。
該工程係強化多孔質之曝光部12的工程，藉此，在曝光部12之至少表面部份形成填充部14。
能夠使用藉由反應而形成預定物質之活性物質、奈米粒子、有機金屬化合物(錯合物、烷氧化物等)、奈米碳管或奈米富勒烯之衍生物溶液來作為填充物質。作為活性物質，能夠以藉由反應而在空隙填充aSi或SiN之環戊矽烷(Cyclopentasilane)為例。作為奈米粒子，能夠以膠體二氧化矽(SiO2)、Si奈米粒子、TiO溶膠、SnO溶膠、CeO、HfO、ZrO、Ag、Cu、Au為例；作為有機金屬化合物，能夠以被分解且形成有Al、AlO、ZrO、TiO、W、Si之任一者為例。又，藉由使用奈米碳管或奈米富勒烯衍生物溶液作為填充物質，在空隙填充奈米碳管或奈米富勒烯。
能夠使用熱擴散之方法來作為浸潤方式，填充物質為有機金屬化合物時，能夠以加水分解為例。又，亦能夠採用使用超臨界流體的方法。在利用熱擴散的情況下，藉由將半導體晶圓加熱至例如室溫(23℃)~150℃左右，而使填充物質擴散至空隙中。又，在加水分解有機金屬化合物的情況下，使填充有機金屬化合物後，藉由加水分解，在空隙形成填充Al、AlO、ZrO、TiO、W、Si之 任一的狀態。又，使用超臨界流體的方法，係利用超臨界流體(例如超臨界CO2)的奈米浸透性，使填充物質浸潤於空隙中。
如此，藉由上述填充物質來浸潤多孔質之曝光部12之至少表面部份的空隙並形成填充部14，藉此其部份將被強化。在理想的情況下，如圖3所示，將曝光部12全體設為填充部14，能夠獲得更大的效果。
接下來，藉由乾蝕刻去除非曝光部13並形成預定圖案(工程4；圖2(d))。
在非曝光部13之乾蝕刻去除中，例如能夠使用RIE之異方性蝕刻。形成於曝光部12之至少表面的填充部14，係以填充物質進行強化，因此幾乎無法藉由RIE去除，大致上只能夠去除非曝光部13。藉此，能夠形成預定圖案15。
如圖3所示，曝光部12全體為填充部14時，即使無異方性亦可，且能夠使用氧氣電漿等之灰化作為乾蝕刻，更快速的形成圖案。
如上述，藉由形成圖案，所殘留之曝光部12的至少表面部係藉由填充部14被強化，因此，能夠提高接下來的蝕刻加工時之光罩選擇比。又，如此，藉由乾蝕刻形成圖案，因此能夠增加圖案的高度。
且，不需使用濕式顯像來形成圖案，因此，不會造成圖案倒毀且不會存在有濕式顯像之Image Blur，故能夠降低圖案的粗糙度。
且，不需使用反射防止膜或導引圖案。因此，可避免複雜的工程，且圖案不會因導引變動而被影響。
且，使用DUV作為曝光用光，藉此能夠形成與目前進行光微影之圖案形成相同的半間距40nm左右的微細圖案，且藉由組合SADP技術，可進行微細化至半間距20nm左右。又，適用SADP時，可增加芯材種類的選擇。
且，如上述，亦可藉由使用更短波長之EUV(extreme ultraviolet；波長13.5nm)或電子束(EB)，來形成更微細的圖案。
另外，本發明係不限定於上述實施形態，可進行各種變形。例如，在上述實施形態中，雖表示使用由PS與PMMA所構成之嵌段共聚物作為圖案形成用之材料的例子，但亦能夠使用由第1聚合物鏈與第2聚合物鏈其末端彼此結合之嵌段共聚物所構成的其他DSA材料膜。又，作為圖案形成用之材料並不限於像這樣的DSA材料膜，若藉由曝光形成有多孔介質者則能夠加以使用，且若為該者則不限定於有機材料，即使為無機材料亦能適用。
又，在上述實施形態中，雖表示藉由塗佈形成圖案形成用之DSA材料膜的例子，但並不限於塗佈，亦能夠使用CVD等之薄膜形成技術。

Claims (11)

  1. 一種圖案形成方法，其特徵係具有以下工程：在表面形成有蝕刻對象膜的基板上，形成曝光部份成為多孔質之圖案形成材料膜的工程；對前述圖案形成材料膜進行圖案曝光，並對曝光部進行多孔質化的工程；在前述曝光部的空隙選擇性地浸潤填充物質，並強化前述曝光部的工程；藉由乾蝕刻去除前述圖案形成材料膜的非曝光部，並形成預定圖案的工程。
  2. 如申請專利範圍第1項之圖案形成方法，其中，前述圖案形成材料膜，係由第1聚合物鏈與第2聚合物鏈其末端彼此結合之嵌段共聚物所構成的自我組織材料膜，而前述曝光部係由多孔質狀態之前述第2聚合物所構成。
  3. 如申請專利範圍第2項之圖案形成方法，其中，前述第1聚合物係聚苯乙烯，而前述第2聚合物係聚甲基丙烯酸酯。
  4. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述圖案形成材料膜，係藉由塗佈來形成。
  5. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述填充物質，係藉由反應而形成預定物質之活性物質、奈米粒子、有機金屬化合物、奈米碳管或奈米富勒烯 之衍生物溶液的任一。
  6. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述浸潤，係藉由熱擴散來進行。
  7. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述浸潤，係前述填充物質為有機金屬化合物時，藉由加水分解來進行。
  8. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述浸潤，係使用超臨界流體來進行。
  9. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述非曝光部之乾蝕刻，係反應性離子蝕刻或灰化。
  10. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述圖案曝光，係使用DUV光來進行。
  11. 如申請專利範圍第1~3項中任一項之圖案形成方法，其中，前述圖案曝光，係使用EUV光或電子束來進行。
TW102133862A 2012-09-28 2013-09-18 Pattern forming method TWI592989B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216388A JP6046974B2 (ja) 2012-09-28 2012-09-28 パターン形成方法

Publications (2)

Publication Number Publication Date
TW201430904A TW201430904A (zh) 2014-08-01
TWI592989B true TWI592989B (zh) 2017-07-21

Family

ID=50385605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133862A TWI592989B (zh) 2012-09-28 2013-09-18 Pattern forming method

Country Status (4)

Country Link
US (1) US9023225B2 (zh)
JP (1) JP6046974B2 (zh)
KR (1) KR101750134B1 (zh)
TW (1) TWI592989B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150066151A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 블록 공중합체의 정제 방법 및 블록 공중합체를 이용한 패턴 형성 방법
KR102326126B1 (ko) 2014-12-05 2021-11-15 삼성전자주식회사 포토레지스트용 고분자, 패턴 형성 방법 및 반도체 장치의 제조 방법
US9466534B1 (en) 2015-12-09 2016-10-11 International Business Machines Corporation Cointegration of directed self assembly and sidewall image transfer patterning for sublithographic patterning with improved design flexibility
US9632408B1 (en) 2016-10-12 2017-04-25 International Business Machines Corporation Graphoepitaxy directed self assembly
KR102203353B1 (ko) * 2018-12-12 2021-01-14 한국세라믹기술원 블록공중합체 기반 금속 미세패턴의 제조방법
JP7528580B2 (ja) 2020-07-10 2024-08-06 Ｔｏｐｐａｎホールディングス株式会社 パターン膜及びその形成方法
JP7552110B2 (ja) 2020-07-10 2024-09-18 Ｔｏｐｐａｎホールディングス株式会社 パターン膜の形成方法及びパターン膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885311B2 (ja) * 1994-11-01 1999-04-19 工業技術院長 ポリマーの相分離を利用した表面加工法
US5753374A (en) * 1995-11-27 1998-05-19 Dow Corning Corporation Protective electronic coating
JP4127682B2 (ja) 1999-06-07 2008-07-30 株式会社東芝 パターン形成方法
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP4454931B2 (ja) * 2002-12-13 2010-04-21 キヤノン株式会社 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法
US20080073743A1 (en) * 2006-02-17 2008-03-27 Lockheed Martin Corporation Templated growth of semiconductor nanostructures, related devices and methods
US20080038467A1 (en) 2006-08-11 2008-02-14 Eastman Kodak Company Nanostructured pattern method of manufacture
JP4421582B2 (ja) * 2006-08-15 2010-02-24 株式会社東芝 パターン形成方法
JP2009088085A (ja) 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
TWI404753B (zh) * 2009-07-03 2013-08-11 Nat Univ Tsing Hua 利用團聯共聚物模板製造奈米材料之方法
JP5484373B2 (ja) * 2011-02-14 2014-05-07 東京エレクトロン株式会社 パターン形成方法

Also Published As

Publication number Publication date
KR101750134B1 (ko) 2017-06-22
KR20140042671A (ko) 2014-04-07
TW201430904A (zh) 2014-08-01
JP6046974B2 (ja) 2016-12-21
JP2014072315A (ja) 2014-04-21
US9023225B2 (en) 2015-05-05
US20140094034A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
TWI592989B (zh) Pattern forming method
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
JP5059608B2 (ja) リバーストーン処理を利用したリセス構造の形成方法
JP3848070B2 (ja) パターン形成方法
Krysak et al. Development of an inorganic nanoparticle photoresist for EUV, e-beam, and 193nm lithography
US6566280B1 (en) Forming polymer features on a substrate
KR102532238B1 (ko) Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식
Hori et al. Sub-40-nm half-pitch double patterning with resist freezing process
US7323417B2 (en) Method of forming a recessed structure employing a reverse tone process
JP2008036491A (ja) パターン形成方法及びモールド
JP5106020B2 (ja) パターン形成方法
JP2006013216A (ja) 近接場露光によるレジストパターンの形成方法、及び該レジストパターンの形成方法を用いた基板の加工方法、デバイスの作製方法
US8372752B1 (en) Method for fabricating ultra-fine nanowire
CN109326513A (zh) 一种超薄氮化硅微栅芯片的制作方法
Ito et al. Silica imprint templates with concave patterns from single-digit nanometers fabricated by electron beam lithography involving argon ion beam milling
JP2009239030A (ja) 半導体装置の製造方法
CN215416266U (zh) 一种硬掩模
Adam et al. Fabrication of nanowire using ash trimming technique
JP5096860B2 (ja) パターン形成方法
TWI334174B (zh)
KR100819647B1 (ko) 반도체 소자의 제조 방법
KR100816210B1 (ko) 반도체 장치 형성 방법
JP2005114973A (ja) 微細レジストパターンの形成方法
JP2009231670A (ja) ステンシルマスク又はアパーチャ、およびそれらの製造方法
Liu et al. Sub-100-nm pattern transfer on compound semiconductor using sol-gel-based TiO2 resist