TWI584312B - 芯材結構及使用其之電感器及封裝結構 - Google Patents

Description

芯材結構及使用其之電感器及封裝結構

本發明關於一種電感器，尤指一種可與IC晶片進行系統整合封裝(System-In-Package,SIP)之電感器

電感器是儲存電流通過磁場所產生之能量的被動電子元件，電感值是用來量測電感器儲存磁能之能力。電感器一般是用導線纏繞成線圈形狀，而根據法拉第感應定律(Faraday's Law of Induction)，導線纏繞的匝數能增強線圈內的磁場。電感值是由載流導體周圍所形成的磁場產生，此載流導體有反抗電流變化的趨勢。導線的圈數、導線的截面積與導線材料皆會影響電感值的大小。舉例而言，使用高導磁率的磁性材料(例如鐵氧化合物)來纏繞導體，會使磁通量增加。

目前，已有多種不同結構設計的電感器揭露於先前技術中。例如，日本專利公告第3083909號揭露一種鼓型結構(drum type)之電感器；美國專利公告第7477122號揭露另一種鼓型結構之電感器；美國專利公開第20090160595號揭露電感器與IC晶片整合之結構。一般而言，習知電感器大多利用下列兩種方式與IC晶片進行整合。

1)直接由電感器的下磁芯延伸出引腳，以與電路板上的焊腳焊接。然而，為了維持一定的結構強度，下磁芯便需保留一定的厚度，進而使得整合後的整體高度增加。

2)在電感器的下磁芯下方外接導線架，以與IC晶片的導線架焊接。然而，外接導線架的高度會使得整合後的整體高度增加。

因此，在所需電感值相同的情況下，習知電感器在與IC晶片進行堆疊封裝時，並無法降低整體高度，不利於薄型化的設計。

因此，本發明的目的之一在於提供一種電感器，其將導線架嵌合於芯材。當此電感器與IC晶片進行系統整合封裝時，可有效降低整體高度，使得電子產品利於薄型化的設計。

本發明之另一目的在於提供一種電感器，其利用導線架提供可與導線進行焊接之平臺，以提供較堅固之焊接強度。

根據一實施例，本發明之電感器包含一第一芯材、一導線、一第二芯材以及一第一導線架。第一芯材之一第一側具有一容置空間，且第一芯材之一第二側具有一凹陷部，其中第一側與第二側相對。第一芯材具有一第一高度。導線設置於容置空間中。第二芯材設置於第一芯材之第一側，且覆蓋容置空間。第一導線架具有一嵌合部，且嵌合部嵌合於凹陷部中。嵌合部具有一第二高度。在嵌合部嵌合於第一芯材之凹陷部後，嵌合部與第一芯材之總高度小於第一高度與第二高度之和。

根據另一實施例，本發明之電感器包含一第一芯材、一導線、一第二芯材以及一第一導線架。第一芯材之一第一側具有一容置空間，且第一芯材之一第二側具有一凹陷部，其中第一側與第二側相對。第一芯材之一側邊具有一破孔。導線設置於容置空間中。第二芯材設置於第一芯材之第一側，且覆蓋容置空間。第一導線架具有一嵌合部以及一焊接平臺，嵌合部嵌合於凹陷部中，且焊接平臺連接於嵌合部。導線之一端經由破孔伸出而焊接於焊接平臺上。

根據另一實施例，本發明之電感器包含一第一芯材、一導線、一第二芯材以及一第一導線架。第一芯材之一第一側具有一容置空間，且第一芯材之一第二側具有一凹陷部，其中第一側與第二側相對。第一芯材之一角落具有一破孔。導線設置於容置空間中。第二芯材設置於第一芯材之第一側，且覆蓋容置空間。第一導線架具有一嵌合部，且嵌合部嵌合於凹陷部中。導線之一端經由破孔伸出而焊接於嵌合部上。

綜上所述，本發明係將電感器之導線架嵌合於芯材。當此電感器與IC晶片進行系統整合封裝時，可有效降低整體高度，使得電子產品利於薄型化的設計。此外，本發明之電感器利用導線架提供可與導線進行焊接之平臺，以提供較堅固之焊接強度。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

1、5、5'‧‧‧電感器

10、50‧‧‧第一芯材

14、54‧‧‧第二芯材

70‧‧‧第二導線架

102、502‧‧‧凹陷部

160、560‧‧‧嵌合部

164、564‧‧‧引腳

702‧‧‧電性接點

S2‧‧‧第二側

H1、H1'‧‧‧第一高度

3、7‧‧‧IC晶片封裝結構

12、52‧‧‧導線

16、56、56'‧‧‧第一導線架

100、500‧‧‧容置空間

104、504‧‧‧破孔

162‧‧‧焊接平臺

700‧‧‧凹槽

S1‧‧‧第一側

H0、H0'‧‧‧總高度

H2、H2'‧‧‧第二高度

第1圖為根據本發明一實施例之電感器與IC晶片封裝結構的組合示意圖。

第2圖為第1圖中的電感器的爆炸圖。

第3圖為第1圖中的電感器的前視圖。

第4圖為根據本發明另一實施例之電感器的外觀圖。

第5圖為第4圖中的電感器的爆炸圖。

第6圖為第4圖中的電感器於另一視角的外觀圖。

第7圖為第6圖中的電感器的爆炸圖。

第8圖為第4圖中的電感器的前視圖。

第9圖為第4圖中的電感器移除第二芯材的外觀圖。

第10圖為第4圖中的電感器與IC晶片封裝結構的組合示意圖。

第11圖為根據本發明另一實施例之電感器與IC晶片之第二導線架的示意圖。

請參閱第1圖至第3圖，第1圖為根據本發明一實施例之電感器1與IC晶片封裝結構3的組合示意圖，第2圖為第1圖中的電感器1的爆炸圖，第3圖為第1圖中的電感器1的前視圖。如第1圖至第3圖所示，電感器1包含第一芯材10、導線12、第二芯材14以及二第一導線架16。第一芯材10以及第二芯材14之材料可為鐵粉、氧鐵化合物、永久磁鐵或其他磁性材料。第一芯材10以及第二芯材14之形狀不以圖中所示的矩形為限，可根據實際應用而設計成其他形狀，例如圓形、橢圓形、多邊形等。導線12可為由銅線纏繞而成的繞線式線圈。

如第2圖所示，第一芯材10之第一側S1具有容置空間100，且第一芯材10之第二側S2具有四個凹陷部102(由於視角關係，第2圖中僅顯示三個凹陷部102)，其中第一側S1與第二側S2相對。於此實施例中，四個凹陷部102分別位於第一芯材10之周圍的四個角落，使得容置空間100的可利用面積可以達到最大。 於此實施例中，二第一導線架16分別具有相對的二嵌合部160、焊接平臺162以及引腳164，其中焊接平臺162連接於二嵌合部160之間，且引腳164自焊接平臺162延伸出。於實際應用中，第一導線架16可藉由沖鍛製程一次成型。

於組裝電感器1時，先將導線12設置於容置空間100中。接著，將第二芯材14設置於第一芯材10之第一側S1，且覆蓋容置空間100。之後，再將第一導線架16之嵌合部160嵌合於第一芯材10之第二側S2之對應的凹陷部102中。於此實施例中，第一芯材10之相對的二側邊分別具有破孔104，因此導線12之二端可分別經由對應的破孔104伸出而焊接於對應的第一導線架16之焊接平臺162上，以提供較堅固之焊接強度。

如第3圖所示，第一芯材10具有第一高度H1，且第一導線架16之嵌合部160具有第二高度H2。在第一導線架16之嵌合部160嵌合於第一芯材10之凹陷部102後，嵌合部160與第一芯材10之總高度H0小於第一高度H1與第二高度H2之和。

如第1圖所示，在將電感器1與IC晶片封裝結構3進行系統整合封裝時，可利用第一導線架16架出空橋，而與下方IC晶片封裝結構3的電性接點(未顯示)連接。於此實施例中，IC晶片封裝結構3係利用封裝膠體將IC晶片及其導線架封裝於其中所構成。由於IC晶片封裝技術為習知技藝之人所熟知，在此不再贅述。如前所述，由於嵌合部160與第一芯材10之總高度H0小於第一芯材10之第一高度H1與嵌合部160之第二高度H2之和，且導線12係以內嵌方式埋設於第一芯材10之容置空間100中，因此本發明可在不增加電感器1之高度的情況下滿足電感特性之要求，同時克服IC晶片封裝結構3與電感器1的連接問題。

於此實施例中，第一導線架16之引腳164係呈直條形且向下延伸，以與IC晶片封裝結構3的電性接點連接。然而，於另一實施例中，亦可將IC晶片封裝結構3的引腳向上延伸，以與導線架16之引腳連接。此外，亦可利用外接式的引腳分別連接電感器1之第一導線架16與IC晶片封裝結構3之電性接點。換言之，第一導線架16與IC晶片封裝結構3的連接方式可根據實際應用而設計，不以圖中所繪示的實施例為限。

請參閱第4圖至第9圖，第4圖為根據本發明另一實施例之電感器5的外觀圖，第5圖為第4圖中的電感器5的爆炸圖，第6圖為第4圖中的電感器5於另一視角的外觀圖，第7圖為第6圖中的電感器5的爆炸圖，第8圖為第4圖中的電感器5的前視圖，第9圖為第4圖中的電感器5移除第二芯材54的外觀圖。如第4圖至第9圖所示，電感器5包含第一芯材50、導線52、第二芯材54以及二第一導線架56。第一芯材50以及第二芯材54之材料可為鐵粉、氧鐵化合物、永久磁鐵或其他磁性材料。第一芯材50以及第二芯材54之形狀不以圖中所示的矩形為限，可根據實際應用而設計成其他形狀，例如圓形、橢圓形、多邊形等。導線52可為由銅線纏繞而成的繞線式線圈。

如第5圖與第7圖所示，第一芯材50之第一側S1具有容置空間500，且第一芯材50之第二側S2具有四個凹陷部502，其中第一側S1與第二側S2相對。於此實施例中，四個凹陷部502分別位於第一芯材50之周圍的四個角落，使得容置空間500的可利用面積可以達到最大。於此實施例中，二第一導線架56分別具有相對的二嵌合部560以及引腳564，其中引腳564自嵌合部560延伸出。於實際應用中，第一導線架56可藉由沖鍛製程一次成型。

於組裝電感器5時，先將導線52設置於容置空間500中。接著，將第二芯材54設置於第一芯材50之第一側S1，且覆蓋容置空間500。之後，再將第一導線架56之嵌合部560嵌合於第一芯材50之第二側S2之對應的凹陷部502中。於此實施例中，第一芯材50之相對的二角落分別具有破孔504，因此導線52之二端可分別經由對應的破孔504伸出而焊接於對應的第一導線架56之嵌合部560上(如第9圖所示)，以提供較堅固之焊接強度。在一實施例中，導線52圍繞於容置空間500中之一柱子上(如第5圖所示)。

如第8圖所示，第一芯材50具有第一高度H1'，且第一導線架56之嵌合部560具有第二高度H2'。在第一導線架56之嵌合部560嵌合於第一芯材50之凹陷部502後，嵌合部560與第一芯材50之總高度H0'小於第一高度H1'與第二高度H2'之和。

請參閱第10圖，第10圖為第4圖中的電感器5與IC晶片封裝結構7的組合示意圖。如第10圖所示，在將電感器5與IC晶片封裝結構7進行系統整合封裝時，可利用第一導線架56架出空橋，而與下方IC晶片封裝結構7連接。如前所述，由於嵌合部560與第一芯材50之總高度H0小於第一芯材50之第一高度H1與嵌合部560之第二高度H2之和，且導線52係以內嵌方式埋設於第一芯材50之容置空間500中，因此本發明可在不增加電感器5之高度的情況下滿足電感特性之要求，同時克服IC晶片封裝結構7與電感器5的連接問題。

於此實施例中，第一導線架56之引腳564係呈凸字形且向下延伸，以與IC晶片封裝結構7連接。如第10圖所示，可在IC晶片封裝結構7上形成對應引腳564之凹槽700。組裝時，可先將引腳564嵌入凹槽700，再進行焊接，藉此可進一步增加焊接強度。然而，於另一實施例中，亦可將IC晶片封裝結構7的引腳向 上延伸，以與第一導線架56之引腳連接。此外，亦可利用外接式的引腳分別連接電感器5之第一導線架56與IC晶片封裝結構7。換言之，第一導線架56與IC晶片封裝結構7的連接方式可根據實際應用而設計，不以圖中所繪示的實施例為限。

請參閱第11圖，第11圖為根據本發明另一實施例之電感器5'與IC晶片之第二導線架70的示意圖。如第11圖所示，亦可將IC晶片的第二導線架70朝電感器5'之第一導線架56'的方向延伸，以與第一導線架56'電連接。於此實施例中，第二導線架70包含二相對設置之U形導線架，但不以此為限。於另一實施例中，第二導線架70亦可呈環狀設計，視實際應用而定。此外，第二導線架70具有電性接點702，用以與IC晶片形成電性連接。需說明的是，第二導線架70亦可具有一個以上的電性接點702，電性接點702可為片狀或其他形狀，且電性接點702可位於第二導線架70之中間、兩側或其他任意位置，不以第11圖所繪示的為限。

需說明的是，第2圖中的第一芯材10亦可以第5圖中的第一芯材50替換，且第5圖中的第一芯材50亦可以第2圖中的第一芯材10替換，視實際應用而定。

相較於先前技術，本發明係將電感器之導線架嵌合於芯材。當此電感器與IC晶片進行系統整合封裝時，可有效降低整體高度，使得電子產品利於薄型化的設計。此外，本發明之電感器利用導線架提供可與導線進行焊接之平臺，以提供較堅固之焊接強度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

5‧‧‧電感器

54‧‧‧第二芯材

502‧‧‧凹陷部

564‧‧‧引腳

50‧‧‧第一芯材

56‧‧‧第一導線架

560‧‧‧嵌合部

Claims (13)

1. 一種電感器，包括：一第一芯材，具有一上側以及相對於所述上側的一下側，所述下側具有一突出部，其中所述突出部的相對兩側的邊緣分別於所述下側周邊之一第一角落與一第二角落形成一第一凹陷部與一第二凹陷部；一導線，置於所述第一芯材的上側上；以及一第一導線架，具有一第一嵌合部與一第二嵌合部；其中，所述第一嵌合部與第二嵌合部分別嵌合於所述第一凹陷部與第二凹陷部，用以電性連接所述導線。
2. 如請求項1所述的電感器，其中一第一破孔形成於所述第一芯材的一第一側邊上，所述第一破孔與所述第一凹陷部位於所述第一芯材之同一角落。
3. 如請求項1所述的電感器，其中一第一破孔形成於所述第一芯材的一第一側邊上，所述第一導線架更包含一連接於所述第一嵌合部的焊接平臺，其中所述第一嵌合部的一部分嵌合於所述凹陷部以及所述導線的一端經由所述破孔焊接於所述焊接平臺上。
4. 如請求項1所述的電感器，其中，所述下側更具有位於所述下側周邊之一第三角落的一第三凹陷部以及一第四角落的一第四凹陷部，所述電感器更包括一第二導線架，所述第二導線架具有一第三嵌合部與一第四嵌合部，其中，所述第三嵌合部與第四嵌合部分別嵌合於所述第三凹陷部與第四凹陷部。
5. 如請求項4所述的電感器，其中一第一破孔形成於所述第一芯材的一第一側邊上，以及一第二破孔形成於所述第一芯材的一第二側邊上，其中所述 導線的第一端經由所述第一破孔連接所述第一導線架的第一嵌合部，以及所述導線的第二端經由所述第二破孔連接所述第二導線架的第三嵌合部。
6. 一種用以形成電感器的芯材結構，包括：一第一芯材，包括：一上側，用以容納一導線；一相對於所述上側的一下側，所述下側具有一突出部，其中所述突出部的相對兩側的邊緣分別於所述側周邊之一第一角落與一第二角落形成一第一凹陷部與一第二凹陷部，用以分別連接至一導線架之一第一嵌合部與一第二嵌合部；以及一位於所述第一芯材的一邊側上的第一破孔，用以連接所述導線至所述導線架。
7. 如請求項6所述的芯材結構，其中所述第一芯材包括一位於上側的柱子，其中所述導線圍繞於所述第一芯材的所述柱子。
8. 如請求項6所述的芯材結構，更包括一置於所述第一芯材上的一第二芯材，其中所述導線置於所述第一芯材與所述第二芯材之間。
9. 一種電感器，包括：一第一芯材，具有一第一側以及相對於該第一側的第二側，該第一芯材包括設置於該第一側的一柱子以及設置於該第二側的一突出部，其中所述突出部的相對兩側的邊緣分別於該第二側的周邊的一第一角落與一第二角落形成一第一凹陷部與一第二凹陷部；一導線，圍繞於該柱子；以及一第一導線架，具有一第一嵌合部與一第二嵌合部； 其中，所述第一嵌合部與第二嵌合部分別嵌合於所述第一凹陷部與第二凹陷部，用以電性連接所述導線。
10. 一種封裝結構，包括：一具有一下側的電感器，所述下側具有一突出部，其中所述突出部的相對兩側的邊緣分別於所述下側周邊之一第一角落與一第二角落形成一第一凹陷部與一第二凹陷部；一具有一第一嵌合部與一第二嵌合部的一第一導線架，其中所述第一嵌合部與第二嵌合部分別嵌合於所述第一凹陷部與第二凹陷部，用以電性連接所述電感器；以及一晶片封裝結構，其中所述第一導線架位於所述電感器與所述晶片封裝結構之間，所述第一導線架電性連接所述晶片封裝結構。
11. 如請求項10所述的封裝結構，其中所述第一導線架具有一連接至所述晶片封裝結構的一凸字形引腳，其中所述凸字形引腳向下延伸以設置於所述晶片封裝結構上表面的一凹槽中。
12. 如請求項10所述的封裝結構，其中所述第一凹陷部位於所述下側周邊的一角落。
13. 一種電感器，包括：一第一芯材，包括：一上側，用以容納一導線；一相對於所述上側的一下側，所述下側具有一突出部，其中所述突出部的相對兩側的邊緣分別於所述下側周邊之一第一角落與一第二角落形 成一第一凹陷部與一第二凹陷部，用以連接至一導線架之一第一嵌合部與一第二嵌合部；以及一位於所述第一芯材的一邊側上的第一破孔，用以連接所述導線至所述導線架。