TWI576871B - 電感結構及其製作方法 - Google Patents

電感結構及其製作方法 Download PDF

Info

Publication number
TWI576871B
TWI576871B TW103134426A TW103134426A TWI576871B TW I576871 B TWI576871 B TW I576871B TW 103134426 A TW103134426 A TW 103134426A TW 103134426 A TW103134426 A TW 103134426A TW I576871 B TWI576871 B TW I576871B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
opening
diffusion barrier
conductive
Prior art date
Application number
TW103134426A
Other languages
English (en)
Other versions
TW201515031A (zh
Inventor
賴偉銘
胡毓文
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201515031A publication Critical patent/TW201515031A/zh
Application granted granted Critical
Publication of TWI576871B publication Critical patent/TWI576871B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

電感結構及其製作方法
本發明是有關一種電感結構及一種電感結構的製作方法。
習知的電感結構可包含矽基板與複數個銅塊。矽基板具有複數個焊墊(bond pad)。銅塊以電鍍的方式分別形成於焊墊上，具有高頻傳輸的功能。在後續製程中，錫球(BGA)或導電凸塊可透過銅塊與矽基板的焊墊電性連接。由於鍚鉛材料無法直接黏著於銅塊，所以當銅塊電鍍完成後，需再依序電鍍鎳層與金層。其中鎳層具有阻值高的特性，可防止金層與銅塊在高溫環境中互相熔合，而金層可防止銅塊氧化。
藉由鎳層與金層的雖可讓錫球或導電凸塊黏著於銅塊，但實際上在電感結構中，僅有少數的銅塊在後續製程(例如凸塊製程或植錫球製程)需與導電凸塊或錫球電性連接，大多數的銅塊並不需電性連接錫球或導電凸塊。然而，一般而言，電感結構在製作時，因為製程能力不足， 只能在每一銅塊上均電鍍鎳層與金層。
如此一來，不僅會造成材料(例如金)的浪費，且所有的銅塊上均電鍍鎳層與金層，會造成電感結構的線路總電阻值升高，造成效率下降，使電感結構的電感品質係數難以提升。
本發明之一技術態樣為一種電感結構。
根據本發明一實施方式，一種電感結構包含基板、保護層、圖案化的第一導電層、複數個銅塊、阻隔層、擴散阻障層與抗氧化層。基板具有複數個焊墊。保護層位於基板與焊墊上。保護層具有複數個保護層開口。焊墊分別由保護層開口露出。第一導電層位於焊墊與保護層緊鄰保護層開口的表面上。銅塊位於第一導電層上。阻隔層位於保護層與銅塊上。阻隔層具有至少一阻隔層開口，且銅塊的至少一者由阻隔層開口露出。擴散阻障層位於露出阻隔層開口的銅塊上。抗氧化層位於擴散阻障層上。
在本發明一實施方式中，上述電感結構更包含強化層。強化層位於擴散阻障層與抗氧化層之間。
在本發明一實施方式中，上述強化層的材質包含鈀。
在本發明一實施方式中，上述阻隔層的材質包含氧化物或氮化物。
在本發明一實施方式中，上述保護層的材質包含氧 化物或氮化物。
在本發明一實施方式中，上述電感結構更包含第二導電層。第二導電層位於擴散阻障層與露出阻隔層開口的銅塊之間。
在本發明一實施方式中，上述擴散阻障層的材質包含鎳。
在本發明一實施方式中，上述抗氧化層的材質包含金。
本發明之另一技術態樣為一種電感結構的製作方法。
根據本發明一實施方式，一種電感結構的製作方法包含下列步驟：(a)提供具有複數個焊墊的基板。(b)形成具有複數個保護層開口的保護層於基板與焊墊上，使焊墊分別由保護層開口露出。(c)形成第一導電層於焊墊與保護層上。(d)形成圖案化的第一光阻層於導電層上，使緊鄰保護層開口的第一導電層由第一光阻層的複數個第一光阻層開口露出。(e)分別形成複數個銅塊於第一光阻層開口中的第一導電層上。(f)去除第一光阻層及未被銅塊覆蓋的第一導電層。(g)形成圖案化的阻隔層於保護層與銅塊上，且銅塊的至少一者由阻隔層開口露出。(h)依序形成擴散阻障層與抗氧化層於露出阻隔層開口的銅塊上。
在本發明一實施方式中，上述步驟(h)包含：(i)形成第二導電層於阻隔層與露出阻隔層開口的銅塊上。(j)形成圖案化的第二光阻層於第二導電層上，且阻隔層開口中 的第二導電層由第二光阻層開口露出。(k)依序形成擴散阻障層與抗氧化層於露出第二光阻層開口的第二導電層上。(l)去除第二光阻層及未被擴散阻障層與抗氧化層覆蓋的第二導電層。
在本發明一實施方式中，上述步驟(k)包含電鍍擴散阻障層與抗氧化層於露出第二光阻層開口的第二導電層上。
在本發明一實施方式中，上述步驟(h)包含化鍍擴散阻障層與抗氧化層於露出阻隔層開口的該銅塊上。
在本發明一實施方式中，上述步驟(h)更包含形成強化層於擴散阻障層與抗氧化層之間。
在本發明一實施方式中，上述步驟(b)包含圖案化保護層，使保護層具有保護層開口。
在本發明一實施方式中，上述步驟(e)包含電鍍銅塊於第一光阻層開口中的第一導電層上。
在本發明一實施方式中，上述步驟(f)包含蝕刻未被銅塊覆蓋的第一導電層。
在本發明上述實施方式中，電感結構及其製作方法可選擇性地在銅塊上形成擴散阻障層與抗氧化層，讓需於後續製程(例如凸塊製程或植錫球製程)電性連接導電凸塊或錫球的銅塊才形成擴散阻障層及抗氧化層，其它銅塊則不形成擴散阻障層及抗氧化層。如此一來，電感結構及其製作方法不僅可節省擴散阻障層與抗氧化層的材料花費，且能降低電感結構的線路總電阻值，造成效率提升，使電 感結構的電感品質係數得以提升。
100‧‧‧電感結構
100a‧‧‧電感結構
110‧‧‧基板
112‧‧‧焊墊
120‧‧‧保護層
122‧‧‧保護層開口
130‧‧‧第一導電層
140‧‧‧銅塊
150‧‧‧擴散阻障層
155‧‧‧強化層
160‧‧‧抗氧化層
170‧‧‧阻隔層
172‧‧‧阻隔層開口
180‧‧‧第二導電層
192‧‧‧第一光阻層
194‧‧‧第一光阻層開口
196‧‧‧第二光阻層
198‧‧‧第二光阻層開口
210‧‧‧線路層
2-2‧‧‧線段
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
S7‧‧‧步驟
S8‧‧‧步驟
第1圖繪示根據本發明一實施方式之電感結構的俯視圖。
第2圖繪示第1圖之電感結構沿線段2-2的剖面圖。
第3圖繪示根據本發明另一實施方式之電感結構的剖面圖，其剖面位置與第2圖相同。
第4圖繪示根據本發明一實施方式之電感結構的製作方法的流程圖。
第5圖繪示第4圖之焊墊分別由保護層開口露出後的剖面圖。
第6圖繪示第5圖之焊墊與保護層形成第一導電層後的剖面圖。
第7圖繪示第6圖之第一導電層形成圖案化的第一光阻層後的剖面圖。
第8圖繪示第7圖之第一光阻層開口中的第一導電層形成銅塊後的剖面圖。
第9圖繪示第8圖之保護層與銅塊上形成圖案化的阻隔層後的剖面圖。
第10圖繪示第9圖之阻隔層與露出阻隔層開口的銅塊形成第二導電層後的剖面圖。
第11圖繪示第10圖之第二導電層形成圖案化的第二 光阻層後的剖面圖。
第12圖繪示第11圖之露出第二光阻層開口的第二導電層依序形成擴散阻障層與抗氧化層後的剖面圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之電感結構100的俯視圖。第2圖繪示第1圖之電感結構100沿線段2-2的剖面圖。為求簡潔，本文中所有剖面圖均未繪示第1圖的線路層210。同時參閱第1圖與第2圖，電感結構100包含基板110、保護層120、圖案化的第一導電層130、複數個銅塊140、阻隔層170、擴散阻障層150與抗氧化層160。其中，基板110具有複數個焊墊112。保護層120位於基板110與焊墊112上。保護層120具有複數個保護層開口122，且焊墊112分別由保護層開口122露出。第一導電層130位於焊墊112與保護層120緊鄰保護層開口122的表面上。銅塊140位於第一導電層130上。阻隔層170位於保護層120與銅塊140上。阻隔層170具有至少一阻隔層開口172，且銅塊140的至少一者由阻隔層開口172 露出。擴散阻障層150位於露出阻隔層開口172的銅塊140上。抗氧化層160位於擴散阻障層150上。
此外，在本實施方式中，電感結構100還包含第二導電層180。第二導電層180位於擴散阻障層150與露出阻隔層開口172的銅塊140之間。擴散阻障層150與抗氧化層160可透過電鍍(electrolytic deposition)的方式形成於銅塊140上的第二導電層180。
在本實施方式中，基板110的材質可以包含矽。保護層120的材質可以包含聚合物材料、氧化物(例如二氧化矽)或氮化物。阻隔層170的材質可以包含聚合物材料、氧化物或氮化物，可阻隔水氣與灰塵進入電感結構100中，避免銅塊140與擴散阻障層150氧化。焊墊112的材質可以包含鋁。第一導電層130與第二導電層180的材質可以包含鈦與銅。擴散阻障層150的材質可以包含鎳，具有阻值高的特性，能防止抗氧化層160與銅塊140在高溫環境中互相熔合。抗氧化層160的材質可以包含金，可防止銅塊140氧化。然而，上述材料並不以限制本發明。
電感結構100在後續製程中，例如凸塊(bumping)製程或植錫球(BGA)製程，導電凸塊或錫球可黏著於抗氧化層160上，使導電凸塊或錫球可透過第二導電層180及設有擴散阻障層150與抗氧化層160的銅塊140(如第2圖右側銅塊)電性連接第一導電層130與焊墊112。未設有擴散阻障層150與抗氧化層160的銅塊140(如第2圖左側銅塊)則由阻隔層170覆蓋，不於後續製程黏著導電凸塊或錫球。 如此一來，電感結構100可節省擴散阻障層150與抗氧化層160的材料花費，且能降低電感結構100的線路總電阻值，造成效率提升，使電感結構100的電感品質係數得以提升。
第3圖繪示根據本發明另一實施方式之電感結構100a的剖面圖，其剖面位置與第2圖相同。電感結構100a包含基板110、保護層120、圖案化的第一導電層130、複數個銅塊140、阻隔層170、擴散阻障層150與抗氧化層160。與第2圖實施方式不同的地方在於：電感結構100a不包含第二導電層180(見第2圖)，但包含強化層155。強化層155位於擴散阻障層150與抗氧化層160之間，且強化層155的材質可以包含鈀。此外，擴散阻障層150、強化層155與抗氧化層160可透過化鍍(chemical plating)的方式直接形成於銅塊140上。雖然以化鍍方式形成的抗氧化層160厚度薄，但強化層155可提供抗氧化層160支撐強度，避免抗氧化層160於後續打線(wire bond)製程中被打穿。
第4圖繪示根據本發明一實施方式之電感結構的製作方法的流程圖。首先在步驟S1中，提供具有複數個焊墊的基板。接著在步驟S2中，形成具有複數個保護層開口的保護層於基板與焊墊上，使焊墊分別由保護層開口露出。之後在步驟S3中，形成第一導電層於焊墊與保護層上。接著在步驟S4中，形成圖案化的第一光阻層於導電層上，使緊鄰保護層開口的第一導電層由第一光阻層的複數個第一光阻層開口露出。接著在步驟S5中，分別形成複數個銅 塊於第一光阻層開口中的第一導電層上。之後在步驟S6中，去除第一光阻層及未被銅塊覆蓋的第一導電層。接著在步驟S7中，形成圖案化的阻隔層於保護層與銅塊上，且銅塊的至少一者由阻隔層開口露出。最後在步驟S8中，依序形成擴散阻障層與抗氧化層於露出阻隔層開口的銅塊上。
在以下敘述中，將敘述上述電感結構之製造方法的各步驟。
第5圖繪示第4圖之焊墊112分別由保護層開口122露出後的剖面圖。同時參閱第4圖與第5圖，先提供具有複數個焊墊112的基板110，並於基板110與焊墊112上形成具有複數個保護層開口122的保護層120，使焊墊112分別由保護層開口122露出。保護層120可透過圖案化製程，使保護層120具有保護層開口122。圖案化製程可包含曝光、顯影與蝕刻製程。
第6圖繪示第5圖之焊墊112與保護層120形成第一導電層130後的剖面圖。同時參閱第5圖與第6圖，待焊墊112分別由保護層開口122露出後，第一導電層130可透過濺鍍(sputter)的方式形成於焊墊112與保護層120上。
第7圖繪示第6圖之第一導電層130形成圖案化的第一光阻層192後的剖面圖。同時參閱第6圖與第7圖，待第一導電層130形成於焊墊112與保護層120上後，可於第一導電層130上形成圖案化的第一光阻層192，使緊鄰 保護層開口122的第一導電層130由第一光阻層192的複數個第一光阻層開口194露出。
第8圖繪示第7圖之第一光阻層開口194中的第一導電層130形成銅塊140後的剖面圖。同時參閱第7圖與第8圖，待第一導電層130上形成圖案化的第一光阻層192後，可於第一光阻層開口194中的第一導電層130分別形成銅塊140。其中，銅塊140可利用電鍍的方式形成於第一光阻層開口194中的第一導電層130上。
第9圖繪示第8圖之保護層120與銅塊140上形成圖案化的阻隔層170後的剖面圖。同時參閱第8圖與第9圖，待銅塊140分別形成於第一光阻層開口194中的第一導電層130後，可去除第一光阻層192及未被銅塊140覆蓋的第一導電層130。其中，未被銅塊140覆蓋的第一導電層130例如可經蝕刻製程去除。接著，可於保護層120與銅塊140上形成圖案化的阻隔層170，讓阻隔層170形成具有對準銅塊140的阻隔層開口172，使銅塊140的至少一者由阻隔層開口172露出。
同時參閱第3圖與第9圖，待銅塊140由阻隔層開口172露出後，可依序以化鍍的方式形成擴散阻障層150、強化層155與抗氧化層160於露出阻隔層開口172的銅塊140上。強化層155位於擴散阻障層150與抗氧化層160之間，可提供抗氧化層160支撐強度。如此一來，便可得到第3圖的電感結構100a。
第10圖繪示第9圖之阻隔層170與露出阻隔層開 口172的銅塊140形成第二導電層180後的剖面圖。同時參閱第9圖與第10圖，待銅塊140的至少一者由阻隔層開口172露出後，可透過濺鍍的方式形成第二導電層180於阻隔層170與露出阻隔層開口172的銅塊140上。
第11圖繪示第10圖之第二導電層180形成圖案化的第二光阻層196後的剖面圖。同時參閱第10圖與第11圖，待第二導電層180形成於阻隔層170與銅塊140後，可形成圖案化的第二光阻層196於第二導電層180上，讓第二光阻層196形成具有對準阻隔層開口172的第二光阻層開口198，使阻隔層開口172中的第二導電層180由第二光阻層開口198露出。
第12圖繪示第11圖之露出第二光阻層開口198的第二導電層180依序形成擴散阻障層150與抗氧化層160後的剖面圖。同時參閱第11圖與第12圖，待阻隔層開口172中的第二導電層180由第二光阻層開口198露出後，可依序以電鍍的方式形成擴散阻障層150與抗氧化層160於露出第二光阻層開口198的第二導電層180上，使擴散阻障層150與抗氧化層160位於露出阻隔層開口172的銅塊140上。
同時參閱第2圖與第12圖，待擴散阻障層150與抗氧化層160形成於第二導電層180上後，可去除第二光阻層196及未被擴散阻障層150與抗氧化層160覆蓋的第二導電層180。其中，未被擴散阻障層150與抗氧化層160覆蓋的第二導電層180例如可經蝕刻製程去除。如此一來， 便可得到第2圖的電感結構100。
與習知技述相較，電感結構及其製作方法可選擇性地在銅塊上形成擴散阻障層與抗氧化層，讓需於後續製程(例如凸塊製程或植錫球製程)電性連接導電凸塊或錫球的銅塊才形成擴散阻障層及抗氧化層，其它銅塊則不形成擴散阻障層及抗氧化層。如此一來，電感結構及其製作方法不僅可節省擴散阻障層與抗氧化層的材料花費，且能降低電感結構的線路總電阻值，造成效率提升，使電感結構的電感品質係數得以提升。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
S7‧‧‧步驟
S8‧‧‧步驟

Claims (15)

  1. 一種電感結構，包含：一基板，具有複數個焊墊；一保護層，位於該基板與該些焊墊上，該保護層具有複數個保護層開口，該些焊墊分別由該些保護層開口露出；一圖案化的第一導電層，位於該些焊墊與該保護層緊鄰該些保護層開口的表面上；複數個銅塊，位於該第一導電層上；一阻隔層，位於該保護層與該些銅塊上，該阻隔層具有至少一阻隔層開口，且該些銅塊的至少一者由該阻隔層開口露出；一擴散阻障層，位於露出該阻隔層開口的該銅塊上，其中只有從該阻隔層開口露出的該銅塊其上具有該擴散阻障層，其餘該些銅塊其上不具該擴散阻障層；一第二導電層，位於該擴散阻障層與露出該阻隔層開口的該銅塊之間；以及一抗氧化層，位於該擴散阻障層上。
  2. 如請求項1所述之電感結構，更包含：一強化層，位於該擴散阻障層與該抗氧化層之間。
  3. 如請求項2所述之電感結構，其中該強化層的材質包含鈀。
  4. 如請求項1所述之電感結構，其中該阻隔層的材質包含氧化物或氮化物。
  5. 如請求項1所述之電感結構，其中該保護層的材質包含氧化物或氮化物。
  6. 如請求項1所述之電感結構，其中該擴散阻障層的材質包含鎳。
  7. 如請求項1所述之電感結構，其中該抗氧化層的材質包含金。
  8. 一種電感結構的製作方法，包含下列步驟：(a)提供具有複數個焊墊的一基板；(b)形成具有複數個保護層開口的一保護層於該基板與該些焊墊上，使該些焊墊分別由該些保護層開口露出；(c)形成一第一導電層於該些焊墊與該保護層上；(d)形成一圖案化的第一光阻層於該第一導電層上，使緊鄰該些保護層開口的該第一導電層由該第一光阻層的複數個第一光阻層開口露出；(e)分別形成複數個銅塊於該些第一光阻層開口中的該第一導電層上；(f)去除該第一光阻層及未被該些銅塊覆蓋的該第一導電層； (g)形成一圖案化的阻隔層於該保護層與該些銅塊上，且該些銅塊的至少一者由一阻隔層開口露出；以及(h)依序形成一第二導電層、一擴散阻障層與一抗氧化層於露出該阻隔層開口的該銅塊上，使得該第二導電層位於該擴散阻障層與露出該阻隔層開口的該銅塊之間，其中只有從該阻隔層開口露出的該銅塊其上具有該擴散阻障層與該抗氧化層，其餘該些銅塊其上不具該擴散阻障層與該抗氧化層。
  9. 如請求項8所述之電感結構的製作方法，其中該步驟(h)包含：(i)形成該第二導電層於該阻隔層與露出該阻隔層開口的該銅塊上；(j)形成一圖案化的第二光阻層於該第二導電層上，且該阻隔層開口中的該第二導電層由一第二光阻層開口露出；(k)依序形成該擴散阻障層與該抗氧化層於露出該第二光阻層開口的該第二導電層上；以及(l)去除該第二光阻層及未被該擴散阻障層與該抗氧化層覆蓋的該第二導電層。
  10. 如請求項9所述之電感結構的製作方法，其中該步驟(k)包含：電鍍該擴散阻障層與該抗氧化層於露出該第二光阻層 開口的該第二導電層上。
  11. 如請求項8所述之電感結構的製作方法，其中該步驟(h)包含：化鍍該擴散阻障層與該抗氧化層於露出該阻隔層開口的該銅塊上。
  12. 如請求項8所述之電感結構的製作方法，其中該步驟(h)更包含：形成一強化層於該擴散阻障層與該抗氧化層之間。
  13. 如請求項8所述之電感結構的製作方法，其中該步驟(b)包含：圖案化該保護層，使該保護層具有該些保護層開口。
  14. 如請求項8所述之電感結構的製作方法，其中該步驟(e)包含：電鍍該些銅塊於該些第一光阻層開口中的該第一導電層上。
  15. 如請求項8所述之電感結構的製作方法，其中該步驟(f)包含：蝕刻未被該些銅塊覆蓋的該第一導電層。
TW103134426A 2013-10-07 2014-10-02 電感結構及其製作方法 TWI576871B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361887889P 2013-10-07 2013-10-07

Publications (2)

Publication Number Publication Date
TW201515031A TW201515031A (zh) 2015-04-16
TWI576871B true TWI576871B (zh) 2017-04-01

Family

ID=52776308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134426A TWI576871B (zh) 2013-10-07 2014-10-02 電感結構及其製作方法

Country Status (3)

Country Link
US (1) US20150097268A1 (zh)
CN (1) CN104517943B (zh)
TW (1) TWI576871B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576869B (zh) 2014-01-24 2017-04-01 精材科技股份有限公司 被動元件結構及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127747A1 (en) * 2001-12-26 2003-07-10 Ryoichi Kajiwara Semiconductor device and manufacturing method thereof
US20100244263A1 (en) * 2009-03-31 2010-09-30 Megica Corporation Chip packages
US20100246152A1 (en) * 2009-03-30 2010-09-30 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
TW201133733A (en) * 2009-09-14 2011-10-01 Taiwan Semiconductor Mfg Integrated circuit device
TW201133652A (en) * 2009-09-29 2011-10-01 Semiconductor Components Ind Method of manufacturing a semiconductor component and structure
TW201203405A (en) * 2010-07-07 2012-01-16 Taiwan Semiconductor Mfg UBM etching methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143362A (ja) * 1983-02-03 1984-08-16 Fuji Xerox Co Ltd パツシベ−シヨン膜
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
TWI576870B (zh) * 2013-08-26 2017-04-01 精材科技股份有限公司 電感結構及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127747A1 (en) * 2001-12-26 2003-07-10 Ryoichi Kajiwara Semiconductor device and manufacturing method thereof
US20100246152A1 (en) * 2009-03-30 2010-09-30 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US20100244263A1 (en) * 2009-03-31 2010-09-30 Megica Corporation Chip packages
TW201133733A (en) * 2009-09-14 2011-10-01 Taiwan Semiconductor Mfg Integrated circuit device
TW201133652A (en) * 2009-09-29 2011-10-01 Semiconductor Components Ind Method of manufacturing a semiconductor component and structure
TW201203405A (en) * 2010-07-07 2012-01-16 Taiwan Semiconductor Mfg UBM etching methods

Also Published As

Publication number Publication date
US20150097268A1 (en) 2015-04-09
TW201515031A (zh) 2015-04-16
CN104517943B (zh) 2018-03-09
CN104517943A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
US10840010B2 (en) Coil component
CN104254917A (zh) 用于半导体封装的多层基底
TWI576870B (zh) 電感結構及其製作方法
TWI419627B (zh) 線路板結構及其製作方法
JP2016139786A (ja) コイル部品及びその製造方法
JP6303137B2 (ja) 半導体装置
JP2007208181A (ja) 金属配線の形成方法
TWI576871B (zh) 電感結構及其製作方法
CN111883433B (zh) 一种半导体晶片封装及其形成方法
TWI576869B (zh) 被動元件結構及其製作方法
TWI436713B (zh) 線路基板、線路基板製程
TWI576033B (zh) 線路基板及其製作方法
TWI607681B (zh) 線路基板的製作方法
CN106252315B (zh) 封装结构及其制造方法
TWI385765B (zh) 內埋式線路結構及其製作方法
TWI423410B (zh) 金屬導電結構及其製作方法
TWI566309B (zh) 封裝基板之製作方法
US20230411067A1 (en) Electronic component, coil component, and method for manufacturing electronic component
TW201207873A (en) Electrical device and method for fabricating the same, spiral inductor device and method for fabricating the same
TWI569365B (zh) 封裝基板與其製造方法
TW201626869A (zh) 中介層結構及其製作方法
CN102097331B (zh) 封装基板的线路架桥制造方法
TW201248745A (en) Package structure and manufacturing method thereof
KR20130051250A (ko) 칩 인덕터 및 그 제조 방법
JP2016178259A (ja) 半導体装置