CN104517943A - 电感结构及其制作方法 - Google Patents
电感结构及其制作方法 Download PDFInfo
- Publication number
- CN104517943A CN104517943A CN201410526485.8A CN201410526485A CN104517943A CN 104517943 A CN104517943 A CN 104517943A CN 201410526485 A CN201410526485 A CN 201410526485A CN 104517943 A CN104517943 A CN 104517943A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- opening
- copper billet
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 124
- 229910052802 copper Inorganic materials 0.000 claims abstract description 94
- 239000010949 copper Substances 0.000 claims abstract description 94
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 337
- 239000011241 protective layer Substances 0.000 claims description 69
- 230000006698 induction Effects 0.000 claims description 60
- 230000003064 anti-oxidating effect Effects 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 238000005728 strengthening Methods 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 150000001879 copper Chemical class 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical class C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract 4
- 238000009792 diffusion process Methods 0.000 abstract 3
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 238000002360 preparation method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种电感结构及其制作方法。该电感结构包含基板、保护层、图案化的第一导电层、多个铜块、阻隔层、扩散阻障层与抗氧化层。基板具有多个焊垫。保护层位于基板与焊垫上，且具有多个保护层开口。焊垫分别由保护层开口露出。第一导电层位于焊垫与保护层紧邻保护层开口的表面上。铜块位于第一导电层上。阻隔层位于保护层与铜块上。阻隔层具有至少一阻隔层开口，且铜块的至少一个由阻隔层开口露出。扩散阻障层位于阻隔层开口露出的铜块上。抗氧化层位于扩散阻障层上。本发明所述的电感结构及其制作方法不仅可节省扩散阻障层与抗氧化层的材料花费，且能降低电感结构的线路总电阻值。
Description
技术领域
本发明是有关一种电感结构及一种电感结构的制作方法。
背景技术
现有的电感结构可包含硅基板与多个铜块。硅基板具有多个焊垫(bondpad)。铜块以电镀的方式分别形成于焊垫上，具有高频传输的功能。在后续制程中，锡球(BGA)或导电凸块可通过铜块与硅基板的焊垫电性连接。由于锡铅材料无法直接粘着于铜块，所以当铜块电镀完成后，需再依序电镀镍层与金层。其中镍层具有阻值高的特性，可防止金层与铜块在高温环境中互相熔合，而金层可防止铜块氧化。
通过镍层与金层的虽可让锡球或导电凸块粘着于铜块，但实际上在电感结构中，仅有少数的铜块在后续制程(例如凸块制程或植锡球制程)需与导电凸块或锡球电性连接，大多数的铜块并不需电性连接锡球或导电凸块。然而，一般而言，电感结构在制作时，因为制程能力不足，只能在每一铜块上均电镀镍层与金层。
如此一来，不仅会造成材料(例如金)的浪费，且所有的铜块上均电镀镍层与金层，会造成电感结构的线路总电阻值升高，造成效率下降，使电感结构的电感品质系数难以提升。
发明内容
本发明的一技术态样为一种电感结构。
根据本发明一实施方式，一种电感结构包含基板、保护层、图案化的第一导电层、多个铜块、阻隔层、扩散阻障层与抗氧化层。基板具有多个焊垫。保护层位于基板与焊垫上，且具有多个保护层开口。焊垫分别由保护层开口露出。第一导电层位于焊垫与保护层紧邻保护层开口的表面上。铜块位于第一导电层上。阻隔层位于保护层与铜块上。阻隔层具有至少一阻隔层开口，且铜块的至少一个由阻隔层开口露出。扩散阻障层位于阻隔层开口露出的铜块上。抗氧化层位于扩散阻障层上。
在本发明一实施方式中，上述电感结构还包含强化层。强化层位于扩散阻障层与抗氧化层之间。
在本发明一实施方式中，上述强化层的材质包含钯。
在本发明一实施方式中，上述阻隔层的材质包含氧化物或氮化物。
在本发明一实施方式中，上述保护层的材质包含氧化物或氮化物。
在本发明一实施方式中，上述电感结构还包含第二导电层。第二导电层位于扩散阻障层与阻隔层开口露出的铜块之间。
在本发明一实施方式中，上述扩散阻障层的材质包含镍。
在本发明一实施方式中，上述抗氧化层的材质包含金。
本发明的另一技术态样为一种电感结构的制作方法。
根据本发明一实施方式，一种电感结构的制作方法包含下列步骤：(a)提供具有多个焊垫的基板。(b)于基板与焊垫上形成具有多个保护层开口的保护层，使焊垫分别由保护层开口露出。(c)于焊垫与保护层上形成第一导电层。(d)于导电层上形成图案化的第一光阻层，使紧邻保护层开口的第一导电层由第一光阻层的多个第一光阻层开口露出。(e)于第一光阻层开口中的第一导电层上分别形成多个铜块。(f)去除第一光阻层及未被铜块覆盖的第一导电层。(g)于保护层与铜块上形成图案化的阻隔层，且铜块的至少一个由阻隔层开口露出。(h)于阻隔层开口露出的铜块上依序形成扩散阻障层与抗氧化层。
在本发明一实施方式中，上述步骤(h)包含：(i)于阻隔层与阻隔层开口露出的铜块上形成第二导电层。(j)于第二导电层上形成图案化的第二光阻层，且阻隔层开口中的第二导电层由第二光阻层开口露出。(k)于第二光阻层开口露出的第二导电层上依序形成扩散阻障层与抗氧化层。(l)去除第二光阻层及未被扩散阻障层与抗氧化层覆盖的第二导电层。
在本发明一实施方式中，上述步骤(k)包含于第二光阻层开口露出的第二导电层上电镀扩散阻障层与抗氧化层。
在本发明一实施方式中，上述步骤(h)包含于阻隔层开口露出的该铜块上化学镀扩散阻障层与抗氧化层。
在本发明一实施方式中，上述步骤(h)还包含于扩散阻障层与抗氧化层之间形成强化层。
在本发明一实施方式中，上述步骤(b)包含图案化保护层，使保护层具有保护层开口。
在本发明一实施方式中，上述步骤(e)包含于第一光阻层开口中的第一导电层上电镀铜块。
在本发明一实施方式中，上述步骤(f)包含蚀刻未被铜块覆盖的第一导电层。
在本发明上述实施方式中，电感结构及其制作方法可选择性地在铜块上形成扩散阻障层与抗氧化层，让需于后续制程(例如凸块制程或植锡球制程)电性连接导电凸块或锡球的铜块才形成扩散阻障层及抗氧化层，其它铜块则不形成扩散阻障层及抗氧化层。如此一来，电感结构及其制作方法不仅可节省扩散阻障层与抗氧化层的材料花费，且能降低电感结构的线路总电阻值，造成效率提升，使电感结构的电感品质系数得以提升。
附图说明
图1绘示根据本发明一实施方式的电感结构的俯视图。
图2绘示图1的电感结构沿线段2-2的剖面图。
图3绘示根据本发明另一实施方式的电感结构的剖面图，其剖面位置与图2相同。
图4绘示根据本发明一实施方式的电感结构的制作方法的流程图。
图5绘示图4的焊垫分别由保护层开口露出后的剖面图。
图6绘示图5的焊垫与保护层形成第一导电层后的剖面图。
图7绘示图6的第一导电层形成图案化的第一光阻层后的剖面图。
图8绘示图7的第一光阻层开口中的第一导电层形成铜块后的剖面图。
图9绘示图8的保护层与铜块上形成图案化的阻隔层后的剖面图。
图10绘示图9的阻隔层与阻隔层开口露出的铜块形成第二导电层后的剖面图。
图11绘示图10的第二导电层形成图案化的第二光阻层后的剖面图。
图12绘示图11的第二光阻层开口露出的第二导电层依序形成扩散阻障层与抗氧化层后的剖面图。
其中，附图中符号的简单说明如下：
100：电感结构 100a：电感结构
110：基板 112：焊垫
120：保护层 122：保护层开口
130：第一导电层 140：铜块
150：扩散阻障层 155：强化层
160：抗氧化层 170：阻隔层
172：阻隔层开口 180：第二导电层
192：第一光阻层 194：第一光阻层开口
196：第二光阻层 198：第二光阻层开口
210：线路层 2-2：线段
S1～S8：步骤。
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。
图1绘示根据本发明一实施方式的电感结构100的俯视图。图2绘示图1的电感结构100沿线段2-2的剖面图。为求简洁，本文中所有剖面图均未绘示图1的线路层210。同时参阅图1与图2，电感结构100包含基板110、保护层120、图案化的第一导电层130、多个铜块140、阻隔层170、扩散阻障层150与抗氧化层160。其中，基板110具有多个焊垫112。保护层120位于基板110与焊垫112上。保护层120具有多个保护层开口122，且焊垫112分别由保护层开口122露出。第一导电层130位于焊垫112与保护层120紧邻保护层开口122的表面上。铜块140位于第一导电层130上。阻隔层170位于保护层120与铜块140上。阻隔层170具有至少一阻隔层开口172，且铜块140的至少一个由阻隔层开口172露出。扩散阻障层150位于阻隔层开口172露出的铜块140上。抗氧化层160位于扩散阻障层150上。
此外，在本实施方式中，电感结构100还包含第二导电层180。第二导电层180位于扩散阻障层150与阻隔层开口172露出的铜块140之间。扩散阻障层150与抗氧化层160可通过电镀(electrolytic deposition)的方式形成于铜块140上的第二导电层180。
在本实施方式中，基板110的材质可以包含硅。保护层120的材质可以包含聚合物材料、氧化物(例如二氧化硅)或氮化物。阻隔层170的材质可以包含聚合物材料、氧化物或氮化物，可阻隔水气与灰尘进入电感结构100中，避免铜块140与扩散阻障层150氧化。焊垫112的材质可以包含铝。第一导电层130与第二导电层180的材质可以包含钛与铜。扩散阻障层150的材质可以包含镍，具有阻值高的特性，能防止抗氧化层160与铜块140在高温环境中互相熔合。抗氧化层160的材质可以包含金，可防止铜块140氧化。然而，上述材料并不以限制本发明。
电感结构100在后续制程中，例如凸块(bumping)制程或植锡球(BGA)制程，导电凸块或锡球可粘着于抗氧化层160上，使导电凸块或锡球可通过第二导电层180及设有扩散阻障层150与抗氧化层160的铜块140(如图2右侧铜块)电性连接第一导电层130与焊垫112。未设有扩散阻障层150与抗氧化层160的铜块140(如图2左侧铜块)则由阻隔层170覆盖，不于后续制程粘着导电凸块或锡球。如此一来，电感结构100可节省扩散阻障层150与抗氧化层160的材料花费，且能降低电感结构100的线路总电阻值，造成效率提升，使电感结构100的电感品质系数得以提升。
图3绘示根据本发明另一实施方式的电感结构100a的剖面图，其剖面位置与图2相同。电感结构100a包含基板110、保护层120、图案化的第一导电层130、多个铜块140、阻隔层170、扩散阻障层150与抗氧化层160。与图2实施方式不同的地方在于：电感结构100a不包含第二导电层180(见图2)，但包含强化层155。强化层155位于扩散阻障层150与抗氧化层160之间，且强化层155的材质可以包含钯。此外，扩散阻障层150、强化层155与抗氧化层160可通过化学镀(chemical plating)的方式直接形成于铜块140上。虽然以化学镀方式形成的抗氧化层160厚度薄，但强化层155可提供抗氧化层160支撑强度，避免抗氧化层160于后续打线(wire bond)制程中被打穿。
图4绘示根据本发明一实施方式的电感结构的制作方法的流程图。首先在步骤S1中，提供具有多个焊垫的基板。接着在步骤S2中，于基板与焊垫上形成具有多个保护层开口的保护层，使焊垫分别由保护层开口露出。之后在步骤S3中，于焊垫与保护层上形成第一导电层。接着在步骤S4中，于导电层上形成图案化的第一光阻层，使紧邻保护层开口的第一导电层由第一光阻层的多个第一光阻层开口露出。接着在步骤S5中，于第一光阻层开口中的第一导电层上分别形成多个铜块。之后在步骤S6中，去除第一光阻层及未被铜块覆盖的第一导电层。接着在步骤S7中，于保护层与铜块上形成图案化的阻隔层，且铜块的至少一个由阻隔层开口露出。最后在步骤S8中，于阻隔层开口露出的铜块上依序形成扩散阻障层与抗氧化层。
在以下叙述中，将叙述上述电感结构的制造方法的各步骤。
图5绘示图4的焊垫112分别由保护层开口122露出后的剖面图。同时参阅图4与图5，先提供具有多个焊垫112的基板110，并于基板110与焊垫112上形成具有多个保护层开口122的保护层120，使焊垫112分别由保护层开口122露出。保护层120可通过图案化制程，使保护层120具有保护层开口122。图案化制程可包含曝光、显影与蚀刻制程。
图6绘示图5的焊垫112与保护层120形成第一导电层130后的剖面图。同时参阅图5与图6，待焊垫112分别由保护层开口122露出后，第一导电层130可通过溅镀(sputter)的方式形成于焊垫112与保护层120上。
图7绘示图6的第一导电层130形成图案化的第一光阻层192后的剖面图。同时参阅图6与图7，待第一导电层130形成于焊垫112与保护层120上后，可于第一导电层130上形成图案化的第一光阻层192，使紧邻保护层开口122的第一导电层130由第一光阻层192的多个第一光阻层开口194露出。
图8绘示图7的第一光阻层开口194中的第一导电层130形成铜块140后的剖面图。同时参阅图7与图8，待第一导电层130上形成图案化的第一光阻层192后，可于第一光阻层开口194中的第一导电层130分别形成铜块140。其中，铜块140可利用电镀的方式形成于第一光阻层开口194中的第一导电层130上。
图9绘示图8的保护层120与铜块140上形成图案化的阻隔层170后的剖面图。同时参阅图8与图9，待铜块140分别形成于第一光阻层开口194中的第一导电层130后，可去除第一光阻层192及未被铜块140覆盖的第一导电层130。其中，未被铜块140覆盖的第一导电层130例如可经蚀刻制程去除。接着，可于保护层120与铜块140上形成图案化的阻隔层170，让阻隔层170形成具有对准铜块140的阻隔层开口172，使铜块140的至少一个由阻隔层开口172露出。
同时参阅图3与图9，待铜块140由阻隔层开口172露出后，可依序以化学镀的方式形成扩散阻障层150、强化层155与抗氧化层160于阻隔层开口172露出的铜块140上。强化层155位于扩散阻障层150与抗氧化层160之间，可提供抗氧化层160支撑强度。如此一来，便可得到图3的电感结构100a。
图10绘示图9的阻隔层170与阻隔层开口172露出的铜块140形成第二导电层180后的剖面图。同时参阅图9与图10，待铜块140的至少一个由阻隔层开口172露出后，可通过溅镀的方式形成第二导电层180于阻隔层170与阻隔层开口172露出的铜块140上。
图11绘示图10的第二导电层180形成图案化的第二光阻层196后的剖面图。同时参阅图10与图11，待第二导电层180形成于阻隔层170与铜块140后，可形成图案化的第二光阻层196于第二导电层180上，让第二光阻层196形成具有对准阻隔层开口172的第二光阻层开口198，使阻隔层开口172中的第二导电层180由第二光阻层开口198露出。
图12绘示图11的第二光阻层开口198露出的第二导电层180依序形成扩散阻障层150与抗氧化层160后的剖面图。同时参阅图11与图12，待阻隔层开口172中的第二导电层180由第二光阻层开口198露出后，可依序以电镀的方式形成扩散阻障层150与抗氧化层160于第二光阻层开口198露出的第二导电层180上，使扩散阻障层150与抗氧化层160位于阻隔层开口172露出的铜块140上。
同时参阅图2与图12，待扩散阻障层150与抗氧化层160形成于第二导电层180上后，可去除第二光阻层196及未被扩散阻障层150与抗氧化层160覆盖的第二导电层180。其中，未被扩散阻障层150与抗氧化层160覆盖的第二导电层180例如可经蚀刻制程去除。如此一来，便可得到图2的电感结构100。
与现有技述相较，电感结构及其制作方法可选择性地在铜块上形成扩散阻障层与抗氧化层，让需于后续制程(例如凸块制程或植锡球制程)电性连接导电凸块或锡球的铜块才形成扩散阻障层及抗氧化层，其它铜块则不形成扩散阻障层及抗氧化层。如此一来，电感结构及其制作方法不仅可节省扩散阻障层与抗氧化层的材料花费，且能降低电感结构的线路总电阻值，造成效率提升，使电感结构的电感品质系数得以提升。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (16)
1.一种电感结构，其特征在于，包含：
一基板，具有多个焊垫；
一保护层，位于该基板与所述焊垫上，该保护层具有多个保护层开口，所述焊垫分别由所述保护层开口露出；
一图案化的第一导电层，位于所述焊垫与该保护层紧邻所述保护层开口的表面上；
多个铜块，位于该第一导电层上；
一阻隔层，位于该保护层与所述铜块上，该阻隔层具有至少一阻隔层开口，且所述铜块的至少一个由该阻隔层开口露出；
一扩散阻障层，位于该阻隔层开口露出的该铜块上；以及
一抗氧化层，位于该扩散阻障层上。
2.根据权利要求1所述的电感结构，其特征在于，还包含：
一强化层，位于该扩散阻障层与该抗氧化层之间。
3.根据权利要求2所述的电感结构，其特征在于，该强化层的材质包含钯。
4.根据权利要求1所述的电感结构，其特征在于，该阻隔层的材质包含氧化物或氮化物。
5.根据权利要求1所述的电感结构，其特征在于，该保护层的材质包含氧化物或氮化物。
6.根据权利要求1所述的电感结构，其特征在于，还包含：
一第二导电层，位于该扩散阻障层与该阻隔层开口露出的该铜块之间。
7.根据权利要求1所述的电感结构，其特征在于，该扩散阻障层的材质包含镍。
8.根据权利要求1所述的电感结构，其特征在于，该抗氧化层的材质包含金。
9.一种电感结构的制作方法，其特征在于，包含下列步骤：
a提供具有多个焊垫的一基板；
b于该基板与所述焊垫上形成具有多个保护层开口的一保护层，使所述焊垫分别由所述保护层开口露出；
c于所述焊垫与该保护层上形成一第一导电层；
d于该第一导电层上形成一图案化的第一光阻层，使紧邻所述保护层开口的该第一导电层由该第一光阻层的多个第一光阻层开口露出；
e于所述第一光阻层开口中的该第一导电层上分别形成多个铜块；
f去除该第一光阻层及未被所述铜块覆盖的该第一导电层；
g于该保护层与所述铜块上形成一图案化的阻隔层，且所述铜块的至少一个由一阻隔层开口露出；以及
h于该阻隔层开口露出的该铜块上依序形成一扩散阻障层与一抗氧化层。
10.根据权利要求9所述的电感结构的制作方法，其特征在于，该步骤h包含：
i于该阻隔层与该阻隔层开口露出的该铜块上形成一第二导电层；
j于该第二导电层上形成一图案化的第二光阻层，且该阻隔层开口中的该第二导电层由一第二光阻层开口露出；
k于该第二光阻层开口露出的该第二导电层上依序形成该扩散阻障层与该抗氧化层；以及
l去除该第二光阻层及未被该扩散阻障层与该抗氧化层覆盖的该第二导电层。
11.根据权利要求10所述的电感结构的制作方法，其特征在于，该步骤k包含：
于该第二光阻层开口露出的该第二导电层上电镀该扩散阻障层与该抗氧化层。
12.根据权利要求9所述的电感结构的制作方法，其特征在于，该步骤h包含：
于该阻隔层开口露出的该铜块上化学镀该扩散阻障层与该抗氧化层。
13.根据权利要求9所述的电感结构的制作方法，其特征在于，该步骤h还包含：
于该扩散阻障层与该抗氧化层之间形成一强化层。
14.根据权利要求9所述的电感结构的制作方法，其特征在于，该步骤b包含：
图案化该保护层，使该保护层具有所述保护层开口。
15.根据权利要求9所述的电感结构的制作方法，其特征在于，该步骤e包含：
于所述第一光阻层开口中的该第一导电层上电镀所述铜块。
16.根据权利要求9所述的电感结构的制作方法，其特征在于，该步骤f包含：
蚀刻未被所述铜块覆盖的该第一导电层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361887889P | 2013-10-07 | 2013-10-07 | |
| US61/887,889 | 2013-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517943A true CN104517943A (zh) | 2015-04-15 |
| CN104517943B CN104517943B (zh) | 2018-03-09 |
Family
ID=52776308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410526485.8A Expired - Fee Related CN104517943B (zh) | 2013-10-07 | 2014-10-08 | 电感结构及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150097268A1 (zh) |
| CN (1) | CN104517943B (zh) |
| TW (1) | TWI576871B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI576869B (zh) * | 2014-01-24 | 2017-04-01 | 精材科技股份有限公司 | 被動元件結構及其製作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5134460A (en) * | 1986-08-11 | 1992-07-28 | International Business Machines Corporation | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding |
| CN1430272A (zh) * | 2001-12-26 | 2003-07-16 | 株式会社日立制作所 | 半导体装置及其制造方法 |
| CN1649087A (zh) * | 2004-01-29 | 2005-08-03 | 国际商业机器公司 | 形成电感器的方法以及半导体结构 |
| US20100246152A1 (en) * | 2009-03-30 | 2010-09-30 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
| CN104425462A (zh) * | 2013-08-26 | 2015-03-18 | 精材科技股份有限公司 | 电感结构及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143362A (ja) * | 1983-02-03 | 1984-08-16 | Fuji Xerox Co Ltd | パツシベ−シヨン膜 |
| JP4327657B2 (ja) * | 2004-05-20 | 2009-09-09 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| US8159070B2 (en) * | 2009-03-31 | 2012-04-17 | Megica Corporation | Chip packages |
| US8569897B2 (en) * | 2009-09-14 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for preventing UBM layer from chemical attack and oxidation |
| US8445375B2 (en) * | 2009-09-29 | 2013-05-21 | Semiconductor Components Industries, Llc | Method for manufacturing a semiconductor component |
| US20120009777A1 (en) * | 2010-07-07 | 2012-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | UBM Etching Methods |
-
2014
- 2014-09-11 US US14/483,656 patent/US20150097268A1/en not_active Abandoned
- 2014-10-02 TW TW103134426A patent/TWI576871B/zh active
- 2014-10-08 CN CN201410526485.8A patent/CN104517943B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5134460A (en) * | 1986-08-11 | 1992-07-28 | International Business Machines Corporation | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding |
| CN1430272A (zh) * | 2001-12-26 | 2003-07-16 | 株式会社日立制作所 | 半导体装置及其制造方法 |
| CN1649087A (zh) * | 2004-01-29 | 2005-08-03 | 国际商业机器公司 | 形成电感器的方法以及半导体结构 |
| US20100246152A1 (en) * | 2009-03-30 | 2010-09-30 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
| CN104425462A (zh) * | 2013-08-26 | 2015-03-18 | 精材科技股份有限公司 | 电感结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201515031A (zh) | 2015-04-16 |
| TWI576871B (zh) | 2017-04-01 |
| CN104517943B (zh) | 2018-03-09 |
| US20150097268A1 (en) | 2015-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100385642C (zh) | 垫重分布层与铜垫重分布层的制造方法 | |
| US9391036B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8299612B2 (en) | IC devices having TSVS including protruding tips having IMC blocking tip ends | |
| US9024441B2 (en) | Bump structure and electronic packaging solder joint structure and fabricating method thereof | |
| CN101090099A (zh) | 焊料凸块及其制造方法 | |
| CN104425462A (zh) | 电感结构及其制作方法 | |
| CN110383488A (zh) | 半导体装置 | |
| JP2016225466A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2018511180A (ja) | コバルト相互接続層及びその上のはんだを備えた金属ボンドパッド | |
| TW201227898A (en) | Package substrate and fabrication method thereof | |
| JP2018125533A (ja) | 過酷な媒体用途のためのボンドパッドの保護 | |
| JP2007208181A (ja) | 金属配線の形成方法 | |
| CN105097746A (zh) | 基于纳米孪晶铜的凸点下金属层及制备方法 | |
| CN104517943A (zh) | 电感结构及其制作方法 | |
| CN104810362A (zh) | 无源元件结构及其制作方法 | |
| JPWO2015097979A1 (ja) | 半導体装置 | |
| US20140120715A1 (en) | Semiconductor manufacturing method, semiconductor structure and package structure thereof | |
| CN105374775B (zh) | 焊盘、半导体器件和半导体器件的制造工艺 | |
| KR100896841B1 (ko) | 반도체 소자 제조시 본드 패드 형성방법 | |
| JP5172577B2 (ja) | 半導体装置の製造方法 | |
| CN101241866B (zh) | 具有加强物的凸块结构的制造方法 | |
| JP5273920B2 (ja) | 半導体装置 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| CN102214616A (zh) | 金属导电结构及其制作方法 | |
| US20040173803A1 (en) | Interconnect structure having improved stress migration reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180309 |