TWI569365B - 封裝基板與其製造方法 - Google Patents

Description

封裝基板與其製造方法

本發明是有關於一種封裝基板與其製造方法。

隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求，半導體封裝結構的各項要求亦越來越高。舉例來說，封裝結構中的間距(Pitch)要求越來越小。

為了進一步改善半導體封裝結構的各項特性，相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的半導體封裝結構，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。

本發明提供一種封裝基板與其製造方法，用以形成小直徑的高導體柱。

根據本發明一實施方式，一種封裝基板的製造方 法，包含提供封裝基板結構，其中封裝基板結構包含介電層，分別設置於介電層之兩側之第一線路層與第二線路層以及設置於介電層中並電性連接第一線路層與第二線路層的複數個導體柱，形成複數個高導體柱之下半部份於第一線路層上，以及形成高導體柱之上半部份於高導體柱之下半部份上，其中高導體柱之下半部份之直徑大於高導體柱之上半部份之直徑。

於本發明之一或多個實施方式中，形成高導體柱之下半部份於第一線路層上的步驟包含形成第一阻層於第一線路層與介電層上，圖案化第一阻層以形成複數個第一開口，以及電鍍形成高導體柱之下半部份於第一線路層上與第一開口中。

於本發明之一或多個實施方式中，第一開口之直徑至少小於第一線路層之圖案間距(Pitch)約35微米。

於本發明之一或多個實施方式中，第一阻層之厚度約為80~120微米。

於本發明之一或多個實施方式中，形成高導體柱之上半部份於高導體柱之下半部份上的步驟包含形成第二阻層於第一線路層與介電層上，圖案化第二阻層以形成複數個第二開口，以及分別電鍍形成高導體柱之上半部份於高導體柱之下半部份上與第二開口中。

於本發明之一或多個實施方式中，第二開口之直徑至少小於第一開口之直徑約30微米。

於本發明之一或多個實施方式中，第二阻層之厚度 約為60~80微米。

於本發明之一或多個實施方式中，第二開口之直徑至少大於約60微米。

於本發明之一或多個實施方式中，封裝基板的製造方法更包含分別形成第一表面處理層與第二表面處理層於高導體柱上與第二線路層下方，其中第一表面處理層與第二表面處理層之材料可為銲錫、電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。

根據本發明另一實施方式，一種封裝基板，包含介電層、第一線路層與第二線路層、複數個導體柱以及複數個高導體柱。第一線路層與第二線路層分別設置於介電層之兩側。導體柱設置於介電層中並電性連接第一線路層與第二線路層。高導體柱設置於第一線路層上，其中高導體柱之下半部份之直徑大於高導體柱之上半部份之直徑。

於本發明之一或多個實施方式中，高導體柱之下半部份之直徑至少小於第一線路層之圖案間距約35微米。

於本發明之一或多個實施方式中，高導體柱之上半部份之直徑至少小於高導體柱之下半部份之直徑約30微米。

於本發明之一或多個實施方式中，高導體柱之下半部份之高度約為80~120微米。

於本發明之一或多個實施方式中，高導體柱之上半部份之高度約為60~80微米。

於本發明之一或多個實施方式中，封裝基板更包含第一表面處理層與第二表面處理層，分別設置於高導體柱上與第二線路層下方，其中第一表面處理層與第二表面處理層之材料可為銲錫、電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。

本發明上述實施方式藉由於不同步驟中形成小直徑的高導體柱之下半部份與上半部份，因而減小形成導體柱之下半部份與上半部份時阻層的厚度開口比。於是，用來電鍍導體柱的電鍍液將能正常地進入阻層的開口中，並正確地形成高導體柱之下半部份與上半部份。

100‧‧‧封裝基板

110‧‧‧封裝基板結構

111‧‧‧介電層

112‧‧‧第一線路層

113‧‧‧第二線路層

114‧‧‧導體柱

115、116‧‧‧防焊層

120‧‧‧高導體柱

122‧‧‧下半部份

124‧‧‧上半部份

132‧‧‧第一表面處理層

134‧‧‧第二表面處理層

200‧‧‧下基板

210‧‧‧接觸墊

300‧‧‧晶片

910、920、940‧‧‧阻層

912、922、942‧‧‧開口

第1~7圖繪示依照本發明一實施方式之封裝基板的製程各步驟的剖面圖。

第8圖繪示依照本發明一實施方式之封裝基板作為上基板與下基板封裝晶片時的剖面圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣 用的結構與元件在圖式中將以簡單示意的方式繪示之。

在傳統用來封裝晶片的封裝基板中，可能具有用來連接上下基板的導體柱。為了滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求，封裝結構中的間距(Pitch)要求越來越小。在此要求下，導體柱的寬度亦會要求越來越小，然而這卻可能造成封裝基板製程上的困難。本發明不同實施方式提供一種封裝基板的製造方法，以解決此困難。

第1~7圖繪示依照本發明一實施方式之封裝基板100的製程各步驟的剖面圖。具體而言，封裝基板100用來作為封裝晶片的上基板，但並不限於此。在其他實施方式中，封裝基板100可以用來作為封裝晶片的下基板。

如第1圖所繪示，首先提供封裝基板結構110，其中封裝基板結構110包含介電層111，分別設置於介電層111之兩側之第一線路層112與第二線路層113以及設置於介電層111中並電性連接第一線路層112與第二線路層113的複數個導體柱114。

具體而言，介電層111之材質可包含樹脂與玻璃纖維。更具體地說，樹脂可為酚醛樹脂、環氧樹脂、聚亞醯胺樹脂或聚四氟乙烯。

具體而言，第一線路層112與第二線路層113之材質可為金屬，比如銅。應了解到，以上所舉之第一線路層112與第二線路層113之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需 要，彈性選擇第一線路層112與第二線路層113之材質。

具體而言，封裝基板結構110更包含防焊層115、116。防焊層115設置第一線路層112上並覆蓋部份之第一線路層112，以保護第一線路層112。防焊層116設置第二線路層113下方並覆蓋部份之第二線路層113，以保護第二線路層113。

更具體地說，防焊層115、116之材質可為樹脂，比如環氧樹脂。應了解到，以上所舉之防焊層115、116之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇防焊層115、116之材質。

具體而言，封裝基板結構110更可包含額外的增層結構於第二線路層113下方，端視實際的需求決定。

如第2圖至第5圖所繪示，形成複數個高導體柱120，其中高導體柱120之下半部份122之直徑大於高導體柱120之上半部份124之直徑。具體而言，高導體柱120之下半部份122與高導體柱120之上半部份124分別在不同的步驟中完成，以下將詳細介紹。

如第2圖與第3圖所繪示，首先形成高導體柱120之下半部份122於第一線路層112上。

如第2圖所繪示，形成阻層910於介電層111、第一線路層112以及防焊層115上，並圖案化阻層910，因而在裸露於防焊層115的第一線路層112上形成複數個開口912。

第2圖中更包含形成阻層920於第二線路層113以及防焊層116下方。

接著，如第3圖所繪示，形成高導體柱120之下半部份122於第一線路層112上與開口912中。

如第4圖與第5圖所繪示，形成高導體柱120之上半部份124於高導體柱120之下半部份122上。

具體而言，如第4圖所繪示，形成另一阻層940於阻層910上(在介電層111與第一線路層112上方)，並圖案化阻層940以形成複數個開口942，並使開口942對齊開口912，其中開口912之直徑大於開口942之直徑。

接著，如第5圖所繪示，分別形成高導體柱120之上半部份124於高導體柱120之下半部份122上與開口942中。

高導體柱120之下半部份122與上半部份124的材質可為金屬比如銅。高導體柱120之下半部份122與上半部份124的形成方法可為電鍍。具體而言，高導體柱120之下半部份122與上半部份124的形成方法可為無電解電鍍(或稱化學鍍)。

如第6圖所繪示，首先圖案化第二線路層113以及防焊層116下方的阻層920，並形成裸露第二線路層113的複數個開口922。然後，分別形成第一表面處理層132與第二表面處理層134於高導體柱120上與第二線路層113下方。具體而言，第一表面處理層132形成於高導體柱120之上半部份124上與開口942中，第二表面處理層134形 成於第二線路層113下方與開口922中。

具體而言，第二表面處理層134可以在封裝基板100封裝晶片後用來保護第二線路層113不被氧化。

第一表面處理層132與第二表面處理層134之材料可為錫。應了解到，以上所舉之第一表面處理層132與第二表面處理層134之材料僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇第一表面處理層132與第二表面處理層134之材料。

如第7圖所繪示，移除阻層910、920、940，並完成封裝基板100的製造。

前述之阻層可為乾膜(Dry Film)或濕膜(Wet Film)。應了解到，以上所舉之阻層的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇阻層的具體實施方式。

為了使導體柱的間距可以達到半導體元件高積集度以及微型化的要求，導體柱的直徑必須夠小，然而由於導體柱的高度必須維持一定大小，如此可能導致阻層的厚度開口比過大，以至於用來電鍍導體柱的電鍍液無法正常地進入阻層的開口中，因而造成導體柱形成上的困難(比如說跳鍍)。

為此，本發明不同實施方式中封裝基板100的高導體柱120之下半部份122與上半部份124於不同步驟中形成，如此將可減小形成高導體柱120之下半部份122與上 半部份124時阻層910、940的厚度開口比。於是，用來電鍍高導體柱120的電鍍液將能正常地進入阻層910、940的開口912、942中，並正確地形成高導體柱120之下半部份122與上半部份124。

具體而言，前述之所有阻層的開口之直徑皆至少大於約60微米。如此將能保證微影製程的良率。

具體而言，如第6圖所繪示，開口912之直徑至少小於第一線路層112之圖案間距約35微米，開口942之直徑至少小於開口912之直徑約30微米。由於高導體柱120之下半部份122與上半部份124於製程不同步驟中形成，前述之直徑要求可以確保高導體柱120之下半部份122可以準確對位於第一線路層112上與確保高導體柱120之下半部份122可以準確對位於高導體柱120之上半部份124上。

具體而言，阻層910之厚度約為80~120微米，阻層940之厚度約為60~80微米。如此一來，高導體柱120的高度將能維持在封裝要求的大小，且阻層910、940的厚度開口比將不致於過大。

當阻層的厚度開口比(即阻層之厚度與阻層之開口直徑的比值)大於1.2時，電鍍導體柱的電鍍液將無法正常地進入阻層的開口中而造成導體柱形成上的困難，但若符合前述之開口直徑要求與阻層厚度要求，則厚度開口比將會小於1.2。舉例來說，若第一線路層112之圖案間距為160微米，阻層910之厚度為90微米，阻層940之厚度為75 微米，則開口912之直徑最大可以為125微米，開口942之直徑最大可以為95微米，於是阻層910的厚度開口比為0.75，阻層940的厚度開口比為0.79，皆小於1.2。又舉例來說，若第一線路層112之圖案間距為130微米，阻層910之厚度為90微米，阻層940之厚度為75微米，則開口912之直徑最大可以為95微米，開口942之直徑最大可以為65微米，於是阻層910的厚度開口比為0.95，阻層940的厚度開口比為1.15，皆小於1.2。

如第7圖所繪示，藉由第1~7圖所繪示的製程可以製造一種封裝基板100。封裝基板100包含介電層111、第一線路層112與第二線路層113、複數個導體柱114以及複數個高導體柱120。第一線路層112與第二線路層113分別設置於介電層111之兩側。導體柱114設置於介電層111中並電性連接第一線路層112與第二線路層113。高導體柱120設置於第一線路層112上，其中高導體柱120之下半部份122之直徑大於高導體柱120之上半部份124之直徑。

具體而言，封裝基板100更包含防焊層115、116。防焊層115設置第一線路層112上並覆蓋部份之第一線路層112，以保護第一線路層112。防焊層116設置第二線路層113下方並覆蓋部份之第二線路層113，以保護第二線路層113。

具體而言，封裝基板100更包含第一表面處理層132與第二表面處理層134，分別設置於高導體柱120上與第二線路層113下方，其中第一表面處理層132與第二表 面處理層134之材料可為銲錫、電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。

具體而言，高導體柱120之上半部份124之直徑至少大於約60微米。

具體而言，高導體柱120之下半部份122之直徑至少小於第一線路層112之圖案間距約35微米，高導體柱120之上半部份124之直徑至少小於高導體柱120之下半部份122之直徑約30微米。

具體而言，高導體柱120之下半部份122之高度約為80~120微米，高導體柱120之上半部份124之高度約為60~80微米。

第8圖繪示依照本發明一實施方式之封裝基板100作為上基板與下基板200封裝晶片300時的剖面圖。如第8圖所繪示，當封裝基板100作為上基板與下基板200(其內部結構未繪示)封裝晶片300時，高導體柱120將與下基板200的接觸墊210連接而固定，由於第一表面處理層132的材料為錫，所以第一表面處理層132可以作為連接高導體柱120與接觸墊210的焊料。因此，下基板200不必在接觸墊210上設置焊料結構，於是下基板200的製程簡化，因而增加下基板200的製程良率並節省下基板200的製造成本。

本發明上述實施方式藉由於不同步驟中形成小直徑的高導體柱120之下半部份122與上半部份124，因而減 小形成高導體柱120之下半部份122與上半部份124時阻層910、940的厚度開口比。於是，用來電鍍高導體柱120的電鍍液將能正常地進入阻層910、940的開口912、942中，並正確地形成高導體柱120之下半部份122與上半部份124。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧封裝基板

110‧‧‧封裝基板結構

111‧‧‧介電層

112‧‧‧第一線路層

113‧‧‧第二線路層

114‧‧‧導體柱

115、116‧‧‧防焊層

120‧‧‧高導體柱

122‧‧‧下半部份

124‧‧‧上半部份

132‧‧‧第一表面處理層

134‧‧‧第二表面處理層

Claims (6)

1. 一種封裝基板的製造方法，包含：提供一封裝基板結構，其中該封裝基板結構包含一介電層，分別設置於該介電層之兩側之一第一線路層與一第二線路層以及設置於該介電層中並電性連接該第一線路層與該第二線路層的複數個導體柱；形成複數個高導體柱之下半部份於該第一線路層上；以及形成該些高導體柱之上半部份於該些高導體柱之下半部份上，其中該些高導體柱之下半部份之直徑皆大於該些高導體柱之上半部份之直徑。
2. 如請求項1所述之製造方法，其中形成該些高導體柱之下半部份於該第一線路層上的步驟包含：形成一第一阻層於該第一線路層與該介電層上；圖案化該第一阻層以形成複數個第一開口；以及電鍍形成該些高導體柱之下半部份於該第一線路層上與該些第一開口中。
3. 如請求項1所述之製造方法，其中形成該些高導體柱之上半部份於該些高導體柱之下半部份上的步驟包含：形成一第二阻層於該第一線路層與該介電層上；圖案化該第二阻層以形成複數個第二開口；以及分別電鍍形成該些高導體柱之上半部份於該些高導體 柱之下半部份上與該些第二開口中。
4. 如請求項1所述之製造方法，更包含：分別形成一第一表面處理層與一第二表面處理層於該些高導體柱上與該第二線路層下方，其中該第一表面處理層與該第二表面處理層之材料可為銲錫、電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群組中之其中一者。
5. 一種封裝基板，包含：一介電層；一第一線路層與一第二線路層，分別設置於該介電層之兩側；複數個導體柱，設置於該介電層中並電性連接該第一線路層與該第二線路層；以及複數個高導體柱，設置於該第一線路層上，其中該些高導體柱之下半部份之直徑皆大於該些高導體柱之上半部份之直徑。
6. 如請求項5所述之封裝基板，更包含：一第一表面處理層與一第二表面處理層，分別設置於該些高導體柱上與該第二線路層下方，其中該第一表面處理層與該第二表面處理層之材料可為銲錫、電鍍鎳/金、化學鍍鎳/金、化鎳浸金、化鎳鈀浸金及化學鍍錫所組成之群 組中之其中一者。