TWI575868B - 應用於顯示裝置之放大器電路 - Google Patents

應用於顯示裝置之放大器電路 Download PDF

Info

Publication number
TWI575868B
TWI575868B TW104120813A TW104120813A TWI575868B TW I575868 B TWI575868 B TW I575868B TW 104120813 A TW104120813 A TW 104120813A TW 104120813 A TW104120813 A TW 104120813A TW I575868 B TWI575868 B TW I575868B
Authority
TW
Taiwan
Prior art keywords
bipolar junction
junction type
type transistor
voltage
input signal
Prior art date
Application number
TW104120813A
Other languages
English (en)
Other versions
TW201630335A (zh
Inventor
林余俊
楊永祥
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Publication of TW201630335A publication Critical patent/TW201630335A/zh
Application granted granted Critical
Publication of TWI575868B publication Critical patent/TWI575868B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Amplifiers (AREA)

Description

應用於顯示裝置之放大器電路
本發明係與放大器(Amplifier)有關，尤其是關於一種應用於顯示裝置之源極驅動器(Source Driver)中之放大器電路。
請參照圖1，圖1係繪示傳統上應用於液晶顯示裝置的源級驅動器中之放大器電路的示意圖。如圖1所示，一般應用於液晶顯示裝置的源級驅動器中之放大器電路1通常由一個兩級放大電路10與一個靜電防護電路12所構成。
實際上，兩級放大電路10的兩級分別是具有高增益的運算放大器100與具有高驅動能力的輸出級102。輸出級102係由兩個MOS電晶體M1及M2構成。由於放大器電路1的輸出端OUT會耦接至輸出墊(Output Pad)，使得放大器電路1的輸出端OUT會有接觸到靜電的可能，因此，放大器電路1亦需設置有靜電防護電路12，以避免靜電對兩級放大電路10造成損傷。
如圖1所示，一般的放大器電路1中之靜電防護電路12通常由串接的兩個雙極性接面型電晶體(Bipolar Junction Transistor,BJT)120及122構成，並由PNP雙極性接面型電晶體120對電源端SUP連接成PN二極體的型式以及由NPN雙極性接面型電晶體122對接地端GND連接成PN二極體的型式。一旦放大器電路1的輸出端OUT接觸到靜電時，即可藉由上述兩個PN二極體分別將靜電引導至電源端SUP或接地端GND，使得靜電不會流到兩級放大電路10內造成電 路損傷。
於實際應用中，若將兩級放大電路10的輸出端OUT與負輸入端INN直接相連接形成負回授或是透過被動元件(例如電阻)相連接，即可作為緩衝器(Buffer)使用。此時，在放大器虛短路的效應下，兩級放大電路10的輸出端OUT的輸出電壓會與其正輸入端INP所接收到的輸入電壓相等或相近。於液晶顯示器之源極驅動器的應用中，需採用兩級放大電路10作為緩衝器，才能順利驅動液晶顯示器的等效多級RC串聯負載端。
上述先前技術中之放大器電路的主要缺點為：(1)靜電防護電路12與兩級放大電路10中之輸出級102的電路佈局(Layout)面積過大，導致放大器電路1之成本增加且面積難以縮減；(2)靜電防護電路12中之二極體電路與金屬接線所產生的寄生電容效應導致放大器電路1的迴轉率(Slew rate)降低，使其動態消耗功率增加而造成溫度上升。
有鑑於此，本發明提出一種應用於顯示裝置之源極驅動器中之放大器電路，以有效解決先前技術所遭遇到之上述種種問題。
根據本發明之一具體實施例為一種放大器電路。於此實施例中，放大器電路係應用於顯示裝置之源極驅動器中。放大器電路包含第一輸入端、第二輸入端、運算放大器、輸出級及輸出端。第一輸入端用以接收一第一輸入訊號。第二輸入端用以接收一第二輸入訊號。運算放大器分別耦接第一輸入端及第二輸入端。運算放大器分別接收第一輸入訊號及第二輸入訊號並分別輸出一第一控制訊號及一第二控制訊號。輸出級包含一第一雙極性接面型電晶體及一第二雙極性接面型電晶體。第一雙極性接面型電晶體及第二雙極性接面型電晶體係串接於一第一端與一第二端之間。第一雙 極性接面型電晶體及第二雙極性接面型電晶體分別耦接至運算放大器並分別接收第一控制訊號及第二控制訊號。輸出端耦接至第一雙極性接面型電晶體及第二雙極性接面型電晶體之間，用以輸出一輸出訊號。
於一實施例中，第一雙極性接面型電晶體係為PNP雙極性接面型電晶體且該第二雙極性接面型電晶體係為NPN雙極性接面型電晶體。
於一實施例中，當放大器電路之輸出端接觸到靜電時，第一雙極性接面型電晶體及第二雙極性接面型電晶體分別將靜電引導至第一端或第二端，以避免靜電流至運算放大器。
於一實施例中，第一輸入訊號係為正輸入訊號且第二輸入訊號係為負輸入訊號。
於一實施例中，輸出端係耦接至第二輸入端，以形成一緩衝器(Buffer)。
於一實施例中，第一端之第一電壓係大於第二端之第二電壓，使得運算放大器係運作於第一電壓減去第二電壓之壓差。
於一實施例中，放大器電路進一步包含第三輸入端、第四輸入端、另一運算放大器、另一輸出級及另一輸出端。第三輸入端用以接收第三輸入訊號。第四輸入端用以接收第四輸入訊號。另一運算放大器分別耦接第三輸入端及第四輸入端。另一運算放大器分別接收第三輸入訊號及第四輸入訊號並分別輸出第三控制訊號及第四控制訊號。另一輸出級包含第三雙極性接面型電晶體及第四雙極性接面型電晶體。第三雙極性接面型電晶體及第四雙極性接面型電晶體係串接於第二端與第三端之間，且第三端係位於第二雙極性接面型電晶體及第三雙極性接面型電晶體之間。第三雙極性接面型電晶體及第四雙極性接面型電晶體分別耦接至另一運算放大器並分別接收第三控制訊號及第四控制訊號。另一輸出 端耦接至第三雙極性接面型電晶體及第四雙極性接面型電晶體之間，用以輸出另一輸出訊號。
於一實施例中，第三雙極性接面型電晶體係為PNP雙極性接面型電晶體且該第四雙極性接面型電晶體係為NPN雙極性接面型電晶體。
於一實施例中，當放大器電路之另一輸出端接觸到靜電時，第三雙極性接面型電晶體及第四雙極性接面型電晶體分別將靜電引導至第三端或第二端，以避免靜電流至另一運算放大器。
於一實施例中，第三輸入訊號係為正輸入訊號且該第四輸入訊號係為負輸入訊號。
於一實施例中，第一端之第一電壓係大於第三端之第三電壓且第三端之第三電壓係大於第二端之第二電壓，使得運算放大器係運作於第一電壓減去第三電壓所得到之壓差且另一運算放大器係運作於第三電壓減去第二電壓所得到之壓差。
相較於先前技術，本發明所提出的應用於顯示裝置之源極驅動器中之放大器電路係採用雙極性接面型電晶體所構成的輸出級，由於雙極性接面型電晶體之驅動能力及靜電防護能力均很強，可同時提供輸出級與靜電防護之功能，故可取代先前技術之兩級放大電路中之MOS電晶體輸出級，以有效減少電路元件之數量及成本。由於電路元件之數量減少，電路佈局規劃之難度會降低，放大器電路之輸出端所看到的寄生電容亦隨之減少，使得放大器電路1的迴轉率(Slew rate)會因而增加。此外，透過多組放大器電路分別操作於較小的工作電壓範圍之設計，本發明之放大器電路亦能夠有效降低每組放大器電路的功率消耗，以達到省電及降溫之具體功效。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
1、2、3、4‧‧‧放大器電路
10‧‧‧兩級放大電路
12‧‧‧靜電防護電路
100‧‧‧運算放大器
102‧‧‧輸出級
M1、M2‧‧‧MOS電晶體
120、122‧‧‧雙極性接面型電晶體
20、40、44‧‧‧運算放大器
22、42、46‧‧‧輸出級
220、420‧‧‧第一雙極性接面型電晶體
222、422‧‧‧第二雙極性接面型電晶體
460‧‧‧第三雙極性接面型電晶體
462‧‧‧第四雙極性接面型電晶體
INP、INP1‧‧‧第一輸入端
INN、INN1‧‧‧第二輸入端
INP2‧‧‧第三輸入端
INN2‧‧‧第四輸入端
OUT‧‧‧輸出端
OUT1‧‧‧第一輸出端
OUT2‧‧‧第二輸出端
SUP、SUP1‧‧‧第一端(電源端)
GND‧‧‧第二端(接地端)
SUP2‧‧‧第三端
S1‧‧‧第一輸入訊號
S2‧‧‧第二輸入訊號
S3‧‧‧第三輸入訊號
S4‧‧‧第四輸入訊號
C1‧‧‧第一控制訊號
C2‧‧‧第二控制訊號
C3‧‧‧第三控制訊號
C4‧‧‧第四控制訊號
SOUT‧‧‧輸出訊號
SOUT1‧‧‧第一輸出訊號
SOUT2‧‧‧第二輸出訊號
圖1係繪示傳統上應用於液晶顯示裝置的源級驅動器中之放大器電路的示意圖。
圖2係繪示根據本發明之一較佳具體實施例之應用於液晶顯示裝置的源級驅動器中之放大器電路的示意圖。
圖3係繪示放大器電路作為緩衝器使用之示意圖。
圖4係繪示根據本發明之另一較佳具體實施例之應用於液晶顯示裝置的源級驅動器中之放大器電路的示意圖。
根據本發明之一較佳具體實施例為一種放大器電路。於此實施例中，放大器電路係應用於液晶顯示裝置的源級驅動器中，但不以此為限。
請參照圖2，圖2係繪示此實施例中之放大器電路的示意圖。如圖2所示，放大器電路2包含第一輸入端INP、第二輸入端INN、運算放大器20、輸出級22及輸出端OUT。輸出級22包含第一雙極性接面型電晶體(Bipolar Junction Transistor,BJT)220及第二雙極性接面型電晶體222。其中，運算放大器20的正輸入端+及負輸入端-分別耦接第一輸入端INP及第二輸入端INN。第一雙極性接面型電晶體220及第二雙極性接面型電晶體222係串接於第一端(電源端)SUP與第二端(接地端)GND之間。第一雙極性接面型電晶體220及第二雙極性接面型電晶體222分別耦接至運算放大器20。輸出端OUT耦接至第一雙極性接面型電晶體220及第二雙極性接面型電晶體222之間。
於此實施例中，第一輸入端INP用以接收第一輸入訊號S1。第二輸入端INN用以接收第二輸入訊號S2。運算 放大器20分別透過正輸入端+及負輸入端-接收第一輸入訊號S1及第二輸入訊號S2並分別輸出第一控制訊號C1及第二控制訊號C2。第一雙極性接面型電晶體220及第二雙極性接面型電晶體222分別接收第一控制訊號C1及第二控制訊號C2。輸出端OUT用以輸出一輸出訊號SOUT。
於實際應用中，第一輸入訊號S1係為正輸入訊號且第二輸入訊號S2係為負輸入訊號，但不以此為限。第一雙極性接面型電晶體220可為PNP雙極性接面型電晶體且第二雙極性接面型電晶體222可為NPN雙極性接面型電晶體，但不以此為限。第一端(電源端)SUP之第一電壓係大於第二端(接地端)GND之第二電壓，使得運算放大器20係運作於第一電壓減去第二電壓所得到之壓差。
需說明的是，由於雙極性接面型電晶體之驅動能力及靜電防護能力均很強，因此，由第一雙極性接面型電晶體220與第二雙極性接面型電晶體222所構成之輸出級22除了可提供輸出級之功能以節省電路佈局面積之外，還能同時提供靜電防護之功能。
舉例而言，當放大器電路2之輸出端OUT接觸到靜電時，第一雙極性接面型電晶體220及第二雙極性接面型電晶體222分別將靜電引導至第一端(電源端)SUP或第二端(接地端)GND，以避免靜電流至運算放大器20，故能防止運算放大器20受到靜電傷害。
接著，請參照圖3，於放大器電路3中，放大器電路3的輸出端OUT係耦接至第二輸入端INN，以形成一緩衝器(Buffer)。藉此，運算放大器20的負輸入端-會從輸出端OUT接收輸出訊號SOUT。此時，在放大器虛短路的效應下，輸出端OUT的輸出訊號SOUT的電壓會與輸入端INP所接收到的第一輸入訊號S1的電壓相等或相近。由於雙極性接面型電晶體之驅動能力夠強，於液晶顯示器之源極驅動器的應用中，採用放大器電路3作為緩衝器可順利驅動液晶顯示器的 等效多級RC串聯負載端。
根據本發明之另一較佳具體實施例亦為一種放大器電路。如圖4所示，放大器電路4包含第一輸入端INP1、第二輸入端INN1、運算放大器40、輸出級42、輸出端OUT1、第三輸入端INP2、第四輸入端INN2、另一運算放大器44、另一輸出級46及另一輸出端OUT2。輸出級42包含第一雙極性接面型電晶體420及第二雙極性接面型電晶體422。輸出級46包含第三雙極性接面型電晶體460及第四雙極性接面型電晶體462。
運算放大器40的正輸入端+及負輸入端-分別耦接第一輸入端INP1及第二輸入端INN1。第一雙極性接面型電晶體420及第二雙極性接面型電晶體422係串接於第一端(電源端)SUP1與第三端(位於第二雙極性接面型電晶體422與第三雙極性接面型電晶體460之間的節點)SUP2之間。第一雙極性接面型電晶體420及第二雙極性接面型電晶體422分別耦接至運算放大器40。輸出端OUT1耦接至第一雙極性接面型電晶體420及第二雙極性接面型電晶體422之間。
運算放大器44的正輸入端+及負輸入端-分別耦接第三輸入端INP2及第四輸入端INN2。第三雙極性接面型電晶體460及第四雙極性接面型電晶體462係串接於第三端(位於第二雙極性接面型電晶體422與第三雙極性接面型電晶體460之間的節點)SUP2與第二端(接地端)GND之間。第三雙極性接面型電晶體460及第四雙極性接面型電晶體462分別耦接至運算放大器44。輸出端OUT2耦接至第三雙極性接面型電晶體460及第四雙極性接面型電晶體462之間。
第一輸入端INP1用以接收第一輸入訊號S1。第二輸入端INN1用以接收第二輸入訊號S2。運算放大器40分別透過正輸入端+及負輸入端-接收第一輸入訊號S1及第二輸入訊號S2並分別輸出第一控制訊號C1及第二控制訊號C2。第一雙極性接面型電晶體420及第二雙極性接面型電晶 體422分別接收第一控制訊號C1及第二控制訊號C2。輸出端OUT用以輸出第一輸出訊號SOUT1。
第三輸入端INP2用以接收第三輸入訊號S3。第四輸入端INN2用以接收第四輸入訊號S4。運算放大器44分別接收第三輸入訊號S3及第四輸入訊號S4並分別輸出第三控制訊號S3及第四控制訊號S4。第三雙極性接面型電晶體460及第四雙極性接面型電晶體462分別接收第三控制訊號C3及第四控制訊號C4。輸出端OUT2用以輸出第二輸出訊號SOUT2。
於實際應用中，第三雙極性接面型電晶體460係為PNP雙極性接面型電晶體且第四雙極性接面型電晶體462係為NPN雙極性接面型電晶體。當放大器電路4之輸出端OUT2接觸到靜電時，第三雙極性接面型電晶體460及第四雙極性接面型電晶體462會分別將靜電引導至第三端SUP2或第二端GND，以避免靜電流至運算放大器44。
於一實施例中，第三輸入訊號S3係為正輸入訊號且第四輸入訊號S4係為負輸入訊號。
於一實施例中，第一端SUP1之第一電壓係大於第三端SUP2之第三電壓且第三端SUP2之第三電壓係大於第二端GND之第二電壓，使得運算放大器40可以運作於第一電壓減去第三電壓所得到之壓差且運算放大器44可以運作於第三電壓減去第二電壓所得到之壓差，可達到較佳的節省功率效果，但不以此為限。於實際應用中，運算放大器40與44也可以運作於第一電壓減去第二電壓所得到之壓差，同樣也可讓電路正常運作，故無特定之限制存在。
藉此，由於運算放大器40運作於第一電壓減去第三電壓所得到之壓差且運算放大器44運作於第三電壓減去第二電壓所得到之壓差均比其先前技術來得小，因此，運算放大器40及44運作時之功率消耗得以有效降低，故能達到節能及降溫之具體功效。
相較於先前技術，本發明所提出的應用於顯示裝置之源極驅動器中之放大器電路係採用雙極性接面型電晶體所構成的輸出級，由於雙極性接面型電晶體之驅動能力及靜電防護能力均很強，可同時提供輸出級與靜電防護之功能，故可取代先前技術之兩級放大電路中之MOS電晶體輸出級，以有效減少電路元件之數量及成本。由於電路元件之數量減少，電路佈局規劃之難度會降低，放大器電路之輸出端所看到的寄生電容亦隨之減少，使得放大器電路1的迴轉率(Slew rate)會因而增加。此外，透過多組放大器電路分別操作於較小的工作電壓範圍之設計，本發明之放大器電路亦能夠有效降低每組放大器電路的功率消耗，以達到省電及降溫之具體功效。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
2‧‧‧放大器電路
20‧‧‧運算放大器
22‧‧‧輸出級
220‧‧‧第一雙極性接面型電晶體
222‧‧‧第二雙極性接面型電晶體
INP‧‧‧第一輸入端
INN‧‧‧第二輸入端
OUT‧‧‧輸出端
SUP‧‧‧第一端(電源端)
GND‧‧‧第二端(接地端)
S1‧‧‧第一輸入訊號
S2‧‧‧第二輸入訊號
C1‧‧‧第一控制訊號
C2‧‧‧第二控制訊號
SOUT‧‧‧輸出訊號

Claims (10)

  1. 一種放大器電路，應用於一顯示裝置之一源極驅動器中，該放大器電路包含：一第一輸入端，用以接收一第一輸入訊號；一第二輸入端，用以接收一第二輸入訊號；一第三輸入端，用以接收一第三輸入訊號；一第四輸入端，用以接收一第四輸入訊號；一運算放大器，分別耦接該第一輸入端及該第二輸入端，該運算放大器分別接收該第一輸入訊號及該第二輸入訊號並分別輸出一第一控制訊號及一第二控制訊號；另一運算放大器，分別耦接該第三輸入端及該第四輸入端，該另一運算放大器分別接收該第三輸入訊號及該第四輸入訊號並分別輸出一第三控制訊號及一第四控制訊號；一輸出級，包含一第一雙極性接面型電晶體及一第二雙極性接面型電晶體，該第一雙極性接面型電晶體及該第二雙極性接面型電晶體係串接於一第一端與一第二端之間，該第一雙極性接面型電晶體及該第二雙極性接面型電晶體分別耦接至該運算放大器並分別接收該第一控制訊號及該第二控制訊號；另一輸出級，包含一第三雙極性接面型電晶體及一第四雙極性接面型電晶體，該第三雙極性接面型電晶體及該第四雙極性接面型電晶體係串接於該第二端與一第 三端之間，且該第三端係位於該第二雙極性接面型電晶體及該第三雙極性接面型電晶體之間，該第三雙極性接面型電晶體及該第四雙極性接面型電晶體分別耦接至該另一運算放大器並分別接收該第三控制訊號及該第四控制訊號；一輸出端，耦接至該第一雙極性接面型電晶體及該第二雙極性接面型電晶體之間，用以輸出一輸出訊號；以及另一輸出端，耦接至該第三雙極性接面型電晶體及該第四雙極性接面型電晶體之間，用以輸出另一輸出訊號。
  2. 如申請專利範圍第1項所述之放大器電路，其中該第一雙極性接面型電晶體係為PNP雙極性接面型電晶體且該第二雙極性接面型電晶體係為NPN雙極性接面型電晶體。
  3. 如申請專利範圍第1項所述之放大器電路，其中當該放大器電路之該輸出端接觸到靜電時，該第一雙極性接面型電晶體及該第二雙極性接面型電晶體分別將靜電引導至該第一端或該第二端，以避免靜電流至該運算放大器。
  4. 如申請專利範圍第1項所述之放大器電路，其中該第一輸入訊號係為一正輸入訊號且該第二輸入訊號係為一負輸入訊號。
  5. 如申請專利範圍第1項所述之放大器電路，其中該輸出端係耦接至該第二輸入端，以形成一緩衝器(Buffer)。
  6. 如申請專利範圍第1項所述之放大器電路，其中該第一端之一第一電壓係大於該第二端之一第二電壓，使得該運算 放大器係運作於該第一電壓減去該第二電壓所得到之壓差。
  7. 如申請專利範圍第1項所述之放大器電路，其中該第一端之一第一電壓係大於該第三端之一第三電壓且該第三端之該第三電壓係大於該第二端之一第二電壓，使得該運算放大器係運作於該第一電壓減去該第三電壓所得到之壓差且該另一運算放大器係運作於該第三電壓減去該第二電壓所得到之壓差。
  8. 如申請專利範圍第1項所述之放大器電路，其中該第三雙極性接面型電晶體係為PNP雙極性接面型電晶體且該第四雙極性接面型電晶體係為NPN雙極性接面型電晶體。
  9. 如申請專利範圍第1項所述之放大器電路，其中當該放大器電路之該另一輸出端接觸到靜電時，該第三雙極性接面型電晶體及該第四雙極性接面型電晶體分別將靜電引導至該第三端或該第二端，以避免靜電流至該另一運算放大器。
  10. 如申請專利範圍第1項所述之放大器電路，其中該第三輸入訊號係為一正輸入訊號且該第四輸入訊號係為一負輸入訊號。
TW104120813A 2015-02-12 2015-06-26 應用於顯示裝置之放大器電路 TWI575868B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562115364P 2015-02-12 2015-02-12

Publications (2)

Publication Number Publication Date
TW201630335A TW201630335A (zh) 2016-08-16
TWI575868B true TWI575868B (zh) 2017-03-21

Family

ID=56621402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120813A TWI575868B (zh) 2015-02-12 2015-06-26 應用於顯示裝置之放大器電路

Country Status (3)

Country Link
US (1) US9692362B2 (zh)
CN (1) CN105897177A (zh)
TW (1) TWI575868B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068097A (zh) * 2017-05-12 2017-08-18 惠科股份有限公司 显示装置及其省电方法
TWI646516B (zh) * 2018-01-30 2019-01-01 瑞鼎科技股份有限公司 源極驅動器
TWI699966B (zh) * 2019-08-27 2020-07-21 立積電子股份有限公司 運算放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714076B1 (en) * 2001-10-16 2004-03-30 Analog Devices, Inc. Buffer circuit for op amp output stage
US20110123049A1 (en) * 2009-11-20 2011-05-26 Lorenzo Crespi Systems and Methods for Offset Cancellation Method for DC-Coupled Audio Drivers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017536A (ja) * 2003-06-24 2005-01-20 Nec Yamagata Ltd 表示制御回路
US7994761B2 (en) * 2007-10-08 2011-08-09 Astec International Limited Linear regulator with RF transistors and a bias adjustment circuit
US8350612B2 (en) * 2009-10-30 2013-01-08 Himax Technologies Limited Circuit for resetting system and delay circuit
TWI490841B (zh) * 2012-10-23 2015-07-01 Novatek Microelectronics Corp 自我偵測電荷分享模組
CN104078943B (zh) * 2013-06-17 2017-08-25 惠州市兴飞技术有限公司 过充电保护装置及防止手机过充电的方法
US9570002B2 (en) * 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714076B1 (en) * 2001-10-16 2004-03-30 Analog Devices, Inc. Buffer circuit for op amp output stage
US20110123049A1 (en) * 2009-11-20 2011-05-26 Lorenzo Crespi Systems and Methods for Offset Cancellation Method for DC-Coupled Audio Drivers

Also Published As

Publication number Publication date
US20160240156A1 (en) 2016-08-18
US9692362B2 (en) 2017-06-27
TW201630335A (zh) 2016-08-16
CN105897177A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
US7605656B2 (en) Operational amplifier with rail-to-rail common-mode input and output range
JP2009526504A (ja) 過電圧保護を持つ差動増幅器および方法
CN109067368B (zh) 基于cdmos工艺具有限流保护功能的功率运算放大器
TWI575868B (zh) 應用於顯示裝置之放大器電路
JP2014207412A (ja) Ｅｓｄ保護回路
US8154346B2 (en) Short circuits and power limit protection circuits
TW201904192A (zh) 功率放大電路
JP5544105B2 (ja) レギュレータ回路
JP2017184122A (ja) 差動増幅器
CN106656067B (zh) 一种用普通运算放大器设计的高电压大功率放大电路
USRE47432E1 (en) Output stage circuit
CN112042115B (zh) 放大电路
CN108964619B (zh) 可提升负载电流与输入电压差间线性度的运算放大器电路
CN108693912B (zh) 具有倒置带隙对的带隙基准电路
CN101834575A (zh) 运算放大器
CN111541432B (zh) 一种动态负偏置应用的误差放大器电路
US20080129380A1 (en) Constant Current Darlington Circuits for High Power
US9871492B2 (en) Analog amplifier for recovering abnormal operation of common mode feedback
Rashid et al. Adaptive biasing technique to convert pseudo-class AB amplifier to class AB
TW201732484A (zh) 穩壓器
KR20180108496A (ko) 차동 증폭 회로
TWI773474B (zh) 放大器電路
JP2018107641A (ja) バランス出力型増幅器
WO2013179565A1 (ja) 増幅回路
JP6571518B2 (ja) 差動増幅回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees