TWI566400B - 半導體結構 - Google Patents

Description

半導體結構 【0001】

本揭露內容是有關於一種半導體結構，且特別是有關於一種具有穩定的臨界電壓的半導體結構。

【0002】

在近幾十年間，半導體業界持續縮小半導體結構的尺寸，並同時改善速率、效能、密度及積體電路的單位成本。對於高壓或超高壓操作之半導體元件(如金屬氧化物半導體MOS)來說，當元件尺寸縮小，而MOS電晶體在高壓操作下，通常會產生電性效能的問題。

【0003】

因此，研究人員均致力於研究如何能夠製作出穩定的高壓MOS電晶體。

【0004】

本揭露內容係有關於一種半導體結構。實施例中，藉由半導體結構中之閘極結構的設計，使得半導體結構具有穩定的臨界電壓(threshold voltage)。

【0005】

根據本揭露內容之一實施例，係提出一種半導體結構。半導體結構包括一第一摻雜區、一第二摻雜區、一場氧化層、一閘極結構以及一金屬層。第一摻雜區具有一第一導電型。第二摻雜區形成於第一摻雜區中，並具有相對於第一導電型的一第二導電型。場氧化層位於第一摻雜區上。閘極結構包括一第一閘極部分和一第二閘極部分，彼此係分隔開，其中第二閘極部分位於場氧化層上，且第二閘極部分係電性連接至一源極端。金屬層位於閘極結構之上，金屬層包括一第一金屬部分和一第二金屬部分，彼此係分隔開。

【0006】

根據本揭露內容之另一實施例，係提出一種半導體結構。半導體結構包括一閘極結構以及一金屬層。閘極結構包括一第一閘極部分和一第二閘極部分，彼此係分隔開，其中第一閘極部分和第二閘極部分具有環狀結構，且第一閘極部分環繞第二閘極部分。金屬層位於閘極結構之上，金屬層包括一第一金屬部分和一第二金屬部分，彼此係分隔開，其中第二閘極部分係經由第二金屬部分電性連接至一源極端。

【0007】

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

【0047】

100‧‧‧半導體結構
110‧‧‧基底
120‧‧‧第一摻雜區
130‧‧‧第二摻雜區
135‧‧‧第三摻雜區
140‧‧‧閘極結構
141‧‧‧第一閘極部分
143‧‧‧第二閘極部分
150‧‧‧場氧化層
160‧‧‧金屬層
161‧‧‧第一金屬部分
161a‧‧‧第一C字形結構
161b‧‧‧第二C字形結構
163‧‧‧第二金屬部分
163a‧‧‧外圍C字形結構
163b‧‧‧內側環狀結構
165‧‧‧第三金屬部分
167‧‧‧第四金屬部分
171‧‧‧第一摻雜電極區
173‧‧‧第二摻雜電極區
175‧‧‧第三摻雜電極區
177‧‧‧第四摻雜電極區
191a‧‧‧頂摻雜區
191b‧‧‧摻雜層
193‧‧‧介電層
1C-1C’‧‧‧剖面線
D1‧‧‧第一距離
D2、D2’‧‧‧第二距離
G‧‧‧閘極電壓源
H‧‧‧突起峰
I-1、I-2、I-1、II-2‧‧‧曲線
S‧‧‧源極端
W1‧‧‧第一寬度
W2‧‧‧第二寬度

【0008】

第1A圖繪示根據本揭露一實施例之半導體結構的上視圖。
第1B圖繪示第1A圖之半導體結構的局部上視圖。
第1C圖繪示第1A圖之半導體結構沿剖面線1C-1C’之剖視圖。
第2~4圖繪示根據本揭露內容一實施例之半導體結構的製程。
第5A圖為根據本揭露內容一比較例之半導體結構的I-V曲線。
第5B圖為根據本揭露內容一實施例之半導體結構的I-V曲線。

【0009】

在此揭露內容之實施例中，係提出一種半導體結構及其製造方法。實施例中，藉由半導體結構中之閘極結構的設計，使得半導體結構具有穩定的臨界電壓(threshold voltage)。然而，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中之圖式係省略部份要之元件，以清楚顯示本發明之技術特點。

【0010】

請參照第1A圖~第1C圖，第1A圖繪示根據本揭露內容一實施例之半導體結構100的上視圖，第1B圖繪示第1A圖之半導體結構100的局部上視圖，第1C圖繪示第1A圖之半導體結構100沿剖面線1C-

1C’之剖視圖。

【0011】

如第1A圖~第1C圖所示，半導體結構100包括一第一摻雜區120、一第二摻雜區130、一閘極結構140、一場氧化層150及一金屬層160。第一摻雜區120具有一第一導電型。第二摻雜區130形成於第一摻雜區120中，並具有相對於第一導電型的一第二導電型。場氧化層150位於第一摻雜區120上。閘極結構140包括一第一閘極部分141和一第二閘極部分143，第一閘極部分141和第二閘極部分143彼此係分隔開，其中第二閘極部分143位於場氧化層150上，且第二閘極部分143係電性連接至一源極端S。金屬層160包括一第一金屬部分161和一第二金屬部分163，第一金屬部分161和第二金屬部分163彼此係分隔開。

【0012】

實施例中，藉由半導體結構100中之閘極結構140的設計，其中閘極結構140的第一閘極部分141和第二閘極部分143彼此分隔開，且位於場氧化層150上的第二閘極部分143電性連接至源極端S，而使得半導體結構100可具有穩定的臨界電壓(threshold voltage)。

【0013】

實施例中，如第1A圖和第1C圖所示，閘極結構140的第二閘極部分143係經由金屬層160的第二金屬部分163電性連接至源極端S。

【0014】

實施例中，如第1A圖~第1C圖所示，金屬層160的第二金屬部分163更包括一外圍C字形結構163a以及一內側環狀結構163b，外圍C字形結構163a和內側環狀結構163b共同電性連接至源極端S。如第1C圖所示，閘極結構140的第二閘極部分143係電性連接至第二金屬部分163的內側環狀結構163b。換言之，閘極結構140的第二閘極部分143事實上是直接接觸金屬層160的第二金屬部分163的內側環狀結構163b，而電性連接至源極端S。

【0015】

實施例中，如第1C圖所示，半導體結構100的漂移區位於第一摻雜區120之中，而場氧化層150位於閘極結構140的第二閘極部分143和漂移區之間。

【0016】

實施例中，如第1A圖~第1B圖所示，閘極結構140的第一閘極部分141和第二閘極部分143均具有環狀結構，且第一閘極部分141環繞第二閘極部分143。

【0017】

實施例中，如第1A圖和第1C圖所示，閘極結構140的第一閘極部分141位於第二摻雜區130上，且第一閘極部分141係電性連接至一閘極電壓源G。

【0018】

實施例中，如第1A圖和第1C圖所示，閘極結構140的第一閘極部分141係經由金屬層160的第一金屬部分161電性連接至閘極電壓源G。

【0019】

實施例中，如第1A圖~第1C圖所示，金屬層160的第一金屬部分161更包括一第一C字形結構161a。如第1C圖所示，閘極結構140的第一閘極部分141係電性連接至第一金屬部分161的第一C字形結構161a。換言之，閘極結構140的第一閘極部分141事實上是直接接觸金屬層160的第一金屬部分161的第一C字形結構161a，而電性連接至閘極電壓源G。

【0020】

實施例中，藉由半導體結構100中之閘極結構140的設計，特別是不僅位於場氧化層150上的第二閘極部分143電性連接至源極端S，位於第二摻雜區130上的第一閘極部分141電性連接至閘極電壓源G，也就是說，閘極結構140的分開的兩個部分分別連接至源極端S和閘極電壓源G，進而使得半導體結構100可具有穩定的臨界電壓。

【0021】

具體而言，半導體結構100中，經由單層金屬層160形成的金屬線路達到電性連接的作用，然而單層金屬層搭配傳統的閘極結構，在施加閘極電壓時容易引發類似二次導通的現象，而造成臨界電壓的升高。根據本揭露內容之實施例，藉由半導體結構100中之閘極結構140的設計，閘極結構140的分開的兩個部分分別連接至源極端S和閘極電壓源G，特別是位於外側的環狀第一閘極部分141電性連接至閘極電壓源G、而位於內側的環狀第二閘極部分143電性連接至源極端S，因此可以避免二次導通的發生，進而降低臨界電壓，達到使得半導體結構100可具有穩定臨界電壓的效果。

【0022】

實施例中，如第1A圖~第1C圖所示，閘極結構140的第一閘極部分141具有一第一寬度W1，閘極結構140的第二閘極部分143具有一第二寬度W2，第一寬度W1和第二寬度W2可以為相同或不同。

【0023】

實施例中，如第1A圖~第1C圖所示，第一金屬部分161的第一C字形結構161a位於第二金屬部分163的外圍C字形結構163a和內側環狀結構163b之間。

【0024】

實施例中，如第1A圖所示，金屬層160的第一金屬部分161更包括一第二C字形結構161b，第二金屬部分163環繞第一金屬部分161的第二C字形結構161b。

【0025】

詳細來說，如第1A圖所示，實施例中，第二金屬部分163的內側環狀結構163b環繞第一金屬部分161的第二C字形結構161b。

【0026】

實施例中，第一金屬部分161的第二C字形結構161b被第二金屬部分163的內側環狀結構163b所環繞，且第一金屬部分161的第二C字形結構161b同樣電性連接至閘極結構140的第一閘極部分141。如此一來，第一金屬部分161的第一C字形結構161a搭配第二C字形結構161b基本上沿著閘極結構140的第一閘極部分141分佈位置而配置，因此在施加閘極電壓時，可以實質上均勻導通第一閘極部分141的所有區域，因而可以提高半導體結構100裝置的開關速度。

【0027】

實施例中，如第1C圖所示，半導體結構100更可包括一第一摻雜電極區171、一第二摻雜電極區173和一第三摻雜電極區175。第一摻雜電極區171形成於第一摻雜區120中。第二摻雜電極區173和第三摻雜電極區175形成於第二摻雜區130中，其中第二摻雜電極區173和第三摻雜電極區175電性連接至金屬層160的第二金屬部分163。

【0028】

實施例中，如第1A圖~第1C圖所示，金屬層160更包括一第三金屬部分165，第三金屬部分165和第一金屬部分161和第二金屬部分163彼此係分隔開來。如第1C圖所示，第三金屬部分165電性連接至第一摻雜電極區171。

【0029】

實施例中，如第1A圖~第1C圖所示，閘極結構140的第一閘極部分141和第二閘極部分143之間相隔一第一距離D1，金屬層160的第一金屬部分161和第二金屬部分163之間相隔一第二距離D2，第一距離D1例如是大於或等於第二距離D2。

【0030】

詳細地說，第一金屬部分161和第二金屬部分163之間相隔的第二距離可以是第一金屬部分161的第一C字形結構161a和第二金屬部分163的內側環狀結構163b之間的第二距離D2，也可以是第一金屬部分161的第一C字形結構161a和第二金屬部分163的外圍C字形結構163a之間的第二距離D2’。第一距離D1例如是大於或等於第二距離D2’。實施例中，第二距離D2和第二距離D2’可以相同或不同。

【0031】

如第1B~1C圖所示，半導體結構100更包括一基底110、一第三摻雜區135、一頂摻雜區191a、一摻雜層191b及一第四摻雜電極區177。第一摻雜區120和第三摻雜區135形成於基底110中。第四摻雜電極區177形成於第三摻雜區135中，頂摻雜區191a形成於第一摻雜區120中，摻雜層191b形成於頂摻雜區191a中。

【0032】

實施例中，半導體結構100更包括介電層193，金屬層160更包括一第四金屬部分167。金屬層160經由介電層193內的接觸孔而與介電層193之下的元件或摻雜區電性連接。第四金屬部分167電性連接至第四摻雜電極區177。

【0033】

實施例中，第一摻雜區120與摻雜層191b具有第一導電型例如N導電型，第一摻雜區120例如是高壓N井(HVNW)，摻雜層191b例如是N級摻雜(N-grade implant)。基底110、第二摻雜區130、第三摻雜區135、第三摻雜電極區175、第四摻雜電極區177與頂摻雜區191a具有相對於第一導電型的第二導電型例如P導電型，基底110例如是P型基板或P型磊晶(P-epi)。

【0034】

一實施例中，半導體結構100係為金屬氧化半導體(MOS)裝置。於此例中，第一摻雜電極區171與第二摻雜電極區173具有第一導電型例如N導電型。第一摻雜電極區171係用做汲極，第二摻雜電極區173係用作源極。

【0035】

於另一實施例中，半導體結構100係為絕緣閘雙極性電晶體(IGBT)裝置。於此例中，第一摻雜電極區171具有第二導電型例如P導電型，第二摻雜電極區173具有第一導電型例如N導電型。第一摻雜電極區171係用作陽極，第二摻雜電極區173係用作陰極。

【0036】

第2~4圖繪示根據本揭露內容一實施例之半導體結構100的製程。

【0037】

如第2圖所示，提供基底110例如塊矽或絕緣層上覆矽(SOI)。形成第一摻雜區120於基底110中。形成第二摻雜區130於第一摻雜區120中。形成第三摻雜區135於基底110中。一實施例中，第一摻雜區120具有第一導電型例如N導電型，而皆具有第二導電型例如P導電型的第二摻雜區130與第三摻雜區135係利用同一光罩同時形成。接著，形成頂摻雜區191a於第一摻雜區120中，形成摻雜層191b於頂摻雜區191a中。實施例中，頂摻雜區191a和摻雜層191b係分別利用不同光罩形成。

【0038】

如第3圖所示，形成場氧化層150於摻雜層191b上。場氧化層150更可形成於第一摻雜區120上以及第二摻雜區130與第三摻雜區135之間。場氧化層150並不限於如第3圖所示的場氧化物，也可包括其他合適的介電結構。

【0039】

接著，如第4圖所示，形成閘極結構140於第一摻雜區120與第二摻雜區130上。實施例中，閘極結構140可包括多晶矽與形成於多晶矽上的金屬矽化物例如矽化鎢，閘極結構140的間隙壁可包括二氧化矽例如四乙氧基矽烷(Tetraethoxy silane；TEOS)。

【0040】

實施例中，閘極結構140的製造方法例如包括以下步驟：形成多晶矽與金屬矽化物層，以光罩蝕刻製程對多晶矽與金屬矽化物層進行圖案化，以形成分隔開的第一閘極部分141與第二閘極部分143，接著，形成間隙壁於側壁上。至此形成如第4圖所示之閘極結構140。實施例中，上述閘極結構140的圖案是在一次光罩蝕刻製程中完成。

【0041】

接著，請參照第1A~1C圖，形成第一摻雜電極區171於第一摻雜區120中。形成第二摻雜電極區173和第三摻雜電極區175於第二摻雜區130中。形成第四摻雜電極區177於第三摻雜區135中。於實施例中，第一摻雜電極區171、第二摻雜電極區173、第三摻雜電極區175與第四摻雜電極區177係重摻雜的。

【0042】

接著，請參照第1A~1C圖，形成介電層193於基底110上。利用導電金屬材料填充介電層193的開口(接觸孔)後圖案化導電金屬材料，以形成金屬層160。金屬層160包括例如鎢、銅、鋁等等。

【0043】

第5A圖為根據本揭露內容一比較例之半導體結構的I-V曲線，第5B圖為根據本揭露內容一實施例之半導體結構100的I-V曲線。實施例中，半導體結構100可應用於高壓、超高壓(例如300V~1000V)的裝置，例如MOS、IGBT與二極體。

【0044】

第5A圖中，曲線I-1表示不具有本揭露內容之實施例之閘極結構的半導體結構的I-V曲線，曲線I-2表示曲線I-1的一次微分曲線。第5B圖中，曲線II-1表示半導體結構100的I-V曲線，曲線II-2表示曲線II-1的一次微分曲線。如第5A圖所示，傳統的半導體結構中，具有單層金屬層但不具有如前述實施例之閘極結構140時，其I-V曲線的一次微分曲線(曲線I-2)會因為類似二次導通的現象而產生一個突起峰H，並且造成臨界電壓升高至約1.73V的狀況。相對而言，如第5B圖所示，根據本揭露內容之實施例，半導體結構100之I-V曲線的一次微分曲線(曲線II-2)不具有任何突起峰，且其臨界電壓大約為0.9V。

【0045】

換言之，根據本揭露內容之實施例，藉由半導體結構100中之閘極結構140的設計，可以避免施加閘極電壓時發生二次導通，進而降低臨界電壓，達到使得半導體結構100可具有穩定臨界電壓的效果。

【0046】

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧半導體結構

150‧‧‧場氧化層

161‧‧‧第一金屬部分

161a‧‧‧第一C字形結構

161b‧‧‧第二C字形結構

163‧‧‧第二金屬部分

163a‧‧‧外圍C字形結構

163b‧‧‧內側環狀結構

165‧‧‧第三金屬部分

D1‧‧‧第一距離

D2、D2’‧‧‧第二距離

W1‧‧‧第一寬度

W2‧‧‧第二寬度

140‧‧‧閘極結構

141‧‧‧第一閘極部分

143‧‧‧第二閘極部分

Claims (9)

1. 一種半導體結構，包括：一閘極結構，包括一第一閘極部分和一第二閘極部分，彼此係分隔開，其中該第一閘極部分和該第二閘極部分具有環狀結構，且該第一閘極部分環繞該第二閘極部分；以及一金屬層，位於該閘極結構之上，該金屬層包括一第一金屬部分和一第二金屬部分，彼此係分隔開，其中該第二閘極部分係經由該第二金屬部分電性連接至一源極端。
2. 如申請專利範圍第1項所述之半導體結構，其中該第一閘極部分係經由該第一金屬部分電性連接至一閘極電壓源。
3. 如申請專利範圍第1項所述之半導體結構，其中該第一金屬部分包括一第一C字形結構。
4. 如申請專利範圍第3項所述之半導體結構，其中該第二金屬部分包括一外圍C字形結構以及一內側環狀結構，該第一金屬部分的該第一C字形結構位於該外圍C字形結構和該內側環狀結構之間。
5. 如申請專利範圍第1項所述之半導體結構，其中該第二金屬部分包括一外圍C字形結構以及一內側環狀結構，其中該外圍C字形結構和該內側環狀結構共同電性連接至該源極端，該第二閘極部分係電性連接至該內側環狀結構。
6. 如申請專利範圍第1項所述之半導體結構，其中該第一金屬部分包括一第二C字形結構，該第二金屬部分環繞該第二C字形結構。
7. 如申請專利範圍第6項所述之半導體結構，其中該第二金屬部分包括一外圍C字形結構以及一內側環狀結構，該內側環狀結構環繞該第二C字形結構。
8. 如申請專利範圍第1項所述之半導體結構，其中該第一閘極部分具有一第一寬度，該第二閘極部分具有一第二寬度，該第一寬度和該第二寬度係為相同或不同。
9. 如申請專利範圍第1項所述之半導體結構，其中該第一閘極部分和該第二閘極部分之間相隔一第一距離，該第一金屬部分和該第二金屬部分之間相隔一第二距離，該第一距離大於或等於該第二距離。