TW201332105A - 隔離元件及其製造方法 - Google Patents

Abstract

本發明提出一種隔離元件及其製造方法，隔離元件與高壓元件共同形成於基板中。隔離元件包含：隔離井區，利用形成高壓元件之微影製程與離子植入製程形成於基板中；閘極，形成於基板表面上；源極、汲極，分別位於閘極兩側之隔離井區中，且汲極與該源極由閘極隔開；漂移汲極區，形成於基板表面下方，且閘極與汲極由漂移汲極區隔開，部分漂移汲極區位於閘極下方，汲極位於漂移汲極區中；以及緩和區，形成於漂移汲極區下方之基板中，該緩和區之最淺部分位於漂移汲極區深度90%之下，且緩和區與漂移汲極區共用微影製程。

Description

隔離元件及其製造方法

本發明係有關一種隔離元件及其製造方法，特別是指一種改善穿隧效應以增強崩潰防護電壓之隔離元件及其製造方法。

第1圖顯示先前技術之P型隔離金屬氧化物半導體(metal oxide semiconductor,MOS)元件1剖視圖。如第1圖所示，P型隔離MOS元件1形成於具有場氧化區12之P型基板11中，包含閘極13、N型井區14、P型汲極15、P型源極16、讀取極17、以及P型漂移汲極區18。其中，P型汲極15、源極16、以及漂移汲極區18係由微影技術及/或以部分或全部之閘極13為遮罩，以定義各區域，並分別以離子植入技術，將P型雜質，以加速離子的形式，植入定義的區域內所形成。其中，汲極15與源極16分別位於閘極13兩側下方。而N型井區14與讀取極17則分別以微影技術為遮罩，以定義各區域，並分別以離子植入技術，將N型雜質，以加速離子的形式，植入定義的區域內所形成。

當第1圖所示之隔離MOS元件1需要與一高壓元件整合於同一基板上時，為配合較高操作電壓之元高壓件製程，需要以相同的離子植入參數來製作高壓元件和隔離元件1，使得隔離元件1的離子植入參數受到限制，因而降低了隔離元件1崩潰防護電壓，限制了隔離元件1的應用範圍。尤其是如第1圖中之N型井區14，因為P型的漂移汲極區18與P型的基板11間之穿隧效應，導致崩潰防護電壓降低，要防止上述穿隧效應，可提高N型井區14的N型雜質濃度，但如此一來，就會降低高壓元件的崩潰防護電壓。若不犧牲高壓元件崩潰防護電壓，則必須增加製程步驟，或是增加元件的面積來製作高壓元件，但如此一來將提高製造成本，才能達到所欲的崩潰防護電壓。

有鑑於此，本發明即針對上述先前技術之不足，提出一種隔離元件及其製造方法，在不增加元件面積與過多製程步驟的情況下，提高元件操作之崩潰防護電壓，增加元件的應用範圍，並可整合於高壓元件之製程。

本發明目的在提供一種隔離元件及其製造方法。

為達上述之目的，本發明提供了一種隔離元件，包含：一基板，其為第一導電型、或其包含一第一導電型井區，該基板具有一上表面；一第二導電型隔離井區，形成於該上表面下方該基板中；一閘極，形成於該上表面上，且由上視圖視之，該閘極位於該第二導電型隔離井區中；第一導電型源極、與第一導電型汲極，分別位於該閘極兩側上表面下方之該第二導電型隔離井區中，且該汲極與該源極由該閘極隔開；一第一導電型漂移汲極區，形成於該上表面下方之該第二導電型隔離井區中，且該閘極與該汲極由該漂移汲極區隔開，部分該漂移汲極區位於該閘極下方，該汲極位於該漂移汲極區中；以及一緩和區，其最淺部分位於該漂移汲極區自該上表面起算之深度90%以下，該緩和區與該漂移汲極區共用一第一微影製程，且該緩和區由第二導電型離子植入所形成。

就又另一觀點言，本發明也提供了一種隔離元件製造方法，包含：在一基板之一第一導電型區域中形成一第二導電型隔離井區，該一基板為第一導電型、或其包含一第一導電型井區以作為該第一導電型區域，該基板具有一上表面；形成一閘極於該上表面上，且由上視圖視之，該閘極位於該第二導電型隔離井區中；形成第一導電型源極、與第一導電型汲極，分別位於該閘極兩側上表面下方之該第二導電型隔離井區中，且該汲極與該源極由該閘極隔開；形成一第一導電型漂移汲極區於該上表面下方之該第二導電型隔離井區中，且該閘極與該汲極由該漂移汲極區隔開，部分該漂移汲極區位於該閘極下方，該汲極位於該漂移汲極區中；以及形成一緩和區，其最淺部分位於該漂移汲極區自該上表面起算之深度90%以下，該緩和區與該漂移汲極區共用一第一微影製程，且該緩和區由第二導電型離子植入所形成。

在其中一種較佳的實施例中，在該基板上更形成有一高壓元件，且該第二導電型隔離井區與該高壓元件共用一第二微影製程與一第二離子植入製程。

上述實施例中，該隔離元件宜更包含第二導電型深井區，形成於該基板中該隔離井區下方。

前述實施例中，該緩和區與該漂移汲極區間可具有一重疊區，係該緩和區與該漂移汲極區重疊的部分，該重疊區之導電型為具有雜質濃度較其他漂移汲極區為低之第一導電型。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。

請參閱第2A-2D圖，顯示本發明的第一個實施例。本實施例顯示本發明應用於P型隔離MOS元件2製造方法的剖視示意圖。如第2A圖所示，於P型基板11中，形成場氧化區12以定義元件區100。其中，P型基板11亦可為任何形式的基板而包含有P型井區11。又，場氧化區12例如為淺溝槽絕緣(shallow trench isolation,STI)結構或如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構。並於P型基板11上表面下方，形成N型隔離井區14。隔離井區14由微影製程與離子植入製程所形成，此微影製程與離子植入製程亦用以形成基板11中另一高壓元件(未示出)。為節省製造成本，隔離井區14主要考量高壓元件的崩潰防護電壓來設定離子植入製程的參數，因此一般而言，其雜質濃度較隔離MOS元件所需求者為低。接著請參閱第2B圖，於基板11上表面下方之隔離井區14中，形成P型漂移汲極區18，由微影技術形成遮罩18a，以定義漂移汲極區18區域，並以離子植入技術，將P型雜質，以加速離子的形式(如圖中虛線箭頭所示意)，植入定義的區域內所形成。接著請參閱第2C圖，利用遮罩18a所定義的區域，以離子植入技術，將N型雜質，以加速離子的形式(如圖中虛線箭頭所示意)，植入定義的區域內，形成緩和區19，該緩和區19之最淺部分位於漂移汲極區18自該上表面起算之深度90%之下。形成漂移汲極區18與緩和區19的離子植入製程步驟，可以互換，不限於先形成漂移汲極區18，一般而言，會先形成深度較深的緩和區19。請參閱第2D圖，於基板11表面上，形成閘極13、P型汲極15、P型汲極16、與N型讀取極17。其中，由上視圖(未示出)視之，閘極13位於隔離井區14中。源極16、與汲極15，分別位於閘極13兩側基板11表面下方之隔離井區14中，且汲極15與源極16由閘極13隔開。閘極13與汲極15由漂移汲極區18隔開，部分漂移汲極區18位於閘極13下方，汲極15位於漂移汲極區18中。

需說明的是，緩和區19與漂移汲極區18可以重疊或不重疊。重疊意指緩和區19之最淺部分位於漂移汲極區18自該上表面起算之深度100%之上；不重疊意指緩和區19之最淺部分位於漂移汲極區18自該上表面起算之深度100%之下。第2D圖所示為重疊的實施例，重疊區之導電型在本實施例中，為具有雜質濃度較其他漂移汲極區18為低之P型。在其他漂移汲極區為N型的實施例中，重疊區之導電型則為具有雜質濃度較其他漂移汲極區為低之N型。

第3A與3B圖分別顯示應用先前技術與本發明之隔離元件的崩潰防護電壓特性曲線示意圖，進而說明如何利用本發明增強隔離元件之崩潰防護電壓。請同時參閱先前技術隔離元件之崩潰防護電壓示意圖第3A圖，與利用本發明隔離元件之崩潰防護電壓示意圖第3B圖，可以看出利用本發明隔離元件之崩潰防護電壓，相較於先前技術，在隔離元件不導通的情況下，崩潰防護電壓較先前技術之隔離元件明顯高出甚多。

第4圖顯示本發明的第二個實施例。與第一個實施例不同的是，本實施例之隔離元件3更包含N型深井區20，形成於隔離井區14下方基板11中。本實施例的用意在說明，除了利用與漂移汲極區18相同遮罩以形成緩和區19、並使該緩和區19之最淺部分位於漂移汲極區18自該上表面起算之深度90%之下以外，隔離元件並無其他限制，緩和區19甚至可與深井區20或P型基板11連接，並不影響本發明所欲達成的功效。

第5圖顯示本發明的第三個實施例。本實施例說明本發明亦可以應用於N型隔離元件4。如圖所示，隔離元件4與高壓元件(未示出)共同形成於P型基板11中，包含N型深井區21、P型隔離井區24、N型源極26、N型汲極25、P型讀取極27、N型漂移汲極區28、以及緩和區29。其中，N型深井區21，形成於基板11表面下方基板11中。P型隔離井區24，形成於深井區21中，隔離井區24由微影製程與離子植入製程所形成，該微影製程與離子植入製程亦用以形成基板11中之高壓元件。閘極13形成於基板11表面上，且由上視圖(未示出)視之，閘極13位於隔離井區24中。N型源極26與N型汲極25，分別位於閘極13兩側的基板11表面下方之隔離井區24中，且汲極25與源極26由閘極13隔開。N型漂移汲極區28形成於基板11表面下方之隔離井區24中，且閘極13與汲極25由漂移汲極區28隔開，部分漂移汲極區28位於閘極13下方，汲極25位於漂移汲極區28中。與第一個實施例相似，緩和區29之最淺部分位於漂移汲極區28自該上表面起算之深度90%之下，且緩和區29使用形成漂移汲極區28之同一微影製程，而離子植入製程利用加速的P型離子束在與形成漂移汲極區28相同的遮罩下，植入基板11中。

與第一個實施例相似，緩和區29與漂移汲極區28可以重疊或不重疊。緩和區29與漂移汲極區28間例如可以具有重疊區，係緩和區29與漂移汲極區28重疊的部分，重疊區之導電型在本實施例中，為具有雜質濃度較其他漂移汲極區28為低之N型。

需說明的是，P型基板11例如可為P型裸基板，也就是直接利用P型晶圓作為P型基板11；P型基板11亦可以為P型磊晶層，由磊晶技術所形成。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。本發明的範圍應涵蓋上述及其他所有等效變化。

1,2,3,4．．．隔離元件

11．．．基板

12．．．場氧化區

13．．．閘極

14,24．．．隔離井區

15,25．．．汲極

16,26．．．源極

17,27．．．讀取極

18,28．．．漂移汲極區

18a．．．遮罩

19,29．．．緩和區

20,21．．．深井區

100．．．元件區

第1圖顯示先前技術之P型隔離MOS元件剖視圖。

第2A-2D圖顯示本發明的第一個實施例。

第3A與3B圖分別顯示應用先前技術與本發明之隔離元件的崩潰防護電壓特性曲線示意圖。

第4圖顯示本發明的第二個實施例。

第5圖顯示本發明的第三個實施例。

2．．．隔離元件

11．．．基板

12．．．場氧化區

13．．．閘極

14．．．隔離井區

15．．．汲極

16．．．源極

17．．．讀取極

18．．．漂移汲極區

19．．．緩和區

Claims (8)

1. 一種隔離元件，包含：一基板，其為第一導電型、或其包含一第一導電型井區，該基板具有一上表面；一第二導電型隔離井區，形成於該上表面下方該基板中；一閘極，形成於該上表面上，且由上視圖視之，該閘極位於該第二導電型隔離井區中；第一導電型源極、與第一導電型汲極，分別位於該閘極兩側上表面下方之該第二導電型隔離井區中，且該汲極與該源極由該閘極隔開；一第一導電型漂移汲極區，形成於該上表面下方之該第二導電型隔離井區中，且該閘極與該汲極由該漂移汲極區隔開，部分該漂移汲極區位於該閘極下方，該汲極位於該漂移汲極區中；以及一緩和區，其最淺部分位於該漂移汲極區自該上表面起算之深度90%以下，該緩和區與該漂移汲極區共用一第一微影製程，且該緩和區由第二導電型離子植入所形成。
2. 如申請專利範圍第1項所述之隔離元件，其中在該基板上更形成有一高壓元件，且該第二導電型隔離井區與該高壓元件共用一第二微影製程與一第二離子植入製程。
3. 如申請專利範圍第2項所述之隔離元件，更包含第二導電型深井區，形成於該基板中該隔離井區下方。
4. 如申請專利範圍第2項所述之隔離元件，其中該緩和區與該漂移汲極區間具有一重疊區，係該緩和區與該漂移汲極區重疊的部分，該重疊區之導電型為具有雜質濃度較其他漂移汲極區為低之第一導電型。
5. 一種隔離元件製造方法，包含：在一基板之一第一導電型區域中形成一第二導電型隔離井區，該一基板為第一導電型、或其包含一第一導電型井區以作為該第一導電型區域，該基板具有一上表面；形成一閘極於該上表面上，且由上視圖視之，該閘極位於該第二導電型隔離井區中；形成第一導電型源極、與第一導電型汲極，分別位於該閘極兩側上表面下方之該第二導電型隔離井區中，且該汲極與該源極由該閘極隔開；形成一第一導電型漂移汲極區於該上表面下方之該第二導電型隔離井區中，且該閘極與該汲極由該漂移汲極區隔開，部分該漂移汲極區位於該閘極下方，該汲極位於該漂移汲極區中；以及形成一緩和區，其最淺部分位於該漂移汲極區自該上表面起算之深度90%以下，該緩和區與該漂移汲極區共用一第一微影製程，且該緩和區由第二導電型離子植入所形成。
6. 如申請專利範圍第5項所述之隔離元件製造方法，其中在該基板上更形成有一高壓元件，且該第二導電型隔離井區與該高壓元件共用一第二微影製程與一第二離子植入製程。
7. 如申請專利範圍第6項所述之隔離元件製造方法，更包含形成第二導電型深井區於該基板中該隔離井區下方。
8. 如申請專利範圍第6項所述之隔離元件製造方法，其中該緩和區與該漂移汲極區間具有一重疊區，係該緩和區與該漂移汲極區重疊的部分，該重疊區之導電型為具有雜質濃度較其他漂移汲極區為低之第一導電型。