TWI566307B - 半導體結構及其製造方法 - Google Patents

Description

半導體結構及其製造方法

本發明是有關一種半導體結構與一種半導體結構的製造方法。

當兩個晶圓可分別為特殊應用積體電路晶圓(ASIC wafer)與微機電載體(MEMS carrier)時，可組成一種半導體結構。一般而言，來料的ASIC晶圓其相對兩側的直徑不同。直徑較小的第一側接合於微機電載體的微機電裝置(MEMS device)，且部分微機電裝置未被ASIC晶圓的第一側覆而裸露。直徑較大的第二側位於裸露之微機電裝置的上方。

在後續製程中，導電層可形成在ASIC晶圓的第二側、裸露的微機電裝置與微機電載體上。然而，由於ASIC晶圓的第一側與第二側的直徑不同，因此微機電裝置是內縮於ASIC晶圓的第二側及微機電載體。當導電層形成後，導電層在ASIC晶圓的第一側與微機電載體之間的區段易因懸空而斷裂。

如此一來，當ASIC晶圓第二側上的導電層浸泡於 電鍍液且供電治具對微機電載體上的導電層輸入電流時，電流會無法流至ASIC晶圓第二側上的導電層，使ASIC晶圓第二側上的導電層無法形成金屬層，造成半導體結構的良率難以提升。

本發明之一技術態樣為一種半導體結構。

根據本發明一實施方式，一種半導體結構包含第一晶圓、微機電裝置、第二晶圓與導電層。第一晶圓具有承載面。微機電裝置覆蓋部分承載面，且微機電裝置具有第一側面與接合面。接合面背對承載面且鄰接第一側面。第二晶圓覆蓋部分接合面，且第二晶圓具有第二側面與頂面。頂面背對接合面且鄰接第二側面。導電層位於頂面、第二側面、未被第二晶圓覆蓋之接合面、第一側面與未被微機電裝置覆蓋之承載面上。

在本發明一實施方式中，上述半導體結構更包含保護層。保護層位於導電層與第二側面之間、導電層與未被第二晶圓覆蓋之接合面之間、導電層與第一側面之間、與導電層與承載面之間。

在本發明一實施方式中，上述保護層的材質包含光阻或矽的氧化物。

在本發明一實施方式中，上述半導體結構更包含絕緣層。絕緣層位於導電層上。絕緣層具有開口，且部分導電層從開口裸露。

本發明之另一技術態樣為一種半導體結構的製造方法。

根據本發明一實施方式，一種半導體結構的製造方法包含下列步驟。提供接合的第一晶圓與第二晶圓，其中第二晶圓具有背對第一晶圓的頂面與朝向第一晶圓的底面，且頂面的面積大於底面的面積。一次研磨第二晶圓的頂面，使得研磨後的頂面具有與底面相同的面積，且位於第一晶圓與第二晶圓之間的微機電裝置其朝向第二晶圓的接合面至少部分未被第二晶圓覆蓋。形成保護層於第一晶圓的承載面、微機電裝置鄰接接合面的第一側面、未被第二晶圓覆蓋之接合面、第二晶圓之頂面與鄰接頂面的第二側面上。二次研磨第二晶圓的頂面，以減薄第二晶圓並去除位於頂面的保護層。形成導電層於頂面與保護層上。

在本發明一實施方式中，上述半導體結構的製造方法更包含：形成絕緣層於導電層上，使得位在頂面的部分導電層從絕緣層的開口裸露。

在本發明一實施方式中，上述半導體結構的製造方法更包含：浸泡開口中的導電層於電鍍液中。輸入電流於承載面上的導電層，使開口中的導電層形成金屬層。

在本發明一實施方式中，上述半導體結構的製造方法更包含：蝕刻二次研磨後之第二晶圓的頂面。

本發明之又一技術態樣為一種半導體結構的製造方法。

根據本發明一實施方式，一種半導體結構的製造方 法包含下列步驟。提供接合的第一晶圓與第二晶圓，其中第二晶圓具有背對第一晶圓的頂面與朝向第一晶圓的底面，且頂面的面積大於底面的面積。研磨第二晶圓的頂面，使得研磨後的頂面具有與底面相同的面積，且位於第一晶圓與第二晶圓之間的微機電裝置其朝向第二晶圓的接合面至少部分未被第二晶圓覆蓋。形成保護層於第一晶圓的承載面、微機電裝置鄰接接合面的第一側面、未被第二晶圓覆蓋之接合面、第二晶圓之鄰接頂面的第二側面上。蝕刻第二晶圓的頂面。形成導電層於頂面、第二側面、未被第二晶圓覆蓋之接合面、第一側面與承載面上。

在本發明一實施方式中，上述半導體結構的製造方法更包含：去除保護層。

在本發明一實施方式中，上述半導體結構的製造方法更包含：形成絕緣層於導電層上，使得位在頂面的部分導電層從絕緣層的開口裸露。

在本發明一實施方式中，上述半導體結構的製造方法更包含：浸泡開口中的導電層於電鍍液中。輸入電流於承載面上的導電層，使開口中的導電層形成金屬層。

在本發明上述實施方式中，由於第二晶圓僅覆蓋部分接合面，因此導電層可形成於第二晶圓的頂面、第二晶圓的第二側面、未被第二晶圓覆蓋之微機電裝置的接合面、微機電裝置的第一側面與未被微機電裝置覆蓋之承載面上。導電層在第二晶圓的頂面與第一晶圓的承載面之間的區段因有微機電裝置支撐而不會懸空，使得導電層不易 斷裂。如此一來，當第二晶圓頂面上的導電層浸泡於電鍍液且供電治具對第一晶圓承載面上的導電層輸入電流時，電流可穩定流至第二晶圓頂面上的導電層，使第二晶圓頂面上的導電層形成金屬層，可提升半導體結構的良率。

此外，在研磨第二晶圓時，由於保護層位於第一晶圓的承載面、微機電裝置的第一側面、未被第二晶圓覆蓋之微機電裝置接合面與第二晶圓之第二側面，因此微機電裝置不會受到污染。

100‧‧‧半導體結構

100a‧‧‧半導體結構

110‧‧‧第一晶圓

112‧‧‧承載面

120‧‧‧微機電裝置

122‧‧‧第一側面

124‧‧‧接合面

130‧‧‧第二晶圓

132‧‧‧第二側面

134‧‧‧頂面

136‧‧‧底面

140‧‧‧導電層

150‧‧‧保護層

150a‧‧‧保護層

160‧‧‧絕緣層

162‧‧‧開口

172‧‧‧接合層

174‧‧‧接合墊

210‧‧‧供電治具

212‧‧‧導電座

214‧‧‧支撐座

216‧‧‧支撐座

H1‧‧‧厚度

H2‧‧‧厚度

H3‧‧‧厚度

H4‧‧‧厚度

H5‧‧‧厚度

S1‧‧‧步驟

S2‧‧‧步驟

S3‧‧‧步驟

S4‧‧‧步驟

S5‧‧‧步驟

第1圖繪示根據本發明一實施方式之半導體結構的剖面圖。

第2圖繪示第1圖之半導體結構設置供電治具時的剖面圖。

第3圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。

第4圖繪示第3圖之接合的第一晶圓與第二晶圓的剖面圖。

第5圖繪示第4圖之第二晶圓的頂面一次研磨後的剖面圖。

第6圖繪示第5圖之第一晶圓、微機電裝置與第二晶圓形成保護層後的剖面圖。

第7圖繪示第6圖之第二晶圓的頂面二次研磨後的剖 面圖。

第8圖繪示第7圖之第一晶圓、微機電裝置與第二晶圓的俯視圖。

第9圖繪示根據本發明一實施方式之半導體結構的剖面圖。

第10圖繪示第9圖之半導體結構設置供電治具時的剖面圖。

第11圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。

第12圖繪示第5圖之第一晶圓、微機電裝置與第二晶圓形成保護層後的剖面圖。

第13圖繪示第12圖之第二晶圓的頂面蝕刻後的剖面圖。

第14圖繪示第13圖之保護層去除後的剖面圖。

第15圖繪示第14圖之第一晶圓、微機電裝置與第二晶圓的俯視圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第1圖繪示根據本發明一實施方式之半導體結構100的剖面圖。半導體結構100包含第一晶圓110、微機電裝置120、第二晶圓130與導電層140。其中，第一晶圓110具有承載面112。微機電裝置120覆蓋部分承載面112，且微機電裝置120具有第一側面122與接合面124。微機電裝置120的接合面124背對第一晶圓110的承載面112，且接合面124鄰接第一側面122。第二晶圓130覆蓋微機電裝置120的部分接合面124，且第二晶圓130具有第二側面132與頂面134。第二晶圓130的頂面134背對微機電裝置120的接合面124，且頂面134鄰接第二側面132。導電層140位於第二晶圓130的頂面134與第二側面132、微機電裝置120未被第二晶圓130覆蓋之接合面124、微機電裝置120的第一側面122與第一晶圓110未被微機電裝置120覆蓋之承載面112上。

在本實施方式中，半導體結構100還包含保護層150與絕緣層160。保護層150位於導電層140與第二晶圓130的第二側面132之間、導電層140與未被第二晶圓130覆蓋之接合面124之間、導電層140與微機電裝置120的第一側面122之間、與導電層140與第一晶圓110的承載面112之間。保護層150的材質可以為矽的氧化物，例如二氧化矽，但並不以此為限。絕緣層160位於導電層140上。絕緣層160具有開口162，使得部分導電層140可從開口162裸露。絕緣層160的材質可以為光阻，但並不用以限制本發明。

此外，微機電裝置120的接合面124具有接合墊174，第二晶圓130具有接合層172。當接合層172與接合墊174接合後，微機電裝置120與第二晶圓130可部分導通。在本實施方式中，第一晶圓110可以為微機電載體(MEMS carrier)，第二晶圓130可以為特殊應用積體電路晶圓(ASIC wafer)。

第2圖繪示第1圖之半導體結構100設置供電治具210時的剖面圖。供電治具210包含導電座212與支撐座214、216。在使用時，導電座212電性接觸第一晶圓110未被微機電裝置120覆蓋的承載面112上。支撐座214、216分別位於第一晶圓110與第二晶圓130上，以定位供電治具210。由於第二晶圓130僅覆蓋部分接合面124，因此導電層140可形成於第二晶圓130的頂面134與第二側面132、未被第二晶圓130覆蓋之微機電裝置120的接合面124、微機電裝置120的第一側面122與第一晶圓110未被微機電裝置120覆蓋之承載面112上。導電層140在第二晶圓130的頂面134與第一晶圓110的承載面112之間的區段因有微機電裝置120支撐而不會懸空，使得導電層140不易斷裂。

如此一來，當第二晶圓130之頂面134上的導電層140浸泡於電鍍液且供電治具210的導電座212對第一晶圓110之承載面112上的導電層140輸入電流時，電流可穩定流至第二晶圓130之頂面134上的導電層140，使得絕緣層160開口162中的導電層140因電鍍而形成金屬層(例如銅 鎳合金)，可提升半導體結構100的良率。

第3圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。首先在步驟S1中，提供接合的第一晶圓與第二晶圓，其中第二晶圓具有背對第一晶圓的頂面與朝向第一晶圓的底面，且頂面的面積大於底面的面積。接著在步驟S2中，一次研磨第二晶圓的頂面，使得研磨後的頂面具有與底面相同的面積，且位於第一晶圓與第二晶圓之間的微機電裝置其朝向第二晶圓的接合面至少部分未被第二晶圓覆蓋。之後在步驟S3中，形成保護層於第一晶圓的承載面、微機電裝置鄰接接合面的第一側面、未被第二晶圓覆蓋之接合面、第二晶圓之頂面與鄰接頂面的第二側面上。接著在步驟S4中，二次研磨第二晶圓的頂面，以減薄第二晶圓並去除位於頂面的保護層。最後在步驟S5中，形成導電層於頂面與保護層上。在以下敘述中，將說明上述各步驟。

第4圖繪示第3圖之接合的第一晶圓110與第二晶圓130的剖面圖。第二晶圓130具有背對第一晶圓110的頂面134與朝向第一晶圓110的底面136，且頂面134的面積大於底面136的面積。第二晶圓130的厚度H1可以為620μm，且第二晶圓130靠近頂面134的一側覆蓋微機電裝置120。

第5圖繪示第4圖之第二晶圓130的頂面134一次研磨後的剖面圖。同時參閱第4圖與第5圖，在一次研磨第二晶圓130的頂面134後，研磨後的頂面134具有與底 面136相同的面積，且位於第一晶圓110與第二晶圓130之間的微機電裝置120其朝向第二晶圓130的接合面124至少部分未被第二晶圓130覆蓋。如此一來，第一晶圓110、微機電裝置120與第二晶圓130的邊緣便可呈階梯狀。此外，第二晶圓130在一次研磨後的厚度H2可以為160μm。

第6圖繪示第5圖之第一晶圓110、微機電裝置120與第二晶圓130形成保護層150後的剖面圖。同時參閱第5圖與第6圖，待第二晶圓130一次研磨後，可於第一晶圓110的未被微機電裝置120覆蓋的承載面112、微機電裝置120鄰接接合面124的第一側面122、未被第二晶圓130覆蓋之接合面124、第二晶圓130之頂面134與鄰接頂面134的第二側面132上形成保護層150。在本實施方式中，保護層150可採化學氣相沉積法(CVD)形成。

第7圖繪示第6圖之第二晶圓130的頂面134二次研磨後的剖面圖。同時參閱第6圖與第7圖，待保護層150形成於第一晶圓110、微機電裝置120與第二晶圓130後，可將第二晶圓130的頂面134二次研磨，使第二晶圓130的厚度H2被減薄至厚度H3(例如130μm)，且位於頂面134的保護層150可同步去除，而得到第7圖的結構。在研磨第二晶圓130時，由於保護層150位於第一晶圓110未被微機電裝置120覆蓋的承載面112、微機電裝置120的第一側面122與未被第二晶圓130覆蓋的接合面124、及第二晶圓130之第二側面132，因此可避免微機電裝置120受到污 染。

第8圖繪示第7圖之第一晶圓110、微機電裝置120與第二晶圓130的俯視圖。同時參閱第7圖與第8圖，待第二晶圓130的頂面134二次研磨後，可蝕刻二次研磨後之第二晶圓130的頂面134，以將厚度H3減薄至100μm。接著，可於頂面134與保護層150上形成第1圖的導電層140。導電層140可採物理氣相沉積法(PVD)形成。

參閱第1圖，待導電層140形成後，便可於導電層140上形成絕緣層160，使得位在第二晶圓130頂面134的部分導電層140可從絕緣層160的開口162裸露。絕緣層160可由光微影技術(例如曝光、顯影、蝕刻)圖案化而形成開口162。之後，便可將半導體結構100設置第2圖的供電治具210，並將開口162中的導電層140浸泡於電鍍液中。當供電治具210輸入電流於承載面112上的導電層140，開口162中的導電層140便可形成金屬層。

應瞭解到，在以上敘述中，已敘述過的元件連接關係與材料將不再重複贅述，合先敘明。在以下敘述中，將說明其他型式的半導體結構及其製造方法。

第9圖繪示根據本發明一實施方式之半導體結構100a的剖面圖。半導體結構100a包含第一晶圓110、微機電裝置120、第二晶圓130與導電層140。與第1圖實施方式不同的地方在於：半導體結構100a不具有保護層150(見第1圖)。

第10圖繪示第9圖之半導體結構100a設置供電治 具210時的剖面圖。導電層140在第二晶圓130的頂面134與第一晶圓110的承載面112之間的區段因有微機電裝置120支撐而不會懸空，使得導電層140不易斷裂。當第二晶圓130之頂面134上的導電層140浸泡於電鍍液且供電治具210的導電座212對第一晶圓110之承載面112上的導電層140輸入電流時，電流可穩定流至第二晶圓130之頂面134上的導電層140，使得絕緣層160開口162中的導電層140因電鍍而形成金屬層，可提升半導體結構100的良率。

第11圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。首先在步驟S1中，提供接合的第一晶圓與第二晶圓，其中第二晶圓具有背對第一晶圓的頂面與朝向第一晶圓的底面，且頂面的面積大於底面的面積。接著在步驟S2中，研磨第二晶圓的頂面，使得研磨後的頂面具有與底面相同的面積，且位於第一晶圓與第二晶圓之間的微機電裝置其朝向第二晶圓的接合面至少部分未被第二晶圓覆蓋。之後在步驟S3中，形成保護層於第一晶圓的承載面、微機電裝置鄰接接合面的第一側面、未被第二晶圓覆蓋之接合面、第二晶圓之鄰接頂面的第二側面上。接著在步驟S4中，蝕刻第二晶圓的頂面。最後在步驟S5中，形成導電層於頂面、第二側面、未被第二晶圓覆蓋之接合面、第一側面與承載面上。

由於步驟S1、步驟S2與第4圖、第5圖的敘述雷同，因此不重複贅述。在以下敘述中，將說明上述步驟S3 至步驟S5。

第12圖繪示第5圖之第一晶圓110、微機電裝置120與第二晶圓130形成保護層150a後的剖面圖。同時參閱第5圖與第12圖，待第二晶圓130的頂面134研磨後，可於第一晶圓110未被微機電裝置120覆蓋的承載面112、微機電裝置120鄰接接合面124的第一側面122、未被第二晶圓130覆蓋之接合面124、第二晶圓130之鄰接頂面134的第二側面132上形成保護層150a。在本實施方式中，第二晶圓130研磨後的厚度H4可為130μm。保護層150a的材質可以為光阻，可採旋轉塗佈法(spray coating)形成。

第13圖繪示第12圖之第二晶圓130的頂面134蝕刻後的剖面圖。同時參閱第12圖與第13圖，待保護層150a形成於第一晶圓110的承載面112、微機電裝置120的第一側面122與接合面124、第二晶圓130的第二側面132後，可蝕刻第二晶圓130的頂面134，以將第二晶圓130的厚度H4減薄至厚度H5(例如100μm)。在蝕刻第二晶圓130時，由於保護層150a位於第一晶圓110未被微機電裝置120覆蓋的承載面112、微機電裝置120的第一側面122與未被第二晶圓130覆蓋的接合面124、及第二晶圓130之第二側面132，因此可避免微機電裝置120受到污染。

第14圖繪示第13圖之保護層150a去除後的剖面圖。同時參閱第13圖與第14圖，待第二晶圓130的頂面134蝕刻後，可去除保護層150a。

第15圖繪示第14圖之第一晶圓110、微機電裝置 120與第二晶圓130的俯視圖。同時參閱第14圖與第15圖，接著，可於第二晶圓130的頂面134與第二側面132、微機電裝置120未被第二晶圓130覆蓋之接合面124、微機電裝置120的第一側面122、與第一晶圓110未被微機電裝置120覆蓋的承載面112上形成第9圖的導電層140。

參閱第9圖，待導電層140形成後，便可於導電層140上形成絕緣層160，使得位在第二晶圓130頂面134的部分導電層140可從絕緣層160的開口162裸露。絕緣層160可由光微影技術(例如曝光、顯影、蝕刻)圖案化而形成開口162。之後，便可將半導體結構100a設置第10圖的供電治具210，並將開口162中的導電層140浸泡於電鍍液中。當供電治具210輸入電流於承載面112上的導電層140，開口162中的導電層140便可形成金屬層。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧半導體結構

110‧‧‧第一晶圓

112‧‧‧承載面

120‧‧‧微機電裝置

122‧‧‧第一側面

124‧‧‧接合面

130‧‧‧第二晶圓

132‧‧‧第二側面

134‧‧‧頂面

140‧‧‧導電層

150‧‧‧保護層

160‧‧‧絕緣層

162‧‧‧開口

172‧‧‧接合層

174‧‧‧接合墊

Claims (12)

1. 一種半導體結構，包含：一第一晶圓，具有一承載面；一微機電裝置，覆蓋部分該承載面，且該微機電裝置具有一第一側面與一接合面，其中該接合面背對該承載面且鄰接該第一側面；一第二晶圓，覆蓋部分該接合面，且該第二晶圓具有一第二側面與一頂面，其中該頂面背對該接合面且鄰接該第二側面，其中該頂面、該第二側面、未被該第二晶圓覆蓋之該接合面、該第一側面與未被該微機電裝置覆蓋之該承載面呈階梯狀；以及一導電層，位於該頂面、該第二側面、未被該第二晶圓覆蓋之該接合面、該第一側面與未被該微機電裝置覆蓋之該承載面上，使得該導電層呈階梯狀。
2. 如請求項1所述之半導體結構，更包含：一保護層，位於該導電層與該第二側面之間、該導電層與未被該第二晶圓覆蓋之該接合面之間、該導電層與該第一側面之間、與該導電層與該承載面之間。
3. 如請求項2所述之半導體結構，其中該保護層的材質包含光阻或矽的氧化物。
4. 如請求項1所述之半導體結構，更包含： 一絕緣層，位於該導電層上，該絕緣層具有一開口，且部分該導電層從該開口裸露。
5. 一種半導體結構的製造方法，包含：提供接合的一第一晶圓與一第二晶圓，其中該第二晶圓具有背對該第一晶圓的一頂面與朝向該第一晶圓的一底面，且該頂面的面積大於該底面的面積；一次研磨該第二晶圓的該頂面，使得研磨後的該頂面具有與該底面相同的面積，且位於該第一晶圓與該第二晶圓之間的一微機電裝置其朝向該第二晶圓的一接合面至少部分未被該第二晶圓覆蓋；形成一保護層於該第一晶圓未被該微機電裝置覆蓋的一承載面、該微機電裝置鄰接該接合面的一第一側面、未被該第二晶圓覆蓋之該接合面、該第二晶圓之該頂面與鄰接該頂面的一第二側面上，其中該頂面、該第二側面、未被該第二晶圓覆蓋之該接合面、該第一側面與未被該微機電裝置覆蓋之該承載面呈階梯狀；二次研磨該第二晶圓的該頂面，以減薄該第二晶圓並去除位於該頂面的該保護層；以及形成一導電層於該頂面與該保護層上，使得該導電層呈階梯狀。
6. 如請求項5所述之半導體結構的製造方法，更包含：形成一絕緣層於該導電層上，使得位在該頂面的部分 該導電層從該絕緣層的一開口裸露。
7. 如請求項6所述之半導體結構的製造方法，更包含：浸泡該開口中的該導電層於一電鍍液中；以及輸入一電流於該承載面上的該導電層，使該開口中的該導電層形成一金屬層。
8. 如請求項5所述之半導體結構的製造方法，更包含：蝕刻二次研磨後之該第二晶圓的該頂面。
9. 一種半導體結構的製造方法，包含：提供接合的一第一晶圓與一第二晶圓，其中該第二晶圓具有背對該第一晶圓的一頂面與朝向該第一晶圓的一底面，且該頂面的面積大於該底面的面積；研磨該第二晶圓的該頂面，使得研磨後的該頂面具有與該底面相同的面積，且位於該第一晶圓與該第二晶圓之間的一微機電裝置其朝向該第二晶圓的一接合面至少部分未被該第二晶圓覆蓋；形成一保護層於該第一晶圓未被該微機電裝置覆蓋的一承載面、該微機電裝置鄰接該接合面的一第一側面、未被該第二晶圓覆蓋之該接合面、該第二晶圓之鄰接該頂面的一第二側面上，其中該頂面、該第二側面、未被該第二晶圓覆蓋之該接合面、該第一側面與未被該微機電裝置覆蓋之該承載面呈階梯狀； 蝕刻該第二晶圓的該頂面；以及形成一導電層於該頂面、該第二側面、未被該第二晶圓覆蓋之該接合面、該第一側面與該承載面上，使得該導電層呈階梯狀。
10. 如請求項9所述之半導體結構的製造方法，更包含：去除該保護層。
11. 如請求項9所述之半導體結構的製造方法，更包含：形成一絕緣層於該導電層上，使得位在該頂面的部分該導電層從該絕緣層的一開口裸露。
12. 如請求項10所述之半導體結構的製造方法，更包含：浸泡該開口中的該導電層於一電鍍液中；以及輸入一電流於該承載面上的該導電層，使該開口中的該導電層形成一金屬層。