TWI564999B - 垂直式半導體結構及其製造方法 - Google Patents

垂直式半導體結構及其製造方法 Download PDF

Info

Publication number
TWI564999B
TWI564999B TW104137046A TW104137046A TWI564999B TW I564999 B TWI564999 B TW I564999B TW 104137046 A TW104137046 A TW 104137046A TW 104137046 A TW104137046 A TW 104137046A TW I564999 B TWI564999 B TW I564999B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor compound
metal semiconductor
vertical channel
vertical
Prior art date
Application number
TW104137046A
Other languages
English (en)
Other versions
TW201644000A (zh
Inventor
林義雄
邱奕勛
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201644000A publication Critical patent/TW201644000A/zh
Application granted granted Critical
Publication of TWI564999B publication Critical patent/TWI564999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

垂直式半導體結構及其製造方法
本發明係關於垂直式半導體元件結構及其製造方法。
電晶體是現代積體電路的關鍵部件。為了滿足日益加快的開關速率的需求，電晶體的驅動電流需要日益升高。同時，電晶體的閘極長度被不斷地按比例縮小。按比例縮小閘極長度導致被稱為「短通道效應」的不良效應，此效應使閘極對電流流動的控制被折衷。短通道效應包括汲極引致能障下降(drain-induced barrier lowering,DIBL)和亞臨界斜率的退化，此兩者都會導致電晶體的效能降級。
多閘極電晶體架構的使用可藉由改良對通道上閘極的靜電控制來幫助減輕短通道效應。因而開發了鰭場效應電晶體(Fin field-effect transistor,FinFET)。為了進一步增強對通道的控制以及減少短通道效應，亦開發了具有閘極環繞(gate-all-around)結構的電晶體，其中相應的電晶體亦被稱為閘極環繞型電晶體。在閘極環繞型電晶體中，閘極介電層和閘 電極完全環繞通道區域。此配置提供對通道的良好控制，並且短通道效應被減少。
本揭露之一實施例提供一種半導體結構，包括在基板中的第一摻雜區域、從第一摻雜區域延伸的第一垂直通道、在第一摻雜區域的頂表面中的第一金屬半導體化合物區域，且第一金屬半導體化合物區域沿著該第一垂直通道的至少兩個側邊延伸，以及圍繞第一垂直通道的第一閘電極。
本揭露之另一實施例提供一種半導體元件，半導體元件包括在基板中的第一源極區、從第一源極區延伸的第一奈米棒通道，第一奈米棒通道具有側壁與頂表面、在第一奈米棒通道的頂表面上的第一汲極區、在第一源極區的頂表面中的第一金屬半導體化合物區域，且第一金屬半導體化合物區域沿著該第一奈米棒通道的至少兩個側壁延伸，以及圍繞第一奈米棒通道的側壁的第一閘電極。
本揭露之另一個實施例提供一種半導體元件的製作方法，包括在基板中形成第一源極/汲極區、形成從第一源極/汲極區延伸的第一垂直通道、在第一源極/汲極區的頂表面中形成第一金屬半導體化合物區域，且第一金屬半導體化合物區域沿著第一垂直通道的至少兩個側邊延伸、在第一垂直通道的頂表面中形成第二源極/汲極區，以及圍繞第一垂直通道形成第一閘電極。
60‧‧‧基板
62‧‧‧第一區域
64‧‧‧第二區域
66‧‧‧遮罩層
68‧‧‧隔離區
70‧‧‧遮罩蓋
72‧‧‧垂直通道結構
74‧‧‧填充介電層
76‧‧‧底層
78‧‧‧光阻劑
80‧‧‧p型摻雜的阱
82‧‧‧n+摻雜的源極/汲極區
84‧‧‧底層
86‧‧‧光阻劑
88‧‧‧n型摻雜的阱
90‧‧‧P+摻雜的源極/汲極區
92‧‧‧間隔物
94‧‧‧金屬半導體化合物區域
96‧‧‧金屬半導體化合物區域
100‧‧‧第一介電層
102‧‧‧閘極介電層
104‧‧‧閘電極層
106‧‧‧第二介電層
108‧‧‧光阻劑
110‧‧‧n+摻雜的源極/汲極區
112‧‧‧光阻劑
114‧‧‧P+摻雜的源極/汲極區
116‧‧‧間隔物
118‧‧‧第三介電層
120‧‧‧半導體層
122‧‧‧金屬半導體化合物區域
124‧‧‧第四介電層
126‧‧‧觸點
128‧‧‧觸點
130‧‧‧觸點
150‧‧‧金屬半導體化合物區域
150A‧‧‧金屬半導體化合物區域
150B‧‧‧金屬半導體化合物區域
150C‧‧‧金屬半導體化合物區域
150D‧‧‧金屬半導體化合物區域
150E‧‧‧金屬半導體化合物區域
150F‧‧‧金屬半導體化合物區域
S1、S2‧‧‧間距
W1、W2‧‧‧寬度
當結合附圖閱讀以下詳細描述時，本揭露的各態樣將最易於理解。應注意的是，根據業標準操作規程，各種特徵結構可能並非按比例繪製。事實上，為了論述之清晰性，可以任意地增大或減小各種特徵結構之尺寸。
第1圖是根據一些實施例在處理的中間步驟處的垂直式閘極環繞(Vertical Gate-All-Around,VGAA)元件結構的平面圖。
第2圖到第22圖是根據一些實施例在用於形成垂直式閘極環繞元件的製程期間的中間步驟的橫截面圖。
第23A圖和第23B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。
第24A圖和第24B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。
第25A圖、第25B圖和第25C圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。
第26A圖和第26B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。
第27A圖、第27B圖、第27C和第27D圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。
第28A圖和第28B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。
以下揭示內容提供用於實施本發明之不同特徵結構的許多不同的實施例或範例。部件及配置之特定範例描述如下，以簡化本揭露。該些當然僅為範例並且並不意欲作為限制。例如，以下描述中在第二特徵結構上方或上面形成第一特徵結構可包括其中該些第一和第二特徵結構是以直接接觸形成的實施例，以及亦可包括其中可在該些第一和第二特徵結構之間形成額外的特徵結構以使得該些第一和第二特徵結構可不直接接觸的實施例。
此外，本揭露可在各個範例中重複參考標號及/或字母。此重複是出於簡潔明瞭的目的並且其本身並非指示所論述的各個實施例及/或配置之間的關係。
此外，空間相對術語，諸如「在……下方」、「在……下面」、「在……下部」、「在……上方」、「在……上部」等等可在本文中用於簡化描述，以描述如附圖中所圖示的一個元件或特徵結構與另一元件或特徵結構的關係。應理解的是該些空間相對術語意欲涵蓋使用或操作中的元件除了在附圖中描述的方向以外的不同方向。該設備可以其他方式方向(旋轉90度或者為其他方向)，並且本文使用的空間相對描述詞可據此類似地解釋。
根據各個示例性實施例提供了具有各種元件和金屬半導體化合物(有時被稱為矽化物)配置的垂直式閘極環繞(Gate-All-Around,VGAA)元件。該些實施例的多個變型亦 被討論。貫穿各個視圖和說明性實施例，使用類似的參考數字來表示類似的元件。此外，本文所論述的方法實施例可被論述為以特定次序執行；然而可以任何邏輯次序來執行其他的方法實施例。
第1圖是根據一些實施例處於處理中的中間步驟的垂直式閘極環繞元件結構的平面圖。元件包括基板60，基板60包括用於形成第一元件類型(例如，n型)的第一區域62，以及用於形成第二元件類型(例如，p型)的第二區域64。第一區域62與第二區域64包括垂直通道結構72。在一些實施例中，垂直通道結構72被稱為奈米棒，但是其他的垂直通道結構形狀及配置亦是可能的，諸如奈米線、多重奈米線、多重奈米棒等等。在一些實施例中，垂直通道結構72成對地形成在第一區域62與第二區域64中，並且每一對垂直通道結構72具有環繞該對中的兩個垂直通道結構72的側邊的單一閘電極。
第2圖到第22圖是根據一些實施例在用於形成垂直式閘極環繞元件的製程期間的中間步驟的橫截面圖。各種視圖不一定表示下文論述的在第23A圖到第28B圖中的元件與金屬半導體化合物配置的橫截面或者佈局。
提供第2圖到第24A圖的橫截面圖，第1圖的平面圖，以及在該些視圖的情況中論述的方法來說明垂直式閘極環繞元件結構的態樣，以及垂直式閘極環繞元件結構是如何形成的，以及為關於後續平面圖與配置論述的特徵結構提供參照。本領域之一般技藝人士將輕易地理解如何將第1圖到第22圖的論述應用於後續論述的平面圖。
第2圖繪示具有遮罩層66與隔離區68的基板60。基板60可為塊狀半導體基板、絕緣體上半導體(semiconductor-on-insulator,SOI)基板、多層或者梯度基板等等。該基板60的半導體可包括任何半導體材料，諸如元素半導體，如矽、鍺等等；化合物或者合金半導體，包括SiC、SiP、SiPC、GaAs、GaP、InP、InAs、銻化銦、SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GalnP，及/或GalnAsP等等，或其組合。基板60亦可為例如晶圓，晶圓可進一步為矽晶圓。基板60包括用於形成第一元件類型(例如，n型)的第一區域62，以及用於形成第二元件類型(例如，p型)的第二區域64。
在基板60上沉積遮罩層66，諸如硬遮罩。遮罩層66可用例如氮化矽、碳化矽、氧氮化矽、碳氮化矽等等形成，並且可使用化學氣相沈積(Chemical Vapor Deposition,CVD)、電漿增強化學氣相沉積(Plasma-Enhanced CVD，PECVD)、原子層沉積(Atomic Layer Deposition,ALD)等等形成。隨後圖案化遮罩層66以暴露基板60，以及在基板60中蝕刻凹槽或者溝槽。圖案化與蝕刻步驟可使用可接受的微影與蝕刻製程，諸如反應性離子蝕刻(Reactive Ion Etching,RIE)等等。
隨後用介電材料填充該基板60中的凹槽以形成隔離區68。隔離區68可被稱為淺溝槽隔離(Shallow Trench Isolation,STI)區域。隔離區68可由藉由例如高密度電漿沉積的氧化矽形成，但是亦可使用根據各種技術形成的其他介電材料。可執行平坦化製程，諸如化學機械研磨(Chemical Mechanical Polish,CMP)，以移除過量的介電材料以及使得隔離區68的頂表面形成為與遮罩層66的頂表面共平面。在其他實施例中，可以藉由用熱氧化生長介電材料(諸如，氧化矽)來形成隔離區68。
在第3圖中，用與待形成的通道結構對應的開口圖案化遮罩層66，並且在遮罩層66的每一開口中形成遮罩蓋70。可使用可接受的微影與蝕刻製程(諸如RIE等等)圖案化遮罩層66。可以藉由在開口中以及在遮罩層66上沉積具有與遮罩層66不同的蝕刻選擇性的材料來形成遮罩蓋70。遮罩蓋70的材料可為例如氮化矽、碳化矽、氧氮化矽、碳氮化矽等等，並且可使用CVD、PECVD、ALD等等來形成遮罩蓋70。隨後可諸如藉由CMP平坦化遮罩蓋70的材料，以形成具有與遮罩層66的頂表面共平面的頂表面的遮罩蓋70。
在第4圖中，諸如藉由對遮罩層66具有選擇性的適當蝕刻移除遮罩層66。在第5圖中，從基板60形成垂直通道結構72。使用遮罩蓋70作為遮罩，諸如藉由使用如RIE等等的適當的非等向性蝕刻來使基板60凹陷以形成垂直通道結構72。垂直通道結構72可在與基板60的頂表面平行的平面中具有圓形、正方形、矩形、卵形、橢圓形等等的截面。垂直通道結構72可被稱為奈米棒。雖然描繪為本文論述的製程中形成的每一電晶體或元件具有一個垂直通道結構72，但是每一電晶體或元件可包括多個垂直通道結構，垂直通道結構72可具有任何適當的形狀或者形狀組合。在其他實施例中，垂直通道結構72可包括磊晶地生長垂直通道結構72。磊晶生長可使用Ge、 SiGe、SiC、SiP、SiPC、III-V族材料等等，或其組合。示例性的III-V族材料包括InP、InAs、GaAs、AlInAs、InGaP、InGaAs、GaAsSb、GaPN，以及AlPN。
在第6圖中，在基板60上以及圍繞垂直通道結構72形成填充介電層74。在一些實施例中，填充介電層74是藉由可流動的CVD(FCVD)(例如，在遠端電漿系統中基於CVD的材料沉積)與後固化(諸如退火)形成的氧化物。在其他實施例中，可藉由另一沉積技術，諸如CVD、PECVD等等，或其組合來形成填充介電層74，並且填充介電層74可為介電材料，諸如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、無摻雜的矽酸鹽玻璃(un-doped silicate glass,USG)、氮化物、氧氮化物等等。在沉積填充介電層74之後，可執行CMP以將填充介電層74平坦化成具有與遮罩蓋70的頂表面以及隔離區68的頂表面共平面的頂表面。在第7圖中，諸如藉由使用適當的蝕刻(諸如RIE等等)回蝕填充介電層74與隔離區68，以使得垂直通道結構72從填充介電層74突伸。
在第8圖中，在基板60的第二區域64上形成底層76與光阻劑78。底層76可包括藉由使用CVD、PECVD、ALD等等形成的硬遮罩材料，諸如氮化矽、碳化矽、氧氮化矽、碳氮化矽等等。可諸如藉由CMP平坦化底層76。可首先在基板60的第一區域62與第二區域64中形成底層76。隨後在第二區域64中的底層76上形成以及圖案化光阻劑78。可藉由使用旋 壓技術形成光阻劑78以及使用可接受的微影技術圖案化光阻劑78。隨後可諸如使用光阻劑78作為遮罩，藉由蝕刻(諸如RIE等等)移除該第一區域62中的部分底層76。在移除底層76之後，可從基板60的第一區域62移除填充介電層74。當暴露基板60的第一區域62時，底層76可保留在基板60的第二區域64中。
一旦形成底層76與光阻劑78，就將p型摻雜劑植入基板60的第一區域62中以形成p型摻雜的阱80。用於植入p型摻雜劑的示例性物質包括硼(B)、BF2、銦(In)、氮(N)、碳(C)等等，或其組合。p型摻雜的阱80中的p型摻雜劑濃度可在從約1×1017cm-3到約5×1019cm-3的範圍中。隨後，在基板60的第一區域62中的p型摻雜的阱80內植入n型摻雜劑以形成n+摻雜的源極/汲極區82。用於植入n型摻雜劑的示例性物質包括砷(As)、磷(P)、銻(Sb)、氮(N)、碳(C)等等，或其組合。n+摻雜的源極/汲極區82中的n型摻雜劑濃度可在從約1×1020cm-3到約7×1021cm-3的範圍中。隨後可諸如藉由如適當的灰化移除光阻劑78以及藉由蝕刻移除底層76來移除底層76與光阻劑78。
在第9圖中，在基板60的第一區域62上形成底層84與光阻劑86。底層84可包括藉由使用CVD、PECVD、ALD等等形成的硬遮罩材料，諸如氮化矽、碳化矽、氧氮化矽、碳氮化矽等等。可諸如藉由CMP平坦化該底層84。可首先在基板60的第一區域62與第二區域64中形成底層84。隨後在該第二區域64中的底層84上形成以及圖案化光阻劑86。可藉由使 用旋壓技術形成光阻劑86以及使用可接受的微影技術圖案化該光阻劑86。隨後可諸如使用光阻劑86作為遮罩，藉由蝕刻(諸如RIE等等)移除該第二區域64中的部分底層84。在移除底層84之後，可從基板60的第二區域64移除填充介電層74。當暴露基板60的第二區域64時，底層84可保留在基板60的第一區域62中。
一旦形成底層84與光阻劑86，就在基板60的第二區域64中植入n型摻雜劑以形成n型摻雜的阱88。用於植入n型摻雜劑的示例性物質包括砷(As)、磷(P)、銻(Sb)、氮(N)、碳(C)等等，或其組合。n型摻雜的阱88中的n型摻雜劑濃度可在從約1×1017cm-3到約5×1019cm-3的範圍中。隨後，在基板60的第二區域64中的n型摻雜的阱88內植入p型摻雜劑以形成P+摻雜的源極/汲極區90。用於植入p型摻雜劑的示例性物質包括硼(B)、BF2、銦(In)、氮(N)、碳(C)等等，或其組合。P+摻雜的源極/汲極區90中的p型摻雜劑濃度可在從約5×1019cm-3到約5×1021cm-3的範圍中。隨後可諸如藉由如適當的灰化移除光阻劑86以及藉由蝕刻移除底層84來移除底層84與光阻劑86。
在第10圖中，圍繞垂直通道結構72的側壁形成間隔物92。在一些實施例中，在基板60上方以及沿著垂直通道結構72的側壁共形地沉積間隔層，以使得間隔層實質上在該層各處具有相同的厚度。在一些實施例中，間隔層是由SiN、SiON、SiC、SiCN、SiOCN等等，或其組合構成的。可使用適當的沉積過程，諸如ALD、CVD、PVD等等，或其組合來 沉積間隔層。隨後諸如藉由使用電漿蝕刻(如RIE等等)移除共形間隔層的實質上水平部分，來非等向性地蝕刻間隔層。共形的間隔層的剩餘垂直部分圍繞以及沿著垂直通道結構72的側壁形成間隔物92。
在第11圖中，在第一區域62中形成金屬半導體化合物區域94，以及在第二區域64中形成金屬半導體化合物區域96。可藉由在基板60上沉積金屬以及使金屬與半導體(諸如，基板60的半導體材料)反應來形成金屬半導體化合物區域94與96。在一些實施例中，金屬可包括鈷、鈦、鎳、鎢等等，或其組合，並且可藉由物理氣相沉積(Physical Vapor Deposition,PVD)、ALD、CVD等等或其組合來沉積金屬。可藉由使用退火(有時被稱作自動對準矽化(salicidation)步驟)而使金屬與半導體反應。可使用對在退火之後保留的任何未反應金屬的材料具有選擇性的蝕刻(諸如，包括NH4OH等等的蝕刻)來移除該未反應的金屬。在一些實施例中，以多重退火步驟執行退火過程。例如，在從約200℃到約500℃的範圍中的第一溫度下執行第一退火步驟，以及在從約500℃到約950℃的範圍中的第二溫度下執行第二退火步驟。金屬半導體化合物區域94與96可包括CoSi、CoNiSi、TiSi、NiSi、WSi等等，或其組合。
間隔物92與遮罩蓋70用以防止金屬在退火期間與垂直通道結構72的半導體材料反應。在基板60的第一區域62與第二區域64中半導體材料的暴露部分上形成金屬半導體化合物區域94與96。如圖所示，金屬半導體化合物區域94與 96分別形成在源極/汲極區82與90的不在間隔物92下方或不受間隔物92保護的全部暴露部分中。在其他實施例中，金屬半導體化合物區域94與96可在基板60中被形成到更大或更小的程度。在一些實施例中，金屬半導體化合物區域94與96完全圍繞相應的一或多個垂直通道結構72。在一些其他實施例中，金屬半導體化合物區域94與96部分地圍繞相應的一或多個垂直通道結構72。在一些實施例中，間隔物92被省略，並且金屬半導體化合物區域94與96可更靠近垂直通道結構72或者甚至底切垂直通道結構72。金屬半導體化合物區域94與96可與垂直通道結構72的側壁間隔間距S1。在一些實施例中，該間距S1在從約-3nm到約20nm的範圍中。換言之，金屬半導體化合物區域94與96可底切垂直通道結構72的側壁至多達約3nm(因此，間距S1的下限為約-3nm)或者與側壁間隔至多達20nm。在一些實施例中，間距S1小於10nm。
在其他實施例中，可使用其他傳導特徵結構來替代金屬半導體化合物區域94與96，或者與金屬半導體化合物區域94與96組合使用。例如，在第一區域62中，可使用磊晶生長材料，諸如SiP、SiC、SiPC、Si、Ge、III-V族材料，其組合等等。例如，在第二區域64中，可使用磊晶生長材料，諸如SiGe、Ge、含Ge材料、SiP、SiC、III-V族材料，其組合等等。
雖然圖中未繪示，但是可執行通道植入來摻雜垂直通道結構72。植入過程可包括遮罩區域，如上文關於第8圖與第9圖所論述的。可將n型摻雜劑植入基板60的第二區域64 中的垂直通道結構72內以形成n型摻雜通道。用於植入n型摻雜劑的示例性物質包括砷(As)、磷(P)、銻(Sb)、鍺(Ge)、氮(N)、碳(C)等等，或其組合。n型摻雜通道中的n型摻雜劑濃度可在從約1×1012cm-3到約5×1013cm-3的範圍中。可將p型摻雜劑植入基板60的第一區域62中的垂直通道結構72內以形成p型摻雜通道。用於植入p型摻雜劑的示例性物質包括硼(B)、BF2、銦(In)、鍺(Ge)、氮(N)、碳(C)等等，或其組合。p型摻雜通道中的p型摻雜劑濃度可在從約1×1012cm-3到約5×1013cm-3的範圍中。
在第13圖中，形成閘極介電層102與閘電極層104。在垂直通道結構72上，諸如在遮罩蓋70的頂表面上方以及沿著垂直通道結構72的側壁共形地沉積閘極介電層102。根據一些實施例，閘極介電層102包括氧化矽、氮化矽，或多層該些材料。在其他實施例中，閘極介電層102包括高k介電材料，以及在該些實施例中閘極介電層102可具有大於約7.0，或者甚至大於約10.0的K值。高k介電材料可包括SiON、Si3N4、Ta2O5、Al2O3、Hf氧化物、Ta氧化物、Al氧化物等等，及其組合。閘極介電層102的形成方法可包括分子束沉積(MBD)、ALD、PECVD等等，或其組合。然後，在閘極介電層102上方沉積閘電極層104。閘電極層104可包括含金屬材料，諸如TiN、TaN、TiAl、TaAl、含Ti材料、含Ta材料、含Al材料、含W材料、TiSi、NiSi、PtSi、矽化物的多晶矽、含Cu材料、耐火材料等等，其組合，或者多層該些材料。在第14圖中，諸 如藉由使用可接受的微影與蝕刻製程(諸如RIE等等)來圖案化閘電極層104與閘極介電層102。
在第15圖中，在第一介電層100與閘電極層104上以及圍繞該些垂直通道結構72形成第二介電層106。第二介電層106可包括藉由任何合適的方法如CVD、PECVD、旋塗等等，或其組合形成的氧化矽、四乙氧基矽烷(tetraethyl orthosilicate,TEOS)、PSG、BPSG、氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)、SiOxCy、旋壓玻璃、旋壓聚合物、矽碳材料，其化合物，其複合物，其組合等等。在一些實施例中，第二介電層106被沉積為具有大於閘電極層104的高度的厚度。隨後執行平坦化過程，諸如CMP，以形成與第二介電層106的頂表面共平面的閘電極層104的頂表面。隨後，進行受控的回蝕，諸如非等向性蝕刻，來將第二介電層106蝕刻到適當的厚度。第二介電層106可用於多種目的，諸如層間介電質(Inter-Layer Dielectric,ILD)。
在第16圖中，回蝕閘電極層104與閘極介電層102，以及從垂直通道結構72上方移除遮罩蓋70。可使用受控回蝕來回蝕刻閘電極層104與閘極介電層102，該受控回蝕使用適當的蝕刻製程，諸如對閘電極層104與閘極介電層102的材料具有選擇性的非等向性或者等向性的蝕刻。在回蝕閘電極層104與閘極介電層102之後，諸如藉由使用對遮罩蓋70的材料具有選擇性的適當蝕刻製程來移除遮罩蓋70。在回蝕第二介電層106、閘電極層104與閘極介電層102之後，垂直通道結構 72從第二介電層106、閘電極層104與閘極介電層102中的每一層並且在該些層中的每一者上方突伸。
在第17圖中，在第二介電層106、閘電極層104、閘極介電層102，以及基板60的第二區域64中的垂直通道結構72上形成光阻劑108。可藉由使用旋壓技術形成光阻劑108以及使用可接受的微影技術圖案化該光阻劑108。一旦形成光阻劑108，就在基板60的第一區域62中植入n型摻雜劑。在基板60的第一區域62中的垂直通道結構72內植入n型摻雜劑以在第一區域62中在第二介電層106、閘電極層104以及閘極介電層102上方突伸的的垂直通道結構72的部分內形成n+摻雜的源極/汲極區110。用於植入n型摻雜劑的示例性物質包括砷(As)、磷(P)、銻(Sb)、氮(N)、碳(C)等等，或其組合。n+摻雜的源極/汲極區110中的n型摻雜劑濃度可在從約1×1020cm-3到約7×1021cm-3的範圍中。隨後可諸如藉由適當的灰化移除光阻劑108。
在第18圖中，在第二介電層106、閘電極層104、閘極介電層102，以及基板60的第一區域62中的垂直通道結構72上形成光阻劑112。可藉由使用旋壓技術形成光阻劑112以及使用可接受的微影技術圖案化該光阻劑112。一旦形成光阻劑112，就在基板60的第二區域64中植入p型摻雜劑。在基板60的第二區域64中的垂直通道結構72內植入p型摻雜劑以在第二區域64中在第二介電層106、閘電極層104以及閘極介電層102上方突伸的的垂直通道結構72的部分內形成P+摻雜的源極/汲極區114。用於植入p型摻雜劑的示例性物質包括硼 (B)、BF2、銦(In)、氮(N)、碳(C)等等，或其組合。P+摻雜的源極/汲極區114中的p型摻雜劑濃度可在從約1×1020cm-3到約5×1021cm-3的範圍中。隨後可諸如藉由適當的灰化移除光阻劑112。
在第19圖中，圍繞以及沿著垂直通道結構72地在第二介電層106、閘電極層104以及閘極介電層102上方突伸的部分的側壁形成間隔物116。在一些實施例中，在第二介電層106、閘電極層104，閘極介電層102以及垂直通道結構72上方以及沿著垂直通道結構72的側壁共形地沉積間隔層，以使得間隔層實質上在該層各處具有相同的厚度。在一些實施例中，間隔層是由SiN、SiON、SiC、SiCN、SiOCN等等，或其組合構成的。可使用適當的沉積過程，諸如ALD、CVD、PVD等等，或其組合來沉積間隔層。隨後諸如藉由使用電漿蝕刻(如RIE等等)移除共形間隔層的實質上水平部分，來非等向性地蝕刻間隔層。共形間隔層的剩餘垂直部分圍繞以及沿著垂直通道結構72的在第二介電層106、閘電極層104以及閘極介電層102上方突伸的側壁形成間隔物116。
在第20圖中，在第二介電層106與間隔物116上以及圍繞垂直通道結構72形成第三介電層118，以及在第三介電層118上方形成半導體層120。第三介電層118可包括藉由任何合適的方法如CVD、PECVD、旋壓等等，或其組合形成的氧化矽、TEOS、PSG、BPSG、FSG、SiOxCy、旋壓玻璃、旋壓聚合物、矽碳材料，其化合物，其複合物，其組合等等。在一些實施例中，第三介電層118被沉積為具有大於垂直通道結 構72的高度的厚度。隨後執行平坦化過程，諸如CMP，以形成與第三介電層118的頂表面共平面的垂直通道結構72的頂表面。此可致使垂直通道結構72的源極/汲極區110與114被經由第三介電層118暴露。
在第三介電層118上方，以及在垂直通道結構72的暴露表面上形成半導體層120。半導體層120可以是矽，諸如多晶矽或非晶矽等等。可以使用任何合適的方法諸如CVD、PECVD等等或其組合來形成半導體層120。
在第21圖中，在第三介電層118上方，以及在垂直通道結構72的暴露表面上形成金屬半導體化合物區域122。在一些實施例中，圖案化半導體層120以對應金屬半導體化合物區域122。隨後可在半導體層120的剩餘部分上以及在第三介電層118上沉積金屬。金屬可與半導體層120的剩餘部分反應。在一些實施例中，金屬可包括鈷、鈦、鎳、鎢等等，或其組合，並且可藉由PVD、ALD、CVD等等或其組合來沉積該金屬。可藉由使用退火而使金屬與半導體層120反應。可使用對在退火之後保留的任何未反應金屬的材料具有選擇性的蝕刻來移除未反應的金屬。金屬半導體化合物區域122可包括CoSi、CoNiSi、TiSi、NiSi、WSi、PtSi、MoSi等等，或其組合。在其他實施例中，可使用其他傳導特徵結構來替代或者與金屬半導體化合物區域122組合使用，諸如可為摻雜的半導體；金屬，諸如W、Cu與Al；金屬合金，諸如TiN與TaN；等等，或其組合。
在第22圖中，在第三介電層118與金屬半導體化合物區域122上方形成第四介電層124，諸如ILD，以及穿過各個介電層到各個元件形成觸點(contact)126、128與130。第四介電層124可包括藉由任何合適的方法如CVD、PECVD、旋壓等等，或其組合形成的氧化矽、TEOS、PSG、BPSG、FSG、SiOxCy、旋壓玻璃、旋壓聚合物、矽碳材料，其化合物，其複合物，其組合等等。可執行平坦化過程(諸如CMP)來平坦化第二介電層106。
可使用一或多個蝕刻步驟形成用於觸點126、128與130的開口。穿過第四介電層124、第三介電層118、第二介電層106與第一介電層100到相應的金屬半導體化合物區域94與96蝕刻用於觸點126的開口。穿過第四介電層124到相應的金屬半導體化合物區域122蝕刻用於觸點128的開口。穿過第四介電層124、第三介電層118與第二介電層106到相應的閘電極層104蝕刻用於觸點130的開口。可使用可接受的微影與蝕刻技術形成該些開口。
在開口中形成襯墊(liner)，諸如，擴散阻障層、黏附層等等與導電材料。襯墊可包括藉由ALD、CVD等等形成的鈦、氮化鈦、鉭、氮化鉭等等。導電材料可為藉由ALD、CVD、PVD等等形成的銅、銅合金、銀、黃金、鎢、鋁、鎳等等。可執行平坦化過程(諸如CMP)以從第四介電層124的表面移除過量的材料。剩餘襯墊與導電材料在開口中形成觸點126、128與130。觸點126實體地且電性地耦接到相應的金屬半導體化合物區域94與96。觸點128實體地且電性地耦接到相 應的金屬半導體化合物區域122。觸點130實體地且電性地耦接到相應的閘電極層104。觸點126可被稱為主動區觸點或者源極觸點。觸點128可被稱為頂板觸點或者汲極觸點。觸點130可被稱為閘極觸點。
本領域一般技藝人士將輕易地理解可形成額外的介電層(諸如IMD)，介電層可包括額外的敷金屬與通孔。此外，本領域一般技藝人士將輕易地理解可修改本文論述的層及/或水平面。例如，若上覆通孔延伸穿過介電層124、118、106與100中的一或多者，諸如當上覆通孔實體地且電性地耦接金屬半導體化合物區域122時，可以修改及/或消除觸點126、128與130。
第23A圖與第23B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。第23A圖以及第23B圖的平面圖包括兩個垂直通道結構72(例如，奈米棒)，垂直通道結構72具有鄰近垂直通道結構72的金屬半導體化合物區域150(150A、150B，以及150C)以及電性且實體地耦接到金屬半導體化合物區域150的觸點126。金屬半導體化合物區域150類似於如上論述的金屬半導體化合物區域94與96，以及在本文不再重複該描述。金屬半導體化合物區域150可取決於垂直式閘極環繞元件結構的構造而表示金屬半導體化合物區域94或96中的任意一個。
在第23A圖到第28B圖中，圖式中的對垂直通道結構72可具有鄰接每一對中的兩個垂直通道結構72的側邊的 單一閘電極(例如104)。在其他實施例中，垂直通道結構72中的每一者可具有單獨的閘電極。
如上文所論述的，金屬半導體化合物區域150與垂直通道結構72的側壁及末端間隔間距S1。在一些實施例中，間距S1在從約-3nm到約20nm的範圍中。換言之，金屬半導體化合物區域150可底切垂直通道結構72的側壁至多達約3nm(因此，間距S1的下限為約-3nm)或者與側壁間隔至多達20nm。垂直通道結構72可與最接近的鄰近垂直通道結構72間隔間距S2。在一些實施例中，間距S2在從約1nm到約50nm的範圍中。
在第23A圖與第23B圖以及後續圖式中金屬半導體化合物區域150已經被繪示為被劃分為若干不同類型的金屬半導體化合物區域150(例如，150A、150B、150C等等)。此是為了幫助論述，以及在同一時刻藉由相同的製程形成各種類型的金屬半導體化合物區域150作為連續的金屬半導體化合物區域150。
沿著且鄰近於垂直通道結構72中的至少一者的側壁形成金屬半導體化合物區域150A，並且金屬半導體化合物區域150A具有與其直接接觸的觸點126。沿著以及鄰近於垂直通道結構72中的至少一者的末端形成金屬半導體化合物區域150B。在一些實施例中，金屬半導體化合物區域150B具有在從約1nm到約30nm的範圍中的寬度W1。沿著且在至少兩個垂直通道結構72之間形成金屬半導體化合物區域150C。在一些實施例中，金屬半導體化合物區域150A直接鄰接金屬半 導體化合物區域150B中的至少一者，以及金屬半導體化合物區域150B直接鄰接金屬半導體化合物區域150C中的至少一者。
在第23A圖的實施例中，金屬半導體化合物區域150圍繞垂直通道結構72中一者的至少三個側邊以及垂直通道結構72中另一者的至少兩個側邊。在第23A圖的實施例中，金屬半導體化合物區域150圍繞垂直通道結構72中一者的全部四邊以及垂直通道結構72中另一者的至少三個側邊。
第24A圖與第24B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。第24A圖與第24B圖中的實施例類似於第23A圖與第23B圖的實施例，區別在於第24A圖與第24B圖的實施例在相鄰垂直通道結構72之間不具有金屬半導體化合物區域150(參見第23A圖與第23B圖中的150C)。在本文不再重複先前描述的實施例的細節。
第25A圖、第25B圖和第25C圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。第25A圖、第25B圖與第25C圖中的實施例類似於上述實施例，區別在於第25A圖、第25B圖與第25C圖中的實施例具有從彼此偏移以使得其末端不對準的垂直通道結構72。在本文不再重複先前描述的實施例的細節。
第25A圖繪示其中金屬半導體化合物區域150B鄰近於垂直通道結構72中的一者的末端但是不鄰近於另一垂 直通道結構72的末端的實施例。金屬半導體化合物區域150B的不對稱構造使得垂直通道結構72偏移。
第25B圖繪示其中狹窄的金屬半導體化合物區域150B鄰近於垂直通道結構72中的一者的末端以及較寬的金屬半導體化合物區域150D鄰近於另一垂直通道結構72的末端的實施例。在一些實施例中，金屬半導體化合物區域150D具有在從約2nm到約60nm的範圍中的寬度W2。金屬半導體化合物區域150B與150D的不對稱構造使得垂直通道結構72偏移。
第25C圖繪示類似於第25B圖中的實施例的實施例，區別在於此實施例更包含另一金屬半導體化合物區域150A以及與此金屬半導體化合物區域150A直接接觸的另一觸點126。在此實施例中，每一垂直通道結構72具有金屬半導體化合物區域150A與觸點126。
第26A圖和第26B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。第26A圖繪示類似於第25B圖中的實施例的實施例，區別在於此實施例更包含在垂直通道結構72的其他末端上的另一金屬半導體化合物區域150B以及另一金屬半導體化合物區域150D。在此實施例中，每一垂直通道結構72在垂直通道結構72的至少三個側邊上具有金屬半導體化合物區域150。
第26B圖繪示類似於第26A圖中的實施例的實施例，區別在於此實施例更包含另一金屬半導體化合物區域150A以及與此金屬半導體化合物區域150A直接接觸的另一觸點126。在此實施例中，每一垂直通道結構72具有金屬半導 體化合物區域150A與觸點126，以及每一垂直通道結構72在垂直通道結構72的全部四邊上具有金屬半導體化合物區域150。
第27A圖、第27B圖、第27C和第27D圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。第27A圖繪示類似於第25A圖中的實施例的實施例，區別在於此實施例更包含在垂直通道結構72中的一者的末端上的金屬半導體化合物區域150D。在此實施例中，金屬半導體化合物區域150B是垂直通道結構72中的一者的一末端上的一個金屬半導體化合物區域，以及金屬半導體化合物區域150D是垂直通道結構72中的另一者的一相對末端上的一個金屬半導體化合物區域。
第27B圖繪示類似於第27A圖的實施例的實施例，區別在於在此實施例中每一垂直通道結構72在一個末端上具有金屬半導體化合物區域150B，而在另一末端上具有金屬半導體化合物區域150D。在此實施例中，垂直通道結構72中的一者在第一末端上具有金屬半導體化合物區域150B，以及在第二末端上具有金屬半導體化合物區域150D，而另一垂直通道結構在第一末端上具有金屬半導體化合物區域150D以及在第二末端上具有金屬半導體化合物區域150B。
第27C圖繪示類似於第27A圖的實施例的實施例，區別在於在此實施例中在垂直通道結構72之間不包括金屬半導體化合物區域150C。
第27D圖繪示類似於第27A圖的實施例的實施例，區別在於在此實施例中第27A圖中的金屬半導體化合物區域150D被用較狹窄的金屬半導體化合物區域150B替代，以及此實施例更包含另一金屬半導體化合物區域150A以及與此金屬半導體化合物區域150A直接接觸的另一觸點126。
第28A圖和第28B圖是根據一些實施例形成的垂直式閘極環繞元件結構的金屬半導體化合物和元件配置的平面圖。第28A圖與第28B圖中的實施例類似於上述實施例，區別在於第28A圖與第28B圖的實施例具有與鄰近於垂直通道結構72的末端的金屬半導體化合物區域150直接接觸的觸點126。在本文不再重複先前描述的實施例的細節。
沿著且鄰近於垂直通道結構72中的至少一者的末端形成金屬半導體化合物區域150E，並且金屬半導體化合物區域150E具有與其直接接觸的觸點126。沿著且鄰近於垂直通道結構72中的至少一者的側壁形成金屬半導體化合物區域150F。鄰近於垂直通道結構72中的至少一者的至少兩個側壁以及在至少兩個側壁之間形成金屬半導體化合物區域150G。在一些實施例中，金屬半導體化合物區域150F具有在從約1nm到約30nm的範圍中的寬度W1。在一些實施例中，金屬半導體化合物區域150E直接鄰接金屬半導體化合物區域150F中的至少一者，以及金屬半導體化合物區域150F直接鄰接金屬半導體化合物區域150C中的至少一者。
一些實施例可併入VGAA電晶體的新興技術。此外，一些實施例由於在源極/汲極觸點(例如觸點126)與如由 至少部分地圍繞該些垂直通道結構72的金屬半導體化合物區域(例如，區域94、96及/或150)賦能的垂直通道結構(例如，結構72)之間的電阻降低而具有增進的效能。金屬半導體區域相較於覆於其上的摻雜區域(例如，區域80與88)具有降低的電阻，以及因此在垂直通道結構與源極/汲極觸點之間傳遞的電流可主要流經較低電阻的金屬半導體化合物區域，而非較高電阻的摻雜區域。此外，因為至少部分地圍繞(若非完全圍繞的話)垂直通道結構形成金屬半導體化合物區域，所以金屬半導體化合物區域的降低電阻的路徑可被用於垂直通道結構的幾乎任意部分，甚至當該垂直通道結構是細長的(諸如奈米棒結構)時。藉由使金屬半導體化合物區域至少部分地圍繞該些垂直通道結構，元件電阻可被改善多達約百分之10。
先前概述了若干實施例的特徵，以便本領域熟習此項技藝者可更好地理解本揭露的各態樣。本領域熟習此項技藝者應當瞭解到他們可容易地使用本揭露作為基礎來設計或者修改用於實行相同目的及/或實現本文引入的實施例的相同優勢的其他製程及結構。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭露的精神及範疇，以及在不脫離本揭露的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。
60‧‧‧基板
62‧‧‧第一區域
64‧‧‧第二區域
68‧‧‧隔離區
72‧‧‧垂直通道結構
80‧‧‧p型摻雜的阱
82‧‧‧n+摻雜的源極/汲極區
88‧‧‧n型摻雜的阱
90‧‧‧P+摻雜的源極/汲極區
94‧‧‧金屬半導體化合物區域
96‧‧‧金屬半導體化合物區域
100‧‧‧第一介電層
102‧‧‧閘極介電層
104‧‧‧閘電極層
106‧‧‧第二介電層
110‧‧‧n+摻雜的源極/汲極區
114‧‧‧P+摻雜的源極/汲極區
118‧‧‧第三介電層
122‧‧‧金屬半導體化合物區域
124‧‧‧第四介電層
126‧‧‧觸點
128‧‧‧觸點
130‧‧‧觸點

Claims (10)

  1. 一種垂直式半導體結構，包含：一第一摻雜區域，該第一摻雜區域在一基板中；一第一垂直通道，該第一垂直通道從該第一摻雜區域延伸；一第一金屬半導體化合物區域，該第一金屬半導體化合物區域在該第一摻雜區域的一頂表面中，該第一金屬半導體化合物區域沿著該第一垂直通道的至少兩個側邊延伸；以及一第一閘電極，該第一閘電極圍繞該第一垂直通道。
  2. 如請求項1所述之垂直式半導體結構，更包含：一第二摻雜區域，該第二摻雜區域在該第一垂直通道的一頂表面中，該第一垂直通道的該頂表面在該基板的遠端。
  3. 如請求項2所述之垂直式半導體結構，更包含：一第二金屬半導體化合物區域，該第二金屬半導體化合物區域在該第二摻雜區域的一頂表面上。
  4. 如請求項3所述之垂直式半導體結構，更包含：一第一介電層，該第一介電層在該第一摻雜區域、該第一金屬半導體化合物區域、該第二摻雜區域、該第二金屬半導體化合物區域以及該第一閘電極上方； 一第一觸點，該第一觸點延伸穿過該第一介電層以電性地且實體地耦接到該第一金屬半導體化合物區域；一第二觸點，該第二觸點延伸穿過該第一介電層以電性地且實體地耦接到該第二金屬半導體化合物區域；以及一第三觸點，該第三觸點延伸穿過該第一介電層以電性地且實體地耦接到該第一閘電極。
  5. 如請求項1所述之垂直式半導體結構，更包含：一第二垂直通道，該第二垂直通道從該第一摻雜區域延伸，該第二垂直通道鄰近於該第一垂直通道，該第一金屬半導體化合物區域沿著該第二垂直通道的至少兩個側邊延伸；以及一第二閘電極，該第二閘電極圍繞該第二垂直通道。
  6. 一種半導體元件，包含：一第一源極區，該第一源極區在一基板中；一第一奈米棒通道，該第一奈米棒通道從該第一源極區延伸，該第一奈米棒通道具有側壁與一頂表面；一第一汲極區，該第一汲極區在該第一奈米棒通道的該頂表面上；一第一金屬半導體化合物區域，該第一金屬半導體化合物區域在該第一源極區的一頂表面中，該第一金屬半導體化合物區域沿著該第一奈米棒通道的至少兩個側壁延伸；以及 一第一閘電極，該第一閘電極圍繞該第一奈米棒通道的該些側壁。
  7. 如請求項6所述之半導體元件，其中該第一奈米棒通道具有一第一縱軸，該第一奈米棒的該些側壁包括平行於該第一縱軸延伸的兩個側邊以及垂直於該第一縱軸延伸的兩個末端，該第一金屬半導體化合物區域直接鄰近於該些側邊中的一個以及該些末端中的一個。
  8. 如請求項6所述之半導體元件，更包含：一第二奈米棒通道，該第二奈米棒通道從該第一源極區延伸，該第二奈米棒通道具有側壁與一頂表面；一第二汲極區，該第二汲極區在該第二奈米棒通道的該頂表面中，該第一金屬半導體化合物區域沿著該第二奈米棒通道的至少兩個側壁延伸；以及一第二閘電極，該第二閘電極圍繞該第二奈米棒通道的該些側壁。
  9. 如請求項8所述之半導體元件，其中該第二閘電極與該第一閘電極電性耦接在一起。
  10. 一種垂直式半導體結構的製作方法，包含：在一基板中形成一第一源極/汲極區；形成從該第一源極/汲極區延伸的一第一垂直通道； 在該第一源極/汲極區的一頂表面中形成一第一金屬半導體化合物區域，該第一金屬半導體化合物區域沿著該第一垂直通道的至少兩個側邊延伸；在該第一垂直通道的該頂表面中形成一第二源極/汲極區；以及圍繞該第一垂直通道形成一第一閘電極。
TW104137046A 2015-06-15 2015-11-10 垂直式半導體結構及其製造方法 TWI564999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/739,450 US10134863B2 (en) 2015-06-15 2015-06-15 Vertical semiconductor device structure and method of forming

Publications (2)

Publication Number Publication Date
TW201644000A TW201644000A (zh) 2016-12-16
TWI564999B true TWI564999B (zh) 2017-01-01

Family

ID=57517235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137046A TWI564999B (zh) 2015-06-15 2015-11-10 垂直式半導體結構及其製造方法

Country Status (4)

Country Link
US (1) US10134863B2 (zh)
KR (1) KR101843231B1 (zh)
CN (1) CN106252409B (zh)
TW (1) TWI564999B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450095B1 (en) * 2016-02-04 2016-09-20 International Business Machines Corporation Single spacer for complementary metal oxide semiconductor process flow
US10170575B2 (en) * 2016-05-17 2019-01-01 International Business Machines Corporation Vertical transistors with buried metal silicide bottom contact
US10199480B2 (en) * 2016-09-29 2019-02-05 Globalfoundries Inc. Controlling self-aligned gate length in vertical transistor replacement gate flow
US10403751B2 (en) * 2017-01-13 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US10319832B2 (en) * 2017-04-28 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10020381B1 (en) * 2017-05-17 2018-07-10 International Business Machines Corporation Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
US10229986B1 (en) 2017-12-04 2019-03-12 International Business Machines Corporation Vertical transport field-effect transistor including dual layer top spacer
US10319833B1 (en) 2017-12-04 2019-06-11 International Business Machines Corporation Vertical transport field-effect transistor including air-gap top spacer
US10505019B1 (en) 2018-05-15 2019-12-10 International Business Machines Corporation Vertical field effect transistors with self aligned source/drain junctions
CN110875184B (zh) * 2018-08-29 2023-08-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111200011B (zh) * 2018-11-20 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR20210033102A (ko) * 2019-09-17 2021-03-26 삼성전자주식회사 반도체 소자
US11538924B2 (en) 2020-02-05 2022-12-27 Samsung Electronics Co., Ltd. Vertical field effect transistor (VFET) structure with dielectric protection layer and method of manufacturing the same
CN113299555B (zh) * 2020-02-24 2022-11-22 芯恩（青岛）集成电路有限公司 环栅晶体管结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248857A (en) * 2011-05-25 2012-12-01 Samsung Electronics Co Ltd Semiconductor devices including dual gate electrode structures and related methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696546B2 (en) * 2007-01-19 2010-04-13 Panasonic Corporation Solid-state imaging device having wiring layer which includes lamination of silicide layer in order to reduce wiring resistance, and manufacturing method for the same
JP5031809B2 (ja) * 2009-11-13 2012-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP5087655B2 (ja) * 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8878251B2 (en) 2012-10-17 2014-11-04 Seoul National University R&Db Foundation Silicon-compatible compound junctionless field effect transistor
WO2014064737A1 (ja) 2012-10-25 2014-05-01 国立大学法人東北大学 Accumulation型ＭＯＳＦＥＴ
US10361270B2 (en) * 2013-11-20 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire MOSFET with different silicides on source and drain

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248857A (en) * 2011-05-25 2012-12-01 Samsung Electronics Co Ltd Semiconductor devices including dual gate electrode structures and related methods

Also Published As

Publication number Publication date
TW201644000A (zh) 2016-12-16
CN106252409B (zh) 2020-01-17
KR20160147624A (ko) 2016-12-23
US10134863B2 (en) 2018-11-20
CN106252409A (zh) 2016-12-21
KR101843231B1 (ko) 2018-03-28
US20160365439A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
TWI564999B (zh) 垂直式半導體結構及其製造方法
KR102254863B1 (ko) 반도체 디바이스 구조체 및 이를 형성하기 위한 방법
CN112420614B (zh) 半导体器件及其形成方法
KR101735209B1 (ko) 핀형 전계효과 트랜지스터 소자 및 그 형성 방법
TWI743779B (zh) 半導體裝置及其形成方法
KR102354012B1 (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스
US12009408B2 (en) Multi-gate devices having a semiconductor layer between an inner spacer and an epitaxial feature
CN106816381A (zh) 半导体装置及其制造方法
TWI646647B (zh) 半導體裝置及其製造方法
US20180277627A1 (en) Nanowire FinFET Transistor
CN112530904A (zh) 接触结构及其形成方法
CN108122832A (zh) Finfet和形成finfet的方法
US10879393B2 (en) Methods of fabricating semiconductor devices having gate structure with bent sidewalls
KR20200036738A (ko) Finfet 디바이스 및 그 형성 방법
KR102717435B1 (ko) 트랜지스터 격리 영역들 및 그 형성 방법들
TWI581338B (zh) 半導體裝置及其製造方法
KR102549861B1 (ko) 반도체 디바이스의 콘택 플러그 구조물 및 그 형성 방법
CN111243959A (zh) 半导体器件及其制造方法
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
KR20190113122A (ko) 집적회로 장치 및 그 제조 방법
CN112420517A (zh) 半导体装置的形成方法
TW202147452A (zh) 半導體裝置及其形成方法
TW202141643A (zh) 半導體裝置與其製作方法
CN113161287A (zh) 互连结构及其形成方法
US20240429102A1 (en) Semiconductor structure and manufacturing method thereof