TWI556350B - 具有接觸集成的積體電路系統 - Google Patents

具有接觸集成的積體電路系統 Download PDF

Info

Publication number
TWI556350B
TWI556350B TW097147295A TW97147295A TWI556350B TW I556350 B TWI556350 B TW I556350B TW 097147295 A TW097147295 A TW 097147295A TW 97147295 A TW97147295 A TW 97147295A TW I556350 B TWI556350 B TW I556350B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit device
forming
over
contact surface
Prior art date
Application number
TW097147295A
Other languages
English (en)
Other versions
TW200943481A (en
Inventor
波Ｒ 貝絲爾
Original Assignee
高級微裝置公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高級微裝置公司 filed Critical 高級微裝置公司
Publication of TW200943481A publication Critical patent/TW200943481A/zh
Application granted granted Critical
Publication of TWI556350B publication Critical patent/TWI556350B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

具有接觸集成的積體電路系統
本發明大致上是關於積體電路系統，且尤係關於用在具有集成接觸(integrated contact)的積體電路系統。
許多我們習以為常的現代產品都包含積體電路。這些微小的裝置用於一般的產品和系統，譬如無線通訊、工業機器人、太空船和大量的消費性產品，如行動電話(cell phone)、可攜式電腦、音樂播放器和汽車。實際上對於所有的應用，一直有著提升功能和縮減裝置尺寸的需求。
製造此等裝置典型上是利用許多種技術，譬如分層(layering)、摻雜(doping)、遮罩(masking)和蝕刻(etching)以將電子組件建立於基材上。然後將該等組件予以互連以定義特定的電子線路，例如處理器(processor)或包含儲存器的記憶體(memory)。積體電路的發展是受到縮減尺寸、降低功率消耗和增加操作速度所驅使。
積體電路含有形成在矽基材上的半導體裝置，例如電晶體、電容器和電阻器。使用來連接積體電路以形成有效裝置的電性連接係稱為“互連(interconnect)”。互連是由形成在基材的平面中的傳導線所構成，而接觸(contact)則是形成在與基材的平面垂直的方向上。許多互連層(interconnect level)會使用在該積體電路中，有時有8層或更多層。
高品質的接觸對於高度的裝置良率(device yield)和可靠度是不可或缺的，但是製造這些高品質的接觸會造成許多技術上的挑戰。例如，接觸係設計成具有高比率的高度/直徑比(稱為縱橫比(aspect ratio))。高縱橫比是IC設計中的許多限制的結果。
例如，一般希望達到高裝填密度的接觸以達成高電路密度。這會把接觸的直徑限制成要盡可能的小。此外，將半導體裝置從第一金屬層分隔開的電介質必須夠厚以保護電晶體。接觸通常橫跨電晶體上的電介質以及基材上的電晶體閘極。這些限制導致接觸具有夠大的縱橫比而產生製造上的挑戰。
隨著積體電路技術變得越來越小，結合有非常小的幾何尺寸的大縱橫比會產生出許多製造和性能問題。目前要製造非常小的接觸的企圖一直被非常高的電阻所困擾。這些接觸電阻可以支配積體電路的性能，特別是如32奈米(nanometer)的微小製程幾何。
已經有一些的嘗試想要改良接觸電阻的數個成分中的某些成分。例如，改變矽化物界面或金屬化材料並無法達到較小型技術節點(node)之需求。以低於譬如電子的平均自由路徑(mean free path)之材料特性的尺寸含有金屬化材料和材料中之電阻是被禁止的。
因此，對於積體電路系統而言仍維持有改良接觸性能和可靠度的需要，特別是在小幾何尺寸的技術節點方面尤然。有鑒於不斷增加的商業競爭壓力，以及在技術上必須對晶粒至晶粒(die-to-die)的變體和生產效率加以改良，找到這些問題的答案是非常重要的。競爭壓力也要求較低的成本以及改良的效率和性能。
對於這些問題的解答已經尋求很久，但是先前的發展尚未教示或建議任何解答，因此，這些問題的解答還一直困擾著本領域所屬技術者。
本發明提供一種積體電路裝置；以及形成集成接觸於該積體電路裝置上方，其包含：設置通孔於該積體電路裝置上方；形成選擇性金屬在該通孔中；形成至少一個奈米管於該選擇性金屬上方；以及形成蓋件於該奈米管上方。
本發明的某些實施例具有其它態樣用以增加或取代先前所提及者。該等態樣對於本領域相關技術者來說可經由閱讀以下的細節描述並參考隨附的圖式而變得清晰易懂。
以下詳細充分描述的實施例將使本領域相關技術者得以製作和使用本發明。要瞭解到的是，基於本發明的內容能使其它的實施例清楚呈現，同時可以在不偏離本發明的範疇之情況下進行系統、製程或機械的改變。
在以下的描述中，會給予許多特定的細節以提供對本發明的通盤瞭解。然而，很明顯地，在沒有這些特定細節時也可實施本發明。為了避免對本發明造成混淆，一些習知的電路、系統組構和製程步驟沒有詳細揭露。同樣地，顯示該系統的實施例的圖式僅只是部分圖解(semi-diagrammatic)，並沒有依照實際的比例，特別是為了增進說明時的清晰度，而在圖式中大幅地誇張化一些尺寸。
在多個實施例中揭露及描述某些共同特徵，為清楚及容易說明、描述及理解，彼此相似及相同特徵將一般以相同元件符號來描述。實施例已經編號為第1實施例、第2實施例等等以便於敘述，並非意欲要具有其它重要性或提供對本發明的限制。
為了說明，在此使用的用語“水平(horizontal)”係定義為平行本發明的平面或表面的平面，無論其方位為何；用語“垂直(vertical)”係指垂直於方才所定義的“水平”之方向。諸如“在…上面(above)”、“在…下面(below)”、“底部(bottom)”、“頂部(top)”、“側邊”(如在“側壁”)、“較高(higher)”、“較低(lower)”、“上面的(upper)”、“在…之上(over)”以及“在…之下(under)”之用語係相對於該水平平面而定義。
稱“在…上(on)”係指在元件間有直接接觸。在此使用之用語“處理(processing)”係包含沈積材料、圖案化(patterning)、曝光、顯影、蝕刻、清潔、及/或依照需要移除或修整材料以形成上述結構。在此使用之用語“系統(system)”係依照使用該用語的上下文而意指本發明之方法及裝置。
現在參考第1圖，其中顯示在本發明的第1實施例中沿著第2圖的線1-1的積體電路系統100之剖面圖。該積體電路系統100較佳地包含形成於譬如CMOS電晶體的積體電路裝置104上方的集成接觸102。淺溝槽隔離(shallow trench isolation)區域106可形成為鄰接該積體電路裝置104。
該積體電路裝置104較佳地包含例如矽化鈷(cobalt silicide;CoSi2)、矽化鎳(nickel silicide;NiSi)、其它矽化物或其組合的矽化物層108。具有通孔112的接觸電介質110可形成於該矽化物層108上方。譬如鈷(Co)、鎳(Ni)、鐵(Fe)或其它金屬的選擇性金屬114可形成在位於該矽化物層108上方的該通孔112中。
例如碳奈米管(carbon nanotube)的奈米管116可形成在位於該選擇性金屬114上方的該通孔112中。可對該奈米管116施加譬如軟化學機械研磨或平面化(soft chemical-mechanical polishing/planarization;Soft CMP)之製程，以提供用於蓋件118的空間。譬如為氮化鉭(tantalum nitride;TaN)、釕(ruthenium;Ru)或其它阻障金屬(barrier metal)的該蓋件118可形成於該奈米管116上方而部份位在該通孔112中。
該奈米管可生長在該選擇性金屬114上方，其中，該選擇性金屬114可以由任何金屬或其組合來形成以提供該奈米管116的選擇性和方向性生長。該奈米管116可較佳地從具有該選擇性金屬114的底表面向上垂直地形成為鄰近該通孔112的長邊。
可對蓋件118施加例如化學機械研磨或平面化(CMP)的類似製程，以用於在進一步的處理期間電性隔離該蓋件118。例如金屬沈積或接觸形成(contact formation)的後段(Back-end-of-line;BEOL)製程可應用在具有該集成接觸102和該積體電路裝置104的整個該積體電路系統100。
該積體電路裝置104包含例如多晶矽(polysilicon)閘極的閘極120。該閘極120可形成於閘極電介質122上方。絕緣體124可形成為鄰接該閘極120。間隔件126可形成為鄰接該絕緣體124和該閘極120以形成如活化矽(active silicon)的源極區域(source region)128和如活化矽的汲極區域(drain region)130。該矽化物層108可敷設於該源極區域128、該汲極區域130和該閘極120的上方以形成接觸表面132。
為了說明的目的，該集成接觸102係顯示為位於該積體電路裝置104上方，但是可以瞭解到該集成接觸102也可形成於其它裝置或材料上方。
業已發現具有該集成接觸102的該積體電路系統100係提供該奈米管116與該積體電路裝置104之經改良的集成性(integration)，而提供較低的接觸電阻或較高的操作速率。
現在參考第2圖，其中顯示該積體電路系統100的俯視平面圖。該積體電路系統100較佳地包含位於該源極區域128和該汲極區域130上方的該集成接觸102。該閘極120可在該源極區域128和該汲極區域130之間形成。
該絕緣體124和該間隔件126可以形成為鄰接該閘極120和接近該源極區域128的內邊緣與接近該汲極區域130的內邊緣。其中一個該淺溝槽隔離區域106可以形成為接近該源極區域128的外邊緣，而另一個該淺溝槽隔離區域106可以形成為接近該汲極區域130的外邊緣。
現在參考第3圖，其中顯示在電晶體形成階段中的第1圖的結構之剖面圖。該積體電路系統100可較佳地包含該積體電路裝置104。該淺溝槽隔離區域106可形成為接近該積體電路裝置104的外邊緣。
該積體電路裝置104可包含形成於該閘極電介質122上方的該閘極120。該間隔件126可形成為鄰接該絕緣體124和該閘極120。該源極區域128可形成為接近位於該閘極120的一側上的該間隔件126。該汲極區域130可形成為接近位於實質上相對向於該源極區域128的該閘極120的一側上的另一個該間隔件126。
現在參考第4圖，其中顯示在矽化階段中的第3圖的結構的剖面圖。該積體電路系統100可較佳地包含具有該淺溝槽隔離區域106形成為接近該積體電路裝置104的外邊緣之積體電路裝置104。
矽化製程可於該源極區域128、該汲極區域130或該閘極120的上方形成該矽化物層108。該矽化製程實質上避免矽化物形成在例如氧化物、氮化物、氧化物間隔件、氮化物間隔件或該間隔件126的電介質表面上。
現在參考第5圖，其中顯示在電介質形成階段中的第4圖的結構之剖面圖。該積體電路系統100較佳地包含具有形成為接近該積體電路裝置104的外邊緣的該淺溝槽隔離區域106之積體電路裝置104。
該接觸電介質110可沈積於該積體電路裝置104上方。圖案化(patterning)和蝕刻(etching)該接觸電介質110可導致具有高縱橫比之通孔112、和該矽化層108的暴露區域。例如無電沈積(electroless deposition)的另一種沈積製程可將該選擇性金屬114設置在該通孔112中，其中，該製程可以有選擇性而造成該選擇性金屬114只沈積在該矽化物層108上方。
現在參考第6圖，其中顯示在導體形成階段中的第5圖的結構之剖面圖。該積體電路系統100較佳地包含具有該淺溝槽隔離區域106形成於接近該積體電路裝置104的外邊緣之積體電路裝置104。
該選擇性金屬114是用於生長該奈米管116的催化劑(catalyst)。該奈米管116可以藉由例如將該選擇性金屬114暴露在處於升高溫度的含碳氣體之製程而形成。舉例來說，譬如乙醇(ethanol)或超臨界(supercritical)二氧化碳(CO2)的氣體可施加到接近該通孔112的底部的該選擇性金屬114，其中升高的溫度會促進該奈米管116的生長。
現在參考第7圖，其中顯示在本發明的第2實施例中的積體電路系統700之剖面圖，該積體電路系統700較佳地包含形成於積體電路裝置706的閘極704上方的集成接觸702。
該閘極704較佳地包含例如為矽化鈷、矽化鎳、其它矽化物或它們的組合之矽化物層708。具有通孔712的接觸電介質710可形成於該矽化物層708上方。例如鈷、鎳、鐵或其它金屬的選擇性金屬714可形成在位於該矽化物層708上方的該通孔712中。
譬如為碳奈米管的奈米管716可形成在位於該選擇性金屬714上方的該通孔712中。可對該奈米管716施加例如軟化學機械研磨或平面化之製程，以提供用於蓋件718的空間。譬如氮化鉭、釕或其它阻障金屬的該蓋件718可形成於該奈米管716上方而部份位在該通孔712中。
可對蓋件718施加例如化學機械研磨或平面化的類似製程，以用於在進一步的處理期間電性隔離該蓋件718。例如金屬沈積或接觸形成的後段製程可應用在具有該集成接觸702和該閘極704的整個該積體電路系統700。
該閘極704可形成於閘極電介質722上方。絕緣體724可形成為鄰接該閘極704。間隔件726可形成為鄰接該絕緣體724和該閘極704。該矽化物層708可敷設於該閘極704上方以形成接觸表面732，該接觸表面732用於該積體電路裝置706的該閘極704。
現在參考第8圖，其中顯示在本發明的第3實施例中的積體電路系統800之剖面圖。該積體電路系統800較佳地包含形成於具有接觸表面806的第1傳導層804上方之集成接觸802。
具有通孔812的接觸電介質810可形成於該第1傳導層804的該接觸表面806上方。譬如鈷、鎳、鐵或其它金屬的選擇性金屬814可形成在位於該接觸表面806上方的該通孔812中。
譬如碳奈米管的奈米管816可形成在位於該選擇性金屬814上方的該通孔812中。可對該奈米管816施行例如軟化學機械研磨或平面化的製程，以提供用於蓋件818的空間。例如為氮化鉭、釕或其它阻障金屬的該蓋件818可形成於該奈米管816上方以用於保護該奈米管816或用於接觸下一層。
可對該蓋件818施行譬如化學機械研磨或平面化的類似製程，以用於在譬如進一步的處理期間電性隔離該蓋件818，該進一步的處理譬如為形成第2傳導層820於該集成接觸802上方之金屬化製程。
現在參考第9A、9B和9C圖，其中顯示作為範例的電子系統的圖示，其中，可以施行本發明的多種態樣。該電子系統可以是執行包含資料的產生、傳輸、傳送、修改、儲存或它們的組合的任何功能之任何系統。任何的電子系統可包含一個或多個次系統，例如印刷電路板、基材或其它電子配件。
如同範例，諸如行動電話902、衛星904和電腦系統906的該電子系統可包含具有本發明的積體電路。例如，在手機902上所產生、傳送或儲存的資訊可以傳輸至該衛星904。同樣地，該衛星904可傳送或修改該資訊至該電腦系統906，其中該資訊可藉由該電腦系統906予以儲存、修改或傳送。
現在參考第10圖，其中顯示積體電路系統1000的流程圖，其係用來製造本發明的實施例中的積體電路系統100。該系統1000包含：在方塊1002中提供積體電路裝置；在方塊1004中形成集成接觸於該積體電路裝置上方，包含：於該積體電路裝置上方設置通孔、形成選擇性金屬在該通孔中、形成至少一個奈米管於該選擇性金屬上方、以及形成蓋件於該奈米管上方。
更詳細而言，在本發明的實施例中，一種用來提供該積體電路系統100的方法與設備之系統係以下述者來執行：
1.提供具有接觸表面的積體電路裝置。
2.形成集成接觸於該接觸表面上方，包含：形成通孔於該接觸表面上方；形成選擇性金屬在該接觸表面上方的該通孔中；形成至少一個奈米管在位於該接觸表面上方的該選擇性金屬的上方；以及形成蓋件在該奈米管上方而部分地位於該通孔中。
因此，已發現本發明的積體電路系統方法和設備提供重要且迄今未知並無法獲得的解答、能力和功能態樣。所獲得的製程和組構為簡潔、高成本效益、不複雜、高度多樣性、準確、靈敏和有效的，並且可以藉由採取已知組件而施行現成、有效和經濟的製造、應用與利用。
雖然本發明已結合特定的最佳模式來描述，但應了解到，許多的替代、修改及各種變化會因前述說明而為熟悉此項技藝的人士所了解且顯而易見。據此，係意欲涵蓋落入所附之申請專利範圍的範疇內的所有此等替代、修改及各種變化。在此提出或顯示於附圖的所有事項均應視為例示性而非限制性。
100、700、800、1000．．．積體電路系統
102、702、802．．．集成接觸
104、706．．．積體電路裝置
106．．．淺溝槽隔離區域
108、708．．．矽化物層
110、710、810．．．接觸電介質
112、712、812．．．通孔
114、714、814．．．選擇性金屬
116、716、816．．．奈米管
118、718、818．．．蓋件
120、704．．．閘極
122、722．．．閘極電介質
124、724．．．絕緣體
126．．．間隔件
128．．．源極區域
130．．．汲極區域
132、732、806．．．接觸表面
804．．．第1傳導層
820．．．第2傳導層
902．．．行動電話
904．．．衛星
906．．．電腦系統
1002、1004．．．方塊
第1圖是在本發明的第1實施例中沿著第2圖的線1-1的積體電路系統之剖面圖；
第2圖是該積體電路系統的俯視平面圖；
第3圖是在電晶體形成階段中的第1圖的結構之剖面圖；
第4圖是在矽化階段中的第3圖的結構的剖面圖；
第5圖是在電介質形成階段中的第4圖的結構之剖面圖；
第6圖是在導體形成階段中的第5圖的結構之剖面圖；
第7圖是在本發明的第2實施例中的積體電路系統之剖面圖；
第8圖是在本發明的第3實施例中的積體電路系統之剖面圖；
第9A、9B和9C圖是作為範例的電子系統的圖示，其中，可以施行本發明的多種態樣；以及
第10圖是積體電路系統的流程圖，用來製造本發明的實施例中的積體電路系統。
100．．．積體電路系統
102．．．集成接觸
104．．．積體電路裝置
106．．．淺溝槽隔離區域
108．．．矽化物層
110．．．接觸電介質
112．．．通孔
114．．．選擇性金屬
116．．．奈米管
118．．．蓋件
120．．．閘極
122．．．閘極電介質
124．．．絕緣體
126．．．間隔件
128．．．源極區域
130．．．汲極區域
132．．．接觸表面

Claims (18)

  1. 一種形成積體電路系統的方法，包括：提供積體電路裝置，係包含於部份的該積體電路裝置上方形成矽化物層；以及於該積體電路裝置上方形成集成接觸，包含：於該矽化物層上方設置通孔；在該通孔中形成選擇性金屬；於該選擇性金屬上方形成至少一個奈米管；以及於該奈米管上方形成蓋件。
  2. 如申請專利範圍第1項之方法，其中，設置該通孔係包含設置具有高縱橫比的該通孔。
  3. 如申請專利範圍第1項之方法，其中，提供該積體電路裝置係包含提供電晶體。
  4. 如申請專利範圍第1項之方法，復包括形成包含該集成接觸的電子系統。
  5. 一種形成積體電路系統的方法，包括：提供積體電路裝置，係包含於部份的該積體電路裝置上方形成矽化物層，該矽化物層具有接觸表面；以及於該接觸表面上方形成集成接觸，包含；於該接觸表面上方形成通孔；於該通孔中形成選擇性金屬在該接觸表面上方；於該接觸表面上方的該選擇性金屬上方形成 至少一個奈米管；以及於該奈米管上方形成部份地在該通孔中的蓋件。
  6. 如申請專利範圍第5項之方法，其中，形成該選擇性金屬係包含沈積鈷、鎳或鐵。
  7. 如申請專利範圍第5項之方法，其中，提供該積體電路裝置係包含用矽化鈷或矽化鎳形成該矽化物層於源極區域或汲極區域上方。
  8. 如申請專利範圍第5項之方法，其中，提供該積體電路裝置係包含用矽化鈷或矽化鎳形成矽化物層於閘極上方。
  9. 如申請專利範圍第5項之方法，其中，提供該積體電路裝置係包含形成具有該接觸表面的第一傳導層。
  10. 一種積體電路系統，包括：積體電路裝置，係包含於部份的該積體電路裝置上方形成矽化物層；以及集成接觸，位於該積體電路裝置上方，包含：通孔，位於該矽化物層上方；選擇性金屬，位在該通孔內；至少一個奈米管，位在該選擇性金屬上方；以及蓋件，位在該奈米管上方。
  11. 如申請專利範圍第10項之系統，其中，該通孔包含高縱橫比。
  12. 如申請專利範圍第10項之系統，其中，該積體電路裝置是電晶體。
  13. 如申請專利範圍第10項之系統，復包括包含該集成接觸的電子系統。
  14. 如申請專利範圍第10項之系統，其中：該矽化物層包括接觸表面；以及該集成接觸是位於該接觸表面上方，包含：該通孔是位於該接觸表面上方；在該通孔內的該選擇性金屬是位於該接觸表面上方；該奈米管是位在位於該接觸表面上方的該選擇性金屬上方；以及位於該奈米管上方的該蓋件是部份位地在該通孔內。
  15. 如申請專利範圍第14項之系統，其中，該選擇性金屬包含鈷、鎳或鐵。
  16. 如申請專利範圍第14項之系統，其中，該矽化物層包括位於源極區域或汲極區域上方之具有矽化鈷或矽化鎳的矽化物。
  17. 如申請專利範圍第14項之系統，其中，該矽化物層包括在閘極上方之具有矽化鈷或矽化鎳的矽化物層。
  18. 如申請專利範圍第14項之系統，其中，該接觸表面是具有該接觸表面的第一傳導層。
TW097147295A 2007-12-21 2008-12-05 具有接觸集成的積體電路系統 TWI556350B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/963,254 US8283786B2 (en) 2007-12-21 2007-12-21 Integrated circuit system with contact integration

Publications (2)

Publication Number Publication Date
TW200943481A TW200943481A (en) 2009-10-16
TWI556350B true TWI556350B (zh) 2016-11-01

Family

ID=40677771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147295A TWI556350B (zh) 2007-12-21 2008-12-05 具有接觸集成的積體電路系統

Country Status (7)

Country Link
US (2) US8283786B2 (zh)
EP (1) EP2232547A2 (zh)
JP (1) JP2011508418A (zh)
KR (1) KR20100098712A (zh)
CN (1) CN101861645A (zh)
TW (1) TWI556350B (zh)
WO (1) WO2009082431A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
CN101010793A (zh) * 2004-06-30 2007-08-01 皇家飞利浦电子股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10006964C2 (de) 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP3745360B2 (ja) * 2000-09-22 2006-02-15 キヤノン株式会社 電子放出素子、電子源及び画像形成装置
JP2003131296A (ja) 2001-10-23 2003-05-08 Canon Inc カメラおよびカメラシステム
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
JP2004304667A (ja) 2003-03-31 2004-10-28 Toyo Commun Equip Co Ltd 圧電発振器
JP2005165004A (ja) 2003-12-03 2005-06-23 Canon Inc 画像形成装置
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
JP4323968B2 (ja) 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2006185636A (ja) * 2004-12-24 2006-07-13 National Institute For Materials Science ディスプレイ装置に用いる電子放出源の製造方法
JP2006342040A (ja) * 2005-05-09 2006-12-21 Kumamoto Univ 筒状分子構造およびその製造方法、並びに前処理基板およびその製造方法
JP5009511B2 (ja) * 2005-06-06 2012-08-22 富士通株式会社 電気的接続構造、その製造方法および半導体集積回路装置
US20060292716A1 (en) * 2005-06-27 2006-12-28 Lsi Logic Corporation Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
US7312531B2 (en) * 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US7990037B2 (en) * 2005-11-28 2011-08-02 Megica Corporation Carbon nanotube circuit component structure
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
WO2007110899A1 (ja) * 2006-03-24 2007-10-04 Fujitsu Limited 炭素系繊維のデバイス構造およびその製造方法
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US8188569B2 (en) * 2006-12-15 2012-05-29 Qimonda Ag Phase change random access memory device with transistor, and method for fabricating a memory device
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4364253B2 (ja) * 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
JP5468496B2 (ja) * 2010-08-25 2014-04-09 株式会社東芝 半導体基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
CN101010793A (zh) * 2004-06-30 2007-08-01 皇家飞利浦电子股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法

Also Published As

Publication number Publication date
KR20100098712A (ko) 2010-09-08
WO2009082431A2 (en) 2009-07-02
WO2009082431A3 (en) 2009-08-27
US8283786B2 (en) 2012-10-09
CN101861645A (zh) 2010-10-13
US20090159985A1 (en) 2009-06-25
EP2232547A2 (en) 2010-09-29
US8709941B2 (en) 2014-04-29
TW200943481A (en) 2009-10-16
JP2011508418A (ja) 2011-03-10
US20130072014A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
US9741608B2 (en) Methods of fabricating semiconductor devices including supporting patterns in gap regions between conductive patterns
US9147602B2 (en) Methods of making integrated circuits including air gaps around interconnect structures
CN111755441A (zh) 具有垂直沟槽的源极或漏极结构
US10566384B2 (en) Two pass MRAM dummy solution
TWI843157B (zh) 半導體裝置及其製造方法
TW202234662A (zh) 位元線與電容器接觸點之間具有氣隙的半導體元件及其製備方法
TWI556350B (zh) 具有接觸集成的積體電路系統
US12027585B2 (en) Source or drain structures with low resistivity
CN113690314A (zh) 带有高磷掺杂物浓度的源极或漏极结构
TW202422879A (zh) 具有閘極接點之自對準閘極端蓋（ｓａｇｅ）架構
US20240063274A1 (en) Source or drain structures with phosphorous and arsenic dopants
US20230292497A1 (en) Manufacturing method of semiconductor structure
US10522687B2 (en) Wrap-around gate structures and methods of forming wrap-around gate structures
US12080643B2 (en) Integrated circuit structures having differentiated interconnect lines in a same dielectric layer
US20240079294A1 (en) Alignment mark for back side power connections
TW202008504A (zh) 半導體基板與半導體裝置
CN115863337A (zh) 集成电路结构及其制造方法
WO2018118086A1 (en) Gallium-based co-reactants for fabricating metal silicide and metal germanide films
KR20140072358A (ko) 반도체 장치의 제조방법
JP2011044724A (ja) 半導体装置の製造方法