JP2011508418A - コンタクトを一体化した集積回路システム - Google Patents

コンタクトを一体化した集積回路システム Download PDF

Info

Publication number
JP2011508418A
JP2011508418A JP2010539424A JP2010539424A JP2011508418A JP 2011508418 A JP2011508418 A JP 2011508418A JP 2010539424 A JP2010539424 A JP 2010539424A JP 2010539424 A JP2010539424 A JP 2010539424A JP 2011508418 A JP2011508418 A JP 2011508418A
Authority
JP
Japan
Prior art keywords
integrated circuit
integrated
circuit device
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010539424A
Other languages
English (en)
Inventor
アール． ベッサー ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2011508418A publication Critical patent/JP2011508418A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

集積回路システム（１０００）を形成するための方法は、集積回路デバイス（１０４）を提供するステップと、前記集積回路デバイス（１０４）の上に一体化コンタクト（１０２）を形成するステップと、を有し、該一体化コンタクト（１０２）を形成するステップは、前記集積回路デバイス（１０４）の上にビア（１１２）を提供するステップと、前記ビア（１１２）内に選択的金属（１１４）を形成するステップと、前記選択的金属（１１４）の上に少なくとも１のナノチューブ（１１６）を形成するステップと、前記ナノチューブ（１１６）の上にキャップ（１１８）を形成するステップと、を有する。

Description

本発明は、一般に、集積回路システムに関し、より詳細には、一体化コンタクトを有する集積回路のためのシステムに関する。
我々にとって当たり前となっている最近の製品の多くは、集積回路を備える。この小さなデバイスは、一般的な製品のほか、無線通信、産業用ロボット、宇宙船などのシステム、携帯電話、ポータブルコンピュータ、ミュージックプレーヤおよび自動車などの広範な数の消費者製品に使用されている。ほぼあらゆる用途にわたり、デバイスの機能向上と小型化が絶えず求められている。
このようなデバイスの製造では、通常、基板上に電気的部品を作製するために、積層、ドーピング、マスキングおよびエッチングなどのさまざまな技術が使用される。その後、これらの部品が相互接続されて、プロセッサや、記憶域を含むメモリが形成される。集積回路の開発は、小型化、省電力化、動作速度の向上により牽引されている。
集積回路は、シリコン基板上に形成されたトランジスタ、キャパシタ、抵抗などの半導体デバイスを含む。動作するデバイスを形成するために集積回路の接続に使用される電気的接続は「相互接続」と呼ばれている。相互接続は、基板の面に形成された導電線と、基板の面に直交する方向に形成されたコンタクトとからなる。複数レベルの相互接続が使用されることがあり、時として８以上のレベルが使用されることもある。
高品質のコンタクトは、高いデバイス歩留りと信頼性に不可欠であるが、このような高品質のコンタクトの製造は、いくつかの技術的課題を課している。例えば、コンタクトは、直径に対する高さの比（この比は「アスペクト比」として知られている）が高く設計されている。アスペクト比が高くなるのは、ＩＣの設計上のいくつかの制約のためである。
例えば、回路の高密度化を可能にするために、高いコンタクトの実装密度を実現することが望まれている。このため、コンタクトの直径をできるだけ小さくするように制約される。また、半導体デバイスを第１の金属レベルから分離する誘電体を、トランジスタを保護できるくらいに十分厚くしなければならない。コンタクトは、多くの場合、誘電体からトランジスタの上に、トランジスタのゲートから基板の上にわたる膜厚にまたがっている。このような制約のため、コンタクトのアスペクト比が、製造上の課題となるくらい高くなっている。
集積回路技術のスケール縮小に伴い、高いアスペクト比が、極めて微小な寸法と相まって、製造および性能上の多くの課題を生み出している。極めて微小なコンタクトを製造しようとして現在行われている試みは、抵抗が非常に高くなるという問題がある。このコンタクト抵抗は、特にプロセス寸法の小さい（３２ｎｍなど）集積回路の性能を支配しうる。
コンタクト抵抗のいくつかの構成要素の一部を改善するための試みがなされている。例えば、シリサイド界面またはメタライゼーション材料の変更は、より小さな技術ノードに対する要求を満たすことができなかった。メタライゼーション材料の含有と、電子の平均自由行程などの材料特性を下回る寸法における材料の抵抗とが、非常に高くなっている。
このため、特に、小さな寸法技術ノードで、集積回路システムのコンタクト性能と信頼性を改善することが依然として求められている。市場の競争の圧力が一層激化しており、ダイ間のばらつきの改善と製造効率の向上が技術的至上命題となっていることに鑑みて、これらの課題の解決策を見出すことが極めて重要となっている。また、競争の圧力により、効率と性能の改善に加えて、コストの低減も求められている
これらの課題に対する解決策が長年求められてきたが、これまでに行われた開発は、何らの解決策を教示も示唆もしておらず、これらの問題に対する解決策が、長い間、当業者によって発見されていない。
本発明は、集積回路デバイスを提供するステップと、前記集積回路デバイスの上に一体化コンタクトを形成するステップとを含み、前記一体化コンタクトを形成するステップは、前記集積回路デバイスの上にビアを提供するステップと、前記ビア内に選択的金属を形成するステップと、前記選択的金属の上に少なくとも１のナノチューブを形成するステップと、前記ナノチューブの上にキャップを形成するステップとを含む。
本発明の特定の実施形態は、上記の態様に加えて、あるいはこれに代えて、ほかの態様を有する。この態様は、添付の図面を参照して以下の詳細な説明を読めば、当業者にとって明らかとなるであろう。
本発明の第１実施形態における、集積回路システムの図２の線１−１における断面図。 集積回路システムの上面図。 図１の構造のトランジスタ形成段階での断面図。 図３の構造のサリサイド化段階での断面図。 図４の構造の誘電体形成段階での断面図。 導電体形成段階における図４の構造の断面図。 本発明の第２実施形態における集積回路システムの断面図。 本発明の第３実施形態における集積回路システムの断面図。 本発明の各種態様が実装可能な例としての電子システムの模式図。 本発明の各種態様が実装可能な例としての電子システムの模式図。 本発明の各種態様が実装可能な例としての電子システムの模式図。 本発明の実施形態における集積回路システムを製造するための集積回路システムのフローチャート。
以下の実施形態は、当業者が発明を実施し、使用できるように十分詳しく記載される。本開示に基づいてほかの実施形態が明らかであり、このため、本発明の要旨を逸脱しない範囲で、システム、プロセスを作製したり、または機械的な変更を加えることができる。
以下の説明では、本発明を完全に理解できるように、具体的な詳細を数多く記載する。しかし、このような具体的な詳細を備えずに本発明を実施できることは明らかである。本発明をわかりにくくすることのないように、公知の回路、システム構成およびプロセス工程の一部は、詳細に開示することをしない。同様に、システムの実施形態を示す図面は、半模式的であり、実寸どおりではなく、特に、寸法の一部は、明確にするために示されており、図中で誇張して図示されている。
共通の特徴を一部有する複数の実施形態を開示および記載する際には、わかりやすさと、その図示、説明、理解が容易となるように、類似および同様の特徴を、通常は、同じ参照符号を用いて参照する。実施形態に、「第１実施形態」、「第２実施形態」…と番号を付すのは、説明の便宜のためであり、本発明にそれ以外の意味を与えたり、本発明を限定するものではない。
説明を目的として、本明細書で使用する「水平」との用語は、その向きを問わず、本発明の面または表面に平行な面と定義する。「垂直線」との用語は、上で定義した「水平」に垂直な方向をいう。例えば、「上」「の上」、「下」、「底部」、「側」（「側壁」など）、「高い」、「低い」、「上部」、「の上に」、「を覆って」「の下」などの用語は、水平面に対して定義する。
実施形態の説明で使用する「上」との用語は、要素間の直接の接触を意味し、これを指す。実施形態の説明で使用する「処理」との用語には、記載の構造を形成する際に必要な、材料の堆積、パターニング、露光、現像、エッチング、クリーニングおよび／または材料の除去または削減が含まれる。「システム」との用語は、この用語が使用される文脈に従って、本発明の方法および装置を意味し、これを指す。
図１を参照すると、本発明の第１実施形態における、集積回路システム１００の図２の線１−１における断面図が示される。集積回路システム１００は、好ましくは、ＣＭＯＳトランジスタなどの集積回路デバイス１０４の上に形成された一体化コンタクト１０２を備えうる。集積回路デバイス１０４に隣接して、浅部トレンチアイソレーション領域１０６が形成されうる。
集積回路デバイス１０４は、好ましくは、コバルトシリサイド（ＣｏＳｉ２）、ニッケルシリサイド（ＮｉＳｉ）、他のシリサイドまたはこれらの組み合などのシリサイド層１０８を有しうる。シリサイド層１０８の上に、ビア１１２を有するコンタクト誘電体１１０が形成されうる。シリサイド層１０８の上のビア１１２内に、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）または他の金属などの選択的金属１１４が形成されうる。
選択的金属１１４の上のビア１１２内に、カーボンナノチューブなどのナノチューブ１１６が形成されうる。穏やかな化学機械研磨または平坦化（ソフトＣＭＰ）などのプロセスがナノチューブ１１６に対して行われ、キャップ１１８用の空間が形成されうる。窒化タンタル（ＴａＮ）、ルテニウム（Ｒｕ）または他のバリア金属などのキャップ１１８が、ビア１１２の一部のナノチューブ１１６の上に形成されうる。
ナノチューブの成長は、選択的金属１１４の上で行われ、選択的金属１１４は、ナノチューブ１１６を選択的かつ配向的に成長させる任意の金属またはその組み合わせから形成されうる。ナノチューブ１１６は、好ましくは、選択的金属１１４を含む底面から上方向になど、ビア１１２の長辺に隣接して垂直に形成されうる。
後の処理中にキャップ１１８を電気的に絶縁するために、化学機械研磨または平坦化（ＣＭＰ）などの同様なプロセスがキャップ１１８に対して行われうる。金属の堆積またはコンタクト形成などのバックエンド（back-end-of-line：ＢＥＯＬ）プロセスが、一体化コンタクト１０２と集積回路デバイス１０４とを有する集積回路システム１００に対して行われうる。
集積回路デバイス１０４は、ポリシリコンゲートなどのゲート１２０を有しうる。ゲート１２０は、ゲート誘電体１２２の上に形成されうる。ゲート１２０に隣接して絶縁体１２４が形成されうる。活性化シリコンなどのソース領域１２８と活性化シリコンなどのドレイン領域１３０を形成するためのスペーサ１２６が、ゲート１２０と絶縁体１２４に隣接して形成されうるコンタクト面１３２を形成するために、ソース領域１２８、ドレイン領域１３０およびゲート１２０の上にシリサイド層１０８が設けられうる。
説明の便宜上、一体化コンタクト１０２が集積回路デバイス１０４の上に図示されているが、一体化コンタクト１０２は、他のデバイスまたは材料の上に形成することもできることが理解される。
一体化コンタクト１０２を有する集積回路システム１００は、ナノチューブ１１６と集積回路装置１０４との集積化を改善し、低コンタクト抵抗または高い動作速度を与えることがわかっている。
次に図２を参照すると、集積回路システム１００の上面図が示される。集積回路システム１００は、好ましくは、ソース領域１２８とドレイン領域１３０の上に一体化コンタクト１０２を有する。ソース領域１２８とドレイン領域１３０の間にゲート１２０が形成されうる。
絶縁体１２４とスペーサ１２６が、ゲート１２０に隣接し、ソース領域１２８の内端とドレイン領域１３０の内端の近くに形成されうる。一方の浅部トレンチアイソレーション領域１０６が、ソース領域１２８の外端の近くに形成され、もう一方の浅部トレンチアイソレーション領域１０６がドレイン領域１３０の外端の近くに形成されうる。
次に図３を参照すると、図１の構造のトランジスタ形成段階での断面図が示される。集積回路システム１００は、好ましくは、集積回路デバイス１０４を有しうる。集積回路デバイス１０４の外端の近くに、浅部トレンチアイソレーション領域１０６が形成されうる。
集積回路デバイス１０４は、ゲート誘電体１２２の上に形成されたゲート１２０を有しうる。絶縁体１２４とゲート１２０に隣接してスペーサ１２６が形成されうる。ゲート１２０の一方の側面のスペーサ１２６の近くにソース領域１２８が形成されうる。ソース領域１２８とは実質的に反対側の側面に設けた、ゲート１２０のもう一方のスペーサ１２６の近くに、ドレイン領域１３０が形成されうる。
次に図４を参照すると、図３の構造のサリサイド化段階での断面図が示される。集積回路システム１００は、好ましくは、集積回路デバイス１０４を有し、集積回路デバイス１０４の外端の近くに浅部トレンチアイソレーション領域１０６が形成されうる。
サリサイド化プロセスにより、ソース領域１２８、ドレイン領域１３０またはゲート１２０の上にシリサイド層１０８が形成される。サリサイド化プロセスは、誘電体面（例えば酸化物、窒化物、酸化物スペーサ、窒化物スペーサまたはスペーサ１２６）上にシリサイドが形成されるのを実質的に阻止する。
次に図５を参照すると、図４の構造の誘電体形成段階での断面図が示される。集積回路システム１００は、好ましくは、集積回路デバイス１０４を有し、集積回路デバイス１０４の外端の近くに浅部トレンチアイソレーション領域１０６が形成されうる。集積回路デバイス１０４の上にコンタクト誘電体１１０が堆積されうる。
コンタクト誘電体１１０をパターニングおよびエッチングすることにより、高いアスペクト比を有するビア１１２と、シリサイド層１０８の露出領域とが形成されうる。無電解めっきなどの別の堆積プロセスにより、ビア１１２内に選択的金属１１４が提供され、このプロセスは、シリサイド層１０８の上にのみ選択的金属１１４を堆積させるように選択性を有しうる。
次に図６を参照すると、図５の構造の導電体形成段階での断面図が示される。集積回路システム１００は、好ましくは、集積回路デバイス１０４を有し、集積回路デバイス１０４の外端の近くに浅部トレンチアイソレーション領域１０６が形成されうる。
選択的金属１１４は、ナノチューブ１１６を成長させるための触媒であってもよい。高温下で選択的金属１１４を炭素含有ガスに露出させるなどのプロセスによって、ナノチューブ１１６が形成されうる。例えば、ビア１１２の底部の近くで、エタノールまたは超臨界二酸化炭素（ＣＯ２）などのガスを選択的金属１１４に作用させ、その際、高温により、ナノチューブ１１６の成長が促進される。
次に図７を参照すると、本発明の第２実施形態における集積回路システム７００の断面図が示される。集積回路システム７００は、好ましくは、集積回路デバイス７０６のゲート７０４の上に形成された一体化コンタクト７０２を有しうる。
ゲート７０４は、好ましくは、コバルトシリサイド、ニッケルシリサイド、他のシリサイドまたはこれらの組み合わせなどのシリサイド層７０８を有しうる。シリサイド層７０８の上に、ビア７１２を有するコンタクト誘電体７１０が形成されうる。シリサイド層７０８の上のビア７１２内に、コバルト、ニッケル、鉄または他の金属などの選択的金属７１４が形成されうる。
選択的金属７１４の上のビア７１２内に、カーボンナノチューブなどのナノチューブ７１６が形成されうる。穏やかな化学機械研磨または平坦化などのプロセスがナノチューブ７１６に対して行われ、キャップ７１８用の空間が形成されうる。窒化タンタル、ルテニウムまたは他のバリア金属などのキャップ７１８が、ビア７１２の一部のナノチューブ７１６の上に形成されうる。
後の処理中にキャップ７１８を電気的に絶縁するために、化学機械研磨または平坦化などの同様なプロセスがキャップ７１８に対して行われうる。金属の堆積またはコンタクト形成などのバックエンドプロセスが、一体化コンタクト７０２とゲート７０４とを有する集積回路システム７００に対して行われうる。
ゲート７０４は、ゲート誘電体７２２の上に形成されうる。ゲート７０４に隣接して絶縁体７２４が形成されうる。絶縁体７２４とゲート７０４に隣接してスペーサ７２６が形成されうる。集積回路デバイス７０６のゲート７０４のためのコンタクト表面７３２を形成するために、ゲート７０４の上にシリサイド層７０８が設けられうる。
次に図８を参照すると、本発明の第３の実施形態における集積回路システム８００の断面図が示される。集積回路システム８００は、好ましくは、コンタクト表面８０６を有する第１の導電層８０４の上に形成された一体化コンタクト８０２を有しうる。
第１の導電層８０４のコンタクト表面８０６の上に、ビア８１２を有するコンタクト誘電体８１０が形成されうる。コンタクト表面８０６の上のビア８１２内に、コバルト、ニッケル、鉄または他の金属などの選択的金属８０６が形成されうる。
選択的金属８１４の上のビア８１２内に、カーボンナノチューブなどのナノチューブ８１６が形成されうる。穏やかな化学機械研磨または平坦化などのプロセスがナノチューブ８１６に対して行われ、キャップ８１８用の空間が形成されうる。ナノチューブ８１６を保護するか、または次の層とのコンタクトをとるために、窒化タンタル、ルテニウムまたは他のバリア金属などのキャップ８１８が、ナノチューブ８１６の上に形成されうる。
一体化コンタクト８０２の上に第２の導電層８２０を形成するためのメタライゼーションプロセスなど、後の処理中にキャップ８１８を電気的に絶縁するために、化学機械研磨または平坦化などの同様なプロセスがキャップ８１８に対して行われうる。
次に、図９Ａ，９Ｂ，９Ｃを参照すると、本発明の各種態様が実装可能な例としての電子システムの模式図が示される。電子システムは、データの作成、伝搬、伝送、変更、記憶またはこれらの組み合わせなどの任意の機能を実行するどのようなシステムであってもよい。電子システムのいずれかは、プリント回路基板、基板または他の電子アセンブリなどの１つ以上のサブシステムを有してもよい。
例えば、携帯電話９０２、衛星９０４、およびコンピュータシステム９０６等の電子システムが、本発明を含む集積回路を備えてもよい。例えば、携帯電話９０２に作成、伝搬または記憶されている情報が、衛星９０４に送信されうる。同様に、衛星９０４は、コンピュータシステム９０６に対して情報を送信または変更し、この情報がコンピュータシステム９０６によって記憶、変更または送信されうる。
次に図１０を参照すると、本発明の実施形態における、集積回路システム１００を製造するための集積回路システム１０００のフローチャートが示される。システム１０００は、集積回路デバイスを提供すること（ブロック１００２）と、集積回路デバイスの上に一体化コンタクトを形成すること（ブロック１００４）とを含み、一体化コンタクトの形成は、集積回路デバイスの上にビアを提供することと、ビア内に選択的金属を形成することと、選択的金属の上に少なくとも１つのナノチューブを形成することと、ナノチューブの上にキャップを形成することとを含む。
より詳細には、本発明の実施形態において、集積回路システム１００の方法および装置を提供するシステムは、以下のように実施される。
１．コンタクト表面を有する集積回路デバイスを提供する。
２．コンタクト表面の上に一体化コンタクトを形成する。その際、コンタクト表面の上にビアを形成し、コンタクト表面の上のビア内に選択的金属を形成し、コンタクト表面の上の選択的金属の上に少なくとも１つのナノチューブを形成し、ビアの一部のナノチューブの上にキャップを形成する。
このように、本発明の集積回路システムの方法および装置は、重要かつ従来知られておらず利用できなかった解決策、機能、および機能的な側面を提供することがわかっている。得られるプロセスと構成は、直接的であり、費用効率が高く、簡潔で、非常に多用途かつ厳密で、感受性が高く、有効であり、および公知の部品を適合させることによって、容易かつ効率的かつ経済的な製造、用途および利用のために実施することができる。
本発明を、特定のベストモードに関して記載したが、上記の説明に鑑みれば、多くの変形、変更、およびバリエーションが同業者にとって明らかであることを理解されたい。したがって、本発明はこのような変形、変更、およびバリエーションを包含し、添付の特許項の範囲に含まれることが意図される。上記に記載するかまたは添付の図面に図示した全ての事項は、例示として解釈すべきであり、限定するものではない。

Claims (10)

  1. 集積回路デバイス（１０４）を提供するステップと、
    前記集積回路デバイス（１０４）の上に一体化コンタクト（１０２）を形成するステップと含み、
    前記一体化コンタクト（１０２）を形成するステップは、
    前記集積回路デバイス（１０４）の上にビア（１１２）を提供するステップと、
    前記ビア（１１２）内に選択的金属（１１４）を形成するステップと、
    前記選択的金属（１１４）の上に少なくとも１のナノチューブ（１１６）を形成するステップと、
    前記ナノチューブ（１１６）の上にキャップ（１１８）を形成するステップとを含む、集積回路システムを形成するための方法（１０００）。
  2. 前記ビア（１１２）を提供するステップは高いアスペクト比を有する前記ビア（１１２）を提供する、請求項１に記載の方法（１０００）。
  3. 前記集積回路デバイス（１０４）を提供するステップは前記集積回路デバイス（１０４）の一部の上にシリサイド層（１０８）を形成する、請求項１に記載の方法（１０００）。
  4. 前記集積回路デバイス（１０４）を提供するステップはトランジスタ（１０４）を提供する、請求項１に記載の方法（１０００）。
  5. 前記一体化コンタクト（１０２）を含む電子システム（９０６）を作製するステップを更に含む、請求項１に記載の方法（１０００）。
  6. 集積回路デバイス（１０４）と、
    前記集積回路デバイス（１０４）の上の一体化コンタクト（１０２）とを備え、前記一体化コンタクト（１０２）は、
    前記集積回路デバイス（１０４）の上のビア（１１２）と、
    前記ビア（１１２）内の選択的金属（１１４）と、
    前記選択的金属（１１４）の上の少なくとも１のナノチューブ（１１６）と、
    前記ナノチューブ（１１６）の上のキャップ（１１８）とを有する、集積回路システム（１００）。
  7. 前記ビア（１１２）は高いアスペクト比を有する、請求項６に記載のシステム（１００）。
  8. 前記集積回路デバイス（１０４）は前記集積回路デバイス（１０４）の一部の上にシリサイド層（１０８）を有する、請求項６に記載のシステム（１００）。
  9. 前記集積回路デバイス（１０４）はトランジスタ（１０４）である、請求項６に記載のシステム（１００）。
  10. 前記一体化コンタクト（１０２）を有する電子システム（９０６）を更に備える、請求項６に記載のシステム（１００）。
JP2010539424A 2007-12-21 2008-12-03 コンタクトを一体化した集積回路システム Pending JP2011508418A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/963,254 US8283786B2 (en) 2007-12-21 2007-12-21 Integrated circuit system with contact integration
PCT/US2008/013316 WO2009082431A2 (en) 2007-12-21 2008-12-03 Integrated circuit system with contact integration

Publications (1)

Publication Number Publication Date
JP2011508418A true JP2011508418A (ja) 2011-03-10

Family

ID=40677771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539424A Pending JP2011508418A (ja) 2007-12-21 2008-12-03 コンタクトを一体化した集積回路システム

Country Status (7)

Country Link
US (2) US8283786B2 (ja)
EP (1) EP2232547A2 (ja)
JP (1) JP2011508418A (ja)
KR (1) KR20100098712A (ja)
CN (1) CN101861645A (ja)
TW (1) TWI556350B (ja)
WO (1) WO2009082431A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006864A (ja) * 2002-05-10 2004-01-08 Texas Instruments Inc 集積回路内の半導体デバイスおよびその構成方法
JP2005044818A (ja) * 2000-09-22 2005-02-17 Canon Inc 電子放出素子、電子源及び画像形成装置
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2006185636A (ja) * 2004-12-24 2006-07-13 National Institute For Materials Science ディスプレイ装置に用いる電子放出源の製造方法
JP2006339552A (ja) * 2005-06-06 2006-12-14 Fujitsu Ltd 電気的接続構造、その製造方法および半導体集積回路装置
JP2006342040A (ja) * 2005-05-09 2006-12-21 Kumamoto Univ 筒状分子構造およびその製造方法、並びに前処理基板およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10006964C2 (de) 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP2003131296A (ja) 2001-10-23 2003-05-08 Canon Inc カメラおよびカメラシステム
JP4683188B2 (ja) * 2002-11-29 2011-05-11 日本電気株式会社 半導体装置およびその製造方法
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
JP2004304667A (ja) 2003-03-31 2004-10-28 Toyo Commun Equip Co Ltd 圧電発振器
JP2005165004A (ja) 2003-12-03 2005-06-23 Canon Inc 画像形成装置
DE10359424B4 (de) 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
JP4323968B2 (ja) 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
CN101010793B (zh) * 2004-06-30 2011-09-28 Nxp股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法
US20060292716A1 (en) 2005-06-27 2006-12-28 Lsi Logic Corporation Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
US7312531B2 (en) 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US7990037B2 (en) * 2005-11-28 2011-08-02 Megica Corporation Carbon nanotube circuit component structure
US20070148963A1 (en) 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
WO2007110899A1 (ja) * 2006-03-24 2007-10-04 Fujitsu Limited 炭素系繊維のデバイス構造およびその製造方法
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US8188569B2 (en) * 2006-12-15 2012-05-29 Qimonda Ag Phase change random access memory device with transistor, and method for fabricating a memory device
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4364253B2 (ja) * 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
JP5468496B2 (ja) * 2010-08-25 2014-04-09 株式会社東芝 半導体基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044818A (ja) * 2000-09-22 2005-02-17 Canon Inc 電子放出素子、電子源及び画像形成装置
JP2004006864A (ja) * 2002-05-10 2004-01-08 Texas Instruments Inc 集積回路内の半導体デバイスおよびその構成方法
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2006185636A (ja) * 2004-12-24 2006-07-13 National Institute For Materials Science ディスプレイ装置に用いる電子放出源の製造方法
JP2006342040A (ja) * 2005-05-09 2006-12-21 Kumamoto Univ 筒状分子構造およびその製造方法、並びに前処理基板およびその製造方法
JP2006339552A (ja) * 2005-06-06 2006-12-14 Fujitsu Ltd 電気的接続構造、その製造方法および半導体集積回路装置

Also Published As

Publication number Publication date
TW200943481A (en) 2009-10-16
CN101861645A (zh) 2010-10-13
US8709941B2 (en) 2014-04-29
WO2009082431A2 (en) 2009-07-02
WO2009082431A3 (en) 2009-08-27
US20130072014A1 (en) 2013-03-21
KR20100098712A (ko) 2010-09-08
US8283786B2 (en) 2012-10-09
US20090159985A1 (en) 2009-06-25
TWI556350B (zh) 2016-11-01
EP2232547A2 (en) 2010-09-29

Similar Documents

Publication Publication Date Title
US9741608B2 (en) Methods of fabricating semiconductor devices including supporting patterns in gap regions between conductive patterns
JP4836055B2 (ja) 集積回路デバイスとその製造方法
US9147602B2 (en) Methods of making integrated circuits including air gaps around interconnect structures
TW201731025A (zh) 堆疊電晶體
WO2021257236A1 (en) Methods of forming microelectronic devices, and related base structures for microelectronic devices
TW201721741A (zh) 用於無遮罩氣隙及替代層間介電質（ｉｌｄ）層製程的極薄帽介電層
US9153484B2 (en) Methods of forming integrated circuits
US20220310510A1 (en) Interconnection structure and method of manufacturing the same, and electronic device including the interconnection structure
US10971394B2 (en) Maskless air gap to prevent via punch through
US8969971B2 (en) Semiconductor devices including a resistor structure
US20220310516A1 (en) Contact over active gate structures with etch stop layers for advanced integrated circuit structure fabrication
EP4109515A1 (en) Gate-all-around integrated circuit structures having uniform threshold voltages and tight gate endcap tolerances
JP2011508418A (ja) コンタクトを一体化した集積回路システム
US20220102343A1 (en) Multi-layer etch stop layers for advanced integrated circuit structure fabrication
US20210167210A1 (en) Fin smoothing and integrated circuit structures resulting therefrom
US11063151B2 (en) Metal chemical vapor deposition approaches for fabricating wrap-around contacts and resulting structures
CN111755444A (zh) 具有低电阻率的源极结构或漏极结构
US20240063274A1 (en) Source or drain structures with phosphorous and arsenic dopants
US20210098373A1 (en) Integrated circuit structures having differentiated interconnect lines in a same dielectric layer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130717

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131022

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140327

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140403

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150324