CN101861645A - 具有接触集成的集成电路系统 - Google Patents

具有接触集成的集成电路系统 Download PDF

Info

Publication number
CN101861645A
CN101861645A CN200880116676A CN200880116676A CN101861645A CN 101861645 A CN101861645 A CN 101861645A CN 200880116676 A CN200880116676 A CN 200880116676A CN 200880116676 A CN200880116676 A CN 200880116676A CN 101861645 A CN101861645 A CN 101861645A
Authority
CN
China
Prior art keywords
integrated circuit
components
contact
nanotube
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880116676A
Other languages
English (en)
Inventor
P·R·贝塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN101861645A publication Critical patent/CN101861645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种形成集成电路系统的方法(1000)，包含：提供集成电路器件(104)；以及于该集成电路器件(104)上方形成集成接触(integrated contact)(102)；形成集成接触于该集成电路器件上方的步骤包含：于该集成电路器件(104)上方设置通孔(112)；在该通孔(112)中形成选择性金属(114)；于该选择性金属(114)上方形成至少一个纳米管(116)；以及于该纳米管(116)上方形成盖件(118)。

Description

具有接触集成的集成电路系统
技术领域
本发明大致上是关于集成电路系统，且尤系关于用在具有集成接触(integrated contact)的集成电路系统。
背景技术
许多我们习以为常的现代产品都包含集成电路。这些微小的器件用于一般的产品和系统，譬如无线通讯、工业机器人、宇宙飞船和大量的消费性产品，如行动电话(cell phone)、可携式计算机、音乐播放器和汽车。实际上对于所有的应用，一直有着提升功能和缩减器件尺寸的需求。
制造此等器件典型上是利用许多种技术，譬如分层(layering)、掺杂(doping)、屏蔽(masking)和蚀刻(etching)以将电子组件建立于基材上。然后将该等组件予以互连以定义特定的电子线路，例如处理器(processor)或包含储存器的内存(memory)。集成电路的发展是受到缩减尺寸、降低功率消耗和增加操作速度所驱使。
集成电路含有形成在硅基材上的半导体器件，例如晶体管、电容器和电阻器。使用来连接集成电路以形成有效器件的电性连接系称为“互连(interconnect)”。互连是由形成在基材的平面中的传导线所构成，而接触(contact)则是形成在与基材的平面垂直的方向上。许多互连层(interconnect level)会使用在该集成电路中，有时有8层或更多层。
高质量的接触对于高度的器件良率(device yield)和可靠度是不可或缺的，但是制造这些高质量的接触会造成许多技术上的挑战。例如，接触系设计成具有高比率的高度/直径比(称为纵横比(aspect ratio))。高纵横比是IC设计中的许多限制的结果。
例如，一般希望达到高装填密度的接触以达成高电路密度。这会把接触的直径限制成要尽可能的小。此外，将半导体器件从第一金属层分隔开的电介质必须够厚以保护晶体管。接触通常横跨晶体管上的电介质以及基材上的晶体管闸极。这些限制导致接触具有够大的纵横比而产生制造上的挑战。
随着集成电路技术变得越来越小，结合有非常小的几何尺寸的大纵横比会产生出许多制造和性能问题。目前要制造非常小的接触的企图一直被非常高的电阻所困扰。这些接触电阻可以支配集成电路的性能，特别是如32纳米(nanometer)的微小制程几何。
已经有一些的尝试想要改良接触电阻的数个成分中的某些成分。例如，改变硅化物界面或金属化材料并无法达到较小型技术节点(node)之需求。以低于譬如电子的平均自由路径(mean free path)之材料特性的尺寸含有金属化材料和材料中之电阻是被禁止的。
因此，对于集成电路系统而言仍维持有改良接触性能和可靠度的需要，特别是在小几何尺寸的技术节点方面尤然。有鉴于不断增加的商业竞争压力，以及在技术上必须对晶粒至晶粒(die-to-die)的变体和生产效率加以改良，找到这些问题的答案是非常重要的。竞争压力也要求较低的成本以及改良的效率和性能。
对于这些问题的解答已经寻求很久，但是先前的发展尚未教示或建议任何解答，因此，这些问题的解答还一直困扰着本领域所属技术者。
发明内容
本发明提供一种集成电路器件；以及形成集成接触于该集成电路器件上方，其包含：设置通孔于该集成电路器件上方；形成选择性金属在该通孔中；形成至少一个纳米管于该选择性金属上方；以及形成盖件于该纳米管上方。
本发明的某些实施例具有其它态样用以增加或取代先前所提及者。该等态样对于本领域相关技术者来说可经由阅读以下的细节描述并参考随附的图式而变得清晰易懂。
附图说明
图1是在本发明的第1实施例中沿着图2的线1-1的集成电路系统之剖面图；
图2是该集成电路系统的俯视平面图；
图3是在晶体管形成阶段中的图1的结构之剖面图；
图4是在硅化阶段中的图3的结构的剖面图；
图5是在电介质形成阶段中的图4的结构之剖面图；
图6是在导体形成阶段中的图5的结构之剖面图；
图7是在本发明的第2实施例中的集成电路系统之剖面图；
图8是在本发明的第3实施例中的集成电路系统之剖面图；
图9A、图9B和图9C是作为范例的电子系统的图标，其中，可以施行本发明的多种态样；以及
图10是集成电路系统的流程图，用来制造本发明的实施例中的集成电路系统。
具体实施方式
以下详细充分描述的实施例将使本领域相关技术者得以制作和使用本发明。要了解到的是，基于本发明的内容能使其它的实施例清楚呈现，同时可以在不偏离本发明的范畴之情况下进行系统、制程或机械的改变。
在以下的描述中，会给予许多特定的细节以提供对本发明的通盘了解。然而，很明显地，在没有这些特定细节时也可实施本发明。为了避免对本发明造成混淆，一些习知的电路、系统组构和制程步骤没有详细揭露。同样地，显示该系统的实施例的图式仅只是部分图解(semi-diagrammatic)，并没有依照实际的比例，特别是为了增进说明时的清晰度，而在图式中大幅地夸张化一些尺寸。
在多个实施例中揭露及描述某些共同特征，为清楚及容易说明、描述及理解，彼此相似及相同特征将一般以相同组件符号来描述。实施例已经编号为第1实施例、第2实施例等等以便于叙述，并非意欲要具有其它重要性或提供对本发明的限制。
为了说明，在此使用的用语“水平(horizontal)”系定义为平行本发明的平面或表面的平面，无论其方位为何；用语“垂直(vertical)”系指垂直于方才所定义的“水平”之方向。诸如“在...上面(above)”、“在...下面(below)”、“底部(bottom)”、“顶部(top)”、“侧边”(如在“侧壁”)、“较高(higher)”、“较低(lower)”、“上面的(upper)”、“在...之上(over)”以及“在...之下(under)”之用语系相对于该水平平面而定义。
称“在...上(on)”系指在组件间有直接接触。在此使用之用语“处理(processing)”包含沈积材料、图案化(patterning)、曝光、显影、蚀刻、清洁、及/或依照需要移除或修整材料以形成上述结构。在此使用之用语“系统(system)”系依照使用该用语的上下文而意指本发明之方法及器件。
现在参考图1，其中显示在本发明的第1实施例中沿着图2的线1-1的集成电路系统100之剖面图。该集成电路系统100较佳地包含形成于譬如CMOS晶体管的集成电路器件104上方的集成接触102。浅沟槽隔离(shallow trench isolation)区域106可形成为邻接该集成电路器件104。
该集成电路器件104较佳地包含例如硅化钴(cobalt silicide；CoSi2)、硅化镍(nickel silicide；NiSi)、其它硅化物或其组合的硅化物层108。具有通孔112的接触电介质110可形成于该硅化物层108上方。譬如钴(Co)、镍(Ni)、铁(Fe)或其它金属的选择性金属114可形成在位于该硅化物层108上方的该通孔112中。
例如碳纳米管(carbon nanotube)的纳米管116可形成在位于该选择性金属114上方的该通孔112中。可对该纳米管116施加譬如软化学机械研磨或平面化(soft chemical-mechanical polishing/planarization；SoftCMP)之制程，以提供用于盖件118的空间。譬如为氮化钽(tantalumnitride；TaN)、钌(ruthenium；Ru)或其它阻障金属(barrier metal)的该盖件118可形成于该纳米管116上方而部分位在该通孔112中。
该纳米管可生长在该选择性金属114上方，其中，该选择性金属114可以由任何金属或其组合来形成以提供该纳米管116的选择性和方向性生长。该纳米管116可较佳地从具有该选择性金属114的底表面向上垂直地形成为邻近该通孔112的长边。
可对盖件118施加例如化学机械研磨或平面化(CMP)的类似制程，以用于在进一步的处理期间电性隔离该盖件118。例如金属沈积或接触形成(contact formation)的后段(Back-end-of-line；BEOL)制程可应用在具有该集成接触102和该集成电路器件104的整个该集成电路系统100。
该集成电路器件104包含例如多晶硅(polysilicon)闸极的闸极120。该闸极120可形成于闸极电介质122上方。绝缘体124可形成为邻接该闸极120。间隔件126可形成为邻接该绝缘体124和该闸极120以形成如活化硅(active silicon)的源极区域(source region)128和如活化硅的汲极区域(drain region)130。该硅化物层108可敷设于该源极区域128、该汲极区域130和该闸极120的上方以形成接触表面132。
为了说明的目的，该集成接触102系显示为位于该集成电路器件104上方，但是可以了解到该集成接触102也可形成于其它器件或材料上方。
业已发现具有该集成接触102的该集成电路系统100系提供该纳米管116与该集成电路器件104之经改良的集成性(integration)，而提供较低的接触电阻或较高的操作速率。
现在参考图2，其中显示该集成电路系统100的俯视平面图。该集成电路系统100较佳地包含位于该源极区域128和该汲极区域130上方的该集成接触102。该闸极120可在该源极区域128和该汲极区域130之间形成。
该绝缘体124和该间隔件126可以形成为邻接该闸极120和接近该源极区域128的内边缘与接近该汲极区域130的内边缘。其中一个该浅沟槽隔离区域106可以形成为接近该源极区域128的外边缘，而另一个该浅沟槽隔离区域106可以形成为接近该汲极区域130的外边缘。
现在参考图3，其中显示在晶体管形成阶段中的图1的结构之剖面图。该集成电路系统100可较佳地包含该集成电路器件104。该浅沟槽隔离区域106可形成为接近该集成电路器件104的外边缘。
该集成电路器件104可包含形成于该闸极电介质122上方的该闸极120。该间隔件126可形成为邻接该绝缘体124和该闸极120。该源极区域128可形成为接近位于该闸极120的一侧上的该间隔件126。该汲极区域130可形成为接近位于实质上相对向于该源极区域128的该闸极120的一侧上的另一个该间隔件126。
现在参考图4，其中显示在硅化阶段中的图3的结构的剖面图。该集成电路系统100可较佳地包含具有该浅沟槽隔离区域106形成为接近该集成电路器件104的外边缘之集成电路器件104。
硅化制程可于该源极区域128、该汲极区域130或该闸极120的上方形成该硅化物层108。该硅化制程实质上避免硅化物形成在例如氧化物、氮化物、氧化物间隔件、氮化物间隔件或该间隔件126的电介质表面上。
现在参考图5，其中显示在电介质形成阶段中的图4的结构之剖面图。该集成电路系统100较佳地包含具有形成为接近该集成电路器件104的外边缘的该浅沟槽隔离区域106之集成电路器件104。
该接触电介质110可沈积于该集成电路器件104上方。图案化(patterning)和蚀刻(etching)该接触电介质110可导致具有高纵横比之通孔112、和该硅化层108的暴露区域。例如无电沈积(electroless deposition)的另一种沈积制程可将该选择性金属114设置在该通孔112中，其中，该制程可以有选择性而造成该选择性金属114只沈积在该硅化物层108上方。
现在参考图6，其中显示在导体形成阶段中的图5的结构之剖面图。该集成电路系统100较佳地包含具有该浅沟槽隔离区域106形成于接近该集成电路器件104的外边缘之集成电路器件104。
该选择性金属114是用于生长该纳米管116的催化剂(catalyst)。该纳米管116可以藉由例如将该选择性金属114暴露在处于升高温度的含碳气体之制程而形成。举例来说，譬如乙醇(ethanol)或超临界(supercritical)二氧化碳(CO2)的气体可施加到接近该通孔112的底部的该选择性金属114，其中升高的温度会促进该纳米管116的生长。
现在参考图7，其中显示在本发明的第2实施例中的集成电路系统700之剖面图。该集成电路系统700较佳地包含形成于集成电路器件706的闸极704上方的集成接触702。
该闸极704较佳地包含例如为硅化钴、硅化镍、其它硅化物或它们的组合之硅化物层708。具有通孔712的接触电介质710可形成于该硅化物层708上方。例如钴、镍、铁或其它金属的选择性金属714可形成在位于该硅化物层708上方的该通孔712中。
譬如为碳纳米管的纳米管716可形成在位于该选择性金属714上方的该通孔712中。可对该纳米管716施加例如软化学机械研磨或平面化之制程，以提供用于盖件718的空间。譬如氮化钽、钌或其它阻障金属的该盖件718可形成于该纳米管716上方而部分位在该通孔712中。
可对盖件718施加例如化学机械研磨或平面化的类似制程，以用于在进一步的处理期间电性隔离该盖件718。例如金属沈积或接触形成的后段制程可应用在具有该集成接触702和该闸极704的整个该集成电路系统700。
该闸极704可形成于闸极电介质722上方。绝缘体724可形成为邻接该闸极704。间隔件726可形成为邻接该绝缘体724和该闸极704。该硅化物层708可敷设于该闸极704上方以形成接触表面732，该接触表面732用于该集成电路器件706的该闸极704。
现在参考图8，其中显示在本发明的第3实施例中的集成电路系统800之剖面图。该集成电路系统800较佳地包含形成于具有接触表面806的第1传导层804上方之集成接触802。
具有通孔812的接触电介质810可形成于该第1传导层804的该接触表面806上方。譬如钴、镍、铁或其它金属的选择性金属814可形成在位于该接触表面806上方的该通孔812中。
譬如碳纳米管的纳米管816可形成在位于该选择性金属814上方的该通孔812中。可对该纳米管816施行例如软化学机械研磨或平面化的制程，以提供用于盖件818的空间。例如为氮化钽、钌或其它阻障金属的该盖件818可形成于该纳米管816上方以用于保护该纳米管816或用于接触下一层。
可对该盖件818施行譬如化学机械研磨或平面化的类似制程，以用于在譬如进一步的处理期间电性隔离该盖件818，该进一步的处理譬如为形成第2传导层820于该集成接触802上方之金属化制程。
现在参考图9A、图9B和图9C，其中显示作为范例的电子系统的图标，其中，可以施行本发明的多种态样。该电子系统可以是执行包含数据的产生、传输、传送、修改、储存或它们的组合的任何功能之任何系统。任何的电子系统可包含一个或多个次系统，例如印刷电路板、基材或其它电子配件。
如同范例，诸如行动电话902、卫星904和计算机系统906的该电子系统可包含具有本发明的集成电路。例如，在手机902上所产生、传送或储存的信息可以传输至该卫星904。同样地，该卫星904可传送或修改该信息至该计算机系统906，其中该信息可藉由该计算机系统906予以储存、修改或传送。
现在参考图10，其中显示集成电路系统1000的流程图，其系用来制造本发明的实施例中的集成电路系统100。该系统1000包含：在方块1002中提供集成电路器件；在方块1004中形成集成接触于该集成电路器件上方，包含：于该集成电路器件上方设置通孔、形成选择性金属在该通孔中、形成至少一个纳米管于该选择性金属上方、以及形成盖件于该纳米管上方。
更详细而言，在本发明的实施例中，一种用来提供该集成电路系统100的方法与设备之系统系以下述者来执行：
1.提供具有接触表面的集成电路器件。
2.形成集成接触于该接触表面上方，包含：形成通孔于该接触表面上方；形成选择性金属在该接触表面上方的该通孔中；形成至少一个纳米管在位于该接触表面上方的该选择性金属的上方；以及形成盖件在该纳米管上方而部分地位于该通孔中。
因此，已发现本发明的集成电路系统方法和设备提供重要且迄今未知并无法获得的解答、能力和功能态样。所获得的制程和组构为简洁、高成本效益、不复杂、高度多样性、准确、灵敏和有效的，并且可以藉由采取已知组件而施行现成、有效和经济的制造、应用与利用。
虽然本发明已结合特定的最佳模式来描述，但应了解到，许多的替代、修改及各种变化会因前述说明而为熟悉此项技艺的人士所了解且显而易见。据此，系意欲涵盖落入所附之申请专利范围的范畴内的所有此等替代、修改及各种变化。在此提出或显示于附图的所有事项均应视为例示性而非限制性。

Claims (10)

1.一种形成集成电路系统的方法(1000)，包括：
提供集成电路器件(104)；以及
在该集成电路器件(104)上方形成集成接触(102)，包括：
在该集成电路器件(104)上方设置通孔(112)；
在该通孔(112)中形成选择性金属(114)；
在该选择性金属(114)上方形成至少一个纳米管(116)；以及
在该纳米管(116)上方形成盖件(118)。
2.如权利要求1所述的方法(1000)，其中，设置该通孔(112)包括设置具有高纵横比的该通孔(112)。
3.如权利要求1所述的方法(1000)，其中，提供该集成电路器件(104)包括在该集成电路器件(104)的部分的上方形成硅化物层(108)。
4.如权利要求1所述的方法(1000)，其中，提供该集成电路器件(104)包括提供晶体管(104)。
5.如权利要求1所述的方法(1000)，进一步包括形成包含该集成接触(102)的电子系统(906)。
6.一种集成电路系统(100)，包括：
集成电路器件(104)；以及
集成接触(102)，位于该集成电路器件(104)上方，包括：
通孔(112)，位于该集成电路器件(104)上方；
选择性金属(114)，位于该通孔(112)内；
至少一个纳米管(116)，位于该选择性金属(114)上方；以及
盖件(118)，位在该纳米管(116)上方。
7.如权利要求6所述的系统(100)，其中，该通孔(112)包括高的纵横比。
8.如权利要求6所述的系统(100)，其中，该集成电路器件(104)包括位于该集成电路器件(104)的部分的上方的硅化物层(108)。
9.如权利要求6所述的系统(100)，其中，该集成电路器件(104)是晶体管(104)。
10.如权利要求6所述的系统(100)，进一步包括包含该集成接触(102)的电子系统(906)。
CN200880116676A 2007-12-21 2008-12-03 具有接触集成的集成电路系统 Pending CN101861645A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/963,254 2007-12-21
US11/963,254 US8283786B2 (en) 2007-12-21 2007-12-21 Integrated circuit system with contact integration
PCT/US2008/013316 WO2009082431A2 (en) 2007-12-21 2008-12-03 Integrated circuit system with contact integration

Publications (1)

Publication Number Publication Date
CN101861645A true CN101861645A (zh) 2010-10-13

Family

ID=40677771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880116676A Pending CN101861645A (zh) 2007-12-21 2008-12-03 具有接触集成的集成电路系统

Country Status (7)

Country Link
US (2) US8283786B2 (zh)
EP (1) EP2232547A2 (zh)
JP (1) JP2011508418A (zh)
KR (1) KR20100098712A (zh)
CN (1) CN101861645A (zh)
TW (1) TWI556350B (zh)
WO (1) WO2009082431A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1361608A2 (en) * 2002-05-10 2003-11-12 Texas Instruments Incorporated Providing electrical connection between an active region and a conductive layer in a semiconductor device using carbon nanotubes
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
US20060286851A1 (en) * 2005-06-06 2006-12-21 Fujitsu Limited Electrical connection structure, manufacturing method thereof and semiconductor integrated circuit device
US20070096326A1 (en) * 2005-10-28 2007-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10006964C2 (de) 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP3745360B2 (ja) * 2000-09-22 2006-02-15 キヤノン株式会社 電子放出素子、電子源及び画像形成装置
JP2003131296A (ja) 2001-10-23 2003-05-08 Canon Inc カメラおよびカメラシステム
US7518247B2 (en) * 2002-11-29 2009-04-14 Nec Corporation Semiconductor device and its manufacturing method
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
JP2004304667A (ja) 2003-03-31 2004-10-28 Toyo Commun Equip Co Ltd 圧電発振器
JP2005165004A (ja) 2003-12-03 2005-06-23 Canon Inc 画像形成装置
DE10359424B4 (de) 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
JP4323968B2 (ja) 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
EP1766678A1 (en) * 2004-06-30 2007-03-28 Koninklijke Philips Electronics N.V. Method for manufacturing an electric device with a layer of conductive material contacted by nanowire
JP2006185636A (ja) * 2004-12-24 2006-07-13 National Institute For Materials Science ディスプレイ装置に用いる電子放出源の製造方法
JP2006342040A (ja) * 2005-05-09 2006-12-21 Kumamoto Univ 筒状分子構造およびその製造方法、並びに前処理基板およびその製造方法
US20060292716A1 (en) 2005-06-27 2006-12-28 Lsi Logic Corporation Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
US7990037B2 (en) * 2005-11-28 2011-08-02 Megica Corporation Carbon nanotube circuit component structure
US20070148963A1 (en) 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
WO2007110899A1 (ja) * 2006-03-24 2007-10-04 Fujitsu Limited 炭素系繊維のデバイス構造およびその製造方法
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US8188569B2 (en) * 2006-12-15 2012-05-29 Qimonda Ag Phase change random access memory device with transistor, and method for fabricating a memory device
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4364253B2 (ja) * 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
JP5468496B2 (ja) * 2010-08-25 2014-04-09 株式会社東芝 半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1361608A2 (en) * 2002-05-10 2003-11-12 Texas Instruments Incorporated Providing electrical connection between an active region and a conductive layer in a semiconductor device using carbon nanotubes
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
US20060286851A1 (en) * 2005-06-06 2006-12-21 Fujitsu Limited Electrical connection structure, manufacturing method thereof and semiconductor integrated circuit device
US20070096326A1 (en) * 2005-10-28 2007-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
US8283786B2 (en) 2012-10-09
KR20100098712A (ko) 2010-09-08
TWI556350B (zh) 2016-11-01
TW200943481A (en) 2009-10-16
US20130072014A1 (en) 2013-03-21
JP2011508418A (ja) 2011-03-10
WO2009082431A2 (en) 2009-07-02
EP2232547A2 (en) 2010-09-29
US8709941B2 (en) 2014-04-29
WO2009082431A3 (en) 2009-08-27
US20090159985A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
US9214411B2 (en) Integrated circuit devices including a through-silicon via structure and methods of fabricating the same
CN103681600B (zh) 集成电路器件、半导体器件及其制造方法
TWI839800B (zh) 形成微電子裝置之方法、以及相關之微電子裝置及電子系統
US8884440B2 (en) Integrated circuit device including through-silicon via structure having offset interface
US9337125B2 (en) Integrated circuit devices including a via structure and methods of fabricating integrated circuit devices including a via structure
CN103582944B (zh) 导电结构、包含导电结构的系统及装置，及相关方法
US20130313722A1 (en) Through-silicon via (tsv) semiconductor devices having via pad inlays
US9647037B2 (en) Resistive random access memory device with resistance-based storage element and method of fabricating same
US9111953B2 (en) Integrated circuit devices with capacitor and methods of manufacturing the same
US8969971B2 (en) Semiconductor devices including a resistor structure
KR20130034343A (ko) 금속함유 도전 라인을 포함하는 반도체 소자 및 그 제조 방법
US9356018B2 (en) Semiconductor devices and methods of fabricating the same
TWI765439B (zh) 導電互連件及用於形成導電互連件之方法
CN101252116B (zh) 互连结构及制造该互连结构的方法
US20090087956A1 (en) Dummy Contact Fill to Improve Post Contact Chemical Mechanical Polish Topography
CN101861645A (zh) 具有接触集成的集成电路系统
WO2019117904A1 (en) Vertical thyristors for cross-point dynamic memories
CN108878471B (zh) 集成电路及其制备方法
US10522687B2 (en) Wrap-around gate structures and methods of forming wrap-around gate structures
CN115295552A (zh) 一种半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101013