TWI550726B - 三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法 - Google Patents

三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法 Download PDF

Info

Publication number
TWI550726B
TWI550726B TW104119481A TW104119481A TWI550726B TW I550726 B TWI550726 B TW I550726B TW 104119481 A TW104119481 A TW 104119481A TW 104119481 A TW104119481 A TW 104119481A TW I550726 B TWI550726 B TW I550726B
Authority
TW
Taiwan
Prior art keywords
insulating material
layers
item
forming
layer
Prior art date
Application number
TW104119481A
Other languages
English (en)
Other versions
TW201635387A (zh
Inventor
楊大弘
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI550726B publication Critical patent/TWI550726B/zh
Publication of TW201635387A publication Critical patent/TW201635387A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法 【0001】
本發明一般而言是有關於半導體元件。並且，本發明更特別是有關於半導體元件中包括三維全環繞式閘極(gate-all-around, GAA)之垂直閘極(vertical gate, VG)結構及此種結構之半導體元件的半導體結構及元件，以及製造此類半導體結構及元件的方法。
 【0002】
目前半導體元件之製造業者對於更加縮減半導體結構及元件的臨界尺寸的需求已不斷增加，以在較小的區域中達成較大的儲存空間，且在每位元之低成本的狀況下進行製造。半導體之製造業者已逐漸增加於使用例如是薄膜電晶體技術(thin film transistor technique)、電荷捕捉記憶體技術(charge trapping memory technique)、及交叉點陣列技術(cross-point array technique)之三維半導體元件的應用，以達成上述需求。近來，半導體科技上的發展已包括三維垂直通道(vertical channel, VC)結構及三維垂直閘極結構之形式的半導體元件之垂直結構的製造。
 【0003】
儘管近來於半導體元件之製造上的發展，本揭露中已理解到在製造三維半導體時可能會面臨一個或多個問題。例如，三維垂直通道結構之各種層及結構的形成，一般需要相對大的覆蓋區(footprint)(或者是區域)。再者，此種製造出的三維垂直通道結構通常面臨可靠度的問題以及效能上的不良異常。關於三維垂直閘極結構，雖然三維垂直閘極結構相較於三維垂直通道結構而言需要較小的覆蓋區(或區域)，可靠的製造(包括此類元件之垂直閘極的圖案化及蝕刻、以及製造無變形、缺損、和/或彎折的此類元件)卻通常難以達成。
【0004】
本示範實施例一般係有關於半導體元件及製造半導體元件的方法，以解決(address)所製造的半導體元件之包括上文及本揭露所述的一個或多個問題。
【0005】
在一示範性實施例中，提供一種三維全環繞式閘極(GAA)之垂直閘極(VG)半導體結構的製造方法。方法包括下列步驟。提供一基板。形成複數個層於基板之上，所述層包括交替的複數個第一絕緣材料層及複數個第二絕緣材料層。第一絕緣材料層及第二絕緣材料層可分別藉由沉積第一絕緣材料及第二絕緣材料所形成。方法更包括確認形成位元線及字元線的位元線位置及字元線位置。方法更包括在已確認的位元線位置及字元線位置之外，移除所述層之至少一部分，被移除的各部分係延伸穿透層至基板之至少一頂面。方法更包括形成垂直的第一絕緣材料結構於被移除的部分中。方法更包括進行一等向蝕刻製程，以由第二絕緣材料層移除第二絕緣材料。方法更包括在已確認的位元線位置中的第二絕緣材料層中形成位元線。方法更包括在已確認的字元線位置中形成字元線。垂直的第一絕緣材料結構可用以提供支撐於剩餘的第一絕緣材料層，剩餘的第一絕緣材料層係在由第二絕緣材料層移除第二絕緣材料之後所剩餘。
【0006】
在另一示範性實施例中，一種半導體結構係描述於本揭露中。半導體結構包括一三維全環繞式閘極(GAA)之垂直閘極(VG)結構，此三維全環繞式閘極之垂直閘極結構具有形成於一基板之上的複數個位元線及複數個字元線。半導體結構更包括複數個伸長支柱，這些伸長支柱係由基板之至少一頂面延伸。這些伸長支柱係鄰近於三維垂直閘極結構所形成。這些伸長支柱可用以提供支撐於三維垂直閘極結構。
【0007】
為了更完整地理解本揭露、示範實施例及其優點，現在請參照下文並配合所附圖式，其中類似的元件符號表示類似的特徵。
【0008】
雖然為了方便起見，類似的元件符號可用以表示圖式中類似的結構，可以理解的是，各種示範實施例可被視為不同的變化。
 【0070】
500‧‧‧方法
502、504、506、508、510‧‧‧步驟
600‧‧‧半導體結構
602‧‧‧基板
604‧‧‧第一絕緣材料層
604’‧‧‧已圓弧化的第一絕緣材料層
604a‧‧‧薄導電材料層
604b‧‧‧電荷儲存層
606‧‧‧第二絕緣材料層
608‧‧‧位元線
610‧‧‧字元線
612‧‧‧垂直的第一絕緣材料結構
612’、613’‧‧‧部分
613‧‧‧垂直的導電材料結構
【0009】
第1A圖繪示一二維水平通道元件(two-dimensional horizontal channel device)的示意圖。
第1B及第1C圖繪示重新配置一二維水平通道元件以垂直延伸閘極的示範概念圖。
第2A至第2C圖繪示一三維垂直閘極元件的示範性示意圖。
第3A圖繪示一三維垂直通道元件之所需的覆蓋區(footprint)的示範性概念圖。
第3B圖繪示一三維垂直閘極元件之所需的覆蓋區的示範性概念圖。
第4圖繪示三維元件之部分垂直結構之扭曲、變形、及/或彎折的示範影像。
第5圖繪示一三維半導體元件之製造方法之示範實施例。
第6A圖繪示形成於基板之上之交替的第一絕緣材料層及第二絕緣材料層之示範實施例的剖面圖。
第6B圖繪示確認位元線及字元線的位置之示範實施例的上視圖。
第7A圖繪示半導體元件之示範實施例的側視圖。
第7B圖繪示半導體元件之示範實施例的上視圖。
第7C圖繪示半導體元件之示範實施例的透視圖。
第8A圖繪示半導體元件之示範實施例的側視圖。
第8B圖繪示半導體元件之示範實施例的透視圖。
第9A至第9K圖繪示半導體元件之示範實施例的製造方法的一示範實施例之示意圖。
第10A至第10K圖繪示半導體元件之示範實施例的製造方法的另一示範實施例之示意圖。
 【0010】
現在將參照所附圖式說明示範實施例，圖式係形成本揭露之一部分且繪示可能實行的示範實施例。本揭露及所附之申請專利範圍中所使用之用語「示範實施例」、「示範性實施例」、及「本實施例」並不需要意指單一實施例(雖然有可能)，且各種的示範實施例可在不脫離示範實施例之範疇或精神之下易於進行結合和/或交換。再者，本揭露及所附之申請專利範圍所使用之術語僅是用於描述示範實施例之目的，並非用於限定。在此方面，如本揭露及所附之申請專利範圍所使用之用語「之中」可包括「之內」及「之上」，且用語「一」、「該」可包括單數及複數形式。再者，如本揭露及所附之申請專利範圍所使用之用語「藉由」可亦意指「由」，視上下文而定。再者，如本揭露及所附之申請專利範圍所使用之用語「若」可亦意指「當」或「於」，視上下文而定。再者，如本揭露及所附之申請專利範圍所使用之字彙「及/或」可意指並包含一個或多個相關所列之項目的任一及所有可能的結合。
【0011】
儘管近來於半導體元件之製造上的發展，本揭露中已理解到在製造三維半導體時、及在所製造的半導體元件本身中可能會面臨一個或多個問題。
【0012】
第1A至1C圖提供一二維水平通道元件係如何有關於一三維垂直通道元件的示範概念圖。如第1A及1B圖所示，三維垂直通道元件的製造可概念性地視為一二維水平通道元件(第1A圖)由一水平方向至一垂直方向(第1B圖)進行第一重新配向(first re-orienting)。此後，一全環繞式閘極(gate-all-around, GAA)結構可以被形成(第1C圖繪示2條位元線結構)。關於三維垂直通道結構，三維垂直通道結構之各種層及結構的形成一般需要相對大的覆蓋區(或區域)。再者，此種三維垂直通道結構通常面臨有關可靠度的問題及效能上的不良異常、以及垂直結構的變形、缺損、和/或彎折。
【0013】
近來的發展已導向採用並發展三維垂直閘極結構。一般而言，一三維垂直閘極結構相較於三維垂直通道結構需要相對較小的覆蓋區(或區域)。第2A至2C圖提供一二維水平通道元件係如何有關於一三維垂直閘極結構的示範概念性示意圖。如第2A及第2B圖所示，一二維水平通道元件(第2A圖)可概念性地重新配置(第2B及第2C圖)，以垂直延伸閘極。如第3A至3B圖之比較範例所示，一三維垂直通道元件(概念性地繪示於第3A圖)卻需要沿著2個軸(繪示為X軸及Y軸)跨越的覆蓋區，一三維垂直閘極元件(概念性地繪示於第3B圖)則僅佔有沿著唯一的1個軸(繪示為X軸)跨越的覆蓋區。
【0014】
雖然，三維垂直閘極結構相較於三維垂直通道結構一般是達成較小的覆蓋區，半導體之製造業者通常在可靠地製造三維垂直閘極結構上面臨困難，包括達成對於此類元件之垂直閘極之可靠的圖案化及蝕刻、以及製造其之垂直結構無變形、缺損、和/或彎折的此類元件。例如，由於此類元件對於高深寬比(aspect ratio)有所需求，一般而言難以進行蝕刻(特別是靠近結構之底層)，且通常導致不良的部分(下文中稱作「縱梁(stringer)」)留下、及/或沿著半導體元件的側壁及/或底部形成。當形成此類不需要的縱梁時，可能會造成其他層及/或結構之間的橋接效應(bridging effect)(例如是在連續的字元線之間)，且可能導致所製造的半導體元件中發生不良的電路(undesirable path)及/或漏電。
【0015】
在所製造的三維垂直結構中(例如是三維垂直通道結構及三維垂直閘極結構)，所面臨的另一問題是有關於時常在三維垂直閘極結構之一個或多個垂直結構的一個或多個部分中面臨變形、扭曲、及/或彎折。第4圖繪示發生於三維垂直閘極結構之垂直結構中的此類問題的範例。
【0016】
包括三維全環繞式閘極之垂直閘極(3D GAA VG)的元件及結構的半導體元件及結構、以及此類半導體元件及結構的製造方法係描述於本揭露，以解決半導體元件及結構中所面臨的一個或多個問題，包括上文及此處所述之問題。於本揭露中應理解的是，此處所描述的原則可應用於反及型(NAND-type)與反或型(NOR-type)元件的情況之外，包括浮動閘極記憶體元件(floating gate memory device)、電荷捕捉記憶體元件(charge trapping memory device)、非揮發性記憶體元件、及/或內嵌式記憶體元件。
【0017】
半導體元件及/或半導體結構600之示範實施例的製造方法的示範實施例(例如是3D GAA VG結構)係繪示於第5至第10圖。如同依序繪示於第5圖中的步驟，於步驟502，方法500之示範實施例可包括提供一基板。於步驟504，方法500之示範實施例可更包括形成複數個交替的第一絕緣材料層及第二絕緣材料層於基板之上。可藉由分別沉積第一絕緣材料及第二絕緣材料以形成各個第一絕緣材料層及第二絕緣材料層。第6A圖繪示形成於基板602上之交替的第一絕緣材料層604及第二絕緣材料層606之示範實施例的剖面圖。第一絕緣材料可包或氧化物及類似物，且第二絕緣材料可包或氮化物及類似物。
【0018】
於步驟506，方法500的示範實施例可更包括確認用於形成位元線及字元線之位元線位置及字元線位置。第6B圖繪示確認位元線608位置及字元線610位置的示範實施例的上視圖。
【0019】
於步驟508，方法500的示範實施例可更包括於已確認的位元線位置及已確認的字元線位置之外形成一個或多個垂直的第一絕緣材料。此類位置的範例係以「X」標示於第6B圖中。
【0020】
於步驟510，方法500的示範實施例可更包括形成包含位元線及字元線的一3D GAA VG結構。至少第7至第8圖繪示包括位元線608、字元線610、及伸長支柱(例如是垂直的第一絕緣材料結構612)的3D GAA VG半導體元件及/結構之示範實施例。本揭露中應理解的是，本示範實施例(包括形成於半導體元件之垂直結構之一側或兩側之上的一個或多個垂直的絕緣材料結構)係可實行於防止及/或顯著消除半導體元件之垂直結構中變形、扭曲、及/或彎折的發生，以及縱梁的形成。換言之，伸長支柱可能可實行於提供半導體元件之垂直結構的支撐及防止縱梁形成於半導體元件之垂直結構之內或之上，以防止在製造半導體元件的期間及/或在完成的半導體產品中發生此類不良的問題。再者，垂直的絕緣材料結構的示範實施例可使得半導體元件中垂直結構之縱梁及/或變形、缺損、及/或彎折的發生降低或不存在。
【0021】
半導體元件之示範實施例(例如是三維垂直閘極元件)可根據一個或多個上述步驟所製造，亦可能包括另外的步驟。步驟可能是依不同的順序進行、且/或一個或多個步驟可結合為單一步驟或者被分為2個或2個以上的步驟。在不脫離本揭露之教示下，反及型與反或型元件之外的半導體元件係亦被考量於示範實施例中。現在將參照第5至第10圖對這些步驟及半導體元件進行描述。
【0022】
(1) 提供一基板(例如是步驟502)。
【0023】
適用於半導體元件及結構中的基板602可藉由任何一種或多種製造方法來獲得，例如是加壓法(pressing method)、浮置法(float method)、向下抽引法(down-drawn method)、再曳引法(redrawing method)、熔融法(fusion method)、及/或其他類似方法。
【0024】
(2) 形成複數個交替的第一絕緣材料層及第二絕緣材料層(例如是步驟504)。
【0025】
如第6A圖所繪示的剖面圖，交替的第一絕緣材料層604及第二絕緣材料層606可提供於一基板602(例如是由上述步驟502所獲得)之上(例如是步驟504)。第一絕緣材料可包括氧化物及類似物，且第二絕緣材料可包括不同於第一絕緣材料之其他絕緣或介電材料，例如是氮化物或類似物。各個第一絕緣材料層604的厚度可能是約200奈米(nm)。可依此方式選擇第一絕緣材料及第二絕緣材料，使得能夠在不移除第二絕緣材情況之下移除(例如是蝕刻)第一絕緣材料，反之亦然。此處應理解的是，於示範實施例中，各個第一絕緣材料層604的厚度可能是約100至300 nm。各個第二絕緣材料層606的厚度可能是約600 nm。此處應理解的是，於示範實施例中，各個第二絕緣材料層606的厚度可能是約500至700 nm。
【0026】
(3) 確認字元線及位元線之位置(例如是步驟506)。
【0027】
具有交替的第一絕緣材料層604及第二絕緣材料層606形成於其上的基板602可受到一確認(或者是計畫或設計)過程，使得位元線608位置及字元線610位置於接續的步驟(如下文或此處所述)當中受到確認(或者是受到計畫或受到設計)，包括形成位元線608、字元線610、及垂直的第一絕緣材料結構612。第6B圖繪示對於位元線608及字元線610之位置進行示範性確認之上視圖。
【0028】
(4) 形成包括位元線、字元線、及垂直的絕緣材料結構之3D GAA VG結構(例如是步驟508及510)。
【0029】
包括位元線608、字元線610、及垂直的第一絕緣材料結構612之3D GAA VG結構的形成可能是以示範實施例中複數個方式之中的一個或多個方式進行。第7至第10圖提供說明於可被使用於3D GAA VG半導體元件及結構之示範實施例之製造的示範步驟。這些示範實施例現在係描述於下文。
【0030】
第一示範實施例。
【0031】
第7至9圖提供說明於用以製造具有垂直的第一絕緣材料結構612之3D GAA VG半導體元件的示範實施例的示範步驟。
【0032】
如第9A圖的透視圖所繪示，基板602之上可提供有交替的第一絕緣材料層604及第二絕緣材料層606(例如是步驟504)。第一絕緣材料可包括氧化物及類似物，且第二絕緣材料可包括氮化物及類似物。在一實施例中，第一絕緣材料可能是不同於第二絕緣材料之任何絕緣或介電材料，反之亦然。如此能夠在不移除另一絕緣材料的情況之下易於移除第一或第二絕緣材料。
【0033】
第一絕緣材料層604的厚度可以是約100至300 nm，且第二絕緣材料層606的厚度可以是約500至700 nm。
【0034】
如第9B圖及第6B圖之上視圖所示，位元線608位置及字元線610位置可接續於堆疊受到確認(例如是步驟506)。在示範實施例中，位元線之間距(pitch)可能約80至160 nm，且字元線之間距可能約80至160 nm。
【0035】
在選定部分(或區域)中可移除複數個交替的第一絕緣材料層604及第二絕緣材料層606之一個或多個部分612’，選定部分(或區域)係鄰近於已確認的位元線608位置以及已確認之字元線610位置，例如是第9C圖之上視圖所示的一個或多個部分612’。複數個交替的第一絕緣材料層604及第二絕緣材料層606之各個被移除的部分612’可能是延伸穿透複數個層至基板602的至少一頂面的部分。例如，被移除的部分612’可能具有約5至80 nm的直徑。在示範性實施例中，被移除的部分612’之一部分(或一側)可能是形成於一已確認的位元線608位置及/或字元線610位置的一部分(或一側)之中。再者，被移除的部分的剖面可以是包括圓形、橢圓形、正方形、長方形、三角形等複數個形狀中的一個或多個。
【0036】
被移除的部分612’可由基板602之頂面延伸所形成，例如是第7A至7C圖所示之示範性實施例。在此一示範性實施例中，後來形成於被移除的部分612’中的一垂直的第一絕緣材料結構612將具有由基板602之頂面延伸的一基底(base)。或者/此外，一些或所有的被移除的部分612’可由基板602之一頂面之下延伸所形成，例如是第8A至8B圖所示之示範性實施例。在此一實施例中，後來形成的垂直的第一絕緣材料結構612將具有由基板602之頂面之下延伸的一基底。例如，被移除的部分612’(以及對應之後來形成的垂直的第一絕緣材料結構612)可形成為於基板602之頂面之下具120至240 nm。在示範實施例中，被移除的部分612可包括介於各個已確認的字元線610位置之間的區域、於第一次確認之前及/或最終確認之後的字元線位置的區域、及/或介於僅有一些已確認的字元線610位置之間的區域。
【0037】
可進行一沉積製程以在被移除的部分612’中形成垂直的第一絕緣材料結構612，如第9D圖的上視圖所示。在一示範實施例中，被移除的部分612’可被第一絕緣材料(例如是氧化物或類似物)填充，以形成垂直的第一絕緣材料結構。
【0038】
在一示範性實施例中，例如是藉由蝕刻製程，在已確認的位元線位置之外的複數個交替的第一絕緣材料及第二絕緣材料層之剩餘的部分可被移除，如第9E圖所示。就此點而言，垂直的第一絕緣材料結構612仍存在於已確認的位元線608位置之外，以支撐剩餘的位元線結構。
【0039】
此後，可進行一等向蝕刻製程(isotropic etching process)，以由第二絕緣材料層606移除第二絕緣材料。具體地，可在已確認的位元線608位置中將第二絕緣材料由第二絕緣材料層606移除。就此點而言，在已確認的位元線608位置中，剩餘的第一絕緣材料層604可藉由垂直的第一絕緣材料結構612支撐並維持於此處，因此第一絕緣材料層604仍於此處中漂浮(floating)或懸掛(suspending)，如第9F圖所示。
【0040】
可對於剩餘的第一絕緣材料層604進行一圓弧化製程(rounding process)，以使得第一絕緣材料層604的剖面形狀更加圓弧化(或更加為圓柱形)。
【0041】
對於已圓弧化的第一絕緣材料層604’，可藉由一薄導電材料層604a(例如是多晶矽層)的第一沉積，在已圓弧化的第一絕緣材料層604’上進行一筆管麵沉積製程(macaroni deposition process)。此後，可形成一電荷儲存層604b於導電材料層604a之上，如第9G圖所示。在示範性實施例中，電荷儲存層604b可以是一氧化物-氮化物-氧化物層(ONO)604b。
【0042】
在一示範性實施例中，可在已確認的位元線608位置之外的已確認的字元線610位置中進行一導電材料沉積製程，如第9H圖所示。藉由這樣的作法，本揭露中應理解的是，導電材料亦可沉積於被移除的第二絕緣材料層606之中(例如是在已確認的位元線608位置及/或已確認的字元線610位置之中)。
【0043】
在示範性實施例中，此垂直的第一絕緣材料結構612可接著被移除，如第9I圖所示，且可進行一不對稱蝕刻製程(asymmetrical etching process)，以在已確認的字元線610位置之外的已確認的位元線608位置之中的區域內，將沉積於被移除的第二絕緣材料層606中的導電材料給移除，如第9J圖所示。
【0044】
在一實施例中，可接著進行一第一絕緣材料沉積製程，以填充先前所移除的部分，包括再形成垂直的第一絕緣材料結構612。一條或更多條字元線可接著於半導體元件在已確認的字元線位置中被形成。
【0045】
第二示範實施例
【0046】
第7、8、及10圖提供說明於用以製造具有垂直的第一絕緣材料結構612之3D GAA VG半導體元件的示範實施例的示範步驟。
【0047】
如第10A圖之透視圖所示，基板602之上可提供有交替的第一絕緣材料層604及第二絕緣材料層606(例如是步驟504)。第一絕緣材料可包括氧化物及類似物，且第二絕緣材料可包括氮化物及類似物。在一實施例中，第一絕緣材料可能是不同於第二絕緣材料之任何絕緣或介電材料，反之亦然。如此能夠在不移除另一絕緣材料的情況之下易於移除第一或第二絕緣材料。
【0048】
第一絕緣材料層604的厚度可以是約100至300 nm，且第二絕緣材料層606的厚度可以是約500至700 nm。
【0049】
如第10B圖及第6B圖之上視圖所示，位元線608的位置及字元線610的位置可接續於堆疊受到確認(例如是步驟506)。在示範實施例中，位元線之間距可能約80至160 nm，且字元線之間距可能約80至160 nm。
【0050】
在已確認的位元線608位置之外之部分的複數個交替的第一絕緣材料層604及第二絕緣材料層606可被移除，如第10C圖之上視圖所示。複數個交替的第一絕緣材料層604及第二絕緣材料層606之被移除的各個部分可能是延伸穿透複數個層至基板602的至少一頂面。
【0051】
在一示範實施例中，可進行一第一絕緣材料沉積製程，以填充已確認的位元線608位置之外的被移除的部分，如第10D圖所示。
【0052】
在選定部分(或區域)中可移除沉積於已確認的位元線608位置之外的第一絕緣材料之一個或多個部分613’，選定部分(或區域)係鄰近於已確認的位元線608之位置以及已確認之字元線610之位置，例如是第10E圖之上視圖所示的一個或多個部分613’。第一絕緣材料之各個被移除的部分613’可能是延伸穿透第一絕緣材料至基板602的至少一頂面的部分。例如，被移除的部分613’可能具有約5至80 nm的直徑。在示範性實施例中，被移除的部分613’之一部分(或一側)可能是形成於一已確認的位元線608位置及/或字元線610位置的一部分(或一側)之中。再者，被移除的部分的剖面可以是包括圓形、橢圓形、正方形、長方形、三角形等複數個形狀中的一個或多個。
【0053】
此後，可進行一等向蝕刻製程，以在已確認的位元線608位置中，自第二絕緣材料層606移除第二絕緣材料。具體地，第二絕緣材料係在已確認的位元線608位置中由第二絕緣材料層606移除。就此點而言，在已確認的位元線608位置中，剩餘的第一絕緣材料層604可藉由剩餘的第一絕緣材料支撐並維持於此處，此剩餘的第一絕緣材料係在被移除的部分613’形成之後所留存，因此第一絕緣材料層604仍於此處中漂浮或懸掛，如第10F圖所示。
【0054】
可對於剩餘的第一絕緣材料層604進行一圓弧化製程，以使得第一絕緣材料層604的剖面形狀更加圓弧化(或更加為圓柱形)。
【0055】
對於已圓弧化的第一絕緣材料層604’，可藉由一薄導電材料層604a(例如是多晶矽層)的第一沉積，在已圓弧化的第一絕緣材料層604’上進行一筆管麵沉積製程。此後，可形成一電荷儲存層604b於導電材料層604a之上，如第10G圖所示。在示範性實施例中，電荷儲存層604b可以是一氧化物-氮化物-氧化物 (ONO)層604b。
【0056】
在一示範性實施例中，可在被移除的部分613’中進行一導電材料沉積製程，以形成垂直的導電材料結構613，如第10H圖所示。藉由這樣的作法，本揭露中應理解的是，導電材料亦可沉積於已確認的位元線608位置及/或已確認的字元線610位置之中之被移除的第二絕緣材料層606之中。
【0057】
在選定部分(或區域)中可移除沉積於已確認的位元線608位置之外的第一絕緣材料之一個或多個部分612’，選定部分(或區域)係鄰近於已確認的位元線608之位置以及已確認之字元線610之位置，例如是第10I圖之上視圖所示的一個或多個部分612’。
【0058】
接著可進行一不對稱蝕刻製程，以在已確認的字元線610位置之外的已確認的位元線608位置之中的區域內，將沉積於被移除的第二絕緣材料層606中的導電材料給移除，如第10J圖所示。
【0059】
在一實施例中，可接著進行一第一絕緣材料沉積製程，以填充先前所移除的部分，包括形成垂直的第一絕緣材料結構612，如第10K圖所示。一條或更多條字元線可接著於半導體元件在已確認的字元線位置中被形成。
【0060】
本揭露中應理解的是，電荷儲存結構可包括氧化物-氮化物-氧化物、矽化物-氧化物-氮化物-氧化物-矽化物(SONOS)、或帶隙工程-矽化物-氧化物-氮化物-氧化物-矽化物(BE-SONOS)結構，包含有包括一穿隧介電層(tunneling dielectric layer)、一捕捉層(trapping layer)、及一阻擋氧化物層(blocking oxide layer)的結構。穿隧介電層可包括氧化物、氮化物、及於0之偏壓下形成一倒「U」型之價帶的氧化物子層(oxide sub-layer)及/或複合材料。捕捉層可能包括氮化物。阻擋氧化物層或閘極層(gate layer)可包括氧化物。穿隧介電層可能更包括一電洞穿隧層(hole tunneling layer)、一價帶偏移層(band offset layer)、及一隔離層(isolation layer)。其他的內部結構亦考量於本揭露中，包括浮動閘極記憶體、電荷捕捉記憶體、反及型元件、反及型元件之外的半導體元件、非揮發性記憶體元件、及/或內嵌式記憶體元件。
【0061】
雖然關於揭露之原則的各種實施例已描述於上文中，應理解的是這些實施例僅以範例之方式表示，並非作為限制。因此，本揭露所述之示範實施例之廣度及範圍不應藉由任何一個上述之示範性實施例所限制，然僅應參照本揭露所請之申請專利範圍及其均等物所定義。再者，上述優點及特徵係提供於所述之實施例中，然不應將本申請之申請專利範圍的應用限制於達成任何一者或所有的上述優點之製程及結構。
【0062】
例如，如本揭露所示，「形成」一層、複數個層、複數個交替的層、多層、堆疊、及/或結構可包括產生層、多層、堆疊、及/或結構的任何一種方法，包括沉積法及類似方法。「多層」可以是一個層、結構、及/或包括複數個內層及/或複數個層、多層、結構的堆疊、及/或堆疊於或形成於另一者上或之上的堆疊。內部結構可包括半導體元件的任何的內部結構，包括電荷儲存結構(例如是包括一穿隧介電層、一捕捉層、及一阻擋氧化物層的SONOS、BE-SONOS結構)。
【0063】
雖然一個或多個層、多層、及/或結構可於本揭露中被描述為「矽」、「多晶矽」、「導電」、「氧化物」、及/或「絕緣」層、多層、及/或結構，應理解的是，這些示範實施例可應用於其他材料及/或組成的層、多層、及/或結構。再者，於示範實施例中，這些結構可以是晶型結構及/或非晶型結構的形式。
【0064】
再者，一個或多個層、多層、及/或結構的「圖案化」可包括於一個或多個層、多層、及/或結構上產生所欲的圖案的任何方法，這些方法包括藉由施加具有預成形圖案(pre-formed pattern)的光阻遮罩(未顯示)、以及根據光阻遮罩上之預成形圖案蝕刻這些層、多層、及/或結構以進行光蝕刻製程。
【0065】
形成於、沉積於、及/或留存於材料、層、結構之中及/或之上的「縱梁」，及/或形成於、沉積於、及/或留存於材料、層、及/或結構之間的「縱梁」，可包括導電材料、絕緣材料、以及具有開口(opening)、孔(bore)、間隙(gap)、空孔(void)、裂痕(crack)、孔洞(hole)、氣泡(bubble)、類似物、及/或其之組合的材料。再者，雖然本揭露描述的實施例係用以解決(address)「縱梁」，本揭露中描述的所請方法可亦有益於解決及/或改善其他效能相關的問題及/或議題，包括尺寸的形成、替換、改變，形狀的改變，組成的改變，半導體製造過程中其他不完美之形式的組合、分割、及/或轉移。
【0066】
「伸長支柱」或「支柱」可使用包括絕緣材料、導電材料、氮化物、及類似物之複數個材料中的一個或多個來形成、填充、構成、沉積、及/或建造。伸長支柱的剖面可以形成為包括圓形、橢圓形、正方形、長方形、三角形、及/或幾何圖形之組合的複數個形狀中的一個或多個。
【0067】
於本揭露中應理解的是，所述的這些原則可應用於示範性實施例中所述的反及型元件之外的情況，包括反或型元件、其他記憶體儲存元件、浮動閘極記憶體元件、電荷捕捉記憶體元件、非揮發性記憶體元件、及/或內嵌式記憶體元件。
【0068】
本揭露中所使用的各種用語於本技術領域中具有特殊的意義。一特定之用語是否應理解為「領域中之術語」是取決於此用語所使用的語境而定。「連接於」、「形成於…上」、「形成於…之上」或其他類似用語一般應廣義理解為包括參考元件之間的形成、沉積與連接係直接的情形、或參考元件之間的形成、沉積與連接係透過一個或多個中間物的情形。這些及其他用語是按照本發明中所使用的語境來解釋，也因此本領域中具有通常知識者能理解在所揭露的語境中的這些用語。上述定義並非排除可能基於所揭露之語境所賦予這些用語的其他意義。
【0069】
表示比較、量測、及時間的用詞，例如是「當時」、「均等」、「於…期間」、「完全」、及類似用語，應理解為意指「實質上於當時」、「實質上均等」、「實質上於…期間」、「實質上完全」等等，其中「實質上」表示這些比較、量測、及時間為可達成隱含狀態或明顯狀態之期望的結果。
604’‧‧‧已圓弧化的第一絕緣材料層
604a‧‧‧薄導電材料層
604b‧‧‧電荷儲存層
612‧‧‧垂直的第一絕緣材料結構

Claims (27)

  1. 【第1項】
    一種三維垂直閘極半導體結構的製造方法，該方法包括：
    　　　提供一基板；
    　形成複數個層於該基板之上，該些層具有交替的複數個第一絕緣材料層及複數個第二絕緣材料層，該些第一絕緣材料層及該些第二絕緣材料層係分別藉由沉積一第一絕緣材料及一第二絕緣材料所形成；
    　確認用以形成複數個位元線及複數個字元線的複數個位元線位置及複數個字元線位置；
    　在已確認的該些位元線位置及該些字元線位置之外，移除該些層之至少一部分，被移除的各該部分係延伸穿透該些層至該基板之至少一頂面；
    　形成複數個垂直的第一絕緣材料結構於被移除的該些部分中；
    　進行一等向蝕刻製程，以由該些第二絕緣材料層移除該第二絕緣材料；
    　在已確認的該些位元線位置之中的該第二絕緣材料層中形成該些位元線；以及
    　在已確認的該些字元線位置之中形成該些字元線；
    　其中該些垂直的第一絕緣材料結構係可用以提供支撐於剩餘的該些第一絕緣材料層，剩餘的該些第一絕緣材料層係在由該些第二絕緣材料層移除該第二絕緣材料之後所剩餘。
  2. 【第2項】
    如申請專利範圍第1項所述之方法，其中該些層中被移除的各該部分係類似於該些層中的一孔洞。
  3. 【第3項】
    如申請專利範圍第2項所述之方法，其中各該垂直的第一絕緣材料結構係藉由沉積該第一絕緣材料於該孔洞中所形成。
  4. 【第4項】
    如申請專利範圍第3項所述之方法，更包括移除已確認的位元線位置之外的該些層之複數個剩下部分。
  5. 【第5項】
    如申請專利範圍第1項所述之方法，其中該些位元線的形成步驟更包括：
    　　　對於剩餘的各該第一絕緣材料層進行圓弧化，剩餘的各該第一絕緣材料層係在由該些第二絕緣材料層移除該第二絕緣材料之後所剩餘；以及
    　　　形成一薄導電層於該些位元線位置之中之剩餘的各該第一絕緣材料層之上，剩餘的各該第一絕緣材料層係在由該些第二絕緣材料層移除該第二絕緣材料之後所剩餘。
  6. 【第6項】
    如申請專利範圍第5項所述之方法，其中該些位元線的形成步驟更包括形成一電荷儲存層於各該薄導電層之上。
  7. 【第7項】
    如申請專利範圍第6項所述之方法，其中該電荷儲存層係一氧化物-氮化物-氧化物層(oxide nitride oxide layer, ONO layer)。
  8. 【第8項】
    如申請專利範圍第4項所述之方法，該些字元線的形成步驟包括：在已確認的位元線位置之外且在已確認的字元線位置之中，沉積導電材料於至少被移除的該些層之該些剩下部分之中。
  9. 【第9項】
    如申請專利範圍第8項所述之方法，更包括藉由從該些垂直的第一絕緣材料結構移除該第一絕緣材料，以再形成複數個該孔洞。
  10. 【第10項】
    如申請專利範圍第9項所述之方法，更包括進行一不對稱蝕刻製程，以移除沉積於已確認的該些字元線位置之外的任何沉積的導電材料。
  11. 【第11項】
    如申請專利範圍第10項所述之方法，更包括沉積該第一絕緣材料於再形成的該些孔洞中。
  12. 【第12項】
    如申請專利範圍第1項所述之方法，其中該些層之被移除的該些部分包括位於該些位元線位置之外的該些層的所有部分。
  13. 【第13項】
    如申請專利範圍第12項所述之方法，其中該垂直的第一絕緣材料結構的形成步驟包括：
    　　　沉積該第一絕緣材料於該些層之被移除的該些部分中；以及
    　　　形成複數個孔洞於已確認的位元線位置之外的已確認的字元線位置之中。
  14. 【第14項】
    如申請專利範圍第13項所述之方法，其中該些字元線的形成步驟包括沉積導電材料於至少該些孔洞中。
  15. 【第15項】
    如申請專利範圍第14項所述之方法，更包括形成複數個另外的孔洞於沉積在已確認的該些位元線位置及該些字元線位置之外的該第一絕緣材料中。
  16. 【第16項】
    如申請專利範圍第15項所述之方法，更包括進行一不對稱蝕刻製程，以移除沉積於已確認的該些字元線位置之外的任何沉積的導電材料。
  17. 【第17項】
    如申請專利範圍第16項所述之方法，更包括沉積該第一絕緣材料於該些另外的孔洞中。
  18. 【第18項】
    如申請專利範圍第1項所述之方法，其中該第一絕緣材料係氧化物材料，且該第二絕緣材料係氮化物材料。
  19. 【第19項】
    一種藉由如申請專利範圍第1項所述之方法形成的半導體元件。
  20. 【第20項】
    一種半導體結構，包括：
    　　　一三維垂直閘極結構，具有形成於一基板上之複數個位元線及複數個字元線；以及
    　　　複數個伸長支柱，由該基板之至少一頂面延伸，該些伸長支柱係鄰近於該三維垂直閘極結構所形成，且可用以提供支撐於該三維垂直閘極結構。
  21. 【第21項】
    如申請專利範圍第20項所述之半導體結構，其中該些伸長支柱係由絕緣材料所形成。
  22. 【第22項】
    如申請專利範圍第20項所述之半導體結構，其中該些位元線包括：
    　　　一絕緣材料；
    　　　一薄導電材料層，形成於該絕緣材料之上；以及
    　　　一電荷儲存層，形成於該薄導電材料層之上。
  23. 【第23項】
    如申請專利範圍第22項所述之半導體結構，其中該電荷儲存層係一氧化物-氮化物-氧化物層。
  24. 【第24項】
    如申請專利範圍第20項所述之半導體結構，其中該些位元線係藉由下列步驟所形成：
    形成複數個層於該基板之上，該些層具有交替的複數個第一絕緣材料層及複數個第二絕緣材料層，該些第一絕緣材料層及該些第二絕緣材料層係分別藉由沉積一第一絕緣材料及一第二絕緣材料所形成；
    　確認用以形成該些位元線及該些字元線的複數個位元線位置及複數個字元線位置；以及
    　進行一等向蝕刻製程，以由該些第二絕緣材料層移除該第二絕緣材料。
  25. 【第25項】
    如申請專利範圍第24項所述之半導體結構，更包括：
    　　　在已確認的該些位元線位置及該些字元線位置之外，移除該些層之至少一部分，被移除的各該部分係延伸穿透該些層至該基板之至少一頂面；以及
    　　　形成複數個垂直的第一絕緣材料結構於被移除的該些部分中。
  26. 【第26項】
    如申請專利範圍第20項所述之半導體結構，其中該些位元線包括：
    　　　複數個被圓弧化的第一絕緣材料層；以及
    　　　一薄導電層，形成於各該被圓弧化的第一絕緣材料層之上。
  27. 【第27項】
    如申請專利範圍第26項所述之半導體結構，更包括一電荷儲存層，該電荷儲存層係形成於各該薄導電層之上。






TW104119481A 2015-03-24 2015-06-16 三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法 TWI550726B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/666,703 US9466610B1 (en) 2015-03-24 2015-03-24 Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-round vertical gate structures and semiconductor devices thereof

Publications (2)

Publication Number Publication Date
TWI550726B true TWI550726B (zh) 2016-09-21
TW201635387A TW201635387A (zh) 2016-10-01

Family

ID=56975670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119481A TWI550726B (zh) 2015-03-24 2015-06-16 三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US9466610B1 (zh)
CN (1) CN106206450B (zh)
TW (1) TWI550726B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754888B2 (en) * 2015-12-14 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
TWI613761B (zh) * 2016-07-12 2018-02-01 旺宏電子股份有限公司 三維非揮發性記憶體及其製造方法
KR102316293B1 (ko) 2017-09-18 2021-10-22 삼성전자주식회사 반도체 장치
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
JP6985431B2 (ja) 2020-01-06 2021-12-22 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017918A1 (en) * 2006-07-24 2008-01-24 Seong-Gyun Kim Three-dimensional flash memory cell
US20100001334A1 (en) * 2008-07-02 2010-01-07 Semiconductor Manufacturing International (Shanghai) Corporation Atomic layer deposition epitaxial silicon growth for tft flash memory cell
US20100240205A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional nonvolatile memory devices using expansions
US20130256777A1 (en) * 2012-03-30 2013-10-03 Seagate Technology Llc Three dimensional floating gate nand memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603731B1 (ko) * 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
KR101760658B1 (ko) * 2010-11-16 2017-07-24 삼성전자 주식회사 비휘발성 메모리 장치
US8503213B2 (en) * 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
US8609554B2 (en) * 2011-01-19 2013-12-17 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
KR20130070150A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 소자, 메모리 시스템 및 그 제조 방법
US8599616B2 (en) * 2012-02-02 2013-12-03 Tower Semiconductor Ltd. Three-dimensional NAND memory with stacked mono-crystalline channels
US9754956B2 (en) * 2014-12-04 2017-09-05 Sandisk Technologies Llc Uniform thickness blocking dielectric portions in a three-dimensional memory structure
US20160204123A1 (en) * 2015-01-13 2016-07-14 Macronix International Co., Ltd. Method of fabricating three-dimensional semiconductor devices, and three-dimensional semiconductor devices thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017918A1 (en) * 2006-07-24 2008-01-24 Seong-Gyun Kim Three-dimensional flash memory cell
US20100001334A1 (en) * 2008-07-02 2010-01-07 Semiconductor Manufacturing International (Shanghai) Corporation Atomic layer deposition epitaxial silicon growth for tft flash memory cell
US20100240205A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional nonvolatile memory devices using expansions
US20130082316A1 (en) * 2009-03-19 2013-04-04 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices including interposed floating gates
US20130256777A1 (en) * 2012-03-30 2013-10-03 Seagate Technology Llc Three dimensional floating gate nand memory

Also Published As

Publication number Publication date
CN106206450B (zh) 2019-02-01
US20160284725A1 (en) 2016-09-29
CN106206450A (zh) 2016-12-07
TW201635387A (zh) 2016-10-01
US9466610B1 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
TWI550726B (zh) 三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法
TWI667774B (zh) 具有貫穿階梯接觸的立體儲存裝置及其形成方法
JP6987876B2 (ja) メモリデバイスおよび方法
TWI658573B (zh) 三維記憶體的開口布局
TWI582901B (zh) 三維半導體元件及其製造方法
KR102074982B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
TW202010028A (zh) 使用背面補償結構的晶圓平整度控制
CN109727995A (zh) 形成三维存储器的方法以及三维存储器
CN109801922B (zh) 一种形成三维存储器的方法及三维存储器
TWI663716B (zh) 半導體裝置及其製造方法
CN104051326B (zh) 在衬底不同深度有接触着陆区的装置的形成方法及3‑d结构
TWI582936B (zh) 垂直記憶體裝置及其製造方法
TWI574380B (zh) 環繞式閘極垂直閘極記憶體結構和半導體元件及其建構方法
CN105097706B (zh) 三维叠层半导体结构及其制造方法
EP3203501A2 (en) Nonvolatile memory device and method for manufacturing the same
TWI508257B (zh) 三維堆疊半導體結構及其製造方法
US20240206176A1 (en) Three-dimensional memory devices and methods for forming the same
CN109524410B (zh) 形成三维存储器的方法
US9997525B2 (en) Semiconductor devices and methods of fabricating the same
US8114778B2 (en) Method of forming minute patterns in semiconductor device using double patterning
US9349746B1 (en) Method of fabricating deep trench semiconductor devices, and deep trench semiconductor devices
US9455265B2 (en) Semiconductor 3D stacked structure and manufacturing method of the same
US20160268289A1 (en) Integrated circuit device and method for manufacturing the same
CN111192879B (zh) 一种nand存储器及其制备方法
CN109524409B (zh) 形成三维存储器的方法