CN111192879B - 一种nand存储器及其制备方法 - Google Patents

一种nand存储器及其制备方法 Download PDF

Info

Publication number
CN111192879B
CN111192879B CN202010000334.4A CN202010000334A CN111192879B CN 111192879 B CN111192879 B CN 111192879B CN 202010000334 A CN202010000334 A CN 202010000334A CN 111192879 B CN111192879 B CN 111192879B
Authority
CN
China
Prior art keywords
contact
stack
contacts
insulating layer
nand memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010000334.4A
Other languages
English (en)
Other versions
CN111192879A (zh
Inventor
陆聪
朱宏斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010000334.4A priority Critical patent/CN111192879B/zh
Publication of CN111192879A publication Critical patent/CN111192879A/zh
Application granted granted Critical
Publication of CN111192879B publication Critical patent/CN111192879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种NAND存储器及其制备方法，该NAND存储器包括：衬底；形成于衬底上方的堆栈，该堆栈包括，在垂直于衬底的纵向上，交错间隔设置的多个横向延伸栅极层和层间绝缘层；竖直延伸穿过堆栈的多个存储串；竖直延伸穿过堆栈的阵列共源极，该竖直延伸的阵列共源极在第一横向上具有特定宽度，并在第二横向上具有特定长度，而分隔多个存储串；覆盖堆栈的绝缘层；多个纵向穿过该绝缘层而连接存储串的第一触点；至少一个纵向穿过该绝缘层而与阵列共源极的上表面接触连接的第二触点，该第二触点的横截面为闭合曲线。通过减小第一触点与第二触点形状和尺寸差异，使两种触点的形成过程易于调整和控制，降低操作难度。

Description

一种NAND存储器及其制备方法
【技术领域】
本发明涉及一种半导体装置及其制备方法，尤其涉及一种NAND存储器及其制备方法。
【背景技术】
目前，随着半导体工艺的发展，半导体器件(例如NAND闪存)的特征尺寸日益缩小，集成度也越来越高。由于二维NAND(2D NAND)闪存的制程工艺已经逼近物理极限，难以继续提高其存储单元密度，因此三维NAND(3D NAND)闪存应运而生，将存储单元以立体的方式进行堆叠，不但解决了二维NAND闪存成本高、可靠度低的问题，更为NAND闪存带来更大的存储容量。
在现有的3D NAND存储器中，存储串上的位线触点的横截面是圆形，源触点和位触点一般是同时加工处理形成的，由于源触点和位触点的形状和尺寸差异很大，难以同时实现对这两种特征轮廓的调整和控制，进而增加了触点形成过程中刻蚀和金属沉积的操作难度。
【发明内容】
为了使源触点和位触点形成过程易于调整和控制，降低操作难度，本申请实施例提供一种NAND存储器，包括：衬底；形成于衬底上方的堆栈，该堆栈包括，在垂直于衬底的纵向上，交错间隔设置的多个横向延伸栅极层和层间绝缘层；竖直延伸穿过堆栈的多个存储串；竖直延伸穿过堆栈的阵列共源极，该竖直延伸的阵列共源极在第一横向上具有特定宽度，并在第二横向上具有特定长度，而分隔多个存储串；覆盖堆栈的绝缘层；多个纵向穿过该绝缘层而连接存储串的第一触点；至少一个纵向穿过该绝缘层而与阵列共源极的上表面接触连接的第二触点，该第二触点的横截面为闭合曲线。
其中，该闭合曲线可以为圆锥曲线，且该圆锥曲线的最短轴长度大于或等于第一触点的直径。
其中，第二触点的短轴长度，小于或等于阵列共源极的特定宽度。
其中，第二触点的最短轴方向与第一横向实质性相同。
其中，该第二触点具有多个，且沿阵列共源极的第二横向方向排列。
其中，多个第二触点的触点间距大于第一触点的直径。
其中，多个存储串之间有虚拟存储串。
其中，第二触点只分布于虚拟存储串外侧。
进一步地，本申请实施例还提供一种NAND存储器的制备方法，该方法包括：
形成存储结构，该存储结构包括衬底、形成在衬底上的堆栈、竖直延伸穿过堆栈的多个存储串；
形成竖直延伸穿过堆栈的阵列共源极；
形成覆盖堆栈的绝缘层；
形成多个第一触点和第二触点，其中，第一触点纵向穿过绝缘层而连接存储串，第二触点纵向穿过绝缘层而与阵列共源极的上表面接触连接。
其中，形成多个第一触点和第二触点的过程包括：
形成覆盖所述绝缘层的掩膜层；
形成光刻图案；
形成触点孔；
在所述触点孔中沉积金属；
去除顶层金属层，以形成所述第一触点和第二触点。
本申请实施例的有益效果是：提供一种NAND存储器及其制备方法，包括：多个纵向穿过该绝缘层而连接存储串的第一触点；至少一个纵向穿过该绝缘层而与阵列共源极的上表面接触连接的第二触点，该第二触点的横截面为闭合曲线，优选为闭合圆锥曲线。通过减小第一触点与第二触点形状和尺寸差异，使两种触点的形成过程易于调整和控制，降低操作难度。
【附图说明】
通过结合附图的以下详细说明，所公开的实施方式的以上及其他方面、特征和其他优点将被更加清楚地理解，在附图中：
图1是根据本发明而成的实施例提供的NAND存储器的结构示意图；
图2是根据本发明而成的第一实施例提供的NAND存储器的触点结构例的俯视示意图；
图3是根据本发明而成的第二实施例提供的NAND存储器的触点结构例的俯视示意图；
图4是根据本发明而成的第三实施例提供的NAND存储器的触点结构例的俯视示意图；
图5是根据本发明而成的第四实施例提供的NAND存储器的触点结构例的俯视示意图；
图6是根据本发明而成的第五实施例提供的NAND存储器的触点结构例的俯视示意图；
图7是根据本发明而成的实施例提供的NAND存储器的制备方法的流程示意图；
图8是根据本发明而成的实施例提供的NAND存储器的制备方法中形成触点的流程示意图；
图9是根据本发明而成的实施例提供的NAND存储器的制备方法中形成掩膜层的结构示意图；
图10是根据本发明而成的实施例提供的NAND存储器的制备方法中形成光刻图案的结构示意图；
图11是根据本发明而成的实施例提供的NAND存储器的制备方法中形成触点孔的结构示意图；
图12是根据本发明而成的实施例提供的NAND存储器的制备方法中沉积金属的结构示意图；
图13是根据本发明而成的实施例提供的NAND存储器的制备方法中形成触点的结构示意图。
【具体实施方式】
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。在整个说明书中，相同的附图标记始终指代相同的组件。
应当理解，虽然这里使用术语第一、第二等描述各种组件，但这些组件不应限于这些术语，这些术语可以使一个组件区别于另一个组件。例如第一组件可以称为第二组件，类似地，第二组件可以称为第一组件。
请参阅图1，本实施例示出的NAND存储器100纵向剖面图包括四个存储串120，可以理解，本申请不限于此，3D NAND存储器可以包括任意多个存储串120，例如1024个。
如图1所示，一般3D NAND存储器100包含有:衬底101、堆栈110、以及堆栈110上方用以连接至外围器件(未显示)的触点。衬底101可以包括半导体材料，诸如Ⅳ族半导体、Ⅲ-Ⅴ族化合物半导体、或者Ⅱ-Ⅳ族化合物半导体。例如Ⅳ族半导体可以包括硅(Si)、锗(Ge)或硅锗(SiGe)。
形成于衬底101上方的堆栈110可以包括，在垂直于衬底的纵向上，交错间隔设置的多个横向延伸栅极层111和层间绝缘层112。最靠近衬底101的栅极层可以被提供为地选择线(GSL)，栅极层111可以包括金属，诸如钨(W)，还可以包括多晶硅或者金属硅化物，例如从钴(Co)、镍(Ni)、铪(Hf)、铂(Pt)、W和钛(Ti)中选择的金属硅化物。层间绝缘层112间隔堆叠在栅极层111上，层间绝缘层111可以包括绝缘材料，诸如硅氧化物或者硅氮化物。
竖直延伸穿过堆栈110的多个存储串120可以包括：竖直延伸并穿过堆栈110的沟道孔121、形成在沟道孔121内表面的栅电介质层122、形成在栅电介质层内表面的沟道层123和形成在沟道层内表面的第一绝缘层124。在本实施例中，栅电介质层122可以包括依次层叠在沟道层123上的隧穿层、电荷储存层和阻挡层。例如，隧穿层可以形成在沟道层123的外表面，电荷储存层可以形成在该隧穿层的外表面，阻挡层可以形成在电荷储存层的外表面。沟道层123可以穿过栅极层111和层间绝缘层112以垂直于衬底101的顶表面方向上延伸，沟道层123可以包括半导体材料，诸如多晶硅和单晶硅。沟道层的内部可以用第一绝缘层124填充。在存储串120的上部分，可以设置导电垫130以覆盖第一绝缘层124的顶表面，从而使导电垫130被电连接到沟道层123，另外导电垫130可以包括掺杂多晶硅。其中，存储串120的下端可以通过外延层150与衬底101电连接。
在本实施例中，NAND存储器100可以包括竖直延伸穿过堆栈110的阵列共源极140以分隔多个存储串，以及覆盖堆栈110的绝缘层(图1中未示出)。其中，阵列共源极140的下端可以直接与衬底101电连接。
此外，NAND存储器100还可以包括多个纵向穿过该绝缘层而连接存储串120的第一触点131，以及至少一个纵向穿过该绝缘层而与阵列共源极140的上表面接触连接的第二触点141。其中，第一触点131可以为位触点，位触点可以垂直衬底101向上延伸连接到位线(BL)，导电垫130可以通过第一触点131电连接到BL。在其他实施例中，第一触点131可以为多个不同大小的触点互相连接起来构成，也可以为其他形状，例如：梯形、倒梯形等。其中，第二触点141可以为源触点，源触点可以垂直衬底101向上延伸连接到BL。
请参阅图2，显示出根据本发明而成的第一实施例提供的NAND存储器的触点结构例的俯视示意图。其仅为示例性结构，在其他实施例中，存储串120与第一触点131具有其他排列方式。其中，与存储串120连接的第一触点131具有实质圆形横截面，且具有第一触点的直径dt，该第一触点的直径可以为第一触点131的圆形横截面的直径。如图2所示，该阵列共源极140在第一横向V1上具有特定宽度W1，并在第二横向V2上具有特定长度，存在至少一个与阵列共源极140的上表面接触连接的第二触点141，该第二触点141的横截面为闭合曲线，优选为闭合圆锥曲线，且闭合圆锥曲线的最短轴长度dmin大于或等于第一触点的直径dt。在本实施例中，第二触点141的横截面设置成圆锥曲线，且该圆锥曲线的最短轴长度dmin大于或等于第一触点131的第一触点的直径dt，以减小第一触点和第二触点的特征轮廓的差异，进而使第一触点和第二触点的形成工艺易于调整和控制，降低操作难度。
其中，该圆锥曲线可以为椭圆，且椭圆的短轴长度大于或等于第一触点的直径dt，此时该椭圆的短轴即为该圆锥曲线的最短轴。其中，第二触点141的短轴长度小于或等于阵列共源极140的特定宽度W1，以避免第二触点141超过阵列共源极140的范围。
在本实施例中，第二触点141的最短轴方向可以与第一横向V1实质性相同，即第二触点141的最短轴可以与第一横向V1方向平行。
请参阅图3，显示出根据本发明而成的第二实施例提供的NAND存储器的触点结构例的俯视示意图。在此实施例中，第二触点141还具有多个，且沿阵列共源极140的长度方向，即第二横向V2方向排列。通过多个第二触点与阵列共源极140连接，增大接触面积，减小抗阻。
其中，多个第二触点141的触点间距di大于第一触点的直径dt。
较优地，该多个第二触点141的触点间距di大于或等于第一触点的直径dt的两倍，以避免该多个第二触点141间隔太小，影响过程操作，造成触点结构不良，从而提升触点形成的良率。
请参阅图4，图4为根据本发明而成的第三实施例提供的NAND存储器的触点结构例的俯视示意图，多个存储串120之间有虚拟存储串，即沟道孔121之间还存在一些虚拟沟道113，该虚拟沟道113的数量、密度以及大小不受限制，该虚拟沟道113用于支撑结构，第二触点141分布于存储串和虚拟存储串外侧，即沟道孔121和虚拟沟道113外侧。
请参阅图5，图5为根据本发明而成的第四实施例提供的NAND存储器的触点结构例的俯视示意图，第二触点141只分布于虚拟存储串外侧，如图5所示，所述第二触点141只分布于虚拟沟道113外侧。
在一些实施例中，该闭合曲线的横截面还可以为圆或者矩形，或者其他任意结构，进一步地，该最短轴长度dmin大于或等于第一触点的直径dt，小于或等于阵列共源极140的特定宽度W1。其中，该圆锥曲线最短轴为该圆的直径，该第二触点141可以为一个圆柱体。
请参阅图6，图6是根据本发明而成的第五实施例提供的NAND存储器的触点结构例的俯视示意图，在本实施例中，如图6所示，第一触点131的横截面是圆形，第二触点141的横截面采用矩形设计以与阵列共源极140的结构相适应。
区别于现有技术，根据本发明而成的实施例提供的NAND存储器，将源触点的横截面设置为闭合曲线，优选为闭合圆锥曲线，通过减小源触点与位触点的形状和尺寸差异，以降低触点形成过程中特征工艺和操作控制的难度，此设置可以在触点形成过程中，保证触点的侧壁形貌，避免在触点孔的填充过程中形成空洞，进而提升触点良率。
进一步地，请参阅图7(一并参阅图1)，图7是根据本发明而成的实施例提供的NAND存储器的制备方法的流程示意图，该NAND存储器的制备方法包括以下步骤：
步骤S51：形成存储结构。
该存储结构包括衬底101、形成在衬底上的堆栈110、竖直延伸穿过堆栈110的多个存储串120。
例如，衬底101可以包括半导体材料，诸如Ⅳ族半导体、Ⅲ-Ⅴ族化合物半导体、或者Ⅱ-Ⅳ族化合物半导体，例如Ⅳ族半导体可以包括硅(Si)、锗(Ge)或硅锗(SiGe)。
该堆栈110包括在垂直于衬底101的纵向上，交错间隔设置的多个横向延伸栅极层111和层间绝缘层112。其中，栅极层111可以包括金属，诸如钨(W)，还可以包括多晶硅或者金属硅化物，例如从钴(Co)、镍(Ni)、铪(Hf)、铂(Pt)、W和钛(Ti)中选择的金属硅化物，层间绝缘层可以包括绝缘材料，诸如硅氧化物或者硅氮化物。
该存储串120具体包括:
形成竖直延伸并穿过堆栈110的沟道孔121；
形成在沟道孔内表面的栅电介质层122，其中，栅电介质层122可以包括依次层叠在沟道层上的隧穿层、电荷储存层和阻挡层；
形成在栅电介质层内表面的沟道层123，其中，沟道层123可以包括半导体材料，诸如多晶硅和单晶硅；
形成在沟道层内表面的第一绝缘层124。
步骤S52：形成竖直延伸穿过堆栈的阵列共源极。
该阵列共源极140包括第一横向上具有特定宽度，并在第二横向上具有特定长度，而分隔多个存储串120。其中，阵列共源极140的下端可以直接与衬底101电连接。
步骤S53：形成覆盖堆栈的绝缘层。
绝缘层材料可以是一层或多层绝缘材料，例如氧化硅、氮化硅、氮氧化硅、或者其组合。
步骤S54：形成多个第一触点和第二触点，其中，第一触点纵向穿过该绝缘层而连接存储串，第二触点纵向穿过该绝缘层而与阵列共源极的上表面接触连接。
请参阅图8，图8是根据本发明而成的实施例提供的NAND存储器的制备方法中形成触点的流程示意图，形成第一触点和第二触点的过程包括：
步骤S5401：形成覆盖该绝缘层的掩膜层。
请参阅图9，图9是根据本发明而成的实施例提供的NAND存储器的制备方法中形成掩膜层的结构示意图，在绝缘层160上沉积掩膜层170，该掩膜层170可以为高吸光的Kodiak膜层或硬掩膜层,然后在该掩膜层170上涂敷一层光刻胶180。
步骤S5402：形成光刻图案。
请参阅图10，图10是根据本发明而成的实施例提供的NAND存储器的制备方法中形成光刻图案的结构示意图，对光刻胶180进行光刻工艺，得到具有图案的光刻胶180’。
步骤S5403：形成触点孔。
请参阅图11，图11是根据本发明而成的实施例提供的NAND存储器的制备方法中形成触点孔的结构示意图，先基于光刻胶108’的图案对掩模层170进行蚀刻，得到具有相同图案的掩膜层170’；再基于掩膜层170’对绝缘层160和上部分层间绝缘层112进行蚀刻，该蚀刻方法包括干蚀刻和湿蚀刻，最后得到如图11所示的触点孔190。
步骤S5404：在所述触点孔中沉积金属。
请参阅图12，图12是根据本发明而成的实施例提供的NAND存储器的制备方法中沉积金属的结构示意图，在触点孔190中沉积金属191，使金属能够覆盖绝缘层160的上表面。
步骤S5405：去除顶层金属层，以形成第一触点和第二触点。
请参阅图13，图13是根据本发明而成的实施例提供的NAND存储器的制备方法中形成触点的结构示意图，采用化学机械抛光(Chemical Mechanical Polishing,CMP)除去金属191的顶层金属，以形成分隔的触点，位于存储串120上方的触点为第一触点131，位于阵列共源极140上的触点为第二触点141。
如图13所示，最终形成的NAND存储器的结构包括：
衬底101、堆栈110、竖直延伸穿过堆栈110的多个存储串120以及覆盖堆栈110的绝缘层160，其中，存储串120的下端通过外延层150与衬底101电连接；
竖直延伸穿过堆栈110的阵列共源极140以分隔多个存储串，其中，阵列共源极140的下端可以直接与衬底101电连接；
多个纵向穿过该绝缘层160而连接存储串120的第一触点131，以及
至少一个纵向穿过该绝缘层160而与阵列共源极140的上表面接触连接的第二触点141，该第二触点141的横截面为闭合曲线，优选为闭合圆锥曲线。
区别于现有技术，本实施例中的NAND存储器的制备方法，通过将源触点的横截面设置为闭合曲线，优选为闭合圆锥曲线，来减小源触点与位触点的形状和尺寸差异，以降低触点形成过程中特征工艺和操作控制的难度。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种NAND存储器，其特征在于，包括:
衬底；
形成于所述衬底上方的堆栈，所述堆栈包括，在垂直于所述衬底的纵向上，交错间隔设置的多个横向延伸栅极层和层间绝缘层；
竖直延伸穿过所述堆栈的多个存储串；
竖直延伸穿过所述堆栈的阵列共源极，所述竖直延伸的阵列共源极在第一横向上具有特定宽度，并在第二横向上具有特定长度，而分隔所述多个存储串；
覆盖所述堆栈的绝缘层；
多个纵向穿过所述绝缘层而连接所述存储串的第一触点；
至少一个纵向穿过所述绝缘层而与所述阵列共源极的上表面接触连接的第二触点，所述第二触点的横截面为闭合曲线；
其中，所述第一触点与所述第二触点的顶表面齐平。
2.如权利要求1所述的一种NAND存储器，其特征在于，所述闭合曲线为闭合圆锥曲线，且所述圆锥曲线的最短轴长度大于或等于所述第一触点的直径。
3.如权利要求2所述的一种NAND存储器，其特征在于，所述第二触点的所述最短轴长度，小于或等于所述阵列共源极的所述特定宽度。
4.如权利要求1所述的一种NAND存储器，其特征在于，所述多个存储串之间有虚拟存储串。
5.如权利要求4所述的一种NAND存储器，其特征在于，所述第二触点只分布于所述虚拟存储串外侧。
6.如权利要求1所述的一种NAND存储器，其特征在于，所述第二触点的最短轴方向，与所述第一横向实质性同向。
7.如权利要求1所述的一种NAND存储器，其特征在于，所述第二触点具有多个，且沿所述阵列共源极的第二横向方向排列。
8.如权利要求7所述的一种NAND存储器，其特征在于，所述多个第二触点的触点间距，大于所述第一触点的直径。
9.一种NAND存储器的制备方法，其特征在于，包括：
形成存储结构，所述存储结构包括衬底、形成在衬底上的堆栈、竖直延伸穿过所述堆栈的多个存储串；
形成竖直延伸穿过所述堆栈的阵列共源极；
形成覆盖所述堆栈的绝缘层；
形成多个第一触点和第二触点，所述第一触点纵向穿过所述绝缘层而连接所述存储串，所述第二触点纵向穿过所述绝缘层而与所述阵列共源极的上表面接触连接；
其中，所述第一触点和所述第二触点在同一工艺中形成，且所述第一触点和所述第二触点的顶表面齐平。
10.如权利要求9所述的一种NAND存储器的制备方法，其特征在于，所述形成多个第一触点和第二触点的过程包括：
形成覆盖所述绝缘层的掩膜层；
形成光刻图案；
形成触点孔；
在所述触点孔中沉积金属；
去除顶层金属层，以形成所述第一触点和第二触点。
CN202010000334.4A 2020-01-02 2020-01-02 一种nand存储器及其制备方法 Active CN111192879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010000334.4A CN111192879B (zh) 2020-01-02 2020-01-02 一种nand存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010000334.4A CN111192879B (zh) 2020-01-02 2020-01-02 一种nand存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111192879A CN111192879A (zh) 2020-05-22
CN111192879B true CN111192879B (zh) 2022-09-27

Family

ID=70709769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010000334.4A Active CN111192879B (zh) 2020-01-02 2020-01-02 一种nand存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111192879B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161363B (zh) * 2021-03-31 2022-07-15 长江存储科技有限责任公司 3d存储器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017258A (zh) * 2016-01-28 2017-08-04 三星电子株式会社 包括垂直存储器装置的集成电路装置及其制造方法
CN108573979A (zh) * 2017-03-07 2018-09-25 三星电子株式会社 半导体器件
CN109844949A (zh) * 2019-01-18 2019-06-04 长江存储科技有限责任公司 三维存储器件的源极接触结构及该存储器件的制造方法
CN110622309A (zh) * 2019-08-13 2019-12-27 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017258A (zh) * 2016-01-28 2017-08-04 三星电子株式会社 包括垂直存储器装置的集成电路装置及其制造方法
CN108573979A (zh) * 2017-03-07 2018-09-25 三星电子株式会社 半导体器件
CN109844949A (zh) * 2019-01-18 2019-06-04 长江存储科技有限责任公司 三维存储器件的源极接触结构及该存储器件的制造方法
CN110622309A (zh) * 2019-08-13 2019-12-27 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法

Also Published As

Publication number Publication date
CN111192879A (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
US10950629B2 (en) Three-dimensional flat NAND memory device having high mobility channels and methods of making the same
US11121149B2 (en) Three-dimensional memory device containing direct contact drain-select-level semiconductor channel portions and methods of making the same
EP3420591B1 (en) Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US10861869B2 (en) Three-dimensional memory device having a slimmed aluminum oxide blocking dielectric and method of making same
EP3271944B1 (en) Honeycomb cell structure three-dimensional non-volatile memory device
CN110364536B (zh) 三维存储器的制造方法以及三维存储器
US11631691B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
US9305935B2 (en) Multi-level contact to a 3D memory array and method of making
US10854629B2 (en) Three-dimensional memory device containing asymmetric, different size support pillars and method for making the same
US10804282B2 (en) Three-dimensional memory devices using carbon-doped aluminum oxide backside blocking dielectric layer for etch resistivity enhancement and methods of making the same
KR20140027960A (ko) 3d 수직 nand 및 전방과 후방측 가공에 의한 이의 제작방법
KR20130124289A (ko) 초고밀도 수직 nand 메모리 장치 및 이를 제조하는 방법
WO2021066875A1 (en) Three-dimensional memory device including contact-level bit-line-connection structures and methods of making the same
US10923498B2 (en) Three-dimensional memory device containing direct source contact structure and methods for making the same
US11201111B2 (en) Three-dimensional memory device containing structures for enhancing gate-induced drain leakage current and methods of forming the same
US20210265372A1 (en) Three-dimensional memory device including molybdenum word lines and metal oxide spacers and method of making the same
US10720439B2 (en) Nonvolatile memory device and method for manufacturing the same
US10950627B1 (en) Three-dimensional memory device including split memory cells and methods of forming the same
CN111192879B (zh) 一种nand存储器及其制备方法
US20230038557A1 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
US11711920B2 (en) Three-dimensional semiconductor memory devices
US11792988B2 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
US20240121959A1 (en) Multi-tier memory device with different width central staircase regions in different vertical tiers and methods for forming the same
US20230041950A1 (en) Three-dimensional memory device with separated contact regions and methods for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant