TWI582901B - 三維半導體元件及其製造方法 - Google Patents
三維半導體元件及其製造方法 Download PDFInfo
- Publication number
- TWI582901B TWI582901B TW104108997A TW104108997A TWI582901B TW I582901 B TWI582901 B TW I582901B TW 104108997 A TW104108997 A TW 104108997A TW 104108997 A TW104108997 A TW 104108997A TW I582901 B TWI582901 B TW I582901B
- Authority
- TW
- Taiwan
- Prior art keywords
- elongated
- constituent material
- forming
- layers
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000011810 insulating material Substances 0.000 claims description 56
- 239000004020 conductor Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 42
- 239000000470 constituent Substances 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- JCVUJSKIZWWFJA-UHFFFAOYSA-N [O].O=O Chemical compound [O].O=O JCVUJSKIZWWFJA-UHFFFAOYSA-N 0.000 claims 1
- 230000015654 memory Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000012790 confirmation Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 241000486679 Antitype Species 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000006124 Pilkington process Methods 0.000 description 1
- FEWHDZOJQQLPEN-UHFFFAOYSA-N [O].[N].[O] Chemical compound [O].[N].[O] FEWHDZOJQQLPEN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- -1 crack Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本發明一般而言是有關於半導體元件。並且，本發明更特別是有關於半導體元件中包括三維全環繞式閘極(gate-all-around,GAA)之垂直閘極(vertical gate,VG)結構的半導體結構，以及製造此類半導體結構及元件的方法。
目前半導體元件之製造業者對於更加縮減半導體結構及元件的臨界尺寸的需求已不斷增加，以在較小的區域中達成較大的儲存空間，且在每位元之低成本的狀況下進行製造。半導體之製造業者已逐漸增加於使用例如是薄膜電晶體技術(thin film transistor technique)、電荷捕捉記憶體技術(charge trapping memory technique)、及交叉點陣列技術(cross-point array technique)之三維半導體元件的應用，以達成上述需求。近來，半導體科技上的發展已包括三維垂直通道(vertical channel,VC)反及結構(NAND structure)或三維垂直閘極反及結構之形式的垂直結構的
製造。
儘管近來於半導體元件之製造上的發展，本揭露中已理解到在製造三維半導體時可能會面臨一個或多個問題。例如，三維垂直通道結構之各種層及結構的形成，一般需要相對大的覆蓋區(footprint)(或者是區域)。再者，此種製造出的三維垂直通道(3D VC)結構通常面臨可靠度的問題以及效能上的不良異常。關於三維垂直閘極(3D VG)結構，雖然三維垂直閘極結構相較於三維垂直通道結構而言需要較小的覆蓋區(或區域)，可靠的製造(包括此類元件之垂直閘極的圖案化及蝕刻、以及製造無變形、缺損、和/或彎折的此類元件)卻通常難以達成。
本示範實施例一般係有關於半導體元件及製造半導體元件的方法，以解決(address)所製造的半導體元件之包括上文及本揭露所述的一個或多個問題。
在一示範性實施例中，一種半導體元件的製造方法係描述於本揭露中，包括提供一基板以及形成複數個層於基板之上。複數個層包括交替的複數個第一組成材料層及複數個第二組成材料層。方法更包括形成一伸長支柱。此伸長支柱係由基板之至少一頂面延伸。
在一示範性實施例中，一種半導體結構係描述於本揭露中。半導體結構包括一三維垂直閘極結構，此三維垂直閘極結構具有形成於一基板之上的複數個位元線及複數個字元線。半
導體結構更包括複數個伸長支柱，這些伸長支柱係由基板之至少一頂面延伸。這些伸長支柱係鄰近於三維垂直閘極結構所形成。
為了更完整地理解本揭露、示範實施例及其優點，現在請參照下文並配合所附圖式，其中類似的元件符號表示類似的特徵。
雖然為了方便起見，類似的元件符號可用以表示圖式中類似的結構，可以理解的是，各種示範實施例可被視為不同的變化。
500‧‧‧方法
502、504、506、508‧‧‧步驟
600‧‧‧半導體結構
602‧‧‧基板
604‧‧‧絕緣材料層
606‧‧‧導電材料層
608‧‧‧位元線
610‧‧‧字元線
612‧‧‧伸長支柱
612a‧‧‧第一伸長支柱
612b‧‧‧第二伸長支柱
612’‧‧‧伸長孔洞
614‧‧‧頂部撐柱
613‧‧‧電荷儲存結構
615‧‧‧小徑管導電沉積層
第1A圖繪示一二維水平通道元件(two-dimensional horizontal channel device)的示意圖。
第1B圖繪示由一水平方向至一垂直方向之重新配向(re-orienting)一二維水平通道元件的示範概念圖。
第1C圖繪示一三維垂直通道元件(three-dimensional vertical channel device)的示意圖。
第2A圖繪示一二維水平通道元件的示意圖。
第2B圖繪示重新配置(re-configuring)一二維水平通道元件以垂直延伸閘極的示範概念圖。
第2C圖繪示一三維垂直閘極元件的示意圖。
第3A圖繪示一三維垂直通道元件之所需的覆蓋區(footprint)的示範性概念圖。
第3B圖繪示一三維垂直閘極元件之所需的覆蓋區的示範性
概念圖。
第4圖繪示三維元件之部分垂直結構之扭曲、變形、及/或彎折的示範影像。
第5圖繪示一三維半導體元件之製造方法之示範實施例。
第6A圖繪示形成於基板之上之交替的絕緣材料層及導電材料層之示範實施例的剖面圖。
第6B圖繪示確認位元線及字元線的位置之示範實施例的上視圖。
第7A圖繪示半導體元件之示範實施例的側視圖。
第7B圖繪示半導體元件之示範實施例的上視圖。
第7C圖繪示半導體元件之示範實施例的透視圖。
第8A圖繪示半導體元件之示範實施例的側視圖。
第8B圖繪示半導體元件之示範實施例的透視圖。
第9A圖繪示具有頂部撐柱(top buttress)之半導體元件之示範實施例的上視圖。
第9B圖繪示具有頂部撐柱之半導體元件之示範實施例的上視圖。
第9C圖繪示具有頂部撐柱之半導體元件之示範實施例的上視圖。
第9D圖繪示具有頂部撐柱之半導體元件之另一示範實施例的上視圖。
第10A至第10L圖繪示一半導體元件之示範實施例的製造方法的示範實施例示意圖。
第11A至第11J圖繪示一半導體元件之示範實施例的製造方
法的另一示範實施例示意圖。
第12A至第12D圖繪示一半導體元件之示範實施例的製造方法的另一示範實施例示意圖。
現在將參照所附圖式說明示範實施例，圖式係形成本揭露之一部分且繪示可能實行的示範實施例。本揭露及所附之申請專利範圍中所使用之用語「示範實施例」、「示範性實施例」、及「本實施例」並不需要意指單一實施例(雖然有可能)，且各種的示範實施例可在不脫離示範實施例之範疇或精神之下易於進行結合和/或交換。再者，本揭露及所附之申請專利範圍所使用之術語僅是用於描述示範實施例之目的，並非用於限定。在此方面，如本揭露及所附之申請專利範圍所使用之用語「之中」可包括「之內」及「之上」，且用語「一」、「該」可包括單數及複數形式。再者，如本揭露及所附之申請專利範圍所使用之用語「藉由」可亦意指「由」，視上下文而定。再者，如本揭露及所附之申請專利範圍所使用之用語「若」可亦意指「當」或「於」，視上下文而定。再者，如本揭露及所附之申請專利範圍所使用之字彙「及/或」可意指並包含一個或多個相關所列之項目的任一及所有可能的結合。
儘管近來於半導體元件之製造上的發展，本揭露中已理解到在製造三維半導體時、及在所製造的半導體元件本身中可能會面臨一個或多個問題。
第1A至1C圖提供一二維水平通道元件係如何有關於一三維垂直通道元件的示範概念圖。如第1A及1B圖所示，三維垂直通道元件的製造可概念性地視為一二維水平通道元件(第1A圖)由一水平方向至一垂直方向(第1B圖)進行第一重新配向(first re-orienting)。此後，一全環繞式閘極(gate-all-around,GAA)結構可以被形成(第1C圖繪示2條位元線結構)。關於三維垂直通道結構，三維垂直通道結構之各種層及結構的形成一般需要相對大的覆蓋區(或區域)。再者，此種三維垂直通道結構通常面臨有關可靠度的問題及效能上的不良異常、以及垂直結構的變形、缺損、和/或彎折。
近來的發展已導向採用並發展三維垂直閘極結構，包括三維全環繞式閘極之垂直閘極結構。一般而言，一三維垂直閘極結構相較於三維垂直通道結構需要相對較小的覆蓋區(或區域)。第2A至2C圖提供一二維水平通道元件係如何有關於一三維垂直閘極結構的示範概念性示意圖。如第2A及第2B圖所示，一二維水平通道元件(第2A圖)可概念性地重新配置(第2B及第2C圖)，以垂直延伸閘極。如第3A至3B圖之比較範例所示，一三維垂直通道元件(概念性地繪示於第3A圖)卻需要沿著2個軸(繪示為X軸及Y軸)跨越的覆蓋區，一三維垂直閘極元件(概念性地繪示於第3B圖)則僅佔有沿著唯一的1個軸(繪示為X軸)跨越的覆蓋區。
雖然，三維垂直閘極結構相較於三維垂直通道結構
一般是達成較小的覆蓋區，半導體之製造業者通常在可靠地製造三維垂直閘極結構上面臨困難，包括達成對於此類元件之垂直閘極之可靠的圖案化及蝕刻、以及製造其之垂直結構無變形、缺損、和/或彎折的此類元件。例如，由於此類元件對於高深寬比(aspect ratio)有所需求，一般而言難以進行蝕刻(特別是靠近結構之底層)，且通常導致不良的部分(下文中稱作「縱梁(stringer)」)留下、及/或沿著半導體元件的側壁及/或底部形成。當形成此類不需要的縱梁時，可能會造成其他層及/或結構之間的橋接效應(bridging effect)(例如是在連續的字元線之間)，且可能導致所製造的半導體元件中發生不良的電路(undesirable path)及/或漏電。
在所製造的三維垂直結構中(例如是三維垂直通道結構及三維垂直閘極結構)，所面臨的另一問題是有關於時常在三維垂直閘極結構之一個或多個垂直結構的一個或多個部分中面臨變形、扭曲、及/或彎折。第4圖繪示發生於三維垂直閘極結構之垂直結構中的此類問題的範例。
包括三維全環繞式閘極之垂直閘極的元件及結構的半導體元件及結構、以及此類半導體元件及結構的製造方法係描述於本揭露，以解決半導體元件及結構中所面臨的一個或多個問題，包括上文及此處所述之問題。於本揭露中應理解的是，此處所描述的原則可應用於反及型(NAND-type)與反或型(NOR-type)元件的情況之外，包括浮動閘極記憶體元件(floating gate memory device)、電荷捕捉記憶體元件(charge trapping memory device)、
非揮發性記憶體元件、及/或內嵌式記憶體元件。
半導體元件之示範實施例的製造方法的示範實施例(例如是三維垂直閘極結構)係繪示於第5至第12圖。如同依序繪示於第5圖中的步驟，於步驟502，方法500之示範實施例可包括提供一基板。於步驟504，方法500之示範實施例可更包括形成複數個交替的絕緣材料層及導電材料層於基板之上。第6A圖繪示形成於基板602上之交替的絕緣材料層604及導電材料層606之示範實施例的剖面圖。絕緣材料可包或氧化物及類似物，且導電材料可包括多晶矽及類似物。於步驟506，方法500的示範實施例可更包括確認位元線及字元線之位置。第6B圖繪示確認位元線608及字元線610之位置的示範實施例的上視圖。於步驟508，方法500的示範實施例可更包括形成位元線、字元線、及伸長支柱(elongated post)。至少第7至第9圖繪示包括位元線608、字元線610、及伸長支柱612的半導體元件及/或半導體結構600之示範實施例。本揭露中應理解的是，包括形成於半導體元件之垂直結構之一側或兩側之上的一個或多個伸長支柱的本示範實施例，係可實行於防止及/或顯著消除半導體元件之垂直結構中變形、扭曲、及/或彎折的發生。換言之，伸長支柱可能可實行於提供半導體元件之垂直結構的支撐，以防止在製造半導體元件的期間及/或在完成的半導體產品中發生此類不良的問題。再者，伸長支柱的示範實施例可使得縱梁及/或半導體元件中垂直結構之變形、缺損、及/或彎折的發生降低或不存在。
半導體元件之示範實施例(例如是三維垂直閘極元件)可根據一個或多個上述步驟所製造、亦可能包括另外的步驟、步驟可能是依不同的順序進行、且/或一個或多個步驟可結合為單一步驟或者被分為2個或2個以上的步驟。在不脫離本揭露之教示下，反及型與反或型元件之外的半導體元件係亦被考量於示範實施例中。現在將參照第5至第12圖對這些步驟及半導體元件進行描述。
(1)提供一基板(例如是步驟502)。
適用於半導體元件及結構中的基板602可藉由任何一種或多種製造方法來獲得，例如是加壓法(pressing method)、浮置法(float method)、向下抽引法(down-drawn method)、再曳引法(redrawing method)、熔融法(fusion method)、及/或其他類似方法。
(2)形成複數個交替的絕緣材料層及導電材料層(例如是步驟504)。
如第6A圖所繪示的剖面圖，交替的絕緣材料層604及導電材料層606可提供於一基板602(例如是由上述步驟502所獲得)之上(例如是步驟504)。絕緣材料可包括氧化物、及類似物，且導電材料可包括多晶矽、及類似物。各個導電材料層606的厚度可能是約200埃(Angstrom)。此處應理解的是，於示範實施例中，各個導電材料層606的厚度可能是約100至300埃。各個絕緣材料層604的厚度可能是約800埃。此處應理解的是，於示範實施例中，各個絕緣材料層604的厚度可能是約100至1000埃。
(3)確認字元線及位元線之位置(例如是步驟506)
具有交替的絕緣材料層604及導電材料層606形成於其上的基板602可受到一確認(或者是計畫或設計)過程，使得位元線608的位置及字元線610的位置於接續的步驟(如下文或此處所述)當中受到確認(或者是受到計畫或受到設計)，包括形成位元線608、字元線610、及伸長支柱612。第6B圖繪示對於位元線608及字元線610之位置進行示範性確認之上視圖。
(4)形成位元線、字元線、及伸長支柱(例如是步驟508)。
位元線608、字元線610、及伸長支柱(或支柱)612的形成可能是以示範實施例中複數個方式之中的一個或多個方式進行。第7至第9圖提供說明於可被使用於半導體元件之示範實施例之製造的示範步驟。這些示範實施例現在係描述於下文。
(4A)第一實施例。
第10A至10L圖提供說明於用以製造具有伸長支柱612之半導體元件(例如是繪示於第7C圖、第8A至8B圖、及第9A至9D圖的半導體元件)的示範實施例的示範步驟。
如第10A圖的透視圖及第6A圖的剖面圖所繪示，基板602之上可提供有交替的絕緣材料層604及導電材料層606(例如是步驟504)。絕緣材料可包括氧化物及類似物，且導電材料可包括多晶矽及類似物。絕緣材料層604的厚度可以是約50至70奈米(nm)，且導電材料層606的厚度可以示約10至30奈米。
如第10B圖及第6B圖之上視圖所示，位元線608的位置及字元線610的位置可接續於堆疊受到確認(例如是步驟506)。在示範實施例中，位元線之間距(pitch)可能約80至160奈米，且字元線之間距可能約80至160奈米。
一個或多個伸長孔洞612’可能接續透過複數個交替的絕緣材料層604及導電材料層606形成於選定區域中，選定區域係鄰近於已確認的位元線608之位置，如第10C圖之上視圖所示。例如，伸長孔洞612’可能具有約5至80奈米的直徑。這些一個或多個伸長孔洞612’係被形成，以在之後進行填充(如之後的第10D及第10K圖所示)，形成伸長支柱612。就此點而言，由於伸長孔洞612’可能較佳地形成於反字元線區(anti-word line)(或者是被確認為非字元線610之位置的區域)，可能會注重於確認字元線610的位置以進行考量。在示範實施例中，伸長孔洞612’的一部分(或側邊)可形成於已確認之位元線608的位置及/或字元線610的位置的一部分(或側邊)之中。
伸長孔洞612’可由基板602之頂面延伸所形成，例如是第7A至第7C圖的示範實施例所示。在此種實施例中，之後形成的伸長支柱612將具有沿基板602之頂面延伸的基底。替代地(或此外)，一些或所有的伸長孔洞612’可由基板602之頂面之下延伸所形成，例如是第8A及8B圖所示的示範實施例。在此種實施例中，之後形成的伸長支柱612將具有沿基板602之頂面之下延伸的基底。例如，伸長孔洞612’(以及對應的之後所形成的伸
長支柱612)可形成為於基板602之頂面之下具120至240奈米。在示範實施例中，用於形成伸長孔洞612'的選定區域可包括介於各個已確認的字元線610位置之間的區域、於第一次確認之前及/或最終確認之後的字元線位置的區域、及/或介於僅有一些已確認的字元線610位置之間的區域。
一沉積製程可被執行，以填充伸長孔洞612’並形成伸長支柱612，如第10D圖的上視圖所示。在一示範實施例中，伸長孔洞612’可被氮化物材料(例如是氮化矽)填充，以形成伸長支柱。在此示範實施例中，伸長支柱係將會在後續步驟中被取代的初步之伸長支柱(如第10K圖所示及下文所述)。
方法可能更包括於這些未被確認為位元線608之位置的區域中移除一部份之交替的絕緣材料層604及導電材料層606，如第10E圖之上視圖所示。應注意的是，在前述之第10E圖的移除步驟中，沉積於伸長孔洞612’中的材料(如第10D圖之進行的步驟所示)可以不被移除。
一圖案化製程可沿著已確認的字元線610位置進行，以確保所填充的伸長孔洞612’(亦即是伸長支柱)係足夠鄰近於且/或接觸於位元線608位置的側壁，如第10F及第10G圖所示。
絕緣材料亦可以由進行上述步驟之後所留下的絕緣材料層604被移除，如第10H圖之透視圖所示。由於絕緣材料已由絕緣材料層604移除，留下的導電材料層606可被概念性視為
漂浮(floating)或懸掛(suspending)。就此點而言，被填充的伸長孔洞612’(亦即是伸長支柱)可能可實行於提供留下的導電材料層606的支撐。本揭露中應理解的是，在第10H圖之前述移除步驟中，沉積於伸長孔洞612’中的材料可能不會被移除，這是在其他方式之中藉由選擇不同於絕緣材料層604中之絕緣材料的伸長孔洞612’填充材料所達成。
一電荷儲存結構613可形成為鄰近於及/環繞於至少一部分的留下的導電材料層606，如第10I圖之上視圖所示。電荷儲存結構613可以藉由例如是一氧氮氧層(ONO layer)的沉積所形成。在形成電荷儲存結構613之前，可進行一圓弧化製程(rounding process)，以對留下的導電材料層606進行圓弧化。在示範實施例中，電荷儲存結構613可以由基板602之頂面或由基板602之頂面之上的某一高度垂直延伸所形成。
如第10J圖的上視圖所示，可進行一沉積製程，以於已確認的字元線610位置中沉積導電材料。就此點而言，導電材料可以沉積於至少一部分關於複數個交替的絕緣材料層604及/或導電材料層606被移除(如繪示於第10E圖中所進行的步驟)的區域。本揭露中應理解的是，沉積的導電材料(如第10J圖所示)可被沉積於鄰近於所形成的電荷儲存結構(如繪示於第10I圖中所進行的步驟)。
在示範實施例中，用於形成伸長支柱612之填充於伸長孔洞612’(如繪示於第10D圖中所進行的步驟)中的材料可以
被移除(例如是在其中填充材料係不同於絕緣材料層604中的絕緣材料的示範實施例)，且可以利用絕緣材料再填充留下的伸長孔洞612’，以再形成伸長支柱612。前述步驟係繪示於第10K圖的上視圖中，其亦繪示所形成的伸長支柱612。一個或多個伸長支柱612的基底可以由基板602的頂面或基板602的頂面之下延伸。一個或多個伸長支柱612的頂端(或基底之相對端)可能延伸至半導體元件之頂面、或延伸至示範實施例中半導體結構的頂面之上或之下。本揭露中應理解的是，藉由防止及/或顯著消除半導體元件之垂直結構(包括位元線及字元線)中的變形、扭曲、及/或彎折的發生，伸長支柱的示範實施例係可實行於改善所製造之半導體元件之可靠度。換言之，伸長支柱可實行於提供支撐於所製造的半導體元件之垂直結構(包括位元線及字元線)，以防止此類不良的問題發生於半導體元件的製造期間及/或在完成的半導體元件產品之中。再者，伸長支柱之示範實施例可使得縱梁及/或半導體元件之垂直結構的變形、缺損、及/或彎折之情形減少或不存在。
如第10L圖所示，字元線610可接著被形成且連接於導電材料(沉積於第10J圖所繪示之步驟中)。第10L圖亦繪示所形成之伸長支柱612及位元線608。
(4B)第二實施例
第11A至第11J圖提供說明於用以製造具有伸長支柱612之半導體元件(例如是繪示於第7C圖、第8A至第8B圖、
及第9A至第9D圖的半導體元件)的示範實施例的示範步驟。
如第11A圖之透視圖及第6A圖之剖面圖所示，基板602之上可提供有交替的絕緣材料層604及導電材料層606(例如是步驟504)。絕緣材料層604的厚度可能是約50至70奈米，且導電材料層606之厚度可能是約10至30奈米。位元線608及字元線610之位置可接續於堆疊受到確認(例如是步驟506)，如第11B及第6B圖之上視圖所示。在示範實施例中，位元線之間距可能是約80至160奈米，且字元線之間距可能是約80至160奈米。
一個或多個伸長孔洞612’可接續透過複數個交替的絕緣材料層604及導電材料層606形成於選定區域中，選定區域係鄰近於已確認的位元線608之位置，如第11C圖之上視圖所示。例如，伸長孔洞612’可能具有約5至80奈米的直徑。這些一個或多個伸長孔洞612’係被形成，以在之後進行填充(如之後的第11D及第11I圖所示)，形成伸長支柱612。就此點而言，由於伸長孔洞612’可能較佳地形成於反字元線區(或者是被確認為非字元線610之位置的區域)，可能會注重於確認字元線610的位置以進行考量。在示範實施例中，伸長孔洞612’的一部分(或側邊)可形成於已確認之位元線608的位置及/或字元線610的位置的一部分(或側邊)之中。
伸長孔洞612’可由基板602之頂面延伸所形成，例如是第7A至第7C圖的示範實施例所示。在此種實施例中，之後
形成的伸長支柱612將具有沿基板602之頂面延伸的基底。替代地(或此外)，一些或所有的伸長孔洞612’可由基板602之頂面之下延伸所形成，例如是第8A及8B圖所示的示範實施例。在此種實施例中，之後形成的伸長支柱612將具有沿基板602之頂面之下延伸的基底。例如，伸長孔洞612’(以及對應的之後所形成的伸長支柱612)可形成為於基板602之頂面之下具120至240奈米。在示範實施例中，用於形成伸長孔洞612'的選定區域可包括介於各個已確認的字元線610位置之間的區域、於第一次確認之前及/或最終確認之後的字元線位置的區域、及/或介於僅有一些已確認的字元線610位置之間的區域。
一沉積製程可被執行，以填充伸長孔洞612’並形成伸長支柱612，如第11D圖的上視圖所示。在一示範實施例中，伸長孔洞612’可被絕緣材料填充。例如，絕緣材料可以是與絕緣材料層604中的絕緣材料相同、類似、或不同的材料。一個或多個伸長支柱612的基底可以由基板602的頂面或基板602的頂面之下延伸。一個或多個伸長支柱612的頂端(或基底之相對端)可能延伸至半導體結構之頂面、或延伸至示範實施例中半導體結構的頂面之上或之下。本揭露中應理解的是，伸長支柱的示範實施例係可實行於防止及/或顯著消除半導體元件之垂直結構(包括位元線及字元線)中的變形、扭曲、及/或彎折的發生。換言之，伸長支柱可實行於提供改善的支撐於所製造的半導體元件之垂直結構(包括位元線及字元線)，以防止此類不良的問題發生於半導
體元件的製造期間及/或在完成的半導體元件產品之中。再者，伸長支柱之示範實施例可使得縱梁及/或半導體元件之垂直結構的變形、缺損、及/或彎折之情形減少或不存在。
方法可能更包括，於這些未被確認為位元線608之位置的區域中，移除一部份之交替的絕緣材料層604及導電材料層606，如第11E圖之上視圖所示。應注意的是，在前述之第11E圖的移除步驟中，沉積於伸長孔洞612’中的絕緣材料可以不被移除。
導電材料亦可以由已確認為位元線之位置中的導電材料層606(進行上述步驟之後所留下的)被移除，如第11F圖之透視圖所示。由於導電材料已由導電材料層606移除，留下的絕緣材料層604可被概念性視為漂浮或懸掛。就此點而言，被填充的孔洞612’(亦即是伸長支柱612)可能可實行於提供留下的絕緣材料層604的支撐。本揭露中應理解的是，在第11F圖之前述移除步驟中，沉積於伸長孔洞612’中的絕緣材料可能不會被移除，這是在其他方式之中藉由選擇不同於導電材料層606中之導電材料的伸長孔洞612’填充材料所達成。
可進行一小徑管導電沉積製程(macaroni conductive deposition process)或類似方式，以形成小徑管導電沉積層615或類似物於鄰近於及/或環繞於至少一部分的留下的絕緣材料層604，如第11G圖之上視圖所示。
一電荷儲存結構613可形成為鄰近於及/環繞於至少
一部分的小徑管導電沉積層，如第11H圖之上視圖所示。電荷儲存結構613可以藉由例如是一氧氮氧層(ONO layer)的沉積所形成。在示範實施例中，電荷儲存結構可以由基板602之頂面或由基板602之頂面之上的某一高度垂直延伸所形成。
如第11I圖的上視圖所示，可進行一沉積製程，以於已確認的字元線610位置中沉積導電材料。就此點而言，導電材料可以沉積於至少一部分關於複數個交替的絕緣材料層604及/或導電材料層606被移除(如繪示於第11E圖中所進行的步驟)的區域。本揭露中應理解的是，沉積的導電材料(如第11I圖所示)可被沉積於至少鄰近於所形成的電荷儲存結構(如繪示於第11H圖中所進行的步驟)。
如第11J圖所示，字元線610可接著被形成且連接於導電材料(沉積於第11I圖所繪示之步驟中)。第11J圖亦繪示所形成之伸長支柱612及位元線608。
(4C)第三實施例。
第12A至第12B圖提供說明於用以製造具有伸長支柱612之半導體元件(例如是繪示於第7C圖、第8A至第8B圖、及第9A至第9D圖的半導體元件)的示範實施例的另外的示範步驟。這些另外的步驟可能進行於上述及此處之示範方法，且繪示於第10A至第10L圖及第11A至第11J圖中。
基板602之上可提供有交替的絕緣材料層604及導電材料層606(例如是步驟504)。位元線608及字元線610之位置
可接續到確認(例如是步驟506)，且一個或多個伸長孔洞612’可透過複數個交替的絕緣材料層604及導電材料層606形成於選定區域中，選定區域係鄰近於已確認的位元線608之位置。如第12A圖之上視圖及第12B圖之剖面圖所示，方法之示範實施例可更包括進行一等向蝕刻(isotropic etch)或類似方法，以由絕緣材料層604移除一部份的絕緣材料。由絕緣材料層604所移除之此部份的絕緣材料可以是面對於所形成的伸長孔洞612’的一部份，如第12B圖所示。本揭露中應理解的是，前述步驟之進行可提供另外的優點。例如，在第一實施例中(如第10A至第10L圖所示)，用氮化物材料(或類似物)進行伸長孔洞612’的填充以及絕緣材料層604之被移除的部份的填充，係有效地於絕緣材料層604中產生突出部(protruded portion)，在由絕緣材料層604移除絕緣材料(例如是第10H圖所示之步驟)之後，此突出部提供另外的支撐(藉由絕緣材料層604之被移除的部分中的填充材料)。此情形係繪示於第12C圖之上視圖以及第12D圖之剖面圖。藉由從導電材料層606移除一部分之導電材料的類似附加步驟(在第11C圖所示之步驟之後進行)，第二實施例(如第11A至第11J圖所示)可達成類似的優點。
使用上述示範步驟所製造之具有伸長支柱612的半導體元件之示範實施例(包括繪示於第5至第12圖之實施例)，能夠對於所製造的半導體元件之垂直結構(包括位元線及字元線)產生改善的支撐，並且使得縱梁及/或半導體元件之垂直結構的變
形、缺損、及/或彎折之情形減少或不存在。
半導體元件之示範實施例可更提供有一頂部撐柱(top buttress)614或類似物，可操作以連接2個或2個以上的所形成的伸長支柱612。第9A圖繪示此類頂部撐柱614將一第一伸長支柱612a連接至一第二伸長支柱612b，第一伸長支柱612a係形成於鄰近於半導體元件之第一側，且第二伸長支柱612b係形成於鄰近於半導體元件之第二側。第9B圖繪示個別的頂部撐柱614的上視圖，且第9C圖繪示共用的、一體的、或整合的頂部撐柱614的上視圖。第9D圖繪示頂部撐柱614之另一實施例的上視圖。
本揭露中應理解的是，電荷儲存結構可包括氧-氮-氧、矽-氧-氮-氧-矽(SONOS)、或帶隙工程-矽-氧-氮-氧-矽(BE-SONOS)結構，包含有包括一穿隧介電層(tunneling dielectric layer)、一捕捉層(trapping layer)、及一阻擋氧化物層(blocking oxide layer)的結構。穿隧介電層可包括氧化物、氮化物、及於0之偏壓下形成一倒「U」型之價帶的氧化物子層(oxide sub-layer)及/或複合材料。捕捉層可能包括氮化物。阻擋氧化物層或閘極層(gate layer)可包括氧化物。穿隧介電層可能更包括一電洞穿隧層(hole tunneling layer)、一價帶偏移層(band offset layer)、及一隔離層(isolation layer)。其他的內部結構亦考量於本揭露中，包括浮動閘極記憶體、電荷捕捉記憶體、反及型元件、反及型元件之外的半導體元件、非揮發性記憶體元件、及/或內嵌式記憶體元件。
雖然關於揭露之原則的各種實施例已描述於上文
中，應理解的是這些實施例僅以範例之方式表示，並非作為限制。因此，本揭露所述之示範實施例之廣度及範圍不應藉由任何一個上述之示範性實施例所限制，然僅應參照本揭露所請之申請專利範圍及其均等物所定義。再者，上述優點及特徵係提供於所述之實施例中，然不應將本申請之申請專利範圍的應用限制於達成任何一者或所有的上述優點之製程及結構。
例如，如本揭露所示，「形成」一層、複數個層、複數個交替的層、多層、堆疊、及/或結構可包括產生層、多層、堆疊、及/或結構的任何一種方法，包括沉積法及類似方法。「多層」可以是一個層、結構、及/或包括複數個內層及/或複數個層、多層、結構的堆疊、及/或堆疊於或形成於另一者上或之上的堆疊。內部結構可包括半導體元件的任何的內部結構，包括電荷儲存結構(例如是包括一穿隧介電層、一捕捉層、及一阻擋氧化物層的SONOS、BE-SONOS結構)。
雖然一個或多個層、多層、及/或結構可於本揭露中被描述為「矽」、「多晶矽」、「導電」、「氧化物」、及/或「絕緣」層、多層、及/或結構，應理解的是，這些示範實施例可應用於其他材料及/或組成的層、多層、及/或結構。再者，於示範實施例中，這些結構可以是晶型結構及/或非晶型結構的形式。
再者，一個或多個層、多層、及/或結構的「圖案化」可包括於一個或多個層、多層、及/或結構上產生所欲的圖案的任何方法，這些方法包括藉由施加具有預成形圖案(pre-formed
pattern)的光阻遮罩(未顯示)、以及根據光阻遮罩上之預成形圖案蝕刻這些層、多層、及/或結構以進行光蝕刻製程。
形成於、沉積於、及/或留存於材料、層、結構之中及/或之上的縱梁，及/或形成於、沉積於、及/或留存於材料、層、及/或結構之間的縱梁，可包括導電材料、絕緣材料、以及具有開口(opening)、孔(bore)、間隙(gap)、空孔(void)、裂痕(crack)、孔洞(hole)、氣泡(bubble)、類似物、及/或其之組合的材料。再者，雖然本揭露描述的實施例係用以解決(address)「縱梁」，本揭露中描述的所請方法可亦有益於解決及/或改善其他效能相關的問題及/或議題，包括尺寸的形成、替換、改變，形狀的改變，組成的改變，半導體製造過程中其他不完美之形式的組合、分割、及/或轉移。
「伸長支柱」或「支柱」可使用包括絕緣材料、導電材料、氮化物、及類似物之複數個材料中的一個或多個來形成、填充、構成、沉積、及/或建造。伸長支柱的剖面可以形成為包括圓形、橢圓形、正方形、長方形、三角形、及/或幾何圖形之組合的複數個形狀中的一個或多個。
於本揭露中應理解的是，所述的這些原則可應用於示範性實施例中所述的反及型元件之外的情況，包括反或型元件、其他記憶體儲存元件、浮動閘極記憶體元件、電荷捕捉記憶體元件、非揮發性記憶體元件、及/或內嵌式記憶體元件。
本揭露中所使用的各種用語於本技術領域中具有特
殊的意義。一特定之用語是否應理解為「領域中之術語」是取決於此用語所使用的語境而定。「連接於」、「形成於...上」、「形成於...之上」或其他類似用語一般應廣義理解為包括參考元件之間的形成、沉積與連接係直接的情形、或參考元件之間的形成、沉積與連接係透過一個或多個中間物的情形。這些及其他用語是按照本發明中所使用的語境來解釋，也因此本領域中具有通常知識者能理解在所揭露的語境中的這些用語。上述定義並非排除可能基於所揭露之語境所賦予這些用語的其他意義。
表示比較、量測、及時間的用詞，例如是「當時」、「均等」、「於...期間」、「完全」、及類似用語，應理解為意指「實質上於當時」、「實質上均等」、「實質上於...期間」、「實質上完全」等等，其中「實質上」表示這些比較、量測、及時間為可達成隱含狀態或明顯狀態之期望的結果。
500‧‧‧方法
502、504、506、508‧‧‧步驟
Claims (25)
- 一種製造半導體元件的方法，該半導體元件包括一三維垂直閘極結構，該方法包括：提供一基板；形成複數個層於該基板之上，該些層具有交替的複數個第一組成材料層及複數個第二組成材料層，其中該些第一組成材料層具有一第一組成材料，該些第二組成材料層具有一第二組成材料；形成一伸長支柱，該伸長支柱係由該基板之至少一頂面延伸，且該伸長支柱係可實行於提供支撐於該三維垂直閘極結構；確認用以形成複數個位元線及複數個字元線的複數個位元線位置及複數個字元線位置；在已確認的該些位元線位置形成該些位元線；以及在已確認的該些字元線位置形成該些字元線；其中該伸長支柱的形成係於一選定區域中進行，該選定區域係鄰近於其中一個已確認的該些位元線位置，其中該伸長支柱的形成包括：通過該選定區域中的該些層形成一伸長孔洞，該伸長孔洞係由該基板之至少該頂面延伸所形成，其中所形成的該伸長孔洞係延伸至該基板之該頂面之下。
- 如申請專利範圍第1項所述之方法，其中該伸長支柱的形 成更包括沉積一第三組成材料於該伸長孔洞中。
- 如申請專利範圍第2項所述之方法，其中該第三組成材料包括氮化物，該第一組成材料係導電材料，且該第二組成材料係絕緣材料。
- 如申請專利範圍第3項所述之方法，其中該些位元線的形成更包括：於未被確認為該些位元線位置的區域中移除該些層；及於已確認為該些位元線位置的區域中由該些第二組成材料層移除該第二組成材料。
- 如申請專利範圍第4項所述之方法，更包括鄰近於該些位元線形成一電荷儲存結構。
- 如申請專利範圍第5項所述之方法，其中該電荷儲存結構係藉由形成一氧氮氧層(oxide nitride oxide layer,ONO layer)所形成。
- 如申請專利範圍第5項所述之方法，更包括鄰近於該電荷儲存結構沉積導電材料。
- 如申請專利範圍第2項所述之方法，更包括由該伸長孔洞移除該第三組成材料。
- 如申請專利範圍第8項所述之方法，更包括：在由該伸長孔洞移除該第三組成材料之後，填充絕緣材料於該伸長孔洞中。
- 如申請專利範圍第7項所述之方法，其中形成該些字元 線包括沉積導電材料於已確認為該些字元線位置的區域之中。
- 如申請專利範圍第2項所述之方法，其中該第三組成材料係絕緣材料，該第一組成材料係導電材料，且該第二組成材料係絕緣材料。
- 如申請專利範圍第11項所述之方法，其中該些位元線的形成包括：於未被確認為該些位元線位置之區域中移除該些層；以及於已確認為該些位元線位置的區域中由該些第一組成材料層移除該第一組成材料。
- 如申請專利範圍第12項所述之方法，更包括：在由該些第一組成材料層移除該第一組成材料之後，形成一小徑管導電沉積層(macaroni conductive deposition layer)於留下的該些第二組成材料層之側壁之上，該小徑管導電沉積層包括一導電材料薄層。
- 如申請專利範圍第13項所述之方法，更包括鄰近於該些位元線形成一電荷儲存結構。
- 如申請專利範圍第14項所述之方法，其中該電荷儲存結構係藉由形成一氧氮氧層所形成。
- 如申請專利範圍第15項所述之方法，其中該些字元線的形成包括沉積導電材料於已確認為該些字元線位置的區域之中。
- 如申請專利範圍第1項所述之方法，其中該伸長支柱的形成更包括移除各該第二組成材料層的一部分，被移除之各該第二組成材料層的該部分係面對於所形成的該伸長孔洞的部分。
- 如申請專利範圍第17項所述之方法，其中該伸長支柱的形成更包括沉積一第三組成材料於該伸長孔洞及被移除的該部分之中。
- 如申請專利範圍第1項所述之方法，更包括鄰近於已確認為該些位元線位置的其他選定區域之中形成複數個其他伸長支柱，該些其他伸長支柱係由該基板之至少該頂面延伸。
- 如申請專利範圍第19項所述之方法，更包括形成一頂部撐柱，該頂部撐柱係將其中一個鄰近於該半導體元件之一第一側所形成的該些伸長支柱連接於另一個鄰近於該半導體元件之一第二側所形成的該些伸長支柱。
- 一種半導體結構，包括：一三維垂直閘極結構，具有形成於一基板之上的複數個位元線及複數個字元線；以及複數個伸長支柱，由該基板之至少一頂面延伸，該些伸長支柱係鄰近於該三維垂直閘極結構所形成，且該些伸長支柱係可實行於提供支撐於該三維垂直閘極結構，其中各該伸長支柱包括複數個突出部，各該突出部係突 出於一部分之中，該部分係垂直分開連續的該些位元線。
- 如申請專利範圍第21項所述之半導體結構，其中該些伸長支柱係由絕緣材料所形成。
- 如申請專利範圍第21項所述之半導體結構，其中該些位元線係由導電材料所形成。
- 如申請專利範圍第21項所述之半導體結構，其中該些位元線係形成為一小徑管多晶矽沉積層(macaroni polysilicon deposition layer)。
- 如申請專利範圍第21項所述之方法，更包括一頂部撐柱，該頂部撐柱係將其中一個鄰近於該三維垂直閘極結構之一第一側所形成的該些伸長支柱連接於另一個鄰近於該半導體元件之一第二側所形成的該些伸長支柱。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/596,022 US20160204123A1 (en) | 2015-01-13 | 2015-01-13 | Method of fabricating three-dimensional semiconductor devices, and three-dimensional semiconductor devices thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201637125A TW201637125A (zh) | 2016-10-16 |
| TWI582901B true TWI582901B (zh) | 2017-05-11 |
Family
ID=56368071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104108997A TWI582901B (zh) | 2015-01-13 | 2015-03-20 | 三維半導體元件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20160204123A1 (zh) |
| CN (1) | CN106158754A (zh) |
| TW (1) | TWI582901B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI837224B (zh) * | 2018-11-30 | 2024-04-01 | 美商蘭姆研究公司 | 減少字元線撓曲的方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9466610B1 (en) * | 2015-03-24 | 2016-10-11 | Macronix International Co., Ltd. | Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-round vertical gate structures and semiconductor devices thereof |
| CN106469731B (zh) * | 2015-08-11 | 2020-02-04 | 旺宏电子股份有限公司 | 存储元件及其制造方法 |
| KR102643050B1 (ko) * | 2016-10-31 | 2024-03-05 | 삼성전자주식회사 | 수직형 메모리 소자의 제조 방법 |
| KR102355296B1 (ko) * | 2017-08-08 | 2022-01-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조를 위한 반도체 메모리 제조 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201023355A (en) * | 2008-09-29 | 2010-06-16 | Sandisk 3D Llc | Damascene process for carbon memory element with MIIM diode |
| US20120120728A1 (en) * | 2010-11-16 | 2012-05-17 | Samsung Electronics Co., Ltd | Non-volatile memory device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101912397B1 (ko) * | 2011-11-25 | 2018-10-29 | 삼성전자주식회사 | 3차원적으로 배열된 저항성 메모리 셀들을 포함하는 반도체 메모리 장치 |
-
2015
- 2015-01-13 US US14/596,022 patent/US20160204123A1/en not_active Abandoned
- 2015-03-20 TW TW104108997A patent/TWI582901B/zh active
- 2015-04-07 CN CN201510159727.9A patent/CN106158754A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201023355A (en) * | 2008-09-29 | 2010-06-16 | Sandisk 3D Llc | Damascene process for carbon memory element with MIIM diode |
| US20120120728A1 (en) * | 2010-11-16 | 2012-05-17 | Samsung Electronics Co., Ltd | Non-volatile memory device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI837224B (zh) * | 2018-11-30 | 2024-04-01 | 美商蘭姆研究公司 | 減少字元線撓曲的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201637125A (zh) | 2016-10-16 |
| CN106158754A (zh) | 2016-11-23 |
| US20160204123A1 (en) | 2016-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI582901B (zh) | 三維半導體元件及其製造方法 | |
| TWI550726B (zh) | 三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法 | |
| US20180047748A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP7194813B2 (ja) | 三次元メモリデバイス、三次元メモリデバイスを作製するための方法及びメモリセルストリング | |
| US9633945B1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TWI582936B (zh) | 垂直記憶體裝置及其製造方法 | |
| EP3203501A2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| TWI508257B (zh) | 三維堆疊半導體結構及其製造方法 | |
| US9997525B2 (en) | Semiconductor devices and methods of fabricating the same | |
| CN109524410B (zh) | 形成三维存储器的方法 | |
| CN105097706B (zh) | 三维叠层半导体结构及其制造方法 | |
| TWI574380B (zh) | 環繞式閘極垂直閘極記憶體結構和半導體元件及其建構方法 | |
| US7816270B2 (en) | Method of forming minute patterns in semiconductor device using double patterning | |
| US20160268289A1 (en) | Integrated circuit device and method for manufacturing the same | |
| US9455265B2 (en) | Semiconductor 3D stacked structure and manufacturing method of the same | |
| TWI647819B (zh) | 立體記憶體元件及其製作方法 | |
| TW201626549A (zh) | 深溝式半導體裝置的製造方法以及深溝式半導體裝置 | |
| CN109524409B (zh) | 形成三维存储器的方法 | |
| CN111192879B (zh) | 一种nand存储器及其制备方法 | |
| TWI599021B (zh) | 記憶元件及其製造方法 | |
| CN109166861B (zh) | 一种三维存储器及其制作方法 | |
| TWI616986B (zh) | 半導體結構及其製造方法 | |
| TWI567948B (zh) | 三維堆疊半導體結構及其製造方法 | |
| TWI550696B (zh) | 三維堆疊半導體結構之製造方法及其製得之結構 | |
| US9202818B1 (en) | Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same |