TWI541837B - 導電結構體及其製造方法 - Google Patents

導電結構體及其製造方法 Download PDF

Info

Publication number
TWI541837B
TWI541837B TW102131504A TW102131504A TWI541837B TW I541837 B TWI541837 B TW I541837B TW 102131504 A TW102131504 A TW 102131504A TW 102131504 A TW102131504 A TW 102131504A TW I541837 B TWI541837 B TW I541837B
Authority
TW
Taiwan
Prior art keywords
layer
conductive structure
conductive
darkening
structure according
Prior art date
Application number
TW102131504A
Other languages
English (en)
Other versions
TW201423771A (zh
Inventor
林振炯
金秀珍
金起煥
Original Assignee
Ｌｇ化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ化學股份有限公司 filed Critical Ｌｇ化學股份有限公司
Publication of TW201423771A publication Critical patent/TW201423771A/zh
Application granted granted Critical
Publication of TWI541837B publication Critical patent/TWI541837B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)

Description

導電結構體及其製造方法
本發明係關於一種導電結構體及其製造方法。本申請案主張2012年8月31日韓國申請號10-2012-0096493之優先權，其所揭露內容全數併入本案以供參考。
一般來說，觸控螢幕可根據訊號偵測方式分為以下類型，即阻抗型、電容型、電磁型等等，其中阻抗型係藉由加壓使電流或電壓改變，產生DC電壓以偵測其加壓位置，電容型係在AC電壓下利用電容耦合而達成偵測，電磁型係藉由磁場隨電壓改變而偵測其位置。
隨著近來大型觸控面板需求量的增加，目前亟需發展降低電極電阻及具優異可視性的大型觸控面板。
本發明致力發展一種改善習知各種觸控面板效能之技術。
本發明一示範實施例提供一種導電結構體，包含：一基板；一導電層；以及一暗化層，其對至少一光波長為550nm至650nm之光線滿足以下等式1及2：
其中，| R |為降低導電結構體可視性的參數，n為折射指數，k為消光係數(extinction coefficient)，RMetal為導電層之反射率(reflectance)，d為暗化層之厚度，λ為光波長。
本發明另一實施態樣提供一種導電結構體製造方法，包含：形成一導電層於一基板上；以及在形成導電層之前、之後、或者之前及之後形成一暗化層，其對至少一光波長為550nm至650nm的光線滿足等式1及2。
本發明另一實施態樣提供一種導電結構體製造方法，包含：形成一圖案導電層於一基板上；以及在形成圖案導電層之前、之後、或者之前及之後形成一圖案暗化層，其對至少一光波長為550nm至650nm的光線滿足等式1及2。
本發明另一實施態樣提供一種包含上述導電結構體之觸控面板。
本發明另一實施態樣提供一種包含上述導電結構體之顯示裝置。
本發明另一實施態樣提供一種包含上述導電 結構體之太陽能電池。
上述本發明實施態樣之導電結構體可在不影響導電層之導電率下，避免導電層造成的反射，且能透過改善吸光率而改善導電層的隱藏特性。此外，改善可見性的觸控面板及包含其之顯示裝置及太陽能電池皆能藉由本發明實施態樣之導電結構體而發展。
100‧‧‧基板
200‧‧‧暗化層
220‧‧‧暗化層
300‧‧‧導電層
201‧‧‧圖案暗化層
221‧‧‧圖案暗化層
301‧‧‧圖案導電層
圖1至3係導電結構體層疊結構示意圖，包含本發明實施態樣之暗化層。
圖4至6係導電結構體層疊結構示意圖，包含本發明實施態樣之圖案導電層以及圖案暗化層。
圖7係本發明示範實施例中，當光強度為I0，光強度會於暗化層表面第一次反射，再於暗化層表面反射第二次反射，光強度首先會抵達導電層表面，且在導電層表面反射。
圖8係本發明實施態樣中，當使用Al底電極且暗化層包含AlOxNy(x>0,y>0)時，暗化區域可在波長範圍300nm至800nm下，利用馬克勞公式(Macleod program)進行模擬。
圖9係本發明實施態樣中，當Al底電極反射率為90%時，於600nm波長之消光干涉條件下，依據n及k值呈現之色彩示意圖。
圖10係本發明實施態樣圖2所有狀況下之導電結構體於300nm至800nm波長範圍下降低可見度之平均參數 百分比係小於或等於20%之曲線圖。
圖11係圖10之S2、S3、S4、S5、S16、S17及S18之曲線示意圖。
圖12係圖10之S19、S20、S30、S31、S32、S33、S34及S35之曲線示意圖。
圖13係圖10之S44、S45、S46、S47、S48、S49、S59及S60之曲線示意圖。
圖14係圖10之S61、S62、S63、S73、S74、S75、S76、S77、S87、S88及S89之曲線示意圖。
圖15係圖10之S90、S91、S101、S102、S103、S104、S105、S115、S116、S117及S118之曲線示意圖。
圖16係Al底電極以馬克勞公式(Macleod program)在600nm波長之消光干涉條件下模擬之本發明實施態樣可暗化區域示意圖。
圖17係Al底電極在波長600nm之消光干涉條件下根據n及k值計算等式1之參數值所呈現之本發明實施態樣中可暗化區域示意圖。
圖18係Al底電極在波長600nm之消光干涉條件下根據n及k值計算A*值所呈現之本發明實施態樣中可暗化區域示意圖。
圖19係Mo底電極在波長600nm之消光干涉條件下根據n及k值計算等式1之參數值所呈現之本發明實施態樣中可暗化區域示意圖。
隨後，本發明將更詳細說明。
於本發明說明中，顯示裝置代表所有用於TV或電腦之螢幕，且包含形成影像的顯示元件以及容納顯示元件之外殼。
本發明顯示元件可包含電漿顯示面板(PDP)、液晶顯示器(LCD)、電泳顯示器、陰極射線管(CRT)、OLED顯示器等等。用於產生圖案的RGB像素以及附加光學濾光片亦可配置於顯示元件。
同時，對顯示裝置來說，隨著智慧型手機、平板電腦及網路電視迅速普及，不利用例如像鍵盤或遙控等分離式裝置，直接以人類手指輸入的觸控裝置的需求日益趨增。此外，亦需用於辨識特定位置並且作紀錄的多點觸控功能。
目前，最商業普及的觸控螢幕面板(TSP)係基於一透明導電ITO薄膜，然而，當提供一具有大面積之觸控螢幕面板時，由於因ITO透明電極相對較高的表面電阻(最小值150Ω/平方，ELECRYSTA，Nitto Denko Co.,Ltd.)所導致之RC延遲，其具有觸控辨識速度下降以及需要採用額外用於克服觸控辨識速度下降的補償晶片等問題。
本案發明人研究一種藉由金屬精細圖案替換透明ITO薄膜的技術。關於這點，本案發明人發現，當欲實現具有一預定形狀的精細電極圖案時，利用Ag、Mo/Al/Mo、MoTi/Cu、以及其類似等具有高導電率的金屬薄膜作為一觸控螢幕面板的電極，將存在因高反射率而在可見度方面該 圖案容易被肉眼所辨識以及因對外部光線的高反射率及霧度而發生刺眼等問題。此外，本案發明人發現，在製程期間使用到昂貴的靶材或在很多情況下製程很複雜。
據此，本發明實施例提供一種可用於觸控螢幕面板的導電結構體，該觸控螢幕面板可與習知使用ITO系透明導電薄膜層的觸控螢幕面板區分開來，並且具有較佳的金屬精細圖案電極的隱蔽特性以及對於外部光線之較佳的反射及衍射特性。
於本發明說明中，暗化層可為圖案暗化層或暗化圖案層，且於本發明說明中，導電層可為圖案導電層或導電圖案層。
本發明示範實施例之導電結構體可包含的暗化層對至少一光波長為550nm至650nm的光線滿足等式1及2。
於等式1中，| R |為降低導電結構體可視性的參數，n為折射指數，k為消光係數(extinction coefficient)，RMetal為導電層之反射率(reflectance)，λ為光波長。
於等式2中，d為暗化層之厚度，n為折射指數，λ為光波長。
N代表在消光干涉條件下的常數。
於等式1中，n及k可為n>0，且k>0。
於等式2中，n及k可為n>0，且k>0。
當材料滿足等式1範圍時，可根據n、k及RMetal決定組成暗化層的材料，且該材料的預設組成物比例亦可加以確定。
此外，當該材料滿足等式2範圍時，將可能就此決定暗化層的適當厚度，其中暗化層厚度係依於暗化層的材料而改變。
換言之，於本發明示範實施例之導電結構體中，可根據n、k值決定暗化層的組成材料、暗化層組成材料的預設組成比例、以及暗化層的厚度。
等式1中降低導電結構體可視性的| R |參數可由等式4之| R1-R2 |表示，且等式1滿足以下等式4。
R1為暗化層第一反射率，R2為暗化層第二反射率。
本發明示範實施例之導電結構體之暗化層的第一反射率及第二反射率差異為0.2或以下。
一材料之第一反射率R1的折射係數為 (n>0 and k>0)，其如下之等式5所示。
此外，暗化層第二反射率R2如下之等式6所示。
當強度為I0的光線照射至暗化層時，一部分光線將於暗化層表面反射，而其他光線將穿過暗化層至其內部，此時，暗化層表面之第一反射率為R1，第一反射光強度為R1I0。此外，暗化層表面之第二反射率為R2，第二反射光強度為R2I0。
另外，其他部分的光線會先在暗化層中先被吸收，而其他光線將通過暗化層至其他鄰近膜層。此時，當暗化層的厚度為d，則穿透過厚度為d的暗化層並抵達導電層表面的的光強度係如以下等式7所示。於等式7中，α為吸收係數，d為暗化層厚度，k為消光係數，λ為光波長。
[等式7]抵達導電層之光的強度=(1-R 1)I 0exp(-αd)
於等式7中，線性吸收係數α如下之等式8 所示。
此外，部分通過厚度為d之暗化層的光線將於鄰近暗化層脂膜層上反射，具體來說，是在導電層表面上朝暗化層的方向反射，此時，導電層表面的光反射強度如下之等式9表示。在此RMetal指導電層反射率。
等式9所示之部分反射光線為光線穿透暗化層的二次吸收，且其餘光線將由暗化層表面反射。此時，反射光線為暗化層表面的二次反射的光線，且二次反射率為R2，如等式6所示。再者，暗化層表面的二次反射光強度為R2I0，如等式10所示。
圖7表示當光強度為I0時，暗化層表面第一次光反射的強度，等式10所示之暗化層表面二次光反射的強度，等式7所示之光抵達導電層表面的光強度，以及等式9所示之導電層表面反射的光強度。
等式2所示厚度為d的暗化層中，第一反射波 長與第二反射波長在暗化層表面具有180°相差而具消光干涉的關係等式。
本發明示範實施例導電結構體可更包含一基板以及一導電層。在此，暗化層可形成於導電層之任一表面上，抑或形成於導電層兩表面上。
本發明示範實施例之導電結構體可包含一基板；一導電層，形成於該基板；以及一暗化層，形成於該導電層。
本發明示範實施例之導電結構體可包含一基板；一暗化層，形成於該基板上；以及一導電層，形成於該暗化層上。
本發明示範實施例之導電結構體可包含一基板；一暗化層，形成於該基板上；一導電層，形成於該暗化層上；以及一暗化層，形成於該電層上。
本發明示範實施例之導電結構體中，可將導電層或暗化層圖案化，該導電層可為圖案導電層，該暗化層可為圖案暗化層，而圖案的形狀如下所述。
本發明之發明人發現圖案層所造成的光反射及繞射特性會影響觸控面板導電層上細緻金屬導電圖案的可視性，其中觸控面板在有效螢幕區域包含此細緻金屬導電圖案，本發明人企圖解決此問題。尤其，雖然ITO高穿透性使導電圖圖案反射率造成的問題於習知ITO系觸控面板非為嚴重問題，但對觸控面板(於有效螢幕區域中包含細緻金屬導電圖案)中細緻金屬導電圖案的反射率及暗化特性 卻很重要。
為降低細緻金屬導電圖暗反射率及改善本發明示範實施例之吸收特性，可導入暗化層的設置。該暗化層可形成於觸控面板導電層之至少一表面，以根據導電層高反射率，大幅避免可視性的降低。
具體來說，由於暗化層具有高吸收率，因此導電層反射率將因入射至導電層光量的降低而減少，且該光量將由導電層反射。此外，暗化層相較於導電層具有低反射率，當直接觀測導電層時，觀察者可觀察到光線反射率的降低，藉此大幅改善導電層可視性。
於本發明說明中，暗化層或圖案暗化層指能夠吸光而降低光入射至導電層之光量並能降低導電層反射光量的膜層，其亦可例如稱為吸收層、變暗層(blackened layer)及暗化層(blackening layer)，而圖案暗化層亦可例如稱為圖案吸收層、圖案變暗層(blackened layer)及圖案暗化層(blackening layer)。
於本發明示範實施例中，包含圖案導電層及圖案暗化層之導電結構體的表面阻抗可為1Ω/平方或以上且300Ω/平方或以下，具體來說為1Ω/平方或以上且100Ω/平方或以下，尤其為1Ω/平方或以上且50Ω/平方或以下，更且為1Ω/平方或以上且20Ω/平方或以下。
假使導電結構體之表面阻抗為1Ω/平方或以上且300Ω/平方或以下，則此為習知ITO透明電極的功效。當導電結構體表面阻抗為1Ω/平方或以上且100Ω/平方或 以下，或1Ω/平方或以上且50Ω/平方或以下，且尤其當表面阻抗為1Ω/平方或以上且20Ω/平方或以下，由於表面阻抗略低於於習知ITO透明電極，因此當施加訊號改善觸控辨識速度時能降低RC延遲，因此能使10英吋或以上等大面積觸控螢幕易於實施。
於導電結構體中，圖案化前的導電層或暗化層的表面阻抗可大於0Ω/平方且2Ω/平方或以下，尤其為大於0Ω/平方且0.7Ω/平方或以下。假使表面阻抗為2Ω/平方或以下，尤其為0.7Ω/平方或以下，則當導電層或暗化層圖案化前的表面電阻降低時，細緻圖案的設計及製造將易於實施，且電極回應速度將因圖案化後導電結構體表面阻抗的降低而增加。上述表面阻抗可依據導電層或暗化層的厚度而調整。
於本發明示範實施例中，暗化層的消光係數k可為0.2至2.5，尤為0.2至1.2，更尤為0.4至1或0.4至0.8。
假使消光係數k為0.2或以上，將能幫助暗化效率。消光係數k亦可稱為吸收係數，且該系數系定義導電結構體在預定常下的光吸收指數，且該系數為決定導電結構體透光度之因子。舉例來說，k<0.2之透明借電材料(其值非常低)。然而，隨著材料中的金屬成分含量增加，k值隨著增加。假使金屬成分的含量更為提高將更難透光，大多情況下，僅材料表面發生反射，且其消光係數k系大於2.5，無法形成較佳的暗化層。
在消光係數k為0.2至1.2情況下且滿足等式時，用於降低導電結構體可視性的參數｜R｜將會降低，藉此更提高暗化層的暗化程度，具體來說，根據等式1，該參數百分比為20%或以下，根據等式3，該參數值為51.8或以下。相對來說，當在可見光波長範圍下，尤其300nm至800nm波長範圍，380nm至780nm波長範圍下，前述情形與降低導電結構體可視性的參數平均百分比為20%。此時，導電層的隱蔽特性將能獲改善，且當導電層應用至觸控螢幕時，可視性亦可獲改善。
在消光係數k為0.4至1情況下，當滿足等式1時，用於降低導電結構體可視性的參數｜R｜就可更進一步降低，從而更提高暗化層的暗化程度，具體來說，等式1參數百分比約為12%或以下，或者等式3的參數值約為40或以下。另一方面，在可見光波長範圍下，波長範圍尤為300nm至800nm，更尤為380nm至780nm，用於降低導電結構體可視性的參數平均百分比約為15%。於此情況下，可更改善導電層的隱蔽特性，且當將導電層應用至觸控面板時，更能改善其可視性。
於本發明示範實施例中，導電結構體的折射指數n可超過0至小於等於3。
對降低導電結構體之可視性或暗化層反射率之參數｜R｜來說，暗化層可為圖案暗化層，且導電層可為圖案導電層。
於本發明說明中，等式1用於降低導電結構體 可視性的參數｜R｜可表示為等式4之｜R1-R2｜。此外，將量測表面之反側表面形成一暗化層(較佳為碳黑(black))後，｜R｜可表示至少一波長為550nm至650nm之光線以90°入射至該量測表面測得之反射率。當至少一波長為550nm至650nm的光線所獲之等式1結果值為0.2或以下時，即使在全波長範圍可見光，具體為300nm至800nm波長，更具體為300nm至800nm波長下，導電結構體降低可視性的｜R｜參數可為0.2或以下。
更具體來說，｜R｜可指波長600nm的光反射率，其中光線係在量測表面之反射表面形成暗化層(較佳為碳黑(black))後，以90°的熱射光量測該量測表面。當等式1對光波長600nm的值為0.2或以下時，即使在可見光全波長下，尤其為300nm至800nm，更尤其為380nm至780nm，導電結構體中用於降低可視性的｜R｜參數可為0.2或以下。
於本發明示範實施例中，由等式1所示之降低導電結構體可視性的｜R｜參數可為0.2或以下，較佳為0.15或以下，更加為0.1或以下，再更加為0.07或以下，或0.03或以下。其功效隨著｜R｜降低而增加。
於本發明示範實施例中，用於降低導電結構體的等式1所示之｜R｜參數可為20%或以下，較佳為15%或以下，更佳為10%或以下，再佳為7%或以下，或3%或以下，且功效隨著｜R｜百分比的降低而增加。
當導電層形成於基板及暗化層之間時，用於降低導電結構體可視性的｜R｜參數可由暗化層(和導電層接觸) 表面之反側表面方向而量測。具體來說，當暗化層包含與導電層傑出的第一表面以及面對第一表面之第二表面時，可由兩表面的方向進行量測。當以此方向進行量測時，用於降低導電結構體可視性的| R |參數可為0.2或以下，較佳為0.15或以下，更佳為0.1或以下，再佳為0.07或以下，或0.03或以下，且功效隨| R |降低而增加。
此外，暗化層可形成於導電層及基板間，且可由基板側的方向量測。當由基板側的方向量測| R |時，| R |可為0.2或以下，較佳為0.15或以下，更佳為0.1或以下，再佳為0.07或以下，或0.03或以下，且功效隨| R |降低而增加。
於本發明示範實施例中，於導電結構體中，暗化層的反射率可為0.2或以下，較佳為0.15或以下，更佳為0.1或以下，再佳為0.07或以下，或0.03或以下，且功效隨反射率降低而增加。
於本發明示範實施例中，於導電結構體中，暗化層的反射率百分比可為20%或以下，較佳為15%或以下，更佳為10%或以下，再佳為7%或以下，或3%或以下，且功效隨反射率降低而增加。
於本發明說明中，當入射光為100%時，基於300nm至800nm，較佳為380nm至780nm，更佳為550nm至600nm之光波長下，反射值可藉由將光線入射至目標圖案層或導電結構體而量測。
根據本發明示範實施例之導電結構體，暗化層 可包含與導電層接觸之一第一表面，以及面對該第一表面之一第二表面。此時，當導電結構體的反射率於暗化層第二表面側量測時，導電結構體的反射率(Rt)可由以下等式11計算。
[等式11]反射率(Rt)=基板反射率+封閉率(closure ratio)×暗化層反射率
此外，當導電結構體結構為將兩種導電結構體進行堆疊而形成時，導電結構體的反射率(Rt)可由以下等式12計算。
[等式12]反射率(Rt)=基板反射率+封閉率(closure ratio)×暗化層反射率×2
於等式11及12中，基板的反射率可為觸控強化玻璃的反射率，且當表面為薄膜時，基板的反射率可為薄膜的反射率。
再者，上述封閉率可表示為導電圖案覆蓋的面積比，換言之，基於導電結構體的平面，即為(1-開放率)。
因此，圖案暗化層即非圖案暗化層間的差異取決於圖案暗化層的反射率。在此情況下，除了未圖案化的暗化層外，相較於具有相同條件的導電結構體之反射率(R0)，本發明示範實施例之導電結構體反射率可降低為10至20%，20至30%，30至40%，40至50%，或50至70%。換言之，對等式11及12來說，封閉率範圍將改為1至10%，且反射 率範圍將改為介於1至30%範圍內，最大反射率將存在降低至70%，且最小反射率將存在降低至10%。
於本發明示範實施例之導電結構體中，圖案暗化層包含與導電圖案接觸的第一表面以及面對第一表面之第二表面，當在暗化圖案第二表面量測導電結構體反射率時，導電結構體之反射率(Rt)及基板反射率(R0)差異可為40%或以下，30%或以下，20%或以下，或10%或以下。
於本發明示範實施例中，暗化層的厚度滿足等式2，具體來說，暗化層厚度可為20nm至150nm。暗化層較佳厚度可根據所使用的材料以及量測方法而有所不同，但考量蝕刻特性下，假使其厚度為20nm或以上，將較為容易調整其製程，假使厚度為150nm或以下，則相對於有利製造速度。由於製程調整容易且能在上述厚度範圍下改善生產速度，因此前述厚度範圍可更利於製造流程。就此，反射率將進一步降低而形成更佳的暗化層，藉此更有利於功效。
本發明示範實施例的導電結構體可包含暗化層，其中暗化層滿足是3之數值51.8或以下。具體而言，導電結構體包含值為40或以下之滿足等式3之暗化層。
於等式3中，A*為預定波長的亮度參數，而n、k及RMetal定 義如等式1。舉例來說，A*可為至少一光波長為550nm至650nm之光線的亮度參數，較佳為至少一光波長為600nm之光線的亮度參數。
L*為可見光全波長亮度參數，尤指基於CIE(國際照明委員會)L*a*b*色座標之亮度值。
於等式13中，當暗化層反射率為0.9%或以上時，由於滿足以下等式14，因此L*可滿足以下等式15。
Y指對應CIE XYZ座標系統之三重激發值之綠色對應激發值(stimulus value)，其滿足等式16。此外Yn指CIE XYZ座標系統三重激發值之對應白色激發值之歸一化值，且滿足等式17。
[等式16]Y=ʃR(λ)s(λ)y(λ)dλ
[等式17] Y n =ʃs(λ)y(λ)dλ
於等式16或17中，R指降低導電結構體可視性之參數，S指頻譜輸出分布函數，且Y指色彩匹配函數，其中對三重激發值的反應將以數值說明。
於等式15至17中，無論波長，假使降低導電結構體可視性的參數為常數，由於(Y/Yn)與R相同，因此代表隊預定波長的亮度A*參數將滿足等式3。
用於降低導電結構體可視性的| R |參數將隨隊預定波長之亮度參數A*的減少而降低，就此而產生益處。舉例來說，假使對波長600nm之亮度參數A*為51.8或以下，則在可見光波長範圍，尤為300nm至800nm波長範圍下，更佳為380nm至780nm波長範圍下，減少導電結構體可見性的參數平均百分比將可為20%或以下。此時，如果A*為40或以下，則在可見光波長範圍，尤為300nm至800nm波長範圍下，更佳為380nm至780nm波長範圍下，減少導電結構體可見性的參數平均百分比將可為15%或以下。此時，導電層的隱蔽特性將可獲改善，且當將導電層應用至觸控面板時，亦可更改善其可視性。
於本發明示範實施例中，針孔難以出現於本發明之導電結構體中，即使針孔存在，其直徑可為3μm或以下，尤為1μm或以下。此時，當導電結構體針孔直徑為3μm或以下，將可避免短路。此外當針孔難以出現於本發明導電結構體且其數量亦非常少時，也能避免短路情形的發 生。
於本發明示範實施例中，暗化層可形成於導電層之至少一表面上，具體來說，暗化層僅可形成於導電層之任一表面或其之兩表面上。
於本發明示範實施例中，暗化層及導電層可同時或分別進行圖案化。
於本發明示範實施例中，圖案暗化層及圖案導電層可透過同步或分別圖案化製程兒形成一層疊結構。此時，層疊結構可依結構而有所差異，其中該結構之至少一部份的光吸收材料係嵌入或分散於導電圖案中，或者單層導電圖案之表面部分藉由附加表面處理而進行物理或化學修飾。
此外，於本發明示範實施例之導電結構體中，當黏附層或黏著層未形成於基板或導電層間時，暗化層可直接形成於基板或導電層上。前述黏附層或黏著層可影響耐用或光學特性。此外，製造本發明示範實施例之導電結構體的方法與使用黏附層或黏著層時的製造方法不同。再者，於本發明示範實施例中，基板或導電層及暗化層的介面特性相較於使用黏附層或黏著層時優異。
於本發明示範實施例中，暗化層可為單層或兩層或多層之複數層結構。
於本發明示範實施例中，暗化層較佳係無色彩，在此，無色彩指光入射至本體表面時並不會選擇性的吸收，但對每一波長會進行均勻的反射及吸收。
於本發明示範實施例中，暗化層材料的使用無特別限制，只要該材料滿足等式1、3即可，舉例來說，對濾光片而言，可使用黑色矩陣材料。此外，亦可使用具有抗反射功能的材料。
舉例來說，暗化層可包含一種或兩種或多種選自由包含：金屬、其氧化物、其氮化物、其氮氧化物及其碳化物所組成之群組。該金屬之氧化物、氮化物、氮氧化物或碳化物可利用所屬技術領域者等人設定沉積條件。該金屬可為一種或兩種或多種選自由包含鎳(Ni)、釩(V)、鎢(W)、鉭(Ta)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鐵(Fe)、鉻(Cr)、鈷(Co)、鋁(Al)及銅(Cu)所組成之群組。
對其特殊實施例來說，暗化層可包含Ni及Mo兩者，該暗化層可包含50原子百分比至98原子百分比的Ni及2原子百分比至50原子百分比的Mo，且可更包含0.01原子百分比至10原子百分比之其他金屬，舉例來說原子例如為Fe、Ta及Ti。在此，視需要，暗化層可更包含0.01原子百分比至30原子百分比的氮或4原子百分比或以下之氧或碳。
對其他特殊實施例來說，暗化層可包含至少一介電材料或金屬。前述金屬可為金屬或金屬合金。尤其，該暗化層可更包含介電材料，其係選自由：TiO2-x、SiO2-x、MgF2-x及SiN1.3-x(-1x1)，且金屬係選自由鐵(Fe)、鈷(Co)、鈦(Ti)、釩(V)、鋁(Al)、鉬(Mo)、銅(Cu)、金(Au)及銀(Ag)，且更包含兩種或多種金屬之合金，該金屬選自鐵(Fe)、鈷 (Co)、鈦(Ti)、釩(V)、鋁(Al)、鉬(Mo)、銅(Cu)、金(Au)及銀(Ag)所組成之群組。
根據本發明示範實施例，暗化層可包含一種或兩種或多種選自由包含金屬氧化物、金屬氮化物、金屬氮氧化物、及金屬碳化物所組成之群組，且可包含至少一種介電材料及金屬。
介電材料較佳分布量係能隨外部光線朝入社方向消失而逐漸減少，且金屬及合金成分將反向分布。此時，較佳介電材料含量為20wt%至50wt%且金屬含量為50wt%至80wt%。當暗化層更包含合金時，暗化層較佳包含10wt%to 30wt%的借電材料，50wt%至80wt%的金屬及5wt%至40wt%的合金。
對其具體實施例來說，暗化層可為薄膜，包含鎳釩合金及一或多種鎳及釩之氧化物、氮化物及氮氧化物。此時，較佳下，釩包含26原子百分比至52原子百分比的含量，且釩比鎳較佳的原子比為26/74至52/48。
對其他具體實施例來說，暗化層可包含一過渡金屬層，其中係包含兩種或多種金屬元素且一種元素的組成比例將根據外部光源的入射方向而提高至最大為20%(每100埃)。此情況下，金屬元素可例如為鎳(Ni)、釩(V)、鎢(W)、鉭(Ta)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鐵(Fe)、鉻(Cr)、鈷(Co)、鋁(Al)及銅(Cu)，且除了金屬元素外的其他元素可為氧、氮或碳。
對其他具體實施例來說，暗化層可包含一第一 氧化鉻層、一金屬層、一第二氧化鉻層及一鍍鉻鏡面，此時，除了鉻外，可包含的金屬係選自由鎳(Ni)、釩(V)、鎢(W)、鉭(Ta)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鐵(Fe)、鈷(Co)、鋁(Al)及銅(Cu)。較佳下，金屬層厚度為10nm至30nm，第一氧化鉻層的厚度為35nm至41nm，第二氧化鉻層厚度為37nm至42nm。
對其他具體實施例來說，暗化層可為氧化鋁(Al2O3)層、氧化鉻(Cr2O3)層及鉻(Cr)層之層疊結構。在此，鋁層的反射特性獲得改善且能避免光散射，另外氧化鉻層可藉由降低傾斜表面的反射率從而改善對比度。
對其他具體實施例來說，暗化層可為鋁氮化合物(AlNx)及Al形成之層疊結構，在此，鋁氮化合物(AlNx)層可藉由降低全膜層的反射率而改善對比特性。
於本發明示範實施例中，暗化層可形成於導電層的任一表面或兩表面上。在此，暗化層的圖案形狀可與導電層一樣。然而，圖案導電層的圖案尺寸不須全然與圖案導電層相同，圖案導電層中的線寬小於或大於圖案導電層亦屬本發明範圍。具體而言，圖案暗化層中的圖案線寬可為圖案導電層圖案線寬的80%至120%。
於本發明示範實施例中，圖案暗化層所具有的圖案形狀線寬可小於或大於圖案導電層。例如圖案導電層區域可佔圖案導電層所占區域的80%至120%。
於本發明示範實施例中，暗化層圖案的線寬較佳係等於或大於導電層圖案的線寬。
當暗化層線寬大於導電層圖案之線寬時，當觀察者大幅增加觀察時，由於圖案暗化層覆蓋圖案導電層，因此能有效阻擋圖案導電層的光澤或反射。然而，即使圖案暗化層的線寬與圖案導電層圖案線寬相等，亦能達到本發明之目的功效。
根據本發明示範實施例之導電結構體，基板可為透明板，但並於特別限制，例如可為玻璃、塑膠板、塑膠模等等。
於本發明示範實施例中，導電層厚度無特別限制，較佳使導電層具有導電性，且當厚度為0.01μm至10μm時能使圖案化製程具經濟效應。
於本發明示範實施例中，導電層之材料為具體阻抗為1×10-6Ω．cm至30×10-6Ω．cm，較佳為1×10-6Ω．cm to 7×10-6Ω．cm的材料。
於本發明示範實施例之導電結構體中，導電層材料較佳包含一種或兩種或多種選自由包含金屬、金屬和金、金屬氧化物及金屬碳化物所組成之群組，較佳之導電層材料為具有優異導電性且易於蝕刻之金屬材料。然而基本上，導電層可因暗化層的使用而採用高反射率的材料。於本發明中，當使用反射率為70%至80%的材料時，可加設暗化層以降低反射率、改善導電層的隱蔽特性、並維持獲改善對比度。
於本發明示範實施例中，導電層特定例子可包含一種或兩種或多種選自由包含銅(Cu)、鋁(Al)、銀(Ag)、 釹(Nd)、鉬(Mo)、鎳(Ni)、其氧化物及其氮化物所組成之群組。例如該材料可為兩種或以上前述金屬金屬之合金。更具體來說，可包含鉬、鋁或銅。導電層可為單層膜或多層膜。
於本發明示範實施例中，圖案導電層之線寬可大於0μm且等於或小於10μm，具體為等於或大於0.1μm且等於或小於10μm，更具體為等於或大於0.2μm至8μm或以下，更加具體為等於或大於0.5μm至等於或小於5μm。
於本發明示範實施例中，圖案導電層開放率(即未覆蓋圖案的區域)可為70%或以上，85%或以上，95%或以上。此外，圖案導電層開放率可為90%至99.9%，但不限於此。
於本發明示範實施例中，圖案導電層的圖案可為規律圖案或不規律圖案。
習知圖案形狀皆可使用，例如可為網孔圖案之規律圖案。不規律圖案無特別限制，可為構成沃羅諾依(Voronoi)圖案之線型邊界。於本發明中，當共同使用不規律圖案及圖案暗化層時，將可消除因不規則圖案而將光反射的衍射圖案，且可透過暗化層圖案而將散射光效應降至最低，藉此得以最小化可視性問題最小化。
本發明示範實施例之導電結構體例子如圖1至3所示，圖1至3顯示基板、導電層及暗化層的層疊順序，當將細緻圖案透明電及應用至觸控面板時，導電層及暗化 層未形成於全表面而是形成圖案。
據圖1，暗化層200係形成於基板100及導電層300間，使用者由基板側觀察觸控面板時，導電層的反射率將大幅降低。
據圖2，暗化層200係設置於導電層300上，使用者由基板相對側的表面觀察觸控面板時，導電層的反射率將大幅降低。
據圖3，暗化層200及220係設置於基板100及導電層300間，且設置於導電層300上。當使用者由基板側觀察觸控面板且當使用者由基板相對側表面觀察觸控面板時，導電層的反射率將大幅降低。
於圖1至圖3敘述中，導電層可為圖案導電層，且暗化層可為圖案暗化層。
圖4至6為本發明導電結構體示範實施例，其包含圖案導電層及圖案暗化層。
本發明示範實施例之導電結構體結構中，暗化層係形成於導電層之至少一表面上。
本發明示範實施例之導電結構體結構可為基板、暗化層、導電層及暗化層依序層疊之結構。此外，導電結構體可於最外部暗化層上包含附加之導電暗化層。
換言之，本發明示範實施例之導電結構體可為基板/暗化層/導電層之結構、基板/導電層/暗化層之結構、基板/暗化層/導電層/暗化層之結構、基板/導電層/暗化層/導電層之結構、基板/暗化層/導電層/暗化層/導電層/暗化層 之結構、基板/暗化層/導電層/暗化層/導電層/暗化層/導電層/暗化層之結構及其類似者。
如前所述，導電層可為圖案導電層，暗化層可為圖案暗化層。
製備本發明示範實施例之導電結構體方法包含形成導電層餘機板上；以及在形成導電層之前、之後、或之前及之後形成暗化層，其中此暗化層在至少一光波長為550nm至650nm，具體光波長為600nm的光線下，滿足等式1及2。
本發明示範實施例之導電結構體至背方法可更包含分別或同步圖案化導電層及暗化層，可在形成暗化層之後進行圖案化步驟。
於本發明示範實施例中，製備導電結構體的方法可包含形成暗化層於基板上，在形成暗化層後形成導電層，在形成導電層後形成暗化層，分別或同步圖案化暗化層及導電層。
於導電結構體製備方法中，圖案化前的導電層或暗化層的表面阻抗可超過0Ω/平方且等於或小於2Ω/平方，較佳為超過0Ω/平方且等於或小於0.7Ω/平方。假如表面阻抗為等於或小於2Ω/平方，尤其等於或小於0.7Ω/平方，則當導電層或暗化層表面阻抗於圖案化前降低，也易於進行細緻圖案的設計及製造，此外電極反應速度將因圖案化後導電結構體表面阻抗的降低而提高。
本發明示範實施例之導電結構體製備方法包 含在基板上形成一圖案導電層；以及在形成圖案導電層之前、之後、或之前及之後形成一圖案暗化層，其中該圖案暗化層對至少一光波長為550nm至650nm，具體為600nm的光線滿足等式1及2。
於本發明示範實施例中，導電結構體製備方法可包含形成一圖案暗化層於基板上，以及在形成圖案暗化層後形成一圖案導電層。
於本發明示範實施例中，導電結構體製備方法可包含形成一圖案導電層於基板上，以及在形成圖案導電層後形成一圖案暗化層。
於本發明示範實施例中，導電結構體製備方法可更包含形成一圖案暗化層於基板上，在形成圖案暗化層後形成一圖案導電層，在形成圖案導電層後形成一圖案暗化層。
於本發明示範實施例中，圖案暗化層或圖案層可滿足等式3值為51.8或以下，尤其可滿足等式3之值為40或以下。
於本發明示範實施例中，在形成圖案暗化層或圖案層步驟中，可利用習知方法形成圖案暗化層或暗化層。例如可利用汽法法、濺鍍法、濕式塗布法、氣相法、電解電鍍法、無電鍍法、以及層疊金屬鉑，較佳為濺鍍法。
例如當形成暗化層時，假如以Al金屬作為反應濺鍍法的標的時(例如AlOxNy(每一x及y指O及N原子對一個Al原子的數量比))，該製程可透過調節O2 and N2反 應氣體之部分壓力而進行。
例如當形成的導電層包含Cu且暗化層包含CuOx(x為O原子對一個Cu原子的數量比)，且當氣體為惰性氣體時，例如以Ar作為濺鍍氣體時，有利於單一材料CuOx濺鍍標的使用。由於使用CuOx單一標的材料，故不需調整反應氣體的部分壓力，故相較於調整氣體較為簡單，且得以在形成最終導電結構體時利用Cu蝕刻液進行批量蝕刻。
於本發明示範實施例中，形成圖案導電層的方法無特別限制，且可直接透過印刷法形成圖案導電層，或使用在形成導電層後進行導電層圖案化的方法。
於本發明示範實施例中，當圖案導電層藉由印刷法形成時，可應用導電材料墨水或塗料，其中除了導電材料外，塗料可更包含一黏著樹脂、一溶劑、一玻璃料(glass frit)及其類似者。
當形成導電層在形成後再進行圖案化，則可使用具有抗蝕刻特性的材料。
本發明示範實施例中，導電層可藉由汽法法、濺鍍法、濕式塗布法、氣相法、電解電鍍法、無電鍍法、以及層疊金屬鉑之方法形成。亦可將有機金屬、奈米金屬或其錯合溶液形成於基板上，隨後利用燒結及/或乾燥法使其具有導電性，以獲得導電層。亦可使用有機銀做為有機金屬，也可使用奈米銀顆粒做為奈米金屬。
於本發明示範實施例中，導電層的圖案化可透過使用抗蝕刻圖案化法進行。上述抗蝕刻圖案可利用印刷 法、黃光微影法、紋影法(photography method)形成，較佳使用遮罩或雷射壓印，例如熱轉移成像及印刷法或黃光微影法，但其方法不限於此。導電薄膜層亦可透過抗蝕刻圖案化法進行蝕刻及圖案化，且抗蝕刻圖案化法可透過剝離而輕易移除。
本發明示範實施例提供一種包含導電結構體之觸控面板。舉例來說，本發明示範實施例之導電結構體可應用於電容式觸控面板之觸控感應型電極板。
本發明示範實施例提供一種顯示器，包含觸控面板。
本發明示範實施例之觸控面板除了前述包含基板、圖案導電層及圖案暗化層之導電結構體外，可更包含依附加結構體，此時，兩結構體可由同一方向設置，或兩結構體可由彼此相反的方向設置。兩個或多個結構體可包含於本發明示範實施例之觸控面板中，無須具有相同結構，且僅任一及較佳之靠近使用者的結構體可包含基板、圖案導電層及圖案暗化層，附加結構體可不包含圖案暗化層。此外，兩個或多個結構體中的層疊結構可彼此不同。當包含兩個或多個結構體十，可將絕緣層形成於其間，而絕緣層可更具有黏著層的功用。
本發明示範實施例之觸控面板可包含一下基板；一上基板；以及一電極層，形成於任一與上基板接觸之底基板表面上、與下基板表面接觸之上基板表面上，或形成於上述兩者表面上。電擊層可具有X軸及Y軸，以進 行定位偵測。
當一或兩層電極層形成於下基板並形成於與上基板接觸的下基板表面上；且電極層形成於上基板並形成於與下基板接觸之上基板表面上時，可製得本發明示範實施例之導電結構體。當僅其中之任一電極層為本發明示範實施例之導電結構體時，其他電極層可為習知導電結構體。
在電極層形成於上基板及下基板之一表面，以製得一雙層電極層時，絕緣層或間隔層可形成於下基板及上基板間，以維持電極層間的間隔，避免兩者接觸。絕緣層可包含黏著劑或UV或熱固化樹脂。觸控面板可更包含一基底部(ground portion)，與前述導電結構體之圖案導電層接觸。例如，該基底部可形成於具有圖案導電層之基板表面之邊緣上。此外，可形成至少一抗反射膜、一偏光膜以及一防指紋膜於至少一包含導電結構體之層疊結構表面上。其他功能性膜亦可根據設計而更包含於前述功能性膜上。上述觸控面板可應用至顯示裝置，例如OLED顯示面板、液晶顯示面板(LCD)、陰極射線管(CRT)及PDP。
於本發明示範實施例之觸控面板中，圖案導電層及圖案暗化層可分別形成於基板兩側表面上。
本發明示範實施例之觸控面板可更在導電結構體上包含一電極部或墊部(pad portion)。此時，有效螢幕部、電極部及墊部亦可形成於同一導電體上。
於本發明示範導電觸控面板中，圖案暗化層亦 可形成於觀察者側。
本發明示範實施例提供一種顯示裝置，其包含上述導電結構體。於此顯示裝置中，本發明示範實施荔枝導電結構體可用於彩色濾光板、薄膜電晶體板或其類似者。
本發明示範實施例提供一種太陽能電池，包含上述導電結構體。太陽能電池之例子可包含一陽極、一陰極、一光驅動層、一電洞傳輸層及/或電子傳輸層，且本發明示範實施例之導電極構體可做為陽極及/或陰極電極。
除了顯示器中的ITO及太陽能電池外，上述導電結構體可具有可撓性。此外，導電結構體亦可用於結合CNT、導電聚合物、石墨烯或其類似之透明電極。
以下本發明將以實施例詳細說明。然而，以下實施例僅用於說明本發明不限制本發明之範疇。
<實施例1>
以下表1矩陣顯示各變數，並以Al下電極進行證實。
[表1]
圖8顯示，當使用Al下電極且暗化層包含AlOxNy(x>0,y>0)時，暗化區域可在波長範圍300nm至800nm下，利用馬克勞公式(Macleod program)模擬。
此外，圖9顯示據n及k值，在光波長600nm之消光干涉條件下的色彩示意。此結果係當Al底電極反射率為90%時，轉換等式1用於減少導電結構體可視性之參數的參數百分比為色彩差異而獲得。
此外，表2顯示當Al底電極反射率為90%時，在550nm、600nm及650nm光波長之消光干涉條件下以馬克勞公式(Macleod program)模擬之結果。
表2顯示在550nm、600nm及650nm光波長下，用於降低導電結構體可視性參數之參數百分比，以及 在380nm至780nm光波長下，用於降低導電結構體可視性參數之參數百分比，其係利用馬克勞公式(Macleod program)模擬獲得，此時，參數A*指600nm光波長之亮度。於表2中，S1至S126對應表1，且n及k值亦對應表1。
檢視表2馬克勞公式(Macleod program)模擬結果可確認假使降低導電結構體可視性的參數百分比係小於或等於20%(針對至少一光波長為550nm至650nm光線)，則在光波長380nm至780nm範圍下降低導電結構體可視性的平均參數百分比係等於或小於20%。此外，可確定假使針對600nm波長的光線，降低導電結構體可視性的參數百分比係等於或小於20%，在波長範圍380nm至780nm下，降低導電結構體可視性之參數平均百分比係等於或小於20%。
此外，可發現假使亮度參數A*在600nm光波長下為51.8或以下，則在波長範圍380nm至780nm下，降低導電結構體可視的參數平均百分比為等於或小於20%。假使A*為40或以下，則在波長範圍380nm至780nm下，降低導電結構體可視的參數平均百分比則降低至約15%或以下。
此外，假使降低導電結構體可視性之參數百分 比為20%或以下，或者對光波長600nm之亮度參數A*為51.8或以下，或者在光波長380nm至780nm範圍下，降低導電結構體可視性之參數百分比為20%等情形套用至表1，可發現k值範圍為0.2至1.2。此外，假使對光波長600nm之亮度參數A*為40或以下，降低導電結構體可視性的參數百分比約為12%或以下，或者對光波長範圍380nm54至780nm的光線，其降低導電結構體可視性之平均參數百分比約為15%或以下，則k值可發現為0.4至1.0。
圖10為表2所有狀況下之導電結構體於300nm至800nm波長範圍下降低可見度之平均參數百分比係小於或等於20%之曲線圖。
此外，圖11係S2、S3、S4、S5、S16、S17及S18之曲線示意圖。圖12係S19、S20、S30、S31、S32、S33、S34及S35之曲線示意圖。圖13係圖10之S44、S45、S46、S47、S48、S49、S59及S60之曲線示意圖。另外，圖14係S61、S62、S63、S73、S74、S75、S76、S77、S87、S88及S89之曲線示意圖，且圖15係S90、S91、S101、S102、S103、S104、S105、S115、S116、S117及S118之曲線示意圖。
同時，當Al下電極結構具90%反射率時，於600nm波長之消光干涉條件下，參數計算值如以下表3所示。表3顯示在光波長600nm下，根據n及k值，由等式1算得之降低導電結構體可視性參數百分比，暗化層厚度係等式2的計算值，在光波長600nm下，亮度參數A*可由等式3計算。
於表3可發現假使降低導電結構體可視性之餐屬百分比對600nm光波長之光線為20%或以下，或者亮度參數A*對波長600nm之光線為51.8或以下，則k值範圍為0.4至1。
圖16以表2中600nm為基準，藉由馬克勞公式(Macleod program)模擬暗化區域示意圖。圖17以表3中600nm為基準，根據等式1計算暗化區域。
比較圖16及17，可確定馬克勞公式(Macleod program)及等式1的趨勢及範圍結果一致。
此外，圖18顯示當據等式3在光波長600nm之消光干涉條件下，根據n及k值計算A*值時的暗化區域。相較於圖18至圖16及圖17，可確認A*值之色彩區域，且馬克勞公式(Macleod program)的模擬結果與等式1的計算結果於趨勢及範圍上結果一致。
<實施例2>
以下變數組成之矩陣如實施例1之表1，且以Mo下電極檢測證實。此時，形成暗化層的材料可為下表4中n及k值範圍的材料，且可為Mo氧化物、Mo氮化物及AlOxNy(x>0,y>0)。
當Mo下電極結構具有57.5%反射率時，於光波長600nm之消光干涉條件下的參數值如下表4所示。表4為降低導電結構體可視性之參數之百分比值，其可在600nm光波長下根據n及k值所計算之等式1之結果值，暗化層厚度可由等式2計算，且對光波長600nm之亮度參數A*之值可由等式3計算。
於表4可發現假使減少導電結構體可視性之參數百分比對600nm光波長之光線為20%或以下，則k值範圍為0.2至1。此外，可發現亮度參數A*對光波長600nm之值為51.8或以下，k值範圍為0.2至1。
可見光範圍下Mo的平均反射率為57.5(%)，假使減少導電結構體可視性之參數百分比為20%或以下，則k值範圍為0.2至1，藉此可發現具低反射值之k範圍相較於Al電極層有擴大的情形。
圖19顯示當以反射率57.5%的Mo層電極做為下電極時之暗化區域，以及於光波長600nm之消光干涉條件下依n及k值計算的等式1參數值。
所屬技術領域者可明顯了解在不背離本案發明之範圍及精神下，可進行各種修飾及改變。
因此須了解，上述實施例並不限制本發明，僅 描述所用。本發明之範疇由申請專利範圍非由實施例定義，為落入申請專利範圍內之所有改變及修飾，或意圖等同於包含申請專利範圍者。
100‧‧‧基板
200‧‧‧暗化層
300‧‧‧導電層

Claims (41)

  1. 一種導電結構體，包含：一基板；一導電層；以及一暗化層，其對具有至少一光波長550至650nm的光線滿足以下等式1及等式2： 其中，｜R｜為降低該導電結構體可視性之一參數，n為折射指數，k為消光係數(extinction coefficient)，RMetal為該導電層之反射率(reflectance)，d為該暗化層之厚度，λ為光波長。
  2. 如申請專利範圍第1項所述之導電結構體，其更包含：一暗化層，對波長為600nm的光線滿足等式1及2。
  3. 如申請專利範圍第1項所述之導電結構體，其中該暗化層之以下等式3的值為51.8或以下：[等式3] 其中，A*為對應一預定波長之一亮度參數，n、k及RMetal如等式1所定義。
  4. 如申請專利範圍第3項所述之導電結構體，其中等式3之該暗化層之值係40或以下。
  5. 如申請專利範圍第1項所述之導電結構體，其中該暗化層之以下等式15之值係40或以下： 其中，L*為對一全波長可見光之一亮度參數，Y係CIE XYZ座標系統三重激發值(tri stimulus values)之綠色對應一激發值；且Yn係CIE XYZ座標系統三重激發值之對應白色激發值之一歸一化值。
  6. 如申請專利範圍第1項所述之導電結構體，其中該暗化層之消光係數k為0.2或以上且為2.5或以下。
  7. 如申請專利範圍第1項所述之導電結構體，其中該暗化層之消光係數k為0.2或以上且為1.2或以下。
  8. 如申請專利範圍第1項所述之導電結構體，其中該暗化層之消光係數k為0.4或以上且為1.0或以下。
  9. 如申請專利範圍第1項所述之導電結構體，其中該導電層係形成於該基板及該暗化層間，且降低該導電結構體可視性之該參數｜R｜係延著與該導電層接觸之該暗化層一表面之一反側表面方向量測。
  10. 如申請專利範圍第1項所述之導電結構體，其中該暗化層係形成於該導電層及該基板間，且降低該導電結構體可視性之該參數｜R｜係於該基板側量測。
  11. 如申請專利範圍第1項所述之導電結構體，其中該暗化層之折射指數係大於0且為3或以下。
  12. 如申請專利範圍第1項所述之導電結構體，其中降低該導電結構體之該參數｜R｜係0.15或以下。
  13. 如申請專利範圍第1項所述之導電結構體，其中降低該導電結構體之該參數｜R｜係0.1或以下。
  14. 如申請專利範圍第1項所述之導電結構體，其中降低該導電結構體之該參數｜R｜係0.07或以下。
  15. 如申請專利範圍第1項所述之導電結構體，其中降低該導電結構體之該參數｜R｜係0.03或以下。
  16. 如申請專利範圍第1項所述之導電結構體，其中該暗化層厚度為20nm至150nm。
  17. 如申請專利範圍第1項所述之導電結構體，其中該暗化層或該導電層之一表面阻抗係大於0Ω/平方且2Ω/平方或以下。
  18. 如申請專利範圍第1項所述之導電結構體，其中 該暗化層包含一種或兩種或多種選自由金屬、其氧化物、其氮化物、其氮氧化物及其碳化物所組成之群組。
  19. 如申請專利範圍第18項所述之導電結構體，其中該金屬係一種或兩種或多種選自由Ni、V、W、Ta、Mo、Nb、Ti、Fe、Cr、Co、Al及Cu所組成之群組。
  20. 如申請專利範圍第1項所述之導電結構體，其中該暗化層包含至少一介電材料及一金屬。
  21. 如申請專利範圍第20項所述之導電結構體，其中該介電材料係選自由TiO2-x、SiO2-x、MgF2-x及SiN1.3-x(-1≦x≦1)所組成之群組。
  22. 如申請專利範圍第20項所述之導電結構體，其中該金屬係一種或兩種或多種選自Fe、Co、Ti、V、Al、Cu、Mo、Au及Ag所組成之群組之合金。
  23. 如申請專利範圍第1項所述之導電結構體，其中該導電層厚度為0.01μm至10μm。
  24. 如申請專利範圍第1項所述之導電結構體，其中該導電層包含一種或多種材料，其係選自由包含金屬、金屬合金、金屬氧化物及金屬氮化物所組成之群組，且該些材料具有一特定阻抗1×10-6Ω．cm至30×10-6Ω．cm。
  25. 如申請專利範圍第1項所述之導電結構體，其中該導電層包含一種或兩種或多種選自由包含Cu、Al、Ag、Nd、Mo、Ni、其氧化物及其氮化物所組成之群組。
  26. 如申請專利範圍第1項所述之導電結構體，其中該暗化層係形成於該導電層之至少一表面上。
  27. 如申請專利範圍第1項所述之導電結構體，其中該導電層或該暗化層係經圖案化。
  28. 如申請專利範圍第27項所述之導電結構體，其中該導電結構體之一表面阻抗為1Ω/平方至300Ω/平方。
  29. 如申請專利範圍第27項所述之導電結構體，其中該導電層及該暗化層係經圖案化，且圖案化之該導電層之一線寬為10μm或以下。
  30. 如申請專利範圍第27項所述之導電結構體，其中該導電層及該暗化層係經圖案化，且圖案化之該暗化層之一線寬係等於或大於圖案化之該導電層之一線寬。
  31. 如申請專利範圍第27項所述之導電結構體，其中該導電層及該暗化層係經圖案化，且圖案化之該暗化層之所佔區域係圖案化之該導電層所佔區域的80%至120%。
  32. 一種觸控面板，包含：申請專利範圍第1至31項任一項之導電結構體。
  33. 一種顯示裝置，包含：申請專利範圍第1至31項任一項之導電結構體。
  34. 一種太陽能電池，包含：申請專利範圍第1至31項任一項之導電結構體。
  35. 一種導電結構體之製造方法，包含：形成一導電層於一基板上；以及 在形成該導電層之前、之後、或之前及之後形成一暗化層，該暗化層對具有至少一光波長550至650nm的光線滿足以下等式1及等式2： 其中，｜R｜為降低該導電結構體可視性之一參數，n為折射指數，k為消光係數(extinction coefficient)，RMetal為該導電層之反射率(reflectance)，d為該暗化層之厚度，λ為光波長。
  36. 如申請專利範圍第35項所述之導電結構體之製造方法，其中該導電層或該暗化層之一表面阻抗為大於0Ω/平方且2Ω/平方或以下。
  37. 如申請專利範圍第35項所述之導電結構體之製造方法，更包含：分別或同時對該導電層及該暗化層進行圖案化。
  38. 一種導電結構體之製造方法，包含：形成一圖案導電層於一基板上；以及在形成該圖案導電層之前、之後、或之前及之後形成 一圖案暗化層，該圖案暗化層對具有至少一光波長550至650nm的光線滿足以下等式1及等式2： 其中，｜R｜為降低該導電結構體可視性之一參數，n為折射指數，k為消光係數(extinction coefficient)，RMetal為該導電層之反射率(reflectance)，d為該圖案暗化層之厚度，λ為光波長。
  39. 如申請專利範圍第35至38項任一項所述之導電結構體之製造方法，其中該圖案暗化層或該暗化層對光波長600nm的光線滿足等式1及等式2。
  40. 如申請專利範圍第35至38項任一項所述之導電結構體之製造方法，其中該圖案暗化層或該暗化層之以下等式3的值為51.8或以下： 其中，A*為對應一預定波長之一亮度參數，n、k及RMetal如等式1所定義。
  41. 如申請專利範圍第35至38項任一項所述之導電結構體之製造方法，其中該圖案暗化層或該暗化層係利用一濺鍍法而製成。
TW102131504A 2012-08-31 2013-09-02 導電結構體及其製造方法 TWI541837B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120096493 2012-08-31

Publications (2)

Publication Number Publication Date
TW201423771A TW201423771A (zh) 2014-06-16
TWI541837B true TWI541837B (zh) 2016-07-11

Family

ID=50183925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131504A TWI541837B (zh) 2012-08-31 2013-09-02 導電結構體及其製造方法

Country Status (7)

Country Link
US (1) US9462682B2 (zh)
EP (1) EP2892056A4 (zh)
JP (1) JP2015533682A (zh)
KR (1) KR101496567B1 (zh)
CN (1) CN104584143B (zh)
TW (1) TWI541837B (zh)
WO (1) WO2014035197A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595507B (zh) * 2014-06-18 2017-08-11 Geomatec Co Ltd Laminates, methods of making the same, and electronic machines
KR102427146B1 (ko) 2014-06-24 2022-07-28 가부시키가이샤 브이티에스 터치센서 터치 센서 기판, 터치 패널, 표시 장치 및 터치 센서 기판의 제조 방법
JP6157424B2 (ja) * 2014-07-30 2017-07-05 株式会社コベルコ科研 電極およびその製造方法
JP6497391B2 (ja) * 2014-07-31 2019-04-10 住友金属鉱山株式会社 タッチパネル用導電性基板、タッチパネル用導電性基板の製造方法
KR102275889B1 (ko) * 2015-01-27 2021-07-12 엘지이노텍 주식회사 터치 윈도우
WO2016048042A1 (ko) * 2014-09-24 2016-03-31 주식회사 엘지화학 전도성 구조체 및 이의 제조방법
US10527938B2 (en) * 2014-11-05 2020-01-07 Nissha Co., Ltd. Method for producing electrical wiring member and electrical wiring member
JP6595762B2 (ja) * 2014-12-19 2019-10-23 住友金属鉱山株式会社 導電性基板、および導電性基板の製造方法
JP6595766B2 (ja) * 2014-12-25 2019-10-23 住友金属鉱山株式会社 導電性基板、および導電性基板の製造方法
KR101671169B1 (ko) * 2014-12-26 2016-11-04 주식회사 네패스 메탈 메쉬형 터치 스크린 패널 및 그 제조방법
US20160203960A1 (en) * 2015-01-12 2016-07-14 H.C. Starck Inc. SPUTTERING TARGETS AND DEVICES INCLUDING Mo, Nb, and Ta, AND METHODS
US10349511B2 (en) * 2015-02-10 2019-07-09 Lg Chem, Ltd. Conductive structure and manufacturing method thereof
KR101999706B1 (ko) * 2015-03-16 2019-07-12 주식회사 엘지화학 전도성 구조체 및 이를 포함하는 전자 소자
WO2016175641A1 (ko) * 2015-04-30 2016-11-03 주식회사 엘지화학 액정 디스플레이 장치 및 이의 제조방법
WO2016175095A1 (ja) * 2015-04-30 2016-11-03 住友金属鉱山株式会社 導電性基板、液晶タッチパネル
US10103269B2 (en) * 2015-05-08 2018-10-16 Lg Chem, Ltd. Thin-film transistor substrate having a light reflection reduction layer and display device comprising same
JP6369393B2 (ja) * 2015-05-25 2018-08-08 住友金属鉱山株式会社 導電性基板、及び導電性基板の製造方法
WO2017022573A1 (ja) * 2015-07-31 2017-02-09 住友金属鉱山株式会社 導電性基板
CN107850965B (zh) * 2015-07-31 2021-01-29 住友金属矿山股份有限公司 导电性基板、导电性基板的制造方法
JP6528597B2 (ja) * 2015-08-20 2019-06-12 住友金属鉱山株式会社 導電性基板、および導電性基板の製造方法
KR20170041153A (ko) * 2015-10-06 2017-04-14 주식회사 엘지화학 디스플레이 장치
KR102427696B1 (ko) * 2015-10-22 2022-08-01 삼성디스플레이 주식회사 터치 패널
KR101997661B1 (ko) * 2015-10-27 2019-07-08 주식회사 엘지화학 전도성 구조체, 이를 포함하는 전극 및 디스플레이 장치
JP6791172B2 (ja) * 2016-01-29 2020-11-25 住友金属鉱山株式会社 導電性基板
JP6717053B2 (ja) * 2016-05-25 2020-07-01 凸版印刷株式会社 配線基板、タッチパネル、カラーフィルタ基板、及び表示装置
KR102556838B1 (ko) * 2016-06-01 2023-07-19 삼성디스플레이 주식회사 터치 패널, 이를 포함하는 전자 장치, 및 터치 패널 제조 방법
US10240449B1 (en) 2016-08-11 2019-03-26 Keane Frac, Lp Methods and materials for hydraulic fracturing
KR102708594B1 (ko) * 2016-09-07 2024-09-23 삼성디스플레이 주식회사 표시 장치
CN109964540B (zh) * 2016-12-01 2022-04-01 东丽株式会社 有机el显示装置
KR101922550B1 (ko) * 2017-06-27 2018-11-27 주식회사 엘지화학 장식 부재 및 이의 제조방법
CN110709235B (zh) * 2017-06-27 2022-09-09 株式会社Lg化学 装饰构件及其制备方法
KR102201578B1 (ko) * 2017-12-15 2021-01-12 주식회사 엘지화학 장식 부재
CN108089771A (zh) * 2018-02-13 2018-05-29 京东方科技集团股份有限公司 触控基板、显示面板、显示装置
KR102716143B1 (ko) * 2019-07-17 2024-10-15 삼성디스플레이 주식회사 표시 장치
WO2024190033A1 (ja) * 2023-03-10 2024-09-19 東レ株式会社 配線付き基材およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666525B1 (ko) * 2005-06-01 2007-01-09 에스케이씨 주식회사 플라즈마 디스플레이 판넬용 전면필터의 제조방법
JP4667471B2 (ja) 2007-01-18 2011-04-13 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP2008204974A (ja) * 2007-02-16 2008-09-04 Toray Ind Inc ディスプレイ用フィルター及びその製造方法
JP2008251822A (ja) * 2007-03-30 2008-10-16 Toray Ind Inc 網目状導電体被覆付き基板およびその製造方法
KR101236039B1 (ko) * 2007-12-18 2013-02-21 주식회사 엘지화학 도전 적층체 및 이의 제조방법
US8068195B2 (en) * 2008-01-14 2011-11-29 Lg Electronics Inc. Portable device including external-light-shielding sheet
JP5139829B2 (ja) 2008-02-08 2013-02-06 旭化成イーマテリアルズ株式会社 ワイヤグリッド型偏光素子及びそれを用いた表示装置
JP5788129B2 (ja) 2008-07-18 2015-09-30 日東電工株式会社 透明導電性フィルム及びタッチパネル
JP2010079169A (ja) * 2008-09-29 2010-04-08 Nippon Seiki Co Ltd ヘッドアップディスプレイ装置
JP4525865B2 (ja) * 2008-09-29 2010-08-18 日本ゼオン株式会社 光学フィルムの製造方法
US8431290B2 (en) 2008-10-29 2013-04-30 Hoya Corporation Photomask blank, photomask, and methods of manufacturing the same
US20110279398A1 (en) * 2010-05-12 2011-11-17 Harald Philipp Touch screen electrode enhancements
CN102243553B (zh) * 2010-05-16 2015-06-10 宸鸿科技(厦门)有限公司 电容式触控面板及降低其金属导体可见度的方法
KR20110131719A (ko) * 2010-05-31 2011-12-07 (주)에이엠피테크놀로지 금속 나노입자들을 이용하여 칼라를 제어하는 광학 윈도우 및 그 제조 방법
KR101380102B1 (ko) * 2010-10-19 2014-04-02 주식회사 엘지화학 도전성 패턴을 포함하는 터치패널 및 이의 제조방법
JP2012118237A (ja) * 2010-11-30 2012-06-21 Asahi Kasei E-Materials Corp 赤外線用ワイヤグリッド偏光板
US8822865B2 (en) 2010-12-29 2014-09-02 Lg Chem, Ltd. Touch screen and method for manufacturing the same
KR20120089133A (ko) * 2011-02-01 2012-08-09 삼성전기주식회사 정전용량방식 터치패널 및 그 제조방법
JP5849719B2 (ja) * 2012-01-23 2016-02-03 旭硝子株式会社 光吸収体及びこれを用いた撮像装置

Also Published As

Publication number Publication date
CN104584143A (zh) 2015-04-29
US9462682B2 (en) 2016-10-04
WO2014035197A1 (ko) 2014-03-06
US20150223326A1 (en) 2015-08-06
KR20140030073A (ko) 2014-03-11
TW201423771A (zh) 2014-06-16
JP2015533682A (ja) 2015-11-26
KR101496567B1 (ko) 2015-02-25
EP2892056A4 (en) 2016-04-06
CN104584143B (zh) 2016-08-17
EP2892056A1 (en) 2015-07-08

Similar Documents

Publication Publication Date Title
TWI541837B (zh) 導電結構體及其製造方法
KR101306563B1 (ko) 전도성 구조체 및 이의 제조방법
KR101408572B1 (ko) 전도성 구조체 및 이의 제조방법
KR101512236B1 (ko) 금속 구조체 및 이의 제조방법
TWI545595B (zh) 導電結構體及其製造方法
TWI529748B (zh) 導電結構體及其製造方法
CN105144045B (zh) 导电结构及其制造方法
WO2012134175A2 (ko) 전도성 기판 및 이를 포함하는 터치스크린
CN107660279A (zh) 导电结构体及其制造方法
KR102100534B1 (ko) 전도성 구조체 및 이의 제조방법
KR101927258B1 (ko) 전도성 구조체 및 이의 제조방법
KR20150141373A (ko) 전도성 구조체 및 이의 제조방법
KR20150134835A (ko) 전도성 구조체 및 이의 제조방법