TWI539751B - 位準轉換器 - Google Patents

位準轉換器 Download PDF

Info

Publication number
TWI539751B
TWI539751B TW103128470A TW103128470A TWI539751B TW I539751 B TWI539751 B TW I539751B TW 103128470 A TW103128470 A TW 103128470A TW 103128470 A TW103128470 A TW 103128470A TW I539751 B TWI539751 B TW I539751B
Authority
TW
Taiwan
Prior art keywords
type transistor
drain
voltage
level converter
level
Prior art date
Application number
TW103128470A
Other languages
English (en)
Other versions
TW201608831A (zh
Inventor
李祥驥
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW103128470A priority Critical patent/TWI539751B/zh
Priority to US14/554,047 priority patent/US9356584B2/en
Publication of TW201608831A publication Critical patent/TW201608831A/zh
Application granted granted Critical
Publication of TWI539751B publication Critical patent/TWI539751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

位準轉換器
本發明係指一種位準轉換器，尤指一種利用低臨界電壓(low threshold voltage)電晶體或原生性(native)電晶體接收輸入電壓，以高速進行電壓準換抬升輸出電壓的位準轉換器。
一般來說，低壓至高壓位準轉換器(level shifter)可用來將所接收之訊號由低電壓位準轉換至高電壓位準，以將前端低壓元件所產生之低電壓訊號轉換為可供後端高壓元件進行操作之高電壓訊號。
舉例來說，請參考第1圖，第1圖為習知一位準轉換器10之示意圖。如第1圖所示，位準轉換器10包含有P型金氧半場效應電晶體(Metal oxide semiconductor Field-Effect Transistor，MOSFET)MP1、MP2、N型金氧半場效應電晶體MN1、MN2以及緩衝器100，其中，P型金氧半場效應電晶體MP1、MP2以及N型金氧半場效應電晶體MN1、MN2為高壓元件。
簡單來說，N型金氧半場效應電晶體MN1、MN2之閘極分別接收前端低壓元件所產生之輸入電壓IN+、IN-，於輸入電壓IN+為高準位而輸入電壓IN-為低準位時，N型金氧半場效應電晶體MN1導通而將P型金氧半場效應電晶體MP2之閘極電壓往下拉，使得P型金氧半場效應電晶體MP2導通以透過一系統電壓VDD抬升一輸出電壓Vout(即將輸出電壓Vout充電至系統電壓VDD之準位)，再透過緩衝器100所包含之反相器對輸出電壓Vout緩衝後輸出高電壓訊號至後端高壓元件。如此一來，位準轉換器10可於判斷 低壓訊號之輸入電壓IN+為高準位時，輸出接近系統電壓VDD之準位之高壓訊號。
然而，隨者半導體製程的演進，輸入電壓IN+之低電壓訊號位準越來越低(如高準位由1.2V降至0.9V)，但系統電壓VDD之高電壓位準不變(如3.3V)，且N型金氧半場效應電晶體MN1、MN2之臨界電壓維持不變(約為0.8V)，由於輸入電壓IN+之高準位與N型金氧半場效應電晶體MN1之臨界電壓之差距較小而無法有效將P型金氧半場效應電晶體MP2之閘極電壓往下拉以對抬升輸出電壓Vout，因此無法適用高速之應用，甚至進行低壓至高壓之位準轉換。有鑑於此，習知技術實有改進之必要。
因此，本發明之主要目的即在於提供一種利用低臨界電壓電晶體或原生性電晶體接收輸入電壓，以高速進行電壓準換抬升輸出電壓的位準轉換器。
本發明揭露一種位準轉換器，用來進行電壓轉換。該位準轉換器包含有一第一P型電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，該源極耦接於一系統電壓；一第二P型電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一P型電晶體之該閘極，該源極耦接於該系統電壓；一第一N型電晶體，包含有一閘極、一汲極及一源極，該汲極耦接於該第一P型電晶體之該汲極，該源極耦接於一接地電位；以及一第二N型電晶體，包含有一閘極、一汲極及一源極，該汲極耦接於該第二P型電晶體之該汲極，該源極耦接於一接地電位；其中，該第一N型電晶體及該第二N型電晶體為低臨界電壓電晶體或原生性電晶體。
10~40‧‧‧位準轉換器
100‧‧‧緩衝器
MP1、MP2、MN1、MN2、MN3、MN4‧‧‧電晶體
IN+、IN-‧‧‧輸入電壓
VDD‧‧‧系統電壓
Vout‧‧‧輸出電壓
GND‧‧‧接地電位
SW1~SW6‧‧‧開關
PDN、PD‧‧‧控制訊號
第1圖為習知一位準轉換器之示意圖。
第2圖為本發明實施例一位準轉換器之示意圖。
第3圖為本發明實施例另一位準轉換器之示意圖。
第4圖為本發明實施例更一位準轉換器之示意圖。
請參考第2圖，第2圖為本發明實施例一位準轉換器20之示意圖。如第2圖所示，位準轉換器20與位準轉換器10部分相同，因此具有相同功能之元件及訊號以相同符號表示。簡單來說，位準轉換器20包含有P型金氧半場效應電晶體(Metal oxide semiconductor Field-Effect Transistor，MOSFET)MP1、MP2、N型金氧半場效應電晶體MN3、MN4以及緩衝器100，詳細架構與連接方式如第2圖所示，即P型金氧半場效應電晶體MP1之一閘極耦接於其一汲極，其一源極耦接於一系統電壓VDD；P型金氧半場效應電晶體MP2之一閘極耦接於耦接於P型金氧半場效應電晶體MP1之該閘極，其一源極耦接於系統電壓VDD；N型金氧半場效應電晶體MN3之一汲極耦接於P型金氧半場效應電晶體MP1之該汲極，其一源極耦接於一接地電位GND；N型金氧半場效應電晶體MN4之一汲極耦接於P型金氧半場效應電晶體MP2之一汲極，其一源極耦接於一接地電位GND；其中，P型金氧半場效應電晶體MP1、MP2以及N型金氧半場效應電晶體MN3、MN4為高壓元件。位準轉換器20與位準轉換器10之主要差別在於，N型金氧半場效應電晶體MN3、MN4為低臨界電壓(low threshold voltage)電晶體或原生性(native)電晶體。
在此結構下，由於N型金氧半場效應電晶體MN3、MN4為臨界電壓大致小於0.3V之低臨界電壓電晶體或臨界電壓大致等於0V之原生性電晶體，因此於N型金氧半場效應電晶體MN3、MN4之閘極所分別接收前端 低壓元件之輸入電壓IN+、IN-為高準位及低準位時，N型金氧半場效應電晶體MN3可有效導通(如高準位為0.9V遠大於小於0.3V之低臨界電壓或等於0V之臨界電壓)，以將P型金氧半場效應電晶體MP2之閘極電壓有效往下拉，使得P型金氧半場效應電晶體MP2快速導通以透過系統電壓VDD抬升一輸出電壓Vout(即將輸出電壓Vout充電至系統電壓VDD之準位)，再透過緩衝器100所包含之反相器對輸出電壓Vout緩衝後輸出高電壓訊號至後端高壓元件。如此一來，位準轉換器20可以低臨界電壓電晶體或原生性電晶體實現N型金氧半場效應電晶體MN3、MN4以接收輸入電壓IN+、IN-，而加大輸入電壓IN+與N型金氧半場效應電晶體MN3之臨界電壓之差距，因此可高速進行電壓準換抬升輸出電壓Vout。
此外，在N型金氧半場效應電晶體MN3、MN4以低臨界電壓電晶體或原生性電晶體實現之結構下，當輸入電壓IN+未處於高準位時，N型金氧半場效應電晶體MN3可能導通或部分導通而造成漏電流。因此，位準轉換器20另包含有一開關SW1，耦接於N型金氧半場效應電晶體MN3、MN4之該源極與接地電位GND之間，用來於位準轉換器20未動作時關閉(如開關SW1以N型金氧半場效應電晶體實現時，其一閘極所接收之一控制訊號PDN於位準轉換器20未動作而輸入電壓IN+、IN-被前級電路拉到0電位時可為一低準位以關閉開關SW1)。如此一來，位準轉換器20可以開關SW1進行控制，以避免以低臨界電壓電晶體或原生性電晶體實現N型金氧半場效應電晶體MN3、MN4造成漏電流。
再者，當開關SW1關閉以避免漏電流時，P型金氧半場效應電晶體MP1、MP2之汲極(即N型金氧半場效應電晶體MN3、MN4之汲極)會處於浮接(floating)的狀態而可能造成漏流(如P型金氧半場效應電晶體MP2之汲極受雜訊擾動而使輸出電壓Vout介於高準位及低準位之間時，緩衝 器100所包含之反相器之N型金氧半場效應電晶體及P型金氧半場效應電晶體將會同時部分導通而造成漏流)。因此，位準轉換器20另包含有開關SW2、SW3，開關SW2耦接於P型金氧半場效應電晶體MP2之該汲極與系統電壓VDD之間，用來於位準轉換器20未動作時導通將P型金氧半場效應電晶體MP2之汲極抬升至系統電壓VDD(如開關SW2以P型金氧半場效應電晶體實現時，其一閘極所接收之控制訊號PDN於位準轉換器20未動作而輸入電壓IN+、IN-被前級電路拉到0電位時可為一低準位以導通開關SW2)，開關SW3耦接於P型金氧半場效應電晶體MP1之該汲極與系統電壓VDD之間，用來於位準轉換器20未動作時導通將P型金氧半場效應電晶體MP1之汲極抬升至系統電壓VDD(如開關SW3以P型金氧半場效應電晶體實現時，其一閘極所接收之控制訊號PDN於位準轉換器20未動作而輸入電壓IN+、IN-被前級電路拉到0電位時可為一低準位以導通開關SW3)。如此一來，位準轉換器20可以開關SW2、SW3進行控制，以避免P型金氧半場效應電晶體MP1、MP2之汲極處於浮接的狀態而造成漏電流。
值得注意的是，本實施例之主要精神在於可以低臨界電壓電晶體或原生性電晶體實現N型金氧半場效應電晶體MN3、MN4以接收輸入電壓IN+，而加大輸入電壓IN+與N型金氧半場效應電晶體MN3之臨界電壓之差距，因此可高速進行電壓準換抬升輸出電壓Vout。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，上述實施例中P型金氧半場效應電晶體MP1、MP2及N型金氧半場效應電晶體MN3、MN4皆以金氧半場效應電晶體實現，但在其它實施例中亦可以其它種類之電晶體實現。此外，上述實施例中，開關SW1~SW3分別以一N型金氧半場效應電晶體及兩P型金氧半場效應電晶體，但在其它實施例中亦可以其它種類之開關實現。再者，在上述實施例中，開關SW1可避免以低臨界電壓電晶體或原生性電晶體實現N型金氧半場效應電晶體MN3、MN4造成漏電流，而開關SW2、SW3 可避免P型金氧半場效應電晶體MP1、MP2之汲極處於浮接的狀態而造成漏電流，但在其它實施例中，若漏電很小或浮接狀態未列入考慮，則位準轉換器20亦可不包含開關SW3(P型金氧半場效應電晶體MP1之汲極浮接)、不包含開關SW2、SW3(P型金氧半場效應電晶體MP1、MP2之汲極浮接且緩衝器100之反相器可能產生漏電流)或不包含開關SW1~SW3(以低臨界電壓電晶體或原生性電晶體實現之N型金氧半場效應電晶體MN3、MN4可能造成漏電流)。
除此之外，在上述實施例中，開關SW1~SW3係分別設置於第2圖所示之位置以達到其各別效果，但在其它實施例中，亦可將開關設置於其它位置以達到開關SW1~SW3之效果。舉例來說，請參考第3圖，第3圖為本發明實施例另一位準轉換器30之示意圖。如第3圖所示，位準轉換器30與位準轉換器20部分相同，因此具有相同功能之元件及訊號以相同符號表示。位準轉換器30與位準轉換器20之主要差別在於，位準轉換器30包含有一開關SW4，耦接於P型金氧半場效應電晶體MP1、MP2之該源極與系統電壓VDD之間，用來於位準轉換器20未動作時關閉(如開關SW4以P型金氧半場效應電晶體實現時，其一閘極所接收之一控制訊號PD於位準轉換器20未動作而輸入電壓IN+、IN-被前級電路拉到0電位時可為一高準位以關閉開關SW4)。如此一來，位準轉換器30可以開關SW4進行控制，以避免以低臨界電壓電晶體或原生性電晶體實現N型金氧半場效應電晶體MN3、MN4造成漏電流。
此外，位準轉換器30包含有開關SW5、SW6，開關SW5耦接於N型金氧半場效應電晶體MN4之該汲極與接地電位GND之間，用來於位準轉換器20未動作時導通將N型金氧半場效應電晶體MN4之汲極拉低至接地電位GND(如開關SW5以N型金氧半場效應電晶體實現時，其一閘極所 接收之控制訊號PD於位準轉換器20未動作而輸入電壓IN+、IN-被前級電路拉到0電位時可為一高準位以導通開關SW5)，開關SW6耦接於N型金氧半場效應電晶體MN3之該汲極與接地電位GND之間，用來於位準轉換器20未動作時導通將N型金氧半場效應電晶體MN3之汲極拉低至接地電位GND(如開關SW6以N型金氧半場效應電晶體實現時，其一閘極所接收之控制訊號PD於位準轉換器20未動作而輸入電壓IN+、IN-被前級電路拉到0電位時可為一高準位以導通開關SW6)。如此一來，位準轉換器30可以開關SW5、SW6進行控制，以避免P型金氧半場效應電晶體MP1、MP2之汲極處於浮接的狀態而造成漏電流。
除此之外，位準轉換器20所示之開關SW1~SW3及位準轉換器30所示之開關SW4~SW6亦可以其它形式搭配實施以達到其各別效果。舉例來說，請參考第4圖，第4圖為本發明實施例更一位準轉換器40之示意圖。如第4圖所示，位準轉換器40與位準轉換器20、30部分相同，因此具有相同功能之元件及訊號以相同符號表示。位準轉換器40與位準轉換器20、30之主要差別在於，位準轉換器40除包含位準轉換器30所示之開關SW4~SW6外，另包含位準轉換器20所示之開關SW1以更進一步避免以低臨界電壓電晶體或原生性電晶體實現N型金氧半場效應電晶體MN3、MN4造成漏電流，開關SW1、SW4~SW6之操作與上述相似，於此不再贅述。
在習知技術中，輸入電壓IN+之高準位與N型金氧半場效應電晶體MN1之臨界電壓之差距較小而無法有效將P型金氧半場效應電晶體MP2之閘極電壓往下拉以對抬升輸出電壓Vout，因此無法適用高速之應用，甚至進行低壓至高壓之位準轉換。
相較之下，本案以低臨界電壓電晶體或原生性電晶體實現N型金 氧半場效應電晶體MN3、MN4以接收輸入電壓IN+、IN-，而加大輸入電壓IN+與N型金氧半場效應電晶體MN3之臨界電壓之差距，因此可高速進行電壓準換抬升輸出電壓Vout。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
20‧‧‧位準轉換器
100‧‧‧緩衝器
MP1、MP2、MN3、MN4‧‧‧電晶體
IN+、IN-‧‧‧輸入電壓
VDD‧‧‧系統電壓
Vout‧‧‧輸出電壓
GND‧‧‧接地電位
SW1~SW3‧‧‧開關
PDN‧‧‧控制訊號

Claims (9)

  1. 一種位準轉換器(level shifter)，用來進行電壓轉換，包含有：一第一P型電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，該源極耦接於一系統電壓；一第二P型電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一P型電晶體之該閘極，該源極耦接於該系統電壓；一第一N型電晶體，包含有一閘極、一汲極及一源極，該汲極直接連接於該第一P型電晶體之該汲極，該源極耦接於一接地電位；一第二N型電晶體，包含有一閘極、一汲極及一源極，該汲極直接連接於該第二P型電晶體之該汲極，該源極耦接於一接地電位；以及一第一開關，耦接於該第一N型電晶體之該源極與該接地電位之間及該第二N型電晶體之該源極與該接地電位之間；其中，該第一N型電晶體及該第二N型電晶體為低臨界電壓(low threshold voltage)電晶體或原生性(native)電晶體。
  2. 如請求項1所述之位準轉換器，其中該第一P型電晶體、該第二P型電晶體、該第一N型電晶體及該第二N型電晶體為金氧半場效應電晶體(Metal oxide semiconductor Field-Effect Transistor，MOSFET)。
  3. 如請求項1所述之位準轉換器，其中第一N型電晶體及第二N型電晶體為臨界電壓大致小於0.3伏特之低臨界電壓電晶體或臨界電壓大致等於0伏特之原生性電晶體。
  4. 如請求項1所述之位準轉換器，其中該第一開關用來於該位準轉換器未動作時關閉。
  5. 如請求項4所述之位準轉換器，其另包含一第二開關，耦接於該第二P型電晶體之該汲極與該系統電壓之間，用來於該位準轉換器未動作時導通。
  6. 如請求項5所述之位準轉換器，其另包含一第三開關，耦接於該第一P型電晶體之該汲極與該系統電壓之間，用來於該位準轉換器未動作時導通。
  7. 如請求項1所述之位準轉換器，其另包含一第四開關，耦接於該第一P型電晶體及該第二P型電晶體之該源極與該系統電壓之間，用來於該位準轉換器未動作時關閉。
  8. 如請求項7所述之位準轉換器，其另包含一第五開關，耦接於該第二N型電晶體之該汲極與該接地電位之間，用來於該位準轉換器未動作時導通。
  9. 如請求項8所述之位準轉換器，其另包含一第六開關，耦接於該第一N型電晶體之該汲極與該接地電位之間，用來於該位準轉換器未動作時導通。
TW103128470A 2014-08-19 2014-08-19 位準轉換器 TWI539751B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103128470A TWI539751B (zh) 2014-08-19 2014-08-19 位準轉換器
US14/554,047 US9356584B2 (en) 2014-08-19 2014-11-26 Level shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103128470A TWI539751B (zh) 2014-08-19 2014-08-19 位準轉換器

Publications (2)

Publication Number Publication Date
TW201608831A TW201608831A (zh) 2016-03-01
TWI539751B true TWI539751B (zh) 2016-06-21

Family

ID=55349173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128470A TWI539751B (zh) 2014-08-19 2014-08-19 位準轉換器

Country Status (2)

Country Link
US (1) US9356584B2 (zh)
TW (1) TWI539751B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576754B (zh) * 2014-12-30 2018-12-21 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN104576756B (zh) * 2014-12-30 2019-03-12 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566395B1 (ko) 2003-12-17 2006-03-31 삼성전자주식회사 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법
US7129751B2 (en) 2004-06-28 2006-10-31 Intel Corporation Low-leakage level shifter with integrated firewall and method
US7245152B2 (en) 2005-05-02 2007-07-17 Atmel Corporation Voltage-level shifter
US20090066396A1 (en) 2007-09-11 2009-03-12 Mediatek Inc. Level shifting circuit
US8749292B2 (en) 2010-04-22 2014-06-10 Freescale Semiconductor, Inc. Voltage level shifter having a first operating mode and a second operating mode

Also Published As

Publication number Publication date
TW201608831A (zh) 2016-03-01
US20160056802A1 (en) 2016-02-25
US9356584B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
CN108574489B (zh) 一种比较器及逐次逼近式模拟数字转换器
JP4768300B2 (ja) 電圧レベル変換回路及び半導体集積回路装置
US8629706B2 (en) Power switch and operation method thereof
TWI454057B (zh) 源極驅動器之輸出緩衝器
JP2005354266A (ja) 電圧比較器回路
TWI415388B (zh) 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路
TWI539751B (zh) 位準轉換器
WO2020147306A1 (zh) 耐压电平转换电路
TWI535199B (zh) 運算放大器
CN109417606B (zh) 一种可输出正负电压的电平转换器
US9178499B2 (en) Low-power offset-stored latch
TW200913446A (en) Level shifting circuit
JP2006279315A (ja) チョッパ型コンパレータ
CN105446405B (zh) 位准转换器
CN108206689B (zh) 电平转换驱动电路
JP2012114610A (ja) 電子回路
TWI517583B (zh) 高壓位準轉換電路
JP2007306086A (ja) 入力バッファ
TWI520492B (zh) 轉壓器
US9374047B2 (en) Buffer circuit
CN105375893B (zh) 一种ab类推挽放大器
TW201300796A (zh) 門檻電壓偵測電路
TW201838338A (zh) 位準移位電路及整合電路
TWI638520B (zh) 具有重置與栓鎖功能的電位轉換器
JP2008048039A (ja) 演算増幅回路およびそれを用いた半導体装置