TWI539492B - Method of manufacturing epitaxial wafers - Google Patents

Method of manufacturing epitaxial wafers Download PDF

Info

Publication number
TWI539492B
TWI539492B TW103111655A TW103111655A TWI539492B TW I539492 B TWI539492 B TW I539492B TW 103111655 A TW103111655 A TW 103111655A TW 103111655 A TW103111655 A TW 103111655A TW I539492 B TWI539492 B TW I539492B
Authority
TW
Taiwan
Prior art keywords
epitaxial
wafer
polishing
film
thickness
Prior art date
Application number
TW103111655A
Other languages
English (en)
Other versions
TW201506999A (zh
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201506999A publication Critical patent/TW201506999A/zh
Application granted granted Critical
Publication of TWI539492B publication Critical patent/TWI539492B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)

Description

磊晶晶圓的製造方法
本發明關於磊晶成長條件的調整方法，係用於在晶圓之表面形成磊晶膜，進一步研磨該磊晶膜表面而獲得磊晶晶圓者。又，本發明關於使用經由該調整方法調整的磊晶成長條件來製造磊晶晶圓的製造方法。
磊晶晶圓，係於成為基板的晶圓之單面噴吹來源氣體而形成磊晶膜，使用於記憶體類元件、邏輯類元件、攝影元件等廣範圍之半導體元件之用途。此時，伴隨在晶圓表面之磊晶膜之形成，來源氣體之些微滲入晶圓背面，而不可避免地在晶圓背面之端部產生析出物。又，如上述說明，本說明書中，晶圓之中形成有磊晶膜的面被稱為晶圓之「表面」，其相反側之面稱為晶圓之「背面」。
為了彼等半導體元件之集積度之提升，磊晶晶圓之平坦度為重要的要素之一，因此要求高品質以及高的平坦度。因此，為了磊晶晶圓之表面粗度之改善，或晶圓背面端部之析出物之除去，在晶圓形成磊晶膜之後，會對磊晶晶圓之兩面進行研磨。
專利文献1揭示的技術，係依據磊晶膜形成前的晶圓之平坦度，與磊晶膜形成後的磊晶晶圓之平坦度，與磊晶 膜之膜厚分布，求出晶圓背面端部之析出物之存在量，來決定適合該存在量的磊晶晶圓之研磨條件。於專利文献1，係以決定的研磨條件來研磨磊晶，可以獲得高平坦度之磊晶晶圓。亦即專利文献1之技術，係於磊晶膜形成後決定個別最適合的研磨條件的技術。
【先行技術文献】 【專利文献】
【專利文献1】特開2011-23422號公報
專利文献1之方法，係較好為可以確實研磨除去晶圓背面端部產生的析出物。但是，依據本發明人之検討發現，磊晶膜形成後之研磨中，磊晶膜的膜厚研磨量分布之控制性不佳。因此，即使如專利文献1般決定研磨條件進行磊晶晶圓之研磨，在磊晶晶圓全體之平坦度(磊晶晶圓之厚度分布之均一性)之提升上乃有改善之餘地。
因此，本發明目的在於提供磊晶成長條件的調整方法，即使在磊晶膜之形成後，研磨所形成的磊晶膜表面時，亦可以獲得更高平坦度的磊晶晶圓。又，本發明目的在於提供磊晶晶圓的製造方法，其使用經由該調整方法調整的磊晶成長條件，而可以獲得更高平坦度的磊晶晶圓。
為達成上述目的，本發明人經由深入検討結果發 現以下。亦即比起調整研磨條件來研磨磊晶膜表面，調整磊晶成長處理條件之後進行磊晶膜表面之研磨時，其對研磨後之磊晶膜之膜厚分布之控制性較高。因此，獲知欲獲得更高平坦度之磊晶晶圓時，可以調整磊晶成長條件，針對磊晶膜形成後之研磨而被除去的磊晶膜的膜厚研磨量分布加以考慮，而可以獲得更高平坦度的磊晶晶圓。本發明進一步發現，藉由使用該調整後的磊晶成長條件，可以更進一步提高研磨磊晶膜表面後的磊晶晶圓之平坦度。
依據上述發現而完成的本發明要旨構成如下。
本發明之磊晶成長條件的調整方法，藉由磊晶成長處理工程及研磨處理工程獲得磊晶晶圓時，在調整上述磊晶成長處理工程中之磊晶成長條件時具備以下工程者，該磊晶成長處理工程係在晶圓表面形成磊晶膜者，該研磨處理工程係於該磊晶成長處理工程之後研磨上述磊晶膜表面者；其特徵在於包括：第1測定工程，係測定形成上述磊晶膜前的上述晶圓之厚度分布；第2測定工程，係測定上述磊晶成長處理工程之後、而且上述研磨工程前的，上述磊晶晶圓之厚度分布及上述磊晶膜之膜厚分布；第3測定工程，係測定上述研磨處理工程之後的，上述磊晶晶圓之厚度分布及上述磊晶膜之膜厚分布；及調整工程，係使用上述第1、第2及第3測定工程測定的上述厚度分布及上述膜厚分布，來調整上述磊晶成長條件。
此時，於上述磊晶成長條件之調整工程，較好係針對上述第2測定工程測定的厚度分布，與上述第3測定工程測定的厚度分布進行比較運算，算出上述研磨而被除去的上述磊晶晶圓的厚度研磨量分布，針對上述第2測定工程測定的膜厚分布，與上述第3測定工程測定的膜厚分布進行比較運算，算出上述研磨而被除去的上述磊晶膜的膜厚研磨量分布，依據上述算出的上述厚度研磨量分布及上述算出的上述膜厚研磨量分布，分別算出上述研磨而被除去的上述磊晶晶圓之磊晶膜側的厚度研磨量分布及上述磊晶晶圓之背面側的厚度研磨量分布，至少依據上述研磨而被除去的上述磊晶晶圓之磊晶膜側的厚度研磨量分布，及形成上述磊晶膜前之上述晶圓之厚度分布，來調整上述磊晶成長處理工程中的磊晶成長條件，以便於上述研磨處理工程後可以獲得具有目標厚度分布的磊晶晶圓。
又，於本發明之磊晶成長條件的調整方法，在上述磊晶成長條件之調整工程，較好是調整上述磊晶膜之膜厚分布。
又，本發明之磊晶成長條件的調整方法中，在上述研磨工程，較好是研磨上述磊晶膜表面及上述磊晶晶圓背面之兩面。
此時，較好是同時研磨上述兩面。
又，本發明之磊晶矽晶圓的製造方法，其特徵在於：使用經由上述調整方法調整的磊晶成長條件，在和形成上 述磊晶膜前的上述晶圓為同種晶圓之表面形成磊晶膜，藉由和上述研磨處理工程之研磨條件為同一之研磨條件，來研磨上述同種晶圓表面上之上述磊晶膜表面。
又，本發明之磊晶晶圓的製造方法中，較好是上述晶圓及上述同種晶圓之磊晶成長面為(110)面。
依據本發明提供之磊晶成長條件的調整方法，考慮到研磨而被除去的磊晶膜的膜厚研磨量分布，因此可以獲得更高平坦度的磊晶晶圓。又，提供的磊晶晶圓的製造方法，因為使用本發明的調整方法調整過的磊晶成長條件，可以抑制形成磊晶膜後的，磊晶晶圓之研磨後之研磨凹陷(undercut)，可以獲得更高平坦度的磊晶晶圓。
10B‧‧‧研磨前之調整用磊晶晶圓
10C‧‧‧研磨後之調整用磊晶晶圓
11‧‧‧調整用晶圓
12a‧‧‧磊晶膜
12b‧‧‧晶圓背面端部之析出物
13a‧‧‧研磨後之磊晶膜
14a‧‧‧研磨被除去的調整用磊晶晶圓之表面側的厚度研磨量分布
14b‧‧‧研磨被除去的調整用磊晶晶圓之背面側的厚度研磨量分布
20E‧‧‧研磨前之磊晶晶圓
20F‧‧‧研磨後之磊晶晶圓
21‧‧‧晶圓
22a‧‧‧磊晶膜
22b‧‧‧背面端部之析出物
23a‧‧‧研磨後之磊晶膜
24a‧‧‧研磨被除去的磊晶晶圓之表面側的厚度研磨量分布
24b‧‧‧研磨被除去的磊晶晶圓之背面側的厚度研磨量分布
第1圖為本發明第1實施形態的磊晶成長條件的調整方法之說明用流程圖。
第2圖(A)~(F)為晶圓及磊晶晶圓之模式剖面圖，用來說明本發明第1實施形態的磊晶成長條件之調整方法及本發明第2實施形態的磊晶晶圓的製造方法。
第3圖(A)~(D)為模式剖面圖，用來說明本發明第1實施形態的磊晶晶圓之製造方法中，調整磊晶成長條件時之運算。
第4圖為本發明第2實施形態的磊晶晶圓的製造方法之說明用流程圖。
第5圖為實施例1之厚度分布之表示用曲線，(A)為磊晶膜形成前的晶圓之厚度分布(PV值分布)之表示用曲線，(B)為磊晶膜形成後而且研磨前的磊晶晶圓之厚度分布(PV值分布)之表示用曲線，(C)為該研磨後的磊晶晶圓之厚度分布(PV值分布)之表示用曲線。
第6圖為實施例2之厚度分布之表示用曲線，(A)為磊晶膜形成前的晶圓之厚度分布(PV值分布)之表示用曲線，(B)為磊晶膜形成後而且研磨前的磊晶晶圓之厚度分布(PV值分布)之表示用曲線，(C)為該研磨後的磊晶晶圓之厚度分布(PV值分布)之表示用曲線。
第7圖為比較例之厚度分布之表示用曲線，(A)為磊晶膜形成前的晶圓之厚度分布(PV值分布)之表示用曲線，(B)為磊晶膜形成後而且研磨前的磊晶晶圓之厚度分布(PV值分布)之表示用曲線，(C)為該研磨後的磊晶晶圓之厚度分布(PV值分布)之表示用曲線。
(第1實施形態：磊晶成長條件的調整方法)
以下參照圖面說明本發明一實施形態的磊晶成長條件的調整方法。本實施形態中，為方便說明而將磊晶成長條件調整使用的晶圓及於該晶圓表面形成有磊晶膜的磊晶晶圓分別稱為「調整用晶圓」及「調整用磊晶晶圓」。但是，並非用來限定晶圓及磊晶晶圓之用途。
首先，使用第1圖及第2圖(A)~(F)說明第1實施形態的磊晶成長條件之調整方法之概略(各工程之詳細 如後述)。磊晶成長條件的調整方法，係藉由磊晶成長處理工程及研磨處理工程來獲得磊晶晶圓時，在調整磊晶成長處理工程中之磊晶成長條件時具備以下工程者，該磊晶成長處理工程係在晶圓表面形成磊晶膜者，該研磨處理工程係於該磊晶成長處理工程之後研磨磊晶膜表面者。亦即本發明一實施形態的磊晶成長條件的調整方法，其特徵在於具備：測定調整用晶圓11(第2圖(A))之厚度分布的第1測定工程(第1圖，S1)；針對在調整用晶圓11之表面形成磊晶膜12a後(第1圖，S2)所獲得的調整用磊晶晶圓10B(第2圖(B))之厚度分布及磊晶膜12a之膜厚分布進行測定的第2測定工程(第1圖，S3)；研磨調整用磊晶晶圓10B的研磨處理工程(第1圖，S4)；針對研磨處理工程後之調整用磊晶晶圓10C(第2圖(C))之厚度分布及磊晶膜13a的膜厚分布進行測定的第3測定工程(第1圖，S5)；及使用第1、第2及第3測定工程測定的厚度分布及膜厚分布來調整磊晶成長條件的調整工程(第1圖，S6)。
(S1)
於第1測定工程(S1)，係測定調整用晶圓11之厚度分布。該測定結果被使用於磊晶成長條件之調整工程S6。調整用晶圓11之厚度分布可以藉由任意之手法測定，例如可以使用平坦度測定裝置(KLA-Tencor社製：WaferSight)進行測定。
(S2)
於接續的磊晶成長處理工程(S2)，係於調整用晶圓11之表面噴吹來源氣體(source gas)，形成磊晶膜12a。S2之磊晶成長條件可以使用任意之條件，於本實施形態，係以形成的磊 晶膜12a盡可能成為平坦(成為均勻的平面)的方式來決定磊晶成長條件。此時，來源氣體有些微滲入調整用晶圓11之背面，而於調整用晶圓11之背面端部形成析出物12b(第2圖(B))。
磊晶膜12a之形成方法並未特別限定，更具體言之為，可如下形成磊晶膜12a。首先，將調整用晶圓11水平橫置於承受器內。接著，為了除去調整用晶圓11表面之自然氧化膜或微塵，對腔室內供給氫氣，例如於1150℃左右之温度下進行60秒左右之氫烘乾。之後，將載氣(H2氣體)、矽來源氣體(四氯化矽、甲矽烷(SiH4)，TCS(三氯矽烷(SiHCl3))、二氯矽烷(SiH2Cl2)等)、摻雜氣體(乙硼烷(B2H6)、次膦酸(PH3)等)供給至腔室內，在以腔室温度1000℃~1150℃加熱的調整用晶圓11之表面，基本上以1~50L/分的來源氣體之氣體流量進行磊晶成長，即可對應於成長時間形成膜厚1~20μm左右之磊晶膜。後述第2實施形態中磊晶膜之形成亦同樣，而可以形成磊晶膜。
(S3)
於S2之後的第2測定工程(S3)，係測定調整用磊晶晶圓10B的厚度分布及磊晶膜12a之膜厚分布。磊晶膜12a之膜厚分布可藉由任意手法測定，例如可以使用傅利葉轉換型紅外分光光度計(FTIR)進行測定。又，調整用磊晶晶圓10B之厚度分布，亦可以和S1同樣使用例如平坦度測定裝置來測定。彼等第2測定之結果，被使用於磊晶成長條件之調整工程S6。
(S4)
於接續的研磨處理工程(S4)，同時研磨調整用磊晶晶圓10B之兩面全體。第2圖(C)表示研磨後之調整用磊晶晶圓10C。調整用磊晶晶圓10C，係具有成為基板的調整用晶圓11，及形成於其表面的研磨後之磊晶膜13a。研磨前之磊晶膜12a減掉研磨後之磊晶膜13a後的虛線部，係該研磨處理工程(S4)中研磨而被除去的調整用磊晶晶圓10C之磊晶膜側(亦簡單稱為磊晶晶圓之「表面」)的厚度研磨量14a。另外，調整用晶圓11之背面側之虛線部，係該研磨而被除去的調整用磊晶晶圓10C背面側的厚度研磨量14b。又，通常磊晶晶圓之研磨中外周部之研磨量比起中央部大。本實施形態中，係以研磨前之調整用磊晶晶圓10B之磊晶膜表面成為平坦而形成磊晶膜12a，因此於研磨後之磊晶膜13a之外周部產生外周凹陷。
研磨時，可以使用任意之兩面研磨裝置，例如可以使用無行星齒輪式兩面研磨裝置進行化學機械研磨(CMP：Chemical Mechanical Polishing)。例如以一定之壓力將調整用磊晶晶圓10B夾持於兩面研磨裝置之對向平台間，標準係以10秒~600秒左右之間，以大約5rpm~30rpm旋轉兩平台而對兩面全體進行研磨。於後述第2實施形態之研磨亦同樣地進行研磨。
(S5)
於接續研磨處理工程(S4)的第3測定工程(S5)，係測定研磨後之調整用磊晶晶圓10C之厚度分布及磊晶膜13a之膜厚分布。調整用磊晶晶圓10C之厚度分布及磊晶膜13a之膜厚分布，可以和S3同樣進行測定。彼等第3測定之結果，係使 用於磊晶成長條件之調整工程S6。
(S6)
接著，使用上述第1、第2及第3測定工程測定的厚度分布及膜厚分布，來調整磊晶成長條件(S6)。詳如後述，首先，說明該磊晶成長條件之調整工程之概略。由第1~第3測定之結果，可以分別求出研磨而被除去的磊晶晶圓10C之磊晶膜側的厚度研磨量分布14a及背面側的厚度研磨量分布14b。於此，說明研磨磊晶膜之後，欲獲得更高平坦度的磊晶晶圓(亦即具有目標厚度分布的磊晶晶圓)之磊晶成長條件。如第2圖(D)、(E)所示，變化磊晶成長條件，在和調整用晶圓11為同種的另一晶圓21(第2圖(D))之表面上形成磊晶膜22a，如此則可以獲得具有和磊晶膜12a之膜厚分布為不同膜厚分布的磊晶晶圓20E(第2圖(E))。之後，如第2圖(F)所示，在和本實施形態之研磨處理工程(S4)之研磨條件同一之條件下實施磊晶晶圓20E之研磨時，經由研磨被除去的磊晶晶圓20E之磊晶膜側及背面側的厚度研磨量分布(24a、24b)，係和調整用磊晶晶圓10C之磊晶膜側及背面側的厚度研磨量分布(14a、14b)分別為同一程度。於此，磊晶膜22a，係考慮到之後之研磨而被除去的已知之厚度研磨量分布，以使研磨後磊晶晶圓20F可以具有目標厚度分布(亦即更均勻的厚度分布)的方式，對磊晶成長條件進行調整。
參照第3圖，更詳細說明上述磊晶成長條件的調整方法。磊晶成長條件之調整時，係進行以下之4種運算。
使用第3圖(A)說明第1運算。第1運算，係針 對第2測定工程(S3)之調整用磊晶晶圓10B之厚度分布，與第3測定工程(S5)之調整用磊晶晶圓10C之厚度分布進行比較運算。具體言之為，由調整用磊晶晶圓10B之厚度分布減去調整用磊晶晶圓10C之厚度分布。藉由該比較運算，可以算出經研磨(S4)而被除去的調整用磊晶晶圓的厚度研磨量分布(相當於將經由研磨(S4)被除去的厚度研磨量分布14a與14b相加者)。
接著，使用第3圖(B)說明第2運算。第2運算，係和上述第1比較運算同樣，針對第2測定工程(S3)之磊晶膜12a之膜厚分布，與第3測定工程(S5)之磊晶膜13a之膜厚分布進行比較運算。具體言之為，由磊晶膜12a之膜厚分布減去磊晶膜13a之膜厚分布。經由該比較運算，可以算出經由研磨(S4)被除去的磊晶膜的膜厚研磨量分布(相當於研磨除去的厚度研磨量分布14a)。
接著，第3運算，係依據上述第1及第2運算求出的厚度研磨量分布(14a、14b)及膜厚研磨量分布(相當於厚度研磨量分布14a)，分別算出經由研磨(S4)被除去的調整用磊晶晶圓之磊晶膜側及背面側個別之厚度研磨量分布(14a、14b)(第3圖(C))。
最後，使用第3圖(D)說明第4運算。於此，係依據調整用磊晶晶圓之磊晶膜側及背面側的厚度研磨量分布14a、14b之分布，及第1測定工程測定的調整用晶圓11之厚度分布，及具有目標厚度分布的磊晶晶圓20F之厚度分布，來調整磊晶成長條件。具體言之為，由磊晶晶圓20F之目標厚度 分布，減去第1測定工程測定的調整用晶圓11之厚度分布，加上調整用磊晶晶圓之磊晶膜側的厚度研磨量分布14a，即可求出應形成的研磨前之磊晶膜22a之膜厚分布。調整磊晶成長條件以便能實現該磊晶膜22a之膜厚分布，及形成磊晶膜22a時預想的析出物22b之厚度分布(相當於調整用磊晶晶圓之背面側的厚度研磨量分布14b)。
形成磊晶膜22a之後，以和S4之研磨同一之條件進行磊晶晶圓20E之研磨，即可獲得具有目標厚度分布的磊晶晶圓20F。如上述說明，使用第1、第2及第3測定工程測定的厚度分布及膜厚分布，可以調整磊晶成長條件，獲得更高平坦度的磊晶晶圓。
又，於S6中，於第1~第3測定工程之結果所調整的磊晶成長條件之具體例中，磊晶成長處理後之磊晶膜之膜厚分布的調整用參數並未特別限定。例如可為矽來源氣體之氣體流量、噴吹時間、腔室温度等。通常，晶圓之成長面為(100)面時，應形成的磊晶膜22a之膜厚分布係如第3圖(D)所示，外周部比起中央更厚。因此，增多矽來源氣體之氣體流量可以增大外周部的膜厚，減少氣體流量可以減少外周部的膜厚。亦即，藉由矽來源氣體之氣體流量，可以控制磊晶膜22a之外周部之膜厚分布。又，延長矽來源氣體之噴吹時間，則磊晶膜變厚，縮短噴吹時間，磊晶膜變薄。因此，藉由調整各種參數，在磊晶膜之研磨前，可以形成任意膜厚分布之磊晶膜。
如以上說明，依據本發明一實施形態的磊晶成長條件的調整方法，係考慮到經由研磨而被除去的磊晶膜之膜厚 研磨量分布形狀，結果，可以調整磊晶成長條件，可以獲得更高平坦度的磊晶晶圓。
本實施形態雖研磨磊晶晶圓之兩面全體，但即使至少僅研磨磊晶晶圓之磊晶膜表面(亦即表面)時，亦可以求出磊晶晶圓之研磨而被除去的厚度研磨量分布，可以抑制外周部之研磨凹陷，因此本發明亦有效。
又，上述實施形態雖同時研磨兩面，但是亦可以分別研磨各個單面，求出研磨而被除去的厚度研磨量分布及膜厚研磨量分布。藉由各個單面之研磨，可以調整每一單面之研磨研磨量形狀或表面粗度或LPD。
於此，任意晶圓為本發明之對象。亦即矽晶圓、SiC晶圓、藍寶石晶圓、及化合物半導體晶圓等任意晶圓均包含於本發明之對象晶圓。關於形成磊晶膜的來源氣體，亦可以依晶圓來使用任意之來源氣體。磊晶成長面之結晶面亦無特別限定。例如(100)面、(111)面、(110)面之矽晶圓等任意之結晶面均包含於本發明之對象。又，晶圓的厚度‧直徑尺寸亦無特別限定。
又，使用複數個調整用晶圓，重複進行上述S1~S6之各工程，重複調整磊晶成長條件，來提升精度，即可調整磊晶成長條件，可以獲得更高平坦度的磊晶晶圓。
(第2實施形態：磊晶晶圓的製造方法)
本發明的磊晶晶圓的製造方法，其特徵在於：使用第1實施形態調整過的磊晶成長條件，在和調整用晶圓11(第2圖(A))為同種的晶圓21(第2圖(D))之表面形成磊晶膜(第 4圖，S7)，在和第1實施形態之研磨處理工程(第1圖之S4)之研磨條件同一的研磨條件下，來研磨晶圓21之表面上之磊晶膜表面22a(第4圖，S8)。又，在形成磊晶膜(第4圖，S7)前之晶圓21，係未形成有磊晶膜。
(S7)
首先，使用第1實施形態調整過的磊晶成長條件，在和調整用晶圓11為同種的晶圓21(第2圖(D))之表面，形成磊晶膜22a(第4圖之S7，第2圖(E))。此時，如第1實施形態之說明，於晶圓21之背面端部會形成析出物22b。
(S8)
接著研磨磊晶膜22a表面(第4圖之S8)時，係在和第1實施形態S4之研磨條件同一之條件下，研磨磊晶晶圓20E之兩面，獲得具有目標厚度分布的磊晶晶圓20F(第2圖(F))。研磨後之磊晶晶圓20F，係具有成為基板的晶圓21，及形成於其表面上的磊晶膜23a。藉由兩面研磨，可以研磨除去析出物22b而較佳。此時，由研磨前之磊晶膜22扣除研磨後之磊晶膜23a而獲得的虛線部，係經由研磨被除去的磊晶晶圓20F之於磊晶膜側的厚度研磨量24a，存在研磨前析出物22b的部位之虛線部，係經由研磨被除去的磊晶晶圓20F之背面側的厚度研磨量24b。如此獲得的磊晶晶圓20F，係考慮研磨(S8)所除去的厚度研磨量，因此具有更高平坦度。
針對形成磊晶膜22a之磊晶成長條件進行調整的結果，第1實施形態之磊晶成長條件，和本實施形態之磊晶成長條件通常為不同。但是，在和第1實施形態之研磨處理工程 (S4)同一研磨條件下進行磊晶晶圓之研磨，則可使磊晶晶圓之磊晶膜側的厚度研磨量分布(14a及24a)，與背面側的厚度研磨量(14b及24b)分別成為同一程度。
又，本發明中，第1實施形態之研磨(S4)與本實施形態之研磨(S8)之研磨條件「同一」，並非限定於研磨條件完全一致。例如即使研磨時間或研磨裝置之旋轉速度有些微不同之情況下，只要磊晶晶圓之研磨而被除去的厚度研磨量成為同一程度，不妨礙本發明效果的研磨條件即可。
本發明，即使僅研磨磊晶晶圓之磊晶膜表面(亦即表面)時，就抑制磊晶晶圓外周部之外周凹陷而言亦有效，本發明亦有效。又，如上述第3圖(D)所示，以使磊晶膜22a之外周部隆起(亦稱為「上凸」)的方式加以形成，調整磊晶成長條件使背面側之析出物22b恰好可以研磨除去，則磊晶膜形成後(S7)之磊晶膜22a表面即使非平坦，研磨後(S8)可以更進一步提高磊晶晶圓20F之平坦度。
又，晶圓21之磊晶成長面之結晶面為(110)面時，磊晶晶圓之表面粗度之指標即Haze值之悪化變顯著，因此本發明特別有效。Haze值可由測定照射至磊晶晶圓表面的光(主要使用雷射光)之表面散射光時，全部散射光對射入光之比例(ppm)來求出，Haze值可藉由任意手法測定。例如可以使用KLA Tencor社之SP2光散射測定裝置。一般而言表面粗度越大Haze值亦變大。
但是，本發明之對象晶圓不限定於磊晶成長面之結晶面為(110)面的晶圓。調整用晶圓11與晶圓21為同種。 結晶面為(100)面、(111)面之矽晶圓等任意之晶圓均可為本發明之對象，此已如上述說明。另外，如上述說明不限定於矽晶圓。用來形成磊晶膜的來源氣體，亦可依晶圓使用任意之來源氣體。晶圓的厚度‧直徑尺寸亦不限定。
於第1實施形態中一旦調整磊晶成長條件後，本實施形態中於同種晶圓形成磊晶膜時，可以使用同一之磊晶成長條件。當然，由同種晶圓製造磊晶晶圓時，無需每一次使用調整用晶圓來調整磊晶成長條件。
又，本說明書中，調整用晶圓11與晶圓21為「同種」，係指晶圓成分、直徑、厚度、磊晶膜之結晶成長面等互為相等。但是，於此所謂「相等」，嚴格講並非意味著數學意義上之相等，而是包含晶圓之製造工程上不可避免的誤差，以及達成本發明之作用效果之範圍內容許的誤差。直徑、厚度等和晶圓形狀相關的定量成分之誤差，係將±2%以內設為包含於「相等」之範圍。例如調整用晶圓11與晶圓21，係經由同一條件之製造工程由同一晶錠獲得時，至少可謂上述「同種之」晶圓。
【實施例】
接著，為進一步更明確說明本發明效果，而舉出以下之實施例及比較例，但本發明不限定於以下之實施例。
(實施例1)
藉由上述第1圖~第4圖說明之方法，來調整磊晶成長條件，使用該磊晶成長條件製造磊晶晶圓20F。首先，準備直徑300mm、厚度770μm、磊晶膜之形成用結晶面為(110)面的 P型矽晶圓，分別設為調整用晶圓11、晶圓21。
(第1測定)
使用KLA-Tencor社製Wafer Sight來測定該調整用晶圓11之厚度分布。於此，厚度分布可將PV(Peak to Valley)值之徑向分布予以描繪而求出。亦即於此所謂厚度分布，係意味著在晶圓面內被測定的厚度分布(PV值)之中，將PV值(最大值-最小值)之差為最小之值設為0時，某一特定方向(本實施例為徑向)中之PV值分布，以下亦同樣。
(磊晶膜形成)
將調整用晶圓11載置於葉片式磊晶裝置內之承受器上，對腔室內供給氫氣，於1150℃之温度進行60秒之氫烘乾之後，將載氣即氫氣連同矽來源氣體(TCS)及摻雜氣體(乙硼烷)供給至爐內，於1150℃之温度進行磊晶成長，形成3μm之磊晶膜，獲得調整用磊晶晶圓10B。
(第2測定)
之後，使用KLA-Tencor社製Wafer Sight來測定該調整用磊晶晶圓10B之厚度分布，使用傅利葉轉換型紅外分光光度計(FTIR)測定調整用磊晶膜的膜厚分布。
(研磨及第3測定)
接著，使用無行星齒輪式兩面研磨裝置，以一對平台以25rpm等速旋轉形成有磊晶膜12a的調整用磊晶晶圓10B，而對調整用磊晶晶圓10B之兩面(表面及背面)實施300秒鏡面研磨，獲得調整用磊晶晶圓10C。研磨墊係使用不織布，研磨槳使用在基底的KOH溶液混入1重量%之二氧化矽粒子的矽 酸膠。和上述同樣對該調整用磊晶晶圓10C之厚度分布及磊晶膜之膜厚分布進行測定。
(磊晶成長條件之調整)
依據第1、第2及第3測定之測定結果，為了使磊晶成長後而且研磨處理前的磊晶晶圓之厚度分布中之外周部呈上凸，而且，使研磨處理後的磊晶晶圓之平坦度成為高平坦度，而進行磊晶成長條件之調整，進行磊晶膜之膜厚分布之調整。具體言之為，調整矽來源氣體(TCS)之氣體流量之調整量，設為增加10%。使用該磊晶成長條件，於晶圓21形成磊晶膜22a，進一步在和研磨調整用磊晶晶圓10B時同一之研磨條件下進行磊晶晶圓20E之鏡面研磨處理，獲得磊晶晶圓20F。
使用平坦度測定器(KLA-Tencor社製Wafer Sight)來測定晶圓21、磊晶晶圓20E及磊晶晶圓20F個別之厚度分布。實施例1之個別之測定結果係如第5圖(A)~(C)所示。(A)表示晶圓21之厚度分布，(B)表示磊晶晶圓20E的厚度分布，(C)表示磊晶晶圓20F之厚度分布，係分別使用相對值來表示。
進一步針對獲得的磊晶晶圓20F，使用平坦度測定器(KLA-Tencor社製Wafer Sight)來測定SFQR max(區域尺寸(site size)26×8mm2)，使用KLA-Tencor社之SP2光散射測定裝置，以DWO模式(DarkField Wide Oblique模式：暗視野‧寬‧斜射入模式)，測定磊晶膜表面之Haze值。結果如表1所示。
於此，SFQR(Site Front least sQuares Range)，係 指和SEMI規格相關，用於表示晶圓平坦度之指標。具體言之，該SFQR可由以下求出，亦即由晶圓取得複數個特定尺寸之矩形狀樣本，針對取得的各樣本算出以最小平方法求得的基準面起之最大變位量的絶對值之和而獲得。亦即，SFQR越小表示平坦度越高。
(實施例2)
除使用的調整用晶圓11為具有第6圖(A)所示厚度分布(和實施例1不同之厚度分布，徑向之晶圓外周與晶圓中心間的中間部分的厚度較薄)的晶圓以外，均和實施例1同樣，進行磊晶成長條件之調整。依據第1、第2及第3測定獲得的測定結果，和實施例1之調整後之磊晶成長條件比較，將矽來源氣體(TCS)之氣體流量減少7%，而將其設為實施例2的磊晶成長條件。使用該磊晶成長條件，獲得實施例2的磊晶晶圓20F，和實施例1同樣針對晶圓21之厚度分布、磊晶晶圓20E之厚度分布、磊晶晶圓20F之厚度分布進行測定。另外，亦針對獲得的磊晶晶圓20F之SFQR max及磊晶膜表面之Haze值進行測定。和實施例1同樣，將結果表示於第6圖(A)~(C)及表1。
(比較例)
使用具有第7圖(A)所示厚度分布的晶圓(由圖可知，和實施例1及實施例2之厚度分布為不同)，使用於實施例1之中實施磊晶成長條件之調整前的成長條件來形成磊晶膜，在和實施例1同一條件下研磨磊晶膜表面，獲得磊晶晶圓。和實施例1同樣，將和實施例1之第1、第2及第3測定所測定的 晶圓及磊晶晶圓之厚度分布相當的厚度分布，和實施例1同樣分別表示於第7圖(A)~(C)。又，亦測定所獲得的磊晶晶圓20F之SFQR max及磊晶膜表面之Haze值。結果如表1所示。
比較第5圖(C)與第6圖(C)與第7圖(C)可知，和比較例比較，實施例1、2均可以抑制磊晶膜形成後之研磨造成的外周部之研磨凹陷。
又，由表1可知，和比較例比較，實施例1、2之SFQR均較低，平坦度較高。另外，由表1可知，和比較例比較，實施例1、2之Haze值均較低，表面粗度可以提升。因此，依據本發明的磊晶晶圓之製造方法，可以獲得平坦度高，表面粗度被提升的磊晶晶圓。此可以推測為，和實施例1、2不同，比較例時因為磊晶成長條件未針對晶圓之厚度分布進行調整。實際上的結果為，研磨後的平坦度指標即SFQR max之值比起實施例1、2變差。如上述說明，依據本發明的磊晶成長條件的調整方法，可以調整磊晶成長條件，可以獲得更高平坦度之磊晶晶圓。
【產業上之可利用性】
依據本發明提供的磊晶成長條件的調整方法，係將經由研磨而被除去的磊晶膜之膜厚研磨量分布加以考慮，因此可以獲得更高平坦度的磊晶晶圓。又，可以提供磊晶晶圓的製造方法，其藉由使用經由本發明的調整方法所調整過的磊晶成長條件，可以抑制磊晶膜形成後的，磊晶晶圓之研磨後之研磨凹陷，可以獲得更高平坦度的磊晶晶圓。
S1‧‧‧第1測定
S2‧‧‧磊晶膜形成
S3‧‧‧第2測定
S4‧‧‧研磨
S5‧‧‧第3測定
S6‧‧‧磊晶成長條件之調整

Claims (9)

  1. 一種磊晶成長條件的調整方法，藉由磊晶成長處理工程及研磨處理工程來獲得磊晶晶圓時，在調整上述磊晶成長處理工程中之磊晶成長條件時具備以下工程者，該磊晶成長處理工程係在晶圓表面形成磊晶膜者，該研磨處理工程係於該磊晶成長處理工程之後研磨上述磊晶膜表面者；其特徵在於包括：第1測定工程，係測定形成上述磊晶膜前的上述晶圓之厚度分布；第2測定工程，係測定上述磊晶成長處理工程之後、而且上述研磨工程前的，上述磊晶晶圓之厚度分布及上述磊晶膜之膜厚分布；第3測定工程，係測定上述研磨處理工程之後的，上述磊晶晶圓之厚度分布及上述磊晶膜之膜厚分布；及調整工程，係使用上述第1、第2及第3測定工程測定的上述厚度分布及上述膜厚分布，來調整上述磊晶成長條件。
  2. 如申請專利範圍第1項之磊晶成長條件的調整方法，其中於上述磊晶成長條件之調整工程，係針對上述第2測定工程測定的厚度分布，與上述第3測定工程測定的厚度分布進行比較運算，算出上述研磨而被除去的上述磊晶晶圓的厚度研磨量分布，針對上述第2測定工程測定的膜厚分布，與上述第3測定工程測定的膜厚分布進行比較運算，算出上述研磨而被除去的上述磊晶膜的膜厚研磨量分布， 依據上述算出的上述厚度研磨量分布及上述算出的上述膜厚研磨量分布，分別算出上述研磨而被除去的上述磊晶晶圓之磊晶膜側的厚度研磨量分布及上述磊晶晶圓之背面側的厚度研磨量分布，至少依據上述研磨而被除去的上述磊晶晶圓之磊晶膜側的厚度研磨量分布，及形成上述磊晶膜前之上述晶圓之厚度分布，來調整上述磊晶成長處理工程中的磊晶成長條件，以便於上述研磨處理工程後可以獲得具有目標厚度分布的磊晶晶圓。
  3. 如申請專利範圍第1或2項之磊晶成長條件的調整方法，其中於上述磊晶成長條件之調整工程，係調整上述磊晶膜之膜厚分布。
  4. 如申請專利範圍第1或2項之磊晶成長條件的調整方法，其中於上述研磨處理工程，係研磨上述磊晶膜表面及上述磊晶晶圓背面之兩面。
  5. 如申請專利範圍第3項之磊晶成長條件的調整方法，其中於上述研磨處理工程，係研磨上述磊晶膜表面及上述磊晶晶圓背面之兩面。
  6. 如申請專利範圍第4項之磊晶成長條件的調整方法，其中同時研磨上述兩面。
  7. 如申請專利範圍第5項之磊晶成長條件的調整方法，其中同時研磨上述兩面。
  8. 一種磊晶晶圓的製造方法，使用申請專利範圍第1至7項中任一項的調整方法所調整的磊晶成長條件，在和形成上 述磊晶膜前的上述晶圓為同種晶圓之表面形成磊晶膜，藉由和上述研磨處理工程之研磨條件為同一之研磨條件，來研磨上述同種晶圓表面上之上述磊晶膜表面。
  9. 如申請專利範圍第8項之磊晶晶圓的製造方法，其中上述晶圓及上述同種晶圓之磊晶成長面為(110)面。
TW103111655A 2013-06-10 2014-03-28 Method of manufacturing epitaxial wafers TWI539492B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121845A JP6127748B2 (ja) 2013-06-10 2013-06-10 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201506999A TW201506999A (zh) 2015-02-16
TWI539492B true TWI539492B (zh) 2016-06-21

Family

ID=52021884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111655A TWI539492B (zh) 2013-06-10 2014-03-28 Method of manufacturing epitaxial wafers

Country Status (7)

Country Link
US (1) US9957637B2 (zh)
JP (1) JP6127748B2 (zh)
KR (1) KR101799839B1 (zh)
CN (1) CN105378894B (zh)
DE (1) DE112014002762B4 (zh)
TW (1) TWI539492B (zh)
WO (1) WO2014199560A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6206360B2 (ja) 2014-08-29 2017-10-04 株式会社Sumco シリコンウェーハの研磨方法
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
CN108168484A (zh) * 2016-12-07 2018-06-15 上海新昇半导体科技有限公司 测量方法
JP6714874B2 (ja) * 2017-07-07 2020-07-01 信越半導体株式会社 ウェーハ評価方法及びエピタキシャルウェーハの製造方法
CN110767531B (zh) * 2018-07-26 2021-11-30 上海新昇半导体科技有限公司 外延片的制备方法
JP2023000903A (ja) * 2021-06-18 2023-01-04 株式会社Sumco 枚葉式エピタキシャル成長装置の制御装置及び制御方法、並びにエピタキシャルウェーハの製造システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284622B1 (en) * 1999-10-25 2001-09-04 Advanced Micro Devices, Inc. Method for filling trenches
JP3897963B2 (ja) * 2000-07-25 2007-03-28 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JP4899445B2 (ja) * 2005-11-22 2012-03-21 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2009267159A (ja) 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP5380912B2 (ja) 2008-06-10 2014-01-08 株式会社Ｓｕｍｃｏ 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
JP5092975B2 (ja) 2008-07-31 2012-12-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2010171330A (ja) * 2009-01-26 2010-08-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP5326888B2 (ja) * 2009-07-13 2013-10-30 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
DE112014002762B4 (de) 2022-12-08
US9957637B2 (en) 2018-05-01
TW201506999A (zh) 2015-02-16
JP6127748B2 (ja) 2017-05-17
JP2014239184A (ja) 2014-12-18
KR101799839B1 (ko) 2017-11-21
US20160122904A1 (en) 2016-05-05
WO2014199560A1 (ja) 2014-12-18
CN105378894A (zh) 2016-03-02
CN105378894B (zh) 2018-09-18
DE112014002762T5 (de) 2016-03-17
KR20160006768A (ko) 2016-01-19

Similar Documents

Publication Publication Date Title
TWI539492B (zh) Method of manufacturing epitaxial wafers
TWI531692B (zh) 磊晶矽晶圓的製造方法以及磊晶矽晶圓
US9685315B2 (en) Method of producing epitaxial wafer and the epitaxial wafer having a highly flat rear surface
JP2008088051A (ja) エピタキシャルウェーハおよびその製造方法
US10395933B2 (en) Method for manufacturing semiconductor wafer
US11456168B2 (en) Method of lapping semiconductor wafer and semiconductor wafer
US11211285B2 (en) Method of producing bonded wafer and bonded wafer
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
CN113544817B (zh) 硅外延晶片的制造方法和硅外延晶片
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6123150B2 (ja) シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法
JP2019110213A (ja) 半導体ウェーハの製造方法
JP2018157138A (ja) エピタキシャルウェーハの製造方法