TWI527133B - 具有對準互連件之半導體封裝系統及其製造方法 - Google Patents

具有對準互連件之半導體封裝系統及其製造方法 Download PDF

Info

Publication number
TWI527133B
TWI527133B TW100105208A TW100105208A TWI527133B TW I527133 B TWI527133 B TW I527133B TW 100105208 A TW100105208 A TW 100105208A TW 100105208 A TW100105208 A TW 100105208A TW I527133 B TWI527133 B TW I527133B
Authority
TW
Taiwan
Prior art keywords
base substrate
sealant
encapsulant
semiconductor package
package system
Prior art date
Application number
TW100105208A
Other languages
English (en)
Other versions
TW201145412A (en
Inventor
尹仁相
裵助現
梁惪景
Original Assignee
星科金朋有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 星科金朋有限公司 filed Critical 星科金朋有限公司
Publication of TW201145412A publication Critical patent/TW201145412A/zh
Application granted granted Critical
Publication of TWI527133B publication Critical patent/TWI527133B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

具有對準互連件之半導體封裝系統及其製造方法
一般而言，本發明係關於半導體封裝系統，更具體而言，係關於互連件之封裝件系統。
對於產品而言，在降低產品成本、產品尺寸的同時，持續改善特徵、效能、及可靠度是非常重要的，且能夠被消費者或買家迅速購買獲得也同樣重要。為了要成功，產品必須於全球市場中競爭且吸引許多消費者或買家。
電子產品(如以行動電話為基礎的產品、全球定位系統(Global Positioning System；GPS)、衛星、通訊設備、消費性產品、及其他大量的類似產品)的全球性需求不斷增加。高密度及高輸出/輸入之積體電路封裝件的市場成長已經造成電子產品輕量化、尺寸更小、功能更多的趨勢，且伴隨著速度的持續增進。
因此，對於較小的封裝件有著相當重要的需求。較小的封裝件必須與其他部份及組件進行電性連接。當具有更多電路的較小的封裝件持續縮減尺寸時，必須製造具有更多封裝件連接器的較小的封裝件，以支援連接至及連接自那些較小的封裝件持續增加的電性連接的數量。
因此，當封裝件的尺寸持續縮減且封裝件內部的電路持續增加的同時，增加封裝件的電性連接之需求仍持續增加。同樣關鍵的是，該等電性連接係精確地產生且放置，使得各個電性連接彼此互相間隔開。該較小的封裝件及其電性連接必須能夠連接至電路板，並且實現功能性、速度、及效能的增進。有鑑於經濟上及技術上的挑戰，對於這些問題的答案的尋求也益形關鍵。
有鑑於持續增加的商業競爭壓力，伴隨著消費者期望的成長及市場上有意義的產品區隔機會越來越縮減，對於這些問題的答案的尋求也益形關鍵。此外，降低成本、改善可靠度及產品良率以達到競爭壓力的需求，使得尋求這些問題的答案的必要性顯得更加迫切且必要。
先前對於這些已經長期為人們所思索的問題的研究並未能夠教示或建議任何解決方案，因此這些問題的解決方案已長期困惑所屬技術領域中具有通常知識者。
本發明提供一種製造半導體封裝系統之方法，包含：設置具有邊緣的基底基板(base substrate)；於該基底基板上接置電性互連件(electrical interconnect)；以及，於該電性互連件上方施加具有參考標記(reference marker)及開口之密封劑(encapsulant)，該參考標記基於該等邊緣之實體位置而包圍該電性互連件。
本發明提供一種半導體封裝系統，包含：基底基板，係具有邊緣；電性互連件，係接置於該基底基板；以及，密封劑，係於該電性互連件上方具有參考標記及開口，該參考標記基於該等邊緣之實體位置而包圍該電性互連件。
本發明之特定實施例除了上述步驟或元件以外具有其他步驟或元件或者以其他步驟或元件替代上述步驟或元件。對於所屬技術領域中具有通常知識者而言，當參照附加圖式並藉由閱讀以下詳細說明書內容將更清楚明瞭該等步驟或元件。
以下實施例係經充分詳細描述，已使得所屬技術領域中具有通常知識者能夠製造並使用本發明。應了解到，基於本發明所揭露之內容，其他實施例將變得清楚明瞭，且可完成所述之系統、製程、或機械變化而不背離本發明之範疇。
於以下說明書中，給定許多特定細節以助於透徹了解本發明。然而，將清楚了解到，無須這些特定細節亦可實現本發明。為了避免混淆本發明，並未詳細揭露一些眾所周知的電路、系統組構、及製程步驟。
顯示系統之實施例之圖式係半概略式的，且並未依據比例繪示，具體而言，為了清楚起見，一些尺寸於圖式中係以誇張的尺寸顯示。相似地，儘管為了便於說明起見，該等圖式一般而言係以相似的定向顯示，但是在大部份情況下，圖式中所示係為任意定向。一般而言，本發明可操作於任何定向。
本發明所揭露及描述的多個實施例具有一些共同的特徵，為了清楚起見及便於說明、描述及理解，彼此相似及類似的特徵將通常以類似的參考編號進行描述。為了方便說明，實施例已編號為第一實施例、第二實施例等，且並非意指具有任何其他含意或對本發明作出限制。
為了說明起見，本說明書中所使用的名詞「水平」係定義為平行本發明之平面或表面之平面，而與其定向無關。該名詞「垂直」係指垂直於剛才所定義之水平之方向。如「在…之上(above)」、「在…之下(below)」、「底部(bottom)」、「頂部(top)」、「側邊(side)」(如同「側壁(sidewall)」)、「較高(higher)」、「下側(lower)」、「上側(upper)」、「上方(over)」、「低於(under)」之名詞係相對於該水平平面所定義，如同圖式中所示。
名詞「在…上(on)」意指元件之間有直接接觸。名詞「直接位在…上(directly on)」意指一個元件與另一元件之間有直接接觸，而無中介元件(intervening element)。
名詞「主動側」係指於其上製造有主動電路系統的晶粒(die)、模組、封裝件、或電子結構之側，或者指於該晶粒、該模組、該封裝件、或該電子結構內具有用於連接至該主動電路系統的元件之側。本說明書中所使用的名詞「處理(processing)」包含形成上述結構所需之沉積材料或光阻(photoresist)、圖案化(patterning)、曝光(exposure)、顯影(development)、蝕刻(etching)、清潔、及/或移除該材料或光阻。
利用發展中鑄模的雷射封裝件，對於小型半導體封裝系統的關鍵品質檢驗係在於焊錫球區域(solder ball area)上進行雷射燒蝕(laser ablation)之後所偵測到的球孔錯位(ball to hole misalignment)的數量。重要的是，在於該焊錫球區域上實施該雷射燒蝕(如部份移除或破壞)之前，找出準確的資料或座標。
關鍵需求在於改善產生比(利用基準標記(fiducial mark)使用燒蝕位置)更準確的資料之方法及製程。本發明之實施例對於這些關鍵需求提供了方法/解決方案。
現在參照第1圖，顯示本發明之第一實施例中半導體封裝系統100沿著第2圖之線1--1之剖面圖。較佳的情況是，該半導體封裝系統100可包含基底基板102，如印刷電路板、基板、或具有受保護側104之電路板、該基底基板102相對該受保護側104的側、基底導體(base conductor)106、及電性互連件108。
該基底導體106可透過該基底基板102提供電性連接能力(connectivity)，該基底基板102包含該受保護側104及相對該受保護側104之側。可利用導電性材料形成該基底導體106。
較佳的情況是，該等電性互連件108(如球、凸塊(bump)、墊片、接腳(pin)、引腳(lead)、或焊料(solder))可接置於該受保護側104上。該等電性互連件108可直接電性連接至該受保護側104上之基底導體106，並且具有不同的實體尺寸或形狀。
密封劑110可施加於該電性互連件108及該受保護側104之部份上方。可利用如環氧樹脂(epoxy)、環氧樹脂混合物(epoxy blend)、矽樹脂材料(silicone material)或具有相似性質之鑄模化合物(molding compound)之材料形成該密封劑110。
該密封劑110可包含參考標記112(如基準圖案(fiducial pattern)、缺口(indentation)、或洞孔)，該參考標記112係施加或形成於該密封劑110背向該受保護側104之密封劑側114中。可利用雷射形成該等參考標記112。該等參考標記112可自該密封劑側114至該基底基板102之受保護側104貫穿該密封劑110，或者可進入該密封劑110之部份。
該等參考標記112之實體位置係經選定且經定位成相對於該基底基板102之邊緣116、第2圖之條帶邊緣圖案(strip edge pattern)202、或第2圖之組裝孔204。以該邊緣116、該條帶邊緣圖案202、或該組裝孔204的實體位置及三角測量計算(triangulation calculation)為基礎的製造資訊可用於形成或定位各個參考標記112。基於該等電性互連件108之分佈圖案(distribution pattern)可決定該等參考標記112之數量。該等參考標記112或該等參考標記112之數個圖案可用以定位、三角測量、或決定由該密封劑110所覆蓋或阻隔的任何電性互連件108之實體位置。
該密封劑110可於該等電性互連件108上方直接包含開口118，如洞孔、管路(passage)、縫隙(aperture)或缺口。該等開口118之實體擺放位置係利用以該參考標記112之實體位置為基礎的資訊及以該參考標記112之實體位置為基礎的三角測量計算而選定，且相對於該等參考標記112進行放置。
可利用移除製程(如雷射燒蝕、聲波鑽孔(sonic drilling)、或者微蝕刻製程(micro-etching process))於該密封劑側114形成該等開口118。各個開口118皆可垂直於該密封劑側114。該等開口118可將該等電性互連件108部份地或完全地自該密封劑110外露出來。
自該密封劑側114外露出來的電性互連件108可於該半導體封裝系統100及下一層次的整合(如積體電路封裝、子系統電路板、電路系統、測試設備(test equipment)、或者能夠附接至該等電性互連件108的任何組件)之間提供電性或熱連接能力。
位於該密封劑側114上之開口118可於該半導體封裝系統100的電性互連件108及下一層次的連接能力(如積體電路封裝、子系統電路板、電路系統、測試設備、或者任何以電性或電子為基礎的組件)之間提供連接能力。該等開口118可垂直地對準該等電性互連件108。各個開口118之中心軸120皆可與該等電性互連件108之中心軸122相符。
於該受保護側104上方，可將該等電性互連件108分佈且圖案化成為複數個圖案化的區域124，如單元、叢集(cluster)或基底區域(base area)。該等圖案化的區域124中任何一者皆可經成型為與另一個圖案化的區域124完全相同或不同。再者，該等圖案化的區域124中任何一者皆可具有與另一個圖案化的區域124完全相同或不同的尺寸。
已發現到，將雷射燒蝕製程用於形成該等開口118及該等參考標記112無須額外的加工成本、特殊技術、或任何特殊設備。
已進一步發現到，該等參考標記112提供額外的定位資訊予製造機，使得形成該等開口118之精確度得到改善。該額外的定位資訊可包含相對於該參考標記112經實體映射的平面X-Y維度座標或者多重X-Y-Z維度座標。
現在請參照第2圖，顯示第1圖之半導體封裝系統100之頂面圖式。第2圖描繪該基底基板102、該基底基板102之受保護側104、覆蓋該受保護側104之部份之密封劑110、該密封劑110之密封劑側114中的參考標記112、及該密封劑110之開口118。
該條帶邊緣圖案202(如基準標記或邊緣記號(indice)、或pcb符號/文字(character))可經定位於該基底基板102之邊緣116上，並且對準任何一個該圖案化的區域124之外緣(perimeter)。該等條帶邊緣圖案202或邊緣116可用以進行三角測量、定位、及識別用於形成參考標記112之位置，以及定位各個圖案化的區域124。
定位於該密封劑110內之電性互連件108係顯示為虛線。相對於該參考標記112而定位的開口118係形成於該等電性互連件108上方，且外露出該電性互連件108之至少部份。
第2圖亦顯示形成於該基底基板102上且介於該邊緣116與該密封劑110之間或者介於多對條帶邊緣圖案202之間的組裝孔204。該等組裝孔204可用以對任何製造製程或特定的使用者需求進行調動或提供支持。該等組裝孔204可用以於該等參考標記112之形成階段期間提供額外的參考點。
現在請參照第3圖，顯示第2圖在製造之標記階段中之結構。第3圖顯示該等參考標記112、該密封劑110、該等條帶邊緣圖案202、邊緣116、及該等組裝孔204。
該等參考標記112之擺放位置係利用該邊緣116上之條帶邊緣圖案202或者最接近一個或多個邊緣116之組裝孔204作為定位參考(locator reference)所決定。該等參考標記112之實體位置係經選定且經放置成相對於該等條帶邊緣圖案202、該等組裝孔204、或該等邊緣116。
該等參考標記112係利用標記階段於該擺放位置形成於該密封劑110上。該標記階段可包含利用雷射進行切割(cutting)、雕刻(carving)、蝕刻、或印刷製程。由該該雷射所形成的參考標記112亦可稱作為雷射基準圖案。
現在請參照第4圖，顯示第3圖在圖案識別階段(pattern recognition phase)中之結構。第4圖顯示形成於該密封劑110之密封劑側114上的參考標記112及由該等參考標記112所圍繞之圖案化的區域124。
電性互連件108的位置(如虛線所示者)係於圖案識別階段期間利用圖案識別系統所決定，該圖案識別系統可包含被動的或主動的感測器，如光學感測器(optical sensor)、聲波感測器、密度/質量感測器、或者放射線感測器(radiographic sensor)。
於該圖案識別階段期間，該圖案識別系統可相對於該參考標記112記錄或映射該等電性互連件108之實體位置。該圖案識別系統係以該等雷射基準圖案為基礎。
亦已發現到，利用該雷射所形成的參考標記112可於該圖案識別階段期間提供更準確的定位資訊，用於定位該等電性互連件108。
現在請參照第5圖，顯示第4圖在移除階段(removal phase)中之結構。第5圖顯示該等圖案化的區域124及圍繞該等圖案化的區域124之參考標記112。再者，如虛線所示者係於該圖案識別階段期間所定位的電性互連件108。
該等開口118可經形成於該密封劑110上，且經對準於該等電性互連件108上方。於該移除階段期間，該等開口118可利用移除製程(如雷射燒蝕、聲波鑽孔、或微蝕刻製程)貫穿進入該密封劑側114且貫穿進入該密封劑110。
該移除階段的完成導致第2圖之半導體封裝系統100的形成。該雷射燒蝕製程可施加於經外露於該等開口118內的電性互連件108之部份，以改善焊接點(solder joint)連接特性，如經外露出來的表面拋光(surface finish)、該開口118內的結構擬合(structural fit)、或者該等電性互連件108之剖面分布(profile)特性。
已發現到，可利用該雷射燒蝕製程精確地形成該等開口118或該等電性互連件108。亦已發現到，利用該雷射燒蝕製程實質地改善了該等電性互連件108與該等開口118之焊接點連接品質。
現在請參照第6圖，顯示本發明之第二實施例中半導體封裝系統600沿著第7圖之線6--6之剖面圖。較佳的情況是，該半導體封裝系統600可包含基底基板602，如印刷電路板、基板、或具有受保護側604之電路板、該基底基板602相對該受保護側604的側、基底導體606、及電性互連件608。
該基底導體606可透過該基底基板602提供電性連接能力，該基底基板602包含該受保護側604及相對該受保護側604之側。可利用導電性材料形成該基底導體606。
較佳的情況是，該等電性互連件608(如球、凸塊、墊片、接腳、引腳、或焊料)可接置於該受保護側604上。該等電性互連件608可電性連接至該受保護側604上之基底導體606，並且具有不同的實體尺寸或形狀。
密封劑610可施加於該電性互連件608及該受保護側604之部份上方。該密封劑610可包含參考標記612(如基準圖案、缺口、或洞孔)，該參考標記612係施加或形成於該密封劑110背向該受保護側104之密封劑側114中。可利用雷射形成該等參考標記612且該等參考標記612可自該密封劑側614至該基底基板602之受保護側604貫穿該密封劑610，或者可進入該密封劑610之部份。
該等參考標記612之實體位置係經選定且經定位成相對於該基底基板602之邊緣616、第7圖之條帶邊緣圖案702、或第7圖之組裝孔704。以該邊緣616、該條帶邊緣圖案702、或該組裝孔704的實體位置及三角測量計算為基礎的製造資訊可用於定位各個參考標記612。基於該等電性互連件608之分佈圖案可決定該等參考標記612之數量。該等參考標記612或該等參考標記612之數個圖案可用以定位、三角測量、或決定由該密封劑610所覆蓋或阻隔的任何電性互連件608之實體位置。
該密封劑610可於該等電性互連件608上方包含開口618，如洞孔、管路、縫隙或缺口。各個開口618之中心軸皆可與該等電性互連件608之中心軸相符。該等開口618之實體擺放位置係利用以該參考標記612之實體位置為基礎的資訊及以該參考標記612之實體位置為基礎的三角測量計算而選定，且相對於該等參考標記612進行放置。
可利用移除製程(如雷射燒蝕、聲波鑽孔、或者微蝕刻製程)於該密封劑側614形成該等開口618。各個開口618皆可垂直於該密封劑側614。該等開口618可將該等電性互連件608部份地或完全地自該密封劑610外露出來。
自該密封劑側614外露出來的電性互連件608可於該半導體封裝系統100及下一層次的整合(如積體電路封裝、子系統電路板、電路系統、測試設備、或者能夠附接至該等電性互連件608的任何組件)之間提供電性或熱連接能力。
於該受保護側604上方，可將該等電性互連件608分佈且圖案化成為複數個圖案化的區域620，如單元、叢集或基底區域。該等圖案化的區域620中任何一者皆可經成型為與另一個圖案化的區域620完全相同或不同。再者，該等圖案化的區域620中任何一者皆可具有與另一個圖案化的區域620完全相同或不同的尺寸。
積體電路裝置622(如覆晶(flip chip)、模組、封裝件、或被動的裝置)可接置於該基底基板602上，並且電性連接至外露於該基底基板602之受保護側604上之基底導體606。較佳的情況是，該積體電路裝置622可於該受保護側604上方接置於該密封劑610之外緣內。
為了說明起見，該積體電路裝置622係顯示為由該密封劑610所覆蓋。該積體電路裝置622可選擇性地自該密封劑610之密封劑側614外露出來。
內部互連件624(如焊料、接腳、或引腳)可用以於該積體電路裝置622及該等基底導體606之間提供直接的電性連接能力。該等內部互連件624或者該積體電路裝置622與該受保護側604之間的區域可由底部填充(underfill)626所圍繞。
系統連接器628(如焊錫球、墊片、接腳、或引腳)可連接至外露於該基底基板602背向該積體電路裝置622之側上之基底導體606。該等系統連接器628可用以於該半導體封裝系統600及下一層次的整合之間提供連接能力。
已發現到，該等參考標記612提供了準確的定位資訊，用於將該等圖案化的區域620定位於該受保護側604上之目的。
現在請參照第7圖，顯示第6圖之半導體封裝系統600之頂面圖式。第7圖顯示該基底基板602、該基底基板602之受保護側604、覆蓋該受保護側604之部份之密封劑610、該密封劑610之密封劑側614中之參考標記612、及該密封劑610之開口618。
該條帶邊緣圖案702(如基準標記或邊緣記號、或pcb符號/文字)可經定位於該基底基板602之邊緣616上，並且對準任何一個該圖案化的區域620之外緣。該等條帶邊緣圖案702或邊緣616可用以進行三角測量、定位、及識別用於形成參考標記612之位置，以及定位各個圖案化的區域620。
定位於該密封劑610內之電性互連件608、該底部填充626、及該積體電路裝置622係顯示為虛線。相對於該參考標記612而定位的開口618係形成於該等電性互連件608上方，且外露出該電性互連件608之至少部份。
為了說明起見，各個圖案化的區域620內的電性互連件608皆經顯示為圍繞該積體電路裝置622。該等電性互連件608可位於該密封劑610內任何地方且為該密封劑610所覆蓋。
如圖所示，該等組裝孔704係經形成於該基底基板602上且介於該邊緣616與該密封劑610之間。該等組裝孔704可用以對任何製造製程或特定的使用者需求進行調動或提供支持。該等組裝孔704可用以提供於該等參考標記612之形成階段期間所使用的額外參考點。
已發現到，該等參考標記612提供一種定位電性互連件608的方法，相較於仰賴該邊緣116作為定位、三角測量、或決定該等電性互連件608之定位的傳統方法而言，該方法具有更高的精確度或準確性。
現在請參照第8圖，顯示本發明之實施例中製造半導體封裝系統之方法800之流程圖。該方法800包含：於步驟802中，設置具有邊緣的基底基板；於步驟804中，於該基底基板上接置電性互連件；以及，於步驟806中，於該電性互連件上方施加具有參考標記及開口之密封劑，該參考標記基於該等邊緣之實體位置而包圍該電性互連件。
所產生的方法、製程、設備、裝置、產品、及/或系統係易懂的、具成本效益的、不複雜的、多功能且有效的，可令人意外地且非顯而易見地藉由習知技術實現得到，並且因此容易地相容於傳統製造方法或製程與技術而有效率且經濟地於封裝件系統中製造封裝件。
本發明的另一個重要態樣係能夠有益地支持並維護降低成本、簡化系統、及增進效能的歷史趨勢。
本發明的這些及其他有益態樣，使得本領域之技術狀態邁入至少下一層次。
儘管已結合特定的最佳實施方式對本發明進行描述，但是應了解到，對於所屬技術領域中具有通常知識者而言，有鑑於上述說明書內容將清楚了解本發明的許多變動、修改、及變化形式。因此，本發明意圖涵蓋落入本發明申請專利範圍之範圍內的所有此類變動、修改、及變化形式。到目前為止，本說明書中所提及或附加圖式中所顯示的所有事項應理解成作為說明之目的，而並非限定本發明。
1─1．．．剖面線
6─6．．．剖面線
100、600．．．半導體封裝系統
102、602．．．基底基板
104、604．．．受保護側
106、606．．．基底導體
108、608．．．電性互連件
110、610．．．密封劑
112、612．．．參考標記
114、614．．．密封劑側
116、616．．．邊緣
118、618．．．開口
120、122．．．中心軸
124、620．．．圖案化的區域
202、702．．．條帶邊緣圖案
204、704．．．組裝孔
622．．．積體電路裝置
624．．．內部互連件
626．．．底部填充
628．．．系統連接器
800．．．方法
802、804、806．．．步驟
第1圖係本發明之第一實施例中半導體封裝系統沿著
第2圖之線1--1之剖面圖；
第2圖係第1圖之半導體封裝系統之頂面圖式；
第3圖係第2圖在製造之標記階段中之結構；
第4圖係第3圖在圖案識別階段中之結構；
第5圖係第4圖在移除階段中之結構；
第6圖係本發明之第二實施例中半導體封裝系統沿著
第7圖之線6--6之剖面圖；
第7圖係第6圖之半導體封裝系統之頂面圖式；以及
第8圖係本發明之實施例中製造半導體封裝系統之方法之流程圖。
100．．．半導體封裝系統
102．．．基底基板
104．．．受保護側
106．．．基底導體
108．．．電性互連件
110．．．密封劑
112．．．參考標記
114．．．密封劑側
116．．．邊緣
118．．．開口
120、122．．．中心軸
124．．．圖案化的區域

Claims (10)

  1. 一種製造半導體封裝系統之方法，包括：設置具有邊緣與條帶邊緣圖案的基底基板；於該基底基板上接置電性互連件；以及於該電性互連件上方施加具有參考標記及開口之密封劑，該參考標記係基於該等邊緣、條帶邊緣圖案之實體位置及三角測量計算而包圍該電性互連件。
  2. 如申請專利範圍第1項所述之製造半導體封裝系統之方法，其中，施加該密封劑包含於該密封劑中形成該參考標記。
  3. 如申請專利範圍第1項所述之製造半導體封裝系統之方法，其中，施加該密封劑包含移除該密封劑之部份，以外露出該電性互連件。
  4. 如申請專利範圍第1項所述之製造半導體封裝系統之方法，其中：設置該基底基板包含設置在該等邊緣與該密封劑之間具有組裝孔之該基底基板；以及施加該密封劑包含基於該組裝孔之實體位置於該密封劑中形成該參考標記。
  5. 如申請專利範圍第1項所述之製造半導體封裝系統之方法，復包括：於該基底基板上接置積體電路裝置；以及將系統連接器連接至該基底基板。
  6. 一種半導體封裝系統，包括： 基底基板，係具有邊緣與條帶邊緣圖案；電性互連件，係接置於該基底基板；以及密封劑，係於該電性互連件上方具有參考標記及開口，該參考標記係基於該等邊緣、條帶邊緣圖案之實體位置及三角測量計算而包圍該電性互連件。
  7. 如申請專利範圍第6項所述之半導體封裝系統，其中，該密封劑包含經形成於該密封劑中的該參考標記。
  8. 如申請專利範圍第6項所述之半導體封裝系統，其中，該密封劑包含經移除以外露出該電性互連件的該密封劑之部份。
  9. 如申請專利範圍第6項所述之半導體封裝系統，其中：該基底基板在該等邊緣與該密封劑之間具有組裝孔；以及該密封劑包含基於該組裝孔之實體位置於該密封劑中所形成的該參考標記。
  10. 如申請專利範圍第6項所述之半導體封裝系統，復包括：積體電路裝置，係接置於該基底基板上；以及系統連接器，係連接至該基底基板。
TW100105208A 2010-02-22 2011-02-17 具有對準互連件之半導體封裝系統及其製造方法 TWI527133B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/710,359 US8497575B2 (en) 2010-02-22 2010-02-22 Semiconductor packaging system with an aligned interconnect and method of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201145412A TW201145412A (en) 2011-12-16
TWI527133B true TWI527133B (zh) 2016-03-21

Family

ID=44475809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105208A TWI527133B (zh) 2010-02-22 2011-02-17 具有對準互連件之半導體封裝系統及其製造方法

Country Status (3)

Country Link
US (1) US8497575B2 (zh)
KR (1) KR101762878B1 (zh)
TW (1) TWI527133B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800656B (zh) * 2011-05-20 2015-11-25 精材科技股份有限公司 晶片封装体、晶片封装体的形成方法以及封装晶圆
TWI506755B (zh) * 2013-09-26 2015-11-01 Lextar Electronics Corp 具有定位結構的發光二極體
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages
US20150325759A1 (en) * 2014-05-06 2015-11-12 Cree, Inc. Optical element with integrated indicator
US10170444B2 (en) 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
DE19839999C1 (de) * 1998-09-02 2000-05-04 Siemens Ag Verfahren und Vorrichtung zum Kalibrieren eines Verfahrwegs und/oder einer Winkellage einer Haltevorrichtung in einer Einrichtung zur Herstellung von elektrischen Baugruppen sowie Kalibriersubstrat
US6205364B1 (en) * 1999-02-02 2001-03-20 Creo Ltd. Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6483101B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6506623B2 (en) * 2000-09-28 2003-01-14 Canon Kabushiki Kaisha Microstructure array, mold for forming a microstructure array, and method of fabricating the same
US6581202B1 (en) * 2000-11-10 2003-06-17 Viasystems Group, Inc. System and method for monitoring and improving dimensional stability and registration accuracy of multi-layer PCB manufacture
JP2002368027A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
TW504815B (en) * 2001-11-16 2002-10-01 Advanced Semiconductor Eng Packaging mold device with ESD protection
AU2003224400A1 (en) * 2002-05-02 2003-11-17 Orbotech Ltd. A system and method for manufacturing printed circuit boards employing non-uniformly modified images
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US8497575B2 (en) 2013-07-30
KR101762878B1 (ko) 2017-07-31
US20110204508A1 (en) 2011-08-25
TW201145412A (en) 2011-12-16
KR20110096513A (ko) 2011-08-30

Similar Documents

Publication Publication Date Title
US8456018B2 (en) Semiconductor packages
KR100587851B1 (ko) 반도체 장치의 제조방법
KR100886720B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
TWI527133B (zh) 具有對準互連件之半導體封裝系統及其製造方法
KR102222415B1 (ko) 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법
US9622350B2 (en) Method of forming a circuit board
JP5466820B2 (ja) 半導体基板、及び半導体装置の製造方法
CN108538801B (zh) 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
TW202042362A (zh) 包含以一第一方向對齊之第一焊點互連件及以一第二方向對齊之第二焊點互連件之裝置
US9112062B2 (en) Semiconductor device and method of manufacturing the same
KR101852587B1 (ko) 노출된 컨덕터를 구비한 집적회로 패키징 시스템 및 그 제조 방법
KR20090056560A (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
US7560805B2 (en) Semiconductor package and method of manufacturing the same
US9041229B1 (en) Merged fiducial for semiconductor chip packages
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
JP2014011403A (ja) 配線基板の製造方法
KR20110136122A (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP5308464B2 (ja) 半導体装置の製造方法
US20130187263A1 (en) Semiconductor stacked package and method of fabricating the same
US20120098143A1 (en) Method for packaging a semiconductor chip, and semiconductor package
KR20230094341A (ko) 패키지기판
TWI291731B (en) Chip carrier and chip package structure thereof