TWI525647B - Production method of wafer type arrangement resistor - Google Patents

Description

晶片式排列電阻器的製造方法

本發明是有關於一種電阻器的製造方法，特別是指一種晶片式排列電阻器的製造方法

參閱圖1、圖2，目前的晶片式排列電阻器是薄片長條狀並具有多數使用電阻範圍的被動元件，包含一個由絕緣材料，例如陶瓷構成的元件本體11、多數個電極12，及多數個電阻14。

該元件本體11概呈長矩形薄片態樣，具有一個基面111、一個相反於該基面111的頂面112、二個分別連接該基面111與頂面112短邊的短側面113，及二個分別連接該基面111與頂面112長邊的長側面114。

該等電極12概呈C字型，由導電材料構成並間隔地形成該元件本體11的二長側面114並延伸至該基面111與頂面112。

該等電阻14由具有預定阻值的導電材料構成並形成於其中任二個彼此相對的電極12的基面111區域上，且相反二側分別與該二個相對的電極12接觸並電連接。

上述晶片式排列電阻器1在使用時，是依電路設計，以該等電極12位於該基面111的部分朝向電路板( 圖未示出)並焊固於電路板上，而可藉由與每一電阻14電連接的二電極12與電路板電連接，進而為電路提供不同的使用阻值。

就晶片式排列電阻器1的使用方式來說，當晶片式排列電阻器1銲固於電路板後，其實僅是自該等電極12中的其中二個位於基面111的部分與位於該二電極12之間的電阻14形成其中一個具有對應於該電阻14的電阻範圍的電通路，易言之，該二電極12對應於頂面112、長側面114的結構並未對電通路有電性功效的產生；但就元件結構而言，該等結構的存在可以提高電極12整體與元件本體11間的面積比，進而提高電極12對元件本體11的附著強度，避免電極12、電阻14自元件本體11脫落而失效的狀況發生，也因此，該等電極12對應於頂面112、長側面114的結構為不能減化或省略的元件構造之一。但是，也因為這樣對應於頂面112、長側面114的結構的存在，不但會增加製程成本與結構成本，同時，也會增加晶片式排列電阻器1在例如測試或是使用時，因碰撞到電極12位於頂面112或長側面114的結構而連動影響電極12、電阻14，而導致元件失效的機率增加，以及較高的溫度係數(TCR，Ternperature coefficient of Resistance)

此外，由於電子元件有朝微小化的趨勢，而現有的晶片式排列電阻器1在微縮時，會因為電極12位於長側面114的結構的間距太小而產生短路的問題。

又，傳統上，現有的晶片式排列電阻器1是採 用沖壓出多數pin孔的方式製造，除了會因為模具中之pin孔很小很脆弱，無法一次沖太多孔，也因為考慮一次沖孔越多基板燒結變形量就越大的關係，基板上可使用的有效面積很小，以0201x2晶片式排列電阻器為例，依目前技術只可達15%。

因此，本發明之目的，即在提供一種結構簡單且電極與元件本體的附著力高而不易脫落、毀損的晶片式排列電阻器的製作方法。

於是，本發明一種晶片式排列電阻器的製造方法，包含一個基板本體定義步驟、一個圖案形成步驟、一個膜體形成步驟、一個電阻形成步驟、一個薄板切割步驟，及一個接觸電極形成步驟。

該基板本體定義步驟於一片用絕緣材料構成的薄板以多數條彼此呈預定間距且交錯分佈的折粒線定義出多數個呈陣列排列的基板本體，其中，每一個基板本體具有一個包括多數塊彼此間隔且臨靠近二長邊邊緣分佈的電極印刷部的基面，及一個相反於該基面的頂面。

該圖案形成步驟以鑽石刀切割，及雷射切割其中至少一種方式於該每一個基板本體之基面的電極印刷部形成一個自該基面向該頂面方向凹陷的凹陷圖案。

該膜體形成步驟，用導電材料構成的糊狀材料填覆滿每一個凹陷圖案地定著於每一個電極印刷部而形成多數個接觸電極增長膜。

該電阻形成步驟，用具有預定阻值的糊狀導電材料定著於該等電極印刷部之間的基面區域上而形成多數個電阻，其中，每一個電阻的相反二側分別與其中二個彼此相對的接觸電極增長膜接觸並電連接。

該薄板切割步驟沿該等折粒線切割定著形成有該等接觸電極增長膜與該等電阻的薄板，得到多數個晶片式排列電阻器半成品。

該接觸電極形成步驟自該等晶片式排列電阻器半成品的多數接觸電極增長膜披覆導體材料而增厚成多數接觸電極，得到多數個晶片式排列電阻器。

較佳地，前述該晶片式排列電阻器的製造方法，其中，該電阻形成步驟與該薄板切割步驟之間還包含一個用絕緣材料形成多數分別蓋覆該等電阻的絕緣保護層的保護層形成步驟。

本發明之功效在於：利用在基板本體的每一個電極印刷部形成一凹陷圖案，藉由凹陷圖案使接觸電極更強固地附著於基板本體而不脫落，提供一種結構簡單且電極與元件本體的附著力高而不易脫落、毀損的晶片式排列電阻器的製作方法。

1‧‧‧晶片式排列電阻器

11‧‧‧元件本體

111‧‧‧基面

112‧‧‧頂面

113‧‧‧短側面

114‧‧‧長側面

115‧‧‧側電極形成部

12‧‧‧電極

14‧‧‧電阻

2‧‧‧晶片式排列電阻器

21‧‧‧基板本體

211‧‧‧基面

212‧‧‧頂面

213‧‧‧短側面

214‧‧‧長側面

215‧‧‧電極印刷部

22‧‧‧凹陷圖案

23‧‧‧接觸電極

231‧‧‧膜體

232‧‧‧接觸電極增長膜

24‧‧‧電阻

25‧‧‧絕緣保護層

31‧‧‧基板本體定義步驟

32‧‧‧圖案形成步驟

33‧‧‧膜體形成步驟

34‧‧‧電阻形成步驟

35‧‧‧薄板切割步驟

36‧‧‧接觸電極形成步驟

37‧‧‧保護層形成步驟

41‧‧‧薄板

42‧‧‧折粒線

43‧‧‧晶片式排列電阻器半成品

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一立體圖，說明現有的晶片式排列電阻器；圖2是一剖視圖，輔助說明圖1的現有的晶片式排列電 阻器；圖3是一立體圖，說明本發明一種晶片式排列電阻器的一第一較佳實施例；圖4是一剖視圖，輔助說明圖3本發明一種晶片式排列電阻器的第一較佳實施例；圖5是一流程圖，說明製作本發明一種晶片式排列電阻器的第一較佳實施例的製造方法；圖6是一示意圖，說明製作本發明一種晶片式排列電阻器的第一較佳實施例的一基板本體定義步驟；圖7是一示意圖，說明製作本發明一種晶片式排列電阻器的第一較佳實施例的一圖案形成步驟；圖8是一示意圖，說明製作本發明一種晶片式排列電阻器的第一較佳實施例的一膜體形成步驟；圖9是一示意圖，說明製作本發明一種晶片式排列電阻器的第一較佳實施例的一電阻形成步驟；圖10是一示意圖，說明製作本發明一種晶片式排列電阻器的第一較佳實施例的一薄板切割步驟；圖11是一示意圖，說明製作本發明一種晶片式排列電阻器的第一較佳實施例的一接觸電極形成步驟；圖12是一剖視圖，說明本發明一種晶片式排列電阻器的一第二較佳實施例；及圖13是一流程圖，說明製作本發明一種晶片式排列電阻器的第二較佳實施例的製造方法。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖3、圖4，本發明一種晶片式排列電阻器2的一第一較佳實施例包含一個基板本體21、多數個凹陷圖案22、多數個接觸電極23，及多數個電阻24，而可焊固於例如電路板(圖未示出)上，而在使用時依電路設計提供多數使用阻值範圍。

該基板本體21由例如氧化鋁等絕緣材料構成並概呈長矩形薄片狀，具有一個基面211、一個相反於該基面211的頂面212、二個分別連接該基面211與頂面212短邊的短側面213，及二個分別連接該基面211與頂面212長邊的長側面214，其中，該基面211包括多數個彼此間隔且臨靠近二個長邊邊緣分佈的電極印刷部215。

每一個凹陷圖案22臨靠近該基板本體21的二個長邊邊緣且自該基面211向該頂面212方向地形成在每一個電極印刷部215上，在本例與圖示中，是以一條以鑽石刀切割，及雷射切割其中任一種方式形成的刻痕作說明，而此等形成過程將於後續製程說明中再予以詳敘。

該等接觸電極23是先由導電的糊狀材料填覆滿每一個凹陷圖案22地形成於該基面211的每一個電極印刷部215而成多數接觸電極增長膜232後，再用例如電鍍等方式自該等接觸電極增長膜232披覆導電材料增厚形成，用於與外部電路(圖未示出)接觸並電連接。在本例中，該等接觸電極23是先用厚膜定著方式將含銀及鈀等金屬導電元 素所成的導體釉糊填附於每一個凹陷圖案22地印刷形成在每一電極印刷部215成一膜體231並烘培定型後，再用相類似的過程於該膜體231上再形成另一膜體231而構成該等接觸電極增長膜232，之後，再用例如電鍍等方式自該等接觸電極增長膜232披覆導電材料增厚形成。

該等電阻24由具有預定阻值的導電材料構成並形成於其中任二個彼此相對的電極印刷部215的基面211區域上，且相反二側分別與形成在該二個相對的電極印刷部215上的接觸電極增長膜232接觸並電連接。

上述本發明晶片式排列電阻器2的第一較佳實施例在使用時，是依電路設計，以該等接觸電極23朝向電路板(圖未示出)而銲固於電路板上，而可藉由與每一電阻24電連接的二接觸電極23與電路板電連接而提供不同的使用阻值範圍。特別是，藉由每一個形成在電極印刷部215的凹陷圖案22，使得每一接觸電極23能更強固的與該基板本體21相連接，而可簡化如現有的晶片式排列電阻器1的電極12結構，進而節省製程與材料成本，有效提高市場競爭力。

參閱圖5，上述本發明一種晶片式排列電阻器2的第一較佳實施例是以如圖5所示的包含一個基板本體定義步驟31、一個圖案形成步驟32、一個膜體形成步驟33、一個電阻形成步驟34、一個薄板切割步驟35，及一接觸電極形成步驟36的製造方法製作得到。

參閱圖5、圖6，首先進行該基板本體定義步驟 31，選用一片用例如氧化鋁等絕緣材料構成的薄板41，並以多數條彼此呈預定間距且交錯分佈的折粒線42定義出多數個呈陣列排列的基板本體21，其中，在分割後每一個基板本體21具有一個包括多數塊彼此間隔且臨靠近二長邊邊緣分佈的電極印刷部215的基面211，及一個相反於該基面211的頂面212。在此，是用鑽石刀切割，及雷射切割其中至少一種方式自該薄板41向下切割出不切穿且具有預定深度的刻痕而形成該等折粒線42，俾便於後續製程步驟中沿該等折粒線42精確地破裂該薄板41而製得多數晶片式排列電阻器2。

參閱圖5、圖7，接著進行該圖案形成步驟32，以鑽石刀切割，及雷射切割其中至少一種方式於該每一個基板本體21之基面211的電極印刷部215形成該等自該基面211向該頂面212方向凹陷的凹陷圖案22。

參閱圖5、圖8，然後進行該膜體形成步驟33，用導電材料構成的糊狀材料填覆滿每一個凹陷圖案22地定著於每一個電極印刷部215而形成多數個接觸電極增長膜232；更詳細而言，本步驟是用厚膜定著方式將含銀及鈀等金屬導電元素所成的導體釉糊填附於每一個凹陷圖案22地印刷形成在每一電極印刷部215上而形成一膜體231並烘培定型後，再用相類似的過程於該膜體231上再形成另一膜體231而構成該等接觸電極增長膜232。

參閱圖5、圖9，接著再進行該電阻形成步驟34，用具有預定阻值的糊狀導電材料定著於該等電極印刷部 215之間的基面211區域上而形成多數個電阻24，其中，每一個電阻24的相反二側分別與其中二個彼此相對的接觸電極增長膜232接觸並電連接；在此，是用網版印刷方式將含有例如氧化釕(RuO₂)的電阻膏印刷在其中二個彼此相對的接觸電極增長膜232之間，再經烘培後形成該等電阻24。

參閱圖5、圖10，然後再進行該薄板切割步驟35，沿該等折粒線42切割定著形成有該等接觸電極增長膜232與該等電阻24的薄板41，製得多數個晶片式排列電阻器半成品43。

參閱圖5、圖11，最後進行該接觸電極形成步驟36，自該等晶片式排列電阻器半成品43的多數接觸電極增長膜232，以例如電鍍方式披覆導體材料而增厚成多數接觸電極23，即製作得到多數個晶片式排列電阻器2。

由上述的說明可知，由於毋須製作類似現有的晶片式排列電阻器1的電極12位於長側面114或頂面112的結構，所以整體製程較為節省且流暢，而可以減少製程成本；更重要的是，藉著圖案形成步驟32而於該薄板41的多數電極印刷部215上形成多數凹陷圖案22，而可供後續該膜體形成步驟33形成該等接觸電極增長膜232，以及該接觸電極形成步驟36披覆形成該等接觸電極23時，令該等接觸電極23與該基板本體21彼此的連接強度提高，進而避免在測試或是安裝中因碰撞而脫落毀損，甚至連帶使得電阻24剝落而導致元件失效。

參閱圖12、圖13，本發明一種晶片式排列電阻器2的一第二較佳實施例是與該第一較佳實施例相似，其不同處僅在於還包含一層由例如玻璃或樹脂構成而蓋覆該等電阻24的絕緣保護層25，用以保護該等電阻24在測試或正式使用中不因碰撞而失效，並輔助保持阻值的穩定；至於，該晶片式排列電阻器2的第二較佳實施例的製造，則是與上述的製造方法相似，不同處僅在於在該電阻形成步驟34實施後，即實施一個用玻璃或樹脂材料蓋覆該等電阻24而形成該層絕緣保護層25的保護層形成步驟37，之後，再進行薄板切割步驟35、接觸電極形成步驟36等，而製作得到蓋覆有絕緣保護層25的晶片式排列電阻器2；另外，蓋覆形成該絕緣保護層25後，還可以用雷射整飾法(laser trimming)熔解、削除該絕緣保護層25與該等電阻24的部分結構，以調整每一電阻24的精確實施電阻範圍。

綜上所述，現有的晶片式排列電阻器1在結構必須藉由電極12位於頂面112及或是長側面114的結構提高電極12與元件本體11的附著力，而避免電極12脫落、毀損，但如此一來反而除了容易因碰撞電極12位於頂面112及/或是長側面114的結構而導致元件功能失效外，也增加了製程與元件材料結構成本，此外，由於電子元件有朝微小化的趨勢，而現有的晶片式排列電阻器1在微縮時，會因為電極12位於頂面112及/或是長側面114的結構的間距太小而產生短路的問題。又，傳統上，現有的晶片式排列電阻器1是採用沖壓出多數pin孔的方式製造，除了會因為 模具中之Pin孔很小很脆弱，無法一次沖太多孔，也因為考慮一次沖孔越多基板燒結變形量就越大的關係，基板上可使用的有效面積很小，以0201x2晶片式排列電阻器為例，依目前技術只可達15%。

而本發明則是提出一種結構簡單的晶片式排列電阻器2，藉由凹陷圖案22而使得接觸電極23可緊密地與基板本體21結合不脫落，因而可以簡化現有的晶片式排列電阻器1的電極12結構，大幅降低材料結構成本，同時，更因為元件側周面無任何電性結構存在，所以在結構上可縮短電流行程，可得到較低的溫度係數(TCR)，並同時在置件時不會因撞擊到電性結構而造成電阻元件功能失效，大幅提高使用上的便利性與成功率。

此外，本發明亦同時提出完整的晶片式排列電阻器的製作方法，而以簡化且流暢的製程製作出量產出該等晶片式排列電阻器2，不但因工序減少而可達到製法簡單成本低，且主要採用鑽石刀切割方式加工以成型，或使用雷射劃線(laser scribing)方式加工以成型，而未採用沖壓出多數pin孔的方式製作，因此無基板燒結變形量較大的問題，所以大幅提高基板的有效運用面積比率達80%以上，確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

31‧‧‧基板本體定義步驟

32‧‧‧圖案形成步驟

33‧‧‧膜體形成步驟

34‧‧‧電阻形成步驟

35‧‧‧薄板切割步驟

36‧‧‧接觸電極形成步驟

Claims (2)

1. 一種晶片式排列電阻器的製造方法，包含：一個基板本體定義步驟，於一片用絕緣材料構成的薄板以多數條彼此呈預定間距且交錯分佈的折粒線定義出多數個呈陣列排列的基板本體，其中，每一個基板本體具有一個包括多數塊彼此間隔且臨靠近二長邊邊緣分佈的電極印刷部的基面，及一個相反於該基面的頂面；一個圖案形成步驟，以鑽石刀切割，及雷射切割其中至少一種方式於該每一個基板本體之基面的電極印刷部形成一個自該基面向該頂面方向凹陷的凹陷圖案；一個膜體形成步驟，用導電材料構成的糊狀材料填覆滿每一個凹陷圖案地定著於每一個電極印刷部而形成多數個接觸電極增長膜；一個電阻形成步驟，用具有預定阻值的糊狀導電材料定著於該等電極印刷部之間的基面區域上而形成多數個電阻，其中，每一個電阻的相反二側分別與其中二個彼此相對的接觸電極增長膜接觸並電連接；一個薄板切割步驟，沿該等折粒線切割定著形成有該等接觸電極增長膜與該等電阻的薄板，得到多數個晶片式排列電阻器半成品；及一個接觸電極形成步驟，自該等晶片式排列電阻器半成品的多數接觸電極增長膜披覆導體材料而增厚成多數接觸電極，得到多數個晶片式排列電阻器。
2. 依據申請專利範圍第1項所述之晶片式排列電阻器的製造方法，其中，於該電阻形成步驟與該薄板切割步驟之間還包含一個用絕緣材料形成多數分別蓋覆該等電阻的絕緣保護層的保護層形成步驟。