TWI521891B - 高速串列化器 - Google Patents

Description

高速串列化器 交互參照申請案

此申請案主張2009年1月16日由Jeong-Gyun Shin提出申請的美國臨時申請案第61/145,462號案，名稱為“HIGH SPEED SERIALIZER”的利益，且在此併入本文以為參考資料。

發明領域

此揭露大體上有關於電子電路，且尤其有關於一高速串列化器。

發明背景

串列化器用以將一平行資料串流轉換為一串列位元串流以致於其可被儲存於一儲存媒體上或於一網路通訊鏈結被傳送。串列化器可用於多種脈絡中。例如，串列化器可在一讀出積體電路(ROIC)內使用。一ROIC是一電路多工器，其機械地且電氣地與一焦平面陣列感測器形成介面，以將感測資料傳送至外部電子元件來構造一影像。

發明概要

依據一實施例的用於多工2^N筆資料輸入的高速串列化器，N是一正整數，是包含被配置於N級中的2^N-1個多工單元。該等級編號為1至N，其中該第N級的輸出是一串列傳送且該第一級的輸入是該等2^N筆資料輸入。每一級包含該先前級的多工單元之數量的一半。且每一多工單元包含一多工器，該多工器包含一對輸入及一輸出，該第一級中的該等多工單元的2^N-2個進一步包含一閂鎖器，且該閂鎖器的該輸出耦接至該多工器的一輸入。

依據另一實施例的用於多工2^N筆資料輸入的高速串列化器，N是一正整數，是包含被配置於N級中的多個多工單元。該等級編號為1至N，其中該第N級的輸出是一串列傳送且該第一級的輸入是該等2^N資料輸入。每一多工單元包含至少一多工器，該多工器包含一對輸入及一輸出。該第N級中的該多工器受組配用以接收一時鐘信號，且該第N級之前的每一級中的該等多工器受組配用以接收兩個時鐘信號中的其中一信號。該第N級之前的每一級中的該等多工器的一半受組配用以接收兩時鐘信號中相同的時鐘信號。該第N級之前的每一級中的該等多工器所接收的該等時鐘信號在隨後級中的該等多工器所接收的該等時鐘信號的頻率之一半下操作。該第N級之前的每一級中的該等多工器所接收的該二時鐘信號彼此偏斜了隨後級的該時鐘信號之週期的一半。

本發明的一些實施例的一可能的技術優勢是由於串列化器使用一最小數目的閂鎖器而引起的低功率消耗，本發明的一些實施例的另一可能的技術優勢是由於串列化器使用在一快速時鐘信號的兩邊緣上產生的一較慢時鐘信號頻率而引起的低功率消耗。

圖式簡單說明

依據詳細說明結合附圖，本揭露之實施例的更完整的理解將變的清楚，其中：第1圖說明用於多工四輸入的一串列化器的一實施例；第2圖說明用於多工四輸入的一串列化器的一時鐘產生器的一實施例；第3圖是依據第1圖中所說明的該實施例的用於多工四輸入的一串列化器的一資料流程圖；第4圖說明用於多工八輸入的一串列化器的一實施例；第5圖說明用於多工八輸入的一串列化器的一時鐘產生器的一實施例；且第6圖是依據第4圖中所說明的該實施例的用於多工八輸入的一串列化器的一資料流程圖。

示範性實施例之詳細說明

串列化器時常消耗大量功率，因為它們使用很多在高時鐘頻率下操作的電路元件。因為對串列化器具有低功率消耗的期待，串列化器使用最少量電路元件是較佳的。此外，串列化器之電路元件在低時鐘頻率下操作是所期待的。

第1圖說明用於多工四輸入D₀₀、D₀₁、D₁₀及D₁₁的一串列化器100的一實施例。該串列化器具有兩級，110及120。每一級包含多個多工單元，該等多工單元可由一單一的多工器130a或130b或耦接至一閂鎖器140的一多工器130c組成。級120具有前級110一半數量的多工單元，且串列化器100一共包含三個多工單元。大體上，各該四輸入D₀₀、D₀₁、D₁₀及D₁₁在穿過級120的多工器130a到達輸出Y之前連續穿過級110中的該等多工單元其中之一。

各該電路元件130a、130b、130c及140依據一不同的時鐘信號來操作。每一時鐘信號具有一高狀態及一低狀態，每一時鐘信號在該兩狀態之間轉換。該時鐘信號的每一轉換被命名為一邊緣。級120的多工器130a依據一時鐘信號CK1來操作，時鐘信號CK1在該等時鐘信號CK2A、CK2B及CK2BN兩倍頻率下轉換，級110的該等電路元件130b、130c及140依據時鐘信號CK2A、CK2B及CK2BN來操作。時鐘信號CK2A及CK2B彼此偏斜CK1的一半週期，CK2B的下降邊緣追隨CK2A的下降邊緣。時鐘信號CK2BN具有時鐘信號CK2B的相反狀態。

以一輸入D₁₁且依據一時鐘信號CK2BN來操作的閂鎖器140是一主動正位準閂鎖器。作為一主動正位準閂鎖器，當時鐘信號CK2BN為高時，其輸出Q等於其輸入D₁₁。當時鐘CK2BN為低時，輸入D₁₁對輸出無影響。閂鎖器140的輸出經由點E被選擇路由至多工器130c的輸入。

依據時鐘信號CK2B來操作的多工器130c具有兩輸入，從該等兩輸入，多工器130c經由點F₁選擇輸出至多工器130a。當CK2B為低時，多工器130c選擇輸入D₀₁，且當CK2B為高時，多工器130c選擇點E處的值。

依據時鐘信號CK2A來操作的多工器130b具有兩輸入D₀₀及D₁₀，從該二輸入，多工器130b經由點F₀選擇輸出至多工器130a。當CK2A為低時，多工器130c選擇輸入D₀₀，且當CK2B為高時，多工器130c選擇輸入D₁₀。

多工器130b及130c的該等輸出分別經由點F₀及F₁被選擇路由至多工器130a的該等輸入。當CK1為低時，依據時鐘信號CK1來操作的多工器130a選擇點F₀處的值且當CK1為高時選擇點F₁處的值。藉由多工器130a被選定的該值被選擇路由至輸出Y用於串列傳送。

串列化器100的一可能的技術優勢是其僅使用一閂鎖器140來傳送四輸入。使用最小數目的閂鎖器可使該串列化器產生低功率消耗。

第2圖說明針對用於多工四輸入的一串列化器中所使用的該等時鐘信號的一時鐘產生器的一實施例。大體上，時鐘產生器200包含兩閘控D閂鎖器210a及210b，該二閘控D閂鎖器210a及210b受組配以作為一主從正反器而起作用。時鐘信號CK1穿過該主從正反器以透過利用該主從正反器的適當輸出來產生時鐘信號CK2A、CK2B及CK2BN。以此方式，一特定級的電路元件所據以操作的時鐘信號用以產生先前級的電路元件所據以操作的時鐘信號。

閂鎖器210a是一主動正位準閂鎖器，其輸入是閂鎖器210b的輸出。閂鎖器210a依據時鐘信號CK1穿過一反向器220而產生的該時鐘信號來操作。作為一主動正位準閂鎖器，當其時鐘信號為高時其輸出Q等於其輸入。當其時鐘信號為低時，輸入對輸出無影響。閂鎖器210a的輸出作為時鐘信號CK2BN來使用，串列化器100的閂鎖器140依據該時鐘信號CK2BN來操作。閂鎖器210a的輸出的相反數被選擇路由至閂鎖器210b的輸入。此外，閂鎖器210a的輸出的相反數作為時鐘信號CK2B來使用，串列化器100的閂鎖器130c依據該時鐘信號CK2B來操作。

閂鎖器210b是一主動正位準閂鎖器，其輸入是閂鎖器210a的輸出的相反數。閂鎖器210b依據時鐘信號CK1來操作。作為一主動正位準閂鎖器，當其時鐘信號為高時，其輸出Q等於其輸入。當其時鐘信號為低時，輸入對輸出無影響。閂鎖器210b的輸出作為閂鎖器210a的輸入來使用。閂鎖器210b的輸出的相反數作為時鐘信號CK2A來使用，串列化器100的多工器130b依據該時鐘信號CK2A來操作。

藉由使時鐘信號CK1穿過一主從正反器而產生時鐘信號CK2A、CK2B及CK2BN，一4輸入串列化器可在CK1的兩時鐘相位上傳送資料。此傳送藉由在較快的時鐘信號CK1的兩邊緣上產生較慢的時鐘信號CK2A、CK2B及CK2BN來完成。每次CK1從一狀態轉換至另一狀態時，至少一閂鎖器210的輸出改變。因此，每次CK1從一狀態轉換至另一狀態時，該等時鐘信號CK2A、CK2B及CK2BN的至少一輸出改變。

第3圖是用於多工四輸入的串列化器100的一資料流程圖。該等時鐘信號CK2A、CK2B及CK2BN參見第1圖如上所述來操作。在此範例中，該等資料輸入D₀₀、D₀₁、D₁₀及D₁₁在時鐘信號CK2A的下降邊緣是可得的。在時間槽310期間，時鐘信號CK2A及CK2BN為低，且時鐘信號CK1及CK2B為高。當CK2A為低時，多工器130b選擇將輸入D₀₀輸出至點F₀。當CK2BN也為低時，輸入D₁₁對閂鎖器140的輸出無影響，且點E維持等於過去的D₁₁的值。當CK2B為高時，多工器130c選擇將過去的D₁₁輸出至點F₁，且當CK1為高時，多工器130a選擇將過去的D₁₁選擇路由至輸出Y。

時間槽310等於或大於產生輸入資料位元D₀₀的時鐘至Q(clock-to-Q)延遲以及D₀₀穿過多工器130b之時間的總和。因此，藉由時間槽310的完成，F₀等於D₀₀的值。D₀₀的路徑是該串列化器的時間關鍵路徑。像這樣，D₀₀的路徑影響串列化器100可多快地傳送該等四資料輸入。

在時間槽320期間，時鐘信號CK2A、CK2B及CK1為低，而時鐘信號CK2BN為高。當CK1為低時，且當CK2A也維持為低時，多工器130a選擇將D₀₀從點F₀選擇路由至輸出Y。當CK2BN為高時，閂鎖器140的輸出等於其輸入D₁₁，且點E被設定成D₁₁的值。當CK2B為低時，多工器130c選擇將輸入D₀₁輸出至點F₁。

在時間槽330期間，時鐘信號CK1、CK2A及CK2BN為高，而時鐘信號CK2B為低。當時鐘信號CK1為高時，且當CK2B維持為低時，多工器130a選擇將輸入D₀₁從點F₁選擇路由至輸出Y。當時鐘信號CK2A為高時，多工器130b選擇將輸入D₁₀輸出至點F₀。當時鐘信號CK2BN維持為高時，點E維持被設定成D₁₁的值。

在時間槽340期間，時鐘信號CK2A及CK2B為高，而時鐘信號CK1及CK2BN為低。當CK1為低時，且當CK2A維持為高時，多工器130a選擇將輸入D₁₀從點F₀選擇路由至輸出Y。當CK2BN為低時，閂鎖器140的輸入對其輸出無影響，且點E維持等於D₁₁。當CK2B為高時，多工器130c選擇將點E處的過去的D₁₁輸出至點F₁。

在時間槽350期間，時鐘信號CK1及CK2B為高，而時鐘信號CK2BN及CK2A為低。此外，新的資料輸入對多工器130a、多工器130b及閂鎖器140為可得的。當CK2BN為低時，到達閂鎖器140的該新的資料輸入對該閂鎖器的輸出無影響。當CK1為高時，且當CK2B也維持為高時，多工器130a選擇將D₁₁從點F₁選擇路由至輸出Y。當CK2A為低時，多工器130b選擇將新的D₀₀輸出至點F₀。

閂鎖器140保持需被傳送的最後數字，允許將新資料輸入至該串列化器而不影響序列的該最後數字的傳送。當時鐘信號CK2B及CK1為高時，該閂鎖器的輸出透過該等多工器130c及130a被選擇路由。因為該閂鎖器依據時鐘信號CK2B的相反數來操作，該閂鎖器將不允許該資料輸入在過去的D₁₁被選擇路由至輸出Y的時間槽期間穿過該閂鎖器。因為當CK2B及CK1為高時D₁₁被選擇路由至Y，CK2BN將在此時期為低，且閂鎖器140的輸出將不受其輸入影響。

如第3圖說明，一串列化器100可僅使用一閂鎖器處理資料輸入D₀₀、D₀₁、D₁₀及D₁₁。串列化器100使用在時鐘信號CK1的兩邊緣上產生的三時鐘信號─CK2A、CK2B及CK2BN處理該等資料輸入。藉由利用在時鐘信號CK1的兩邊緣上產生的較慢的時鐘信號且僅使用一閂鎖器，串列化器100可比其他串列化器消耗更少的功率。

第4圖說明用於多工八輸入D₀₀₀、D₀₀₁、D₀₁₀、D₀₁₁、D₁₀₀、D₁₀₁、D₁₁₀及D₁₁₁的一串列化器400的一實施例。該串列化器具有三個級410、420及430。每一級包含多個多工單元，該等多工單元可由一單一的多工器440a、440b、440c、440d或440f組成，或一多工單元可由耦接至一閂鎖器450a或450b的一多工器440e或440g組成。級420具有先前級410之多工單元數量的一半，級430具有該先前級420之多工單元數量的一半，且串列化器400一共包含七個多工單元。大體上，各該八輸入D₀₀₀、D₀₀₁、D₀₁₀、D₀₁₁、D₁₀₀、D₁₀₁、D₁₁₀及D₁₁₁在穿過級420的多工器中的該等多工單元的其中一多工單元之前連續穿過級410中的該等多工單元的其中一多工單元。當穿過級420中的該等多工單元的其中一多工單元之後，各該8輸入穿過級430的多工器440a到達輸出Y。

串列化器400的電路元件依據七個不同的時鐘信號來操作。每一時鐘信號具有一高狀態及一低狀態，每一時鐘信號在該兩狀態之間轉換。該時鐘信號的每一轉換被命名為一邊緣。級430的多工器440a依據一時鐘信號CK1來操作，時鐘信號CK1在時鐘信號CK2A及CK2B兩倍頻率下轉換，級420的該等多工器440b及4440c依據該等時鐘信號CK2A及CK2B來操作。時鐘信號CK2A及CK2B彼此偏斜CK1的一半週期，CK2B的下降邊緣追隨CK2A的下降邊緣。時鐘信號CK2A及CK2B在時鐘信號CK4A及CK4B兩倍頻率下轉換，級410的該等多工器440d、440e、440f及440g依據該等時鐘信號CK4A及CK4B來操作。時鐘信號CK4A及CK4B彼此偏斜CK2A的一半週期，CK4B的下降邊緣追隨CK4A的下降邊緣。閂鎖器450a及450b依據時鐘信號CK4BN來操作，該時鐘信號CK4BN具有時鐘信號CK4B的相反狀態。

依據一時鐘信號CK4BN來操作的閂鎖器450a及450b是主動正位準閂鎖器。閂鎖器450a使用D₁₁₀作為其輸入，且作為一主動正位準閂鎖器，當時鐘信號CK4BN為高時，其輸出Q等於其輸入D₁₁₀。當時鐘CK4BN為低時，輸入D₁₁₀對輸出無影響。閂鎖器450a的輸出經由點E₀被選擇路由至多工器440e的輸入。閂鎖器450b使用D₁₁₁作為其輸入，且作為一主動正位準閂鎖器，當時鐘信號CK4BN為高時，其輸出Q等於其輸入D₁₁₁。當時鐘CK4BN為低時，輸入D₁₁₁對輸出無影響。閂鎖器450b的輸出經由點E₁被選擇路由至多工器440g的輸入。

依據時鐘信號CK4B來操作的多工器440e具有兩輸入，從該二輸入，多工器440e經由點F₁選擇輸出至多工器440b。當CK4B為低時，多工器440e選擇輸入D₀₁₀，且當CK4B為高時，多工器440e選擇點E₀處的值。

依據時鐘信號CK4A來操作的多工器440d具有兩輸入，從該二輸入，多工器440d經由點F₀選擇輸出至多工器440b。當CK4A為低時，多工器440d選擇輸入D₀₀₀，且當CK4A為高時，多工器440d選擇D₁₀₀。

依據時鐘信號CK4B來操作的多工器440g具有兩輸入，從該二輸入，多工器440g經由點F₃選擇輸出至多工器440c。當CK4B為低時，多工器440g選擇輸入D₀₁₁，且當CK4B為高時，多工器440g選擇點E₁處的值。

依據時鐘信號CK4A來操作的多工器440f具有兩輸入，從該二輸入，多工器440f經由點F₂選擇輸出至多工器440c。當CK4A為低時，多工器440f選擇輸入D₀₀₁，且當CK4A為高時，多工器440f選擇D₁₀₁。

多工器440d及440e的該等輸出分別經由點F₀及點F₁被選擇路由至多工器440b的該等輸入。當CK2A為低時，依據時鐘信號CK2A來操作的多工器440b選擇點F₀處的值且當CK2A為高時選擇點F₁處的值。藉由多工器440b被選定的該值經由點G₀被選擇路由至多工器440a。

多工器440f及440g的該等輸出分別經由點F₂及點F₃被選擇路由至多工器440c的該等輸入。當CK2B為低時，依據時鐘信號CK2B來操作的多工器440c選擇點F₂處的值且當CK2B為高時選擇點F₃處的值。藉由多工器440c被選定的該值經由點G₁被選擇路由至多工器440a。

多工器440b及440c的該等輸出分別經由點G₀及點G₁被選擇路由至多工器440a的該等輸入。當CK1為低時，依據時鐘信號CK1來操作的多工器440a選擇點G₀處的值且當CK1為高時選擇點G₁處的值。藉由多工器440a被選定的該值被選擇路由至輸出Y用於串列傳送。

串列化器400的一可能的技術優勢是其僅使用兩閂鎖器450來傳送八輸入。使用最小數目的閂鎖器可使該串列化器產生低功率消耗。

第5圖說明針對用於多工八輸入的一串列化器中使用的該等時鐘信號的一時鐘產生器的一實施例。大體上，時鐘產生器500包含兩個閘控D閂鎖器510a及510b，該二閘控D閂鎖器510a及510b受組配以作為一主從正反器而起作用。時鐘信號CK1穿過該主從正反器以自利用該主從正反器的適當輸出來產生時鐘信號CK2A及CK2B。時鐘產生器500還包含兩個閘控D閂鎖器510c及510d，該二閘控D閂鎖器510c及510d受組配以作為一主從正反器而起作用。時鐘信號CK2B穿過該主從正反器以自利用該主從正反器的適當輸出來產生時鐘信號CK4A、CK4B及CK4BN。

閂鎖器510a是一主動正位準閂鎖器，其輸入是閂鎖器510b的輸出。閂鎖器510a依據時鐘信號CK1通過一反向器520a而產生的時鐘信號來操作。作為一主動正位準閂鎖器，當其時鐘信號為高時其輸出Q等於其輸入。當其時鐘信號為低時，輸入對輸出無影響。閂鎖器510a的輸出的相反數被選擇路由至閂鎖器510b的輸入。此外，閂鎖器510a的輸出的相反數作為時鐘信號CK2B來使用，串列化器400的多工器440c依據該時鐘信號CK2B來操作。CK2B還作為產生時鐘信號CK4A、CK4B及CK4BN的該主從正反器的該時鐘信號。

閂鎖器510b是一主動正位準閂鎖器，其輸入是閂鎖器510a的輸出的相反數。閂鎖器510b依據時鐘信號CK1來操作。作為一主動正位準閂鎖器，當其時鐘信號為高時其輸出Q等於其輸入。當其時鐘信號為低時，輸入對輸出無影響。閂鎖器510b的輸出作為閂鎖器510a的輸入來使用。閂鎖器510b的輸出的相反數作為時鐘信號CK2A使用，串列化器400的多工器440b依據該時鐘信號CK2A來操作。

閂鎖器510c是一主動正位準閂鎖器，其輸入是閂鎖器510d的輸出。閂鎖器510c依據時鐘信號CK2B通過一反向器520b而產生的時鐘信號來操作。作為一主動正位準閂鎖器，當其時鐘信號為高時其輸出Q等於其輸入。當其時鐘信號為低時，輸入對輸出無影響。閂鎖器510c的輸出作為時鐘信號CK4BN來使用，串列化器400的閂鎖器450a及450b依據該時鐘信號CK4BN來操作。閂鎖器510c的輸出的相反數被選擇路由至閂鎖器510d的輸入。此外，閂鎖器510c的輸出的相反數作為時鐘信號CK4B來使用，串列化器400的多工器440e及440g依據該時鐘信號CK4B來操作。

閂鎖器510d是一主動正位準閂鎖器，其輸入是閂鎖器510c的輸出的相反數。閂鎖器510d依據時鐘信號CK2B來操作。作為一主動正位準閂鎖器，當其時鐘信號為高時其輸出Q等於其輸入。當其時鐘信號為低時，輸入對輸出無影響。閂鎖器510d的輸出作為閂鎖器510c的輸入來使用。閂鎖器510d的輸出的相反數作為時鐘信號CK4A來使用，串列化器400的多工器440d及440f依據該時鐘信號CK4A來操作。

藉由使時鐘信號CK1及CK2B穿過主從正反器而產生時鐘信號CK2A、CK2B、CK4A、CK4B及CK4BN，一8輸入串列化器可傳送CK1的兩時鐘相位上的資料。此傳送藉由在較快的時鐘信號CK1的兩邊緣上產生較慢的時鐘信號CK2A、CK2B、CK4A、CK4B及CK4BN而完成。每次CK1從一狀態轉換至另一狀態，閂鎖器510a及510b中至少一閂鎖器的輸出改變。因此，每次CK1從一狀態轉換至另一狀態，該等時鐘信號CK2A及CK2B的至少一輸出改變。此外，每次CK2B從一狀態轉換至另一狀態，閂鎖器510c及510d中至少一閂鎖器的輸出改變。因此，每次CK2B從一狀態轉換至另一狀態，該等時鐘信號CK2A、CK2B、CK4A、CK4B及CK4BN的至少一輸出改變。

第6圖是用於多工八輸入的串列化器400的一資料流程圖。該等時鐘信號CK2A、CK2B、CK4A、CK4B及CK4BN參見第4圖所述來操作。在此範例中，該等資料輸入D₀₀₀、D₀₀₁、D₀₁₀、D₀₁₁、D₁₀₀、D₁₀₁、D₁₁₀及D₁₁₁在時鐘信號CK4A的下降邊緣是可得的。在時間槽610期間，時鐘信號CK4A、CK4BN及CK1為低，且時鐘信號CK4B、CK2A及CK2B為高。當CK4A為低時，多工器440d選擇將輸入D₀₀₀輸出至點F₀。相似地，多工器440f選擇將輸入D₀₀₁輸出至點F₂。當CK4BN也為低時，輸入D₁₁₀對閂鎖器450a的輸出無影響，且點E₀維持等於過去的D₁₁₀的值。相似地，輸入D₁₁₁對閂鎖器450b的輸出無影響，且點E₁維持等於過去的D₁₁₁的值。當CK4B為高時，多工器440e選擇將過去的D₁₁₀輸出至F₁，且當CK2A也為高時，多工器440b將過去的D₁₁₀輸出至G₀。相似地，多工器440g將過去的D₁₁₁輸出至F₃，且多工器440c將過去的D₁₁₁輸出至G₁。最後，當CK1為低時，多工器440a將過去的D₁₁₀選擇路由至輸出Y。

在時間槽620期間，時鐘信號CK4A、CK2A及CK4BN為低，且時鐘信號CK4B、CK2B及CK1為高。當CK2A為低且CK4A也維持為低時，多工器440b選擇將輸入D₀₀₀輸出至G₀。當CK4BN也為低時，輸入D₁₁₁對閂鎖器450b的輸出無影響，且點E₁維持等於過去的D₁₁₁的值，如在時間槽610中一樣。當CK1及CK2B均為高時，多工器440a選擇將過去的D₁₁₁輸出至Y。

在時間槽630期間，時鐘信號CK4A、CK4B、CK2A、CK2B及CK1為低，而時鐘信號CK4BN為高。當CK1為低且CK4A及CK2A也均維持為低時，多工器440a選擇將輸入D₀₀₀輸出至Y。如第3圖的該資料流程圖中，D₀₀₀通過該串列化器的路徑是關鍵路徑。像這樣，D₀₀₀的該路徑影響串列化器100可多快傳送該等四資料輸入。因為在時間槽630期間，CK4BN為高，閂鎖器450a的輸出等於其輸入D₁₁₀，且點E₀被設定成D₁₁₀的值。相似地，閂鎖器450b的輸出等於其輸入D₁₁₁，且點E₁被設定成D₁₁₁的值。

在步驟640-700期間的該串列化器操作與第3圖的步驟330-350中所反映的該四輸入串列化器的操作相似；各該剩餘七資料位元連續透過該串列化器傳播。與第3圖中所反映的該串列化器操作相似，該等閂鎖器保持需被傳送的最後兩數字，允許新資料輸入至該串列化器而不影響序列的最後數字的傳送。

如第6圖說明，一串列化器400可僅使用兩閂鎖器處理 八資料輸入。該串列化器400使用在時鐘信號CK1的兩邊緣上產生的兩時鐘信號-CK2A及CK2B且使用在時鐘信號CK2B的兩邊緣上產生的三時鐘信號CK4A、CK4B及CK4BN處理該等資料輸入。藉由利用在時鐘信號CK1及CK2B的兩邊緣上產生的較慢的時鐘信號且僅使用兩閂鎖器，串列化器400可比其他八輸入串列化器消耗更少的功率。

儘管本揭露及其優勢已被詳細描述，應理解的是各種變化、代替物及可選擇物可被做出，而沒有脫離後附申請專利範圍所定義的本揭露之精神及範圍。

100、400‧‧‧串列化器

110、120、410~430‧‧‧級

130a、130b‧‧‧單一的多工器/電路元件/多工器

130c‧‧‧多工器/電路元件

140‧‧‧閂鎖器/電路元件

CK1、CK2A、CK2B、CK2BN、CK4A、CK4B、CK4BN‧‧‧時鐘信號

CK2BN‧‧‧時鐘信號/時鐘

D₀₀、D₀₁、D₁₀、D₁₁、D₀₀₀、D₀₀₁、D₀₁₀、D₀₁₁、D₁₀₀、D₁₀₁、D₁₁₀、D₁₁₁‧‧‧輸入/資料輸入

D₀₀‧‧‧輸入資料位元

E、E₀、E₁、F₀~F₃、G₀、G₁‧‧‧點

Y、Q‧‧‧輸出

200、500‧‧‧時鐘產生器

210a、210b、510a~d‧‧‧閘控D閂鎖器

220、520a、520b‧‧‧反向器

310~350、610~630‧‧‧時間槽

440a~d、440f‧‧‧單一的多工器

440e、440g‧‧‧多工器

450a~450b、510a、510b‧‧‧閂鎖器

330~350、640~700‧‧‧步驟

第1圖說明用於多工四輸入的一串列化器的一實施例；

第2圖說明用於多工四輸入的一串列化器的一時鐘產生器的一實施例；

第3圖是依據第1圖中所說明的該實施例的用於多工四輸入的一串列化器的一資料流程圖；

第4圖說明用於多工八輸入的一串列化器的一實施例；

第5圖說明用於多工八輸入的一串列化器的一時鐘產生器的一實施例；且

第6圖是依據第4圖中所說明的該實施例的用於多工八輸入的一串列化器的一資料流程圖。

100．．．串列化器

110、120．．．級

130a、130b．．．單一的多工器/電路元件/多工器

130c．．．多工器/電路元件

140．．．閂鎖器/電路元件

CK1、CK2A、CK2B、CK2BN．．．時鐘信號

CK2BN．．．時鐘信號/時鐘

D₀₀、D₀₁、D₁₀、D₁₁．．．輸入/資料輸入

E、F₀、F₁．．．點

Y、Q．．．輸出

Claims (34)

1. 一種用於多工2^N筆資料輸入的高速串列化器，N是一正整數，該串列化器包含：被配置於N級中的2^N-1個多工單元，該等級編號為1至N，其中第N級的輸出是一串列傳送，且第一級的輸入是該等2^N筆資料輸入；其中每一級包含前一級的多工單元之數量的一半；且其中每一多工單元包含一多工器，該多工器包含一對輸入及一輸出，該第一級中的該等多工單元中最多有2^N-2個進一步包含一閂鎖器，且該閂鎖器的輸出耦接至該多工器的一輸入。
2. 如申請專利範圍第1項所述之串列化器，其中該閂鎖器是一主動正位準閂鎖器。
3. 一種用於多工2^N筆資料輸入的高速串列化器，N是一正整數，該串列化器包含：被配置於N級中的2^N-1個多工單元，該等級編號為1至N，其中第N級的輸出是一串列傳送，且第一級的輸入是該等2^N筆資料輸入；其中每一級包含前一級的多工單元之數量的一半；其中每一多工單元包含一多工器，該多工器包含一對輸入及一輸出，該第一級中的該等多工單元中的2^N-2個進一步包含一閂鎖器，且該閂鎖器的輸出耦接至該多工器的一輸入； 其中該第N級中的該多工器受組配用以接收一時脈信號，且該第N級之前的每一級中的該等多工器受組配用以接收兩時脈信號中的一時脈信號；其中該第N級之前的每一級中的該等多工器的一半受組配用以接收兩時脈信號中同個時脈信號；其中該第N級之前的每一級中的該等多工器所接收的該等時脈信號在隨後級中的該等多工器所接收的該等時脈信號的頻率之一半下操作；且其中每一閂鎖器受組配以接收一時脈信號，且該時脈信號具有該閂鎖器所耦接之該多工器所接收的該時脈信號的相反狀態。
4. 如申請專利範圍第3項所述之串列化器，其中該第N級之前的每一級中的該等多工器所接收的該等兩時脈信號彼此偏斜了隨後級的該等多工器所接收的該時脈信號之一半週期。
5. 如申請專利範圍第4項所述之串列化器，其中該第一級的該等多工單元可操作來在該第一級中未耦接至一閂鎖器的該等多工器所接收的該時脈信號的下降邊緣接收該平行資料。
6. 如申請專利範圍第5項所述之串列化器，其中該第一級中耦接至一閂鎖器的該等多工器所接收的該時脈信號的下降邊緣追隨該第一級中未耦接至一閂鎖器的該等多工器所接收的該時脈信號的下降邊緣。
7. 如申請專利範圍第3項所述之串列化器，其進一步包含 一時脈產生器，該時脈產生器耦接至該串列化器的每一級以將該等時脈信號提供給每一級。
8. 如申請專利範圍第7項所述之串列化器，其中：該時脈產生器包含N-1個主從正反器；每一主從正反器受組配以接收該串列化器的一級的該等多工器所接收的一時脈信號來產生該串列化器的該先前級的該等多工單元所接收的該等時脈信號。
9. 一種用於多工2^N筆資料輸入的方法，N是一正整數，其中該方法包含以下步驟：利用被配置於N級中的2^N-1個多工單元產生串列傳送，該等級編號為1至N，其中第N級的輸出是該串列傳送，且第一級的輸入是該等2^N筆資料輸入；其中每一級包含前一級的多工單元之數量的一半；且其中每一多工單元包含一多工器，該多工器包含一對輸入及一輸出，且該第一級中的該等多工單元中最多有2^N-2個進一步包含一閂鎖器，其中該閂鎖器的輸出進一步耦接至該多工器的一輸入。
10. 如申請專利範圍第9項所述之方法，其中該閂鎖器是一主動正位準閂鎖器。
11. 一種用於多工2^N筆資料輸入的方法，N是一正整數，其中該方法包含以下步驟：利用被配置於N級中的2^N-1個多工單元產生串列傳送，該等級編號為1至N，其中第N級的輸出是該串列傳 送，且第一級的輸入是該等2^N筆資料輸入；其中每一級包含前一級的多工單元之數量的一半；其中每一多工單元包含一多工器，該多工器包含一對輸入及一輸出，且該第一級中的該等多工單元中的2^N-2個進一步包含一閂鎖器，其中該閂鎖器的輸出進一步耦接至該多工器的一輸入；其中該第N級中的該多工器受組配用以接收一時脈信號，且該第N級之前的每一級中的該等多工器受組配用以接收兩時脈信號中的一時脈信號；其中該第N級之前的每一級中的該等多工器的一半受組配用以接收兩時脈信號中同個時脈信號；其中該第N級之前的每一級中的該等多工器所接收的該等時脈信號在隨後級中的該等多工器所接收的該等時鐘信號的頻率之一半下操作；且其中每一閂鎖器受組配以接收一時脈信號，且該時脈信號具有該閂鎖器所耦接之該多工器所接收的該時脈信號的相反狀態。
12. 如申請專利範圍第11項所述之方法，其中該第N級之前的每一級中的該等多工器所接收的該等兩時脈信號彼此偏斜了隨後級的該等多工器所接收的該時脈信號之一半週期。
13. 如申請專利範圍第12項所述之方法，其中該第一級的該等多工單元可操作來在該第一級中未耦接至一閂鎖器的該等多工器所接收的該時脈信號的下降邊緣接收該 平行資料。
14. 如申請專利範圍第13項所述之方法，其中該第一級中耦接至一閂鎖器的該等多工器所接收的該時脈信號的下降邊緣追隨該第一級中未耦接至一閂鎖器的該等多工器所接收的該時脈信號的下降邊緣。
15. 如申請專利範圍第11項所述之方法，其進一步包含一時脈產生器，該時脈產生器耦接至該串列化器的每一級以將該等時脈信號提供給每一級。
16. 如申請專利範圍第15項所述之方法，其中：該時脈產生器包含N-1個主從正反器；每一主從正反器受組配以接收該串列化器的一級的該等多工器所接收的一時脈信號來產生該串列化器的該先前級的該等多工單元所接收的該等時脈信號。
17. 一種用於多工2^N筆資料輸入的高速串列化器，N是一正整數，該串列化器包含：被配置於N級中的多個多工單元，該等級編號為1至N，其中第N級的輸出是一串列傳送，且第一級的輸入是該等2^N筆資料輸入；其中每一多工單元包含至少一多工器，該多工器包含一對輸入及一輸出；其中該第N級中的該多工器受組配用以接收一時脈信號，且該第N級之前的每一級中的該等多工器受組配用以接收兩個時脈信號中的一信號；其中該第N級之前的每一級中的該等多工器的一半 受組配用以接收兩時脈信號中同個時脈信號；其中該第N級之前的每一級中的該等多工器所接收的該等時脈信號在隨後級中的該等多工器所接收的該等時脈信號的頻率之一半下操作；且其中該第N級之前的每一級中的該等多工器所接收的該等兩時脈信號彼此偏斜了隨後級的該時鐘信號之一半週期。
18. 一種用於多工2^N筆資料輸入的方法，N是一正整數，其中該方法包含以下步驟：利用被配置於N級中的多個多工單元產生一串列傳送，該等級編號為1至N，其中第N級的輸出是串列傳送，且第一級的輸入是該等2^N筆資料輸入，其中每一多工單元包含至少一多工器，該多工器包含一對輸入及一輸出，其中該第N級中的該多工器受組配用以接收一時脈信號，且該第N級之前的每一級中的該等多工器受組配用以接收兩個時脈信號中的一信號；其中該第N級之前的每一級中的該等多工器的一半受組配用以接收兩時脈信號中同個時脈信號；其中該第N級之前的每一級中的該等多工器所接收的該等時脈信號在隨後級中的該等多工器所接收的該等時脈信號的頻率之一半下操作；且其中該第N級之前的每一級中的該等多工器所接收的該等兩時脈信號彼此偏斜了隨後級的該時鐘信號之 一半週期。
19. 一種用於多工4筆資料輸入的高速串列化器，該串列化器包含：一第一多工器，其包含一對輸入及一輸出；一閂鎖器，其包含一輸入及一輸出，其中該閂鎖器的該輸出耦接至該第一多工器的一輸入；一第二多工器，其包含一對輸入及一輸出；及一第三多工器，其包含一第一輸入、一第二輸入，及一輸出，其中：該第一多工器的該輸出直接耦接至該第三多工器的該第一輸入；該第二多工器的該輸出直接耦接至該第三多工器的該第二輸入；且該第三多工器的該輸出是一串列傳送。
20. 如申請專利範圍第19項所述之串列化器，其中該閂鎖器是一主動正位準閂鎖器。
21. 一種用於多工4筆資料輸入的高速串列化器，該串列化器包含：一第一多工器，其包含一對輸入及一輸出；一閂鎖器，其包含一輸入及一輸出，其中該閂鎖器的該輸出耦接至該第一多工器的一輸入；一第二多工器，其包含一對輸入及一輸出；及一第三多工器，其包含一第一輸入、一第二輸入，及一輸出，其中： 該第一多工器的該輸出耦接至該第三多工器的該第一輸入；該第二多工器的該輸出耦接至該第三多工器的該第二輸入；該第三多工器的該輸出是一串列傳送；其中該第一多工器受組配用以接收一第一時脈信號，該第二多工器受組配用以接收一第二時脈信號，該第三多工器受組配用以接收一第三時脈信號，且該閂鎖器受組配用以接收一第四時脈信號，其中：該等第一及第二時脈信號在該第三時脈信號之頻率的一半下操作；且該第四時脈信號具有該第一時脈信號的相反狀態。
22. 如申請專利範圍第21項所述之串列化器，其中該等第一及第二時脈信號彼此偏斜了該第三時脈信號之一半週期。
23. 如申請專利範圍第22項所述之串列化器，其中該第一多工器、該第二多工器，及該閂鎖器可操作來在該第二時脈信號的下降邊緣接收平行資料。
24. 如申請專利範圍第23項所述之串列化器，其中該第一時脈信號的下降邊緣追隨該第二時脈信號的下降邊緣。
25. 如申請專利範圍第24項所述之串列化器，其進一步包含一時脈產生器，該時脈產生器用以將該等時脈信號提供給該第一多工器、該第二多工器、該第三多工器及該閂 鎖器。
26. 如申請專利範圍第25項所述之串列化器，其中該時脈產生器包含一主從正反器，其中該主從正反器受組配以接收該第三時脈信號來產生該等第一、第二及第四時脈信號。
27. 一種用於多工4筆資料輸入的方法，其中該方法包含以下步驟：使用下列元件來產生一串列傳送：一第一多工器，其包含一對輸入及一輸出；一閂鎖器，其包含一輸入及一輸出，其中該閂鎖器的該輸出耦接至該第一多工器的一輸入；一第二多工器，其包含一對輸入及一輸出；及一第三多工器，其包含一第一輸入、一第二輸入，及一輸出，其中：該第一多工器的該輸出直接耦接至該第三多工器的該第一輸入；該第二多工器的該輸出直接耦接至該第三多工器的該第二輸入；及該第三多工器的該輸出是該串列傳送。
28. 如申請專利範圍第27項所述之方法，其中該閂鎖器是一主動正位準閂鎖器。
29. 一種用於多工4筆資料輸入的方法，其中該方法包含以下步驟：使用下列元件來產生一串列傳送： 一第一多工器，其包含一對輸入及一輸出；一閂鎖器，其包含一輸入及一輸出，其中該閂鎖器的該輸出耦接至該第一多工器的一輸入；一第二多工器，其包含一對輸入及一輸出；及一第三多工器，其包含一第一輸入、一第二輸入，及一輸出，其中：該第一多工器的該輸出耦接至該第三多工器的該第一輸入；該第二多工器的該輸出耦接至該第三多工器的該第二輸入；以及該第三多工器的該輸出是該串列傳送；其中該第一多工器受組配用以接收一第一時脈信號，該第二多工器受組配用以接收一第二時脈信號，該第三多工器受組配用以接收一第三時脈信號，且該閂鎖器受組配用以接收一第四時脈信號，其中：該等第一及第二時脈信號在該第三時脈信號之頻率的一半下操作；且該第四時脈信號具有該第一時脈信號的相反狀態。
30. 如申請專利範圍第29項所述之方法，其中該等第一及第二時脈信號彼此偏斜了該第三時脈信號之一半週期。
31. 如申請專利範圍第30項所述之方法，其中該第一多工器、該第二多工器，及該閂鎖器可操作來在該第二時脈信號的下降邊緣接收平行資料。
32. 如申請專利範圍第31項所述之方法，其中該第一時脈信號的下降邊緣追隨該第二時脈信號的下降邊緣。
33. 如申請專利範圍第32項所述之方法，其進一步包含一時脈產生器，該時脈產生器用以將該等時脈信號提供給該第一多工器、該第二多工器、該第三多工器及該閂鎖器。
34. 如申請專利範圍第33項所述之方法，其中該時脈產生器包含一主從正反器，其中該主從正反器受組配以接收該第三時脈信號來產生該等第一、第二，及第四時脈信號。