TWI518789B - 金氧半電晶體及其製作方法 - Google Patents

Description

金氧半電晶體及其製作方法

本發明係有關於一種金氧半電晶體，且特別是有關於一種閘極結構具有高介電常數絕緣層之金氧半電晶體及其製作方法。

在積體電路例如金氧半電晶體(metal oxide semiconductor transistor,MOS transistor)製造中，為持續提升積體電路的性能，高介電常數絕緣層/金屬閘極(High-K/Metal Gate，HK/MG)技術已被廣泛應用。

在高介電常數絕緣層/金屬閘極技術中，金屬閘極通常是於多晶矽假閘極被移除後再加以填入，而高介電常數絕緣層則可在多晶矽假閘極被移除前形成(High-K first)或在多晶矽假閘極被移除後形成(High-K last)兩種。但是，在習知製作金屬閘極過程中，高介電常數絕緣層很容易被製作金屬閘極所用的蝕刻劑蝕刻而產生損耗，從而影響金氧半電晶體之閘極結構之可靠性，進而影響金氧半電晶體之性能。

有鑑於此，本發明提供一種金氧半電晶體之製作方法，可有效避免高介電常數絕緣層之損耗，維持閘極結構可靠性，進而提升金氧半電晶體性能。

本發明提供一種金氧半電晶體，其閘極結構簡單，可靠性高，並具有較好之性能。

為達上述及其它優點，本發明提出一種金氧半電晶體之製作方法，此方法包括以下步驟。首先，形成包括第一電晶體區域與第二電晶體區域之基板，而位於第一電晶體區域與第二電晶體區域之基板分別具有移除一假閘極形成的第一開口與第二開口，第一開口該第二開口中分別設置有高介電常數絕緣層與位於高介電常數絕緣層(high-k dielectric layer)上之阻擋層(barrier layer)。之後，於該基板上形成介電阻障層，填入該第一開口與該第二開口中，並覆蓋這些阻擋層。再，移除位於第一電晶體區域之部分之介電阻障層，以暴露出第一開口中阻擋層。而後，於移除位於第一電晶體區域之部分介電阻障層之基板上形成第一功函數金屬層，填入該第一開口與該第二開口中。接著，移除位於第二電晶體區域之第一功函數金屬層。繼而，移除位於第二電晶體區域之部分介電阻障層，以暴露出第二開口中阻擋層。然後，於移除位於第二電晶體區域之部分介電阻障層之基板上形成第二功函數金屬層，填入該第一開口與該第二開口中。

在本發明之一實施例中，上述之介電阻障層為一氮化矽層。

在本發明之一實施例中，上述之氮化矽層的厚度範圍為20～40埃(A)。

在本發明之一實施例中，上述之氮化矽層係藉由原子層沉積(atomic layer deposition)方法形成。

在本發明之一實施例中，上述之位於第一電晶體區域之阻擋層上之部分介電阻障層以及上述之位於第二電晶體區域之部分介電阻障層分別藉由一乾式蝕刻(dry etching)製程被移除。

在本發明之一實施例中，上述之位於第二電晶體區域之第一功函數金屬層藉由一濕式蝕刻(wet etching)製程被移除。

在本發明之一實施例中，上述之阻擋層為一氮化鈦(TiN)層。

在本發明之一實施例中，上述之第一功函數金屬層包括氮化鈦(TiN)，且第二功函數金屬層包括鋁化鈦(TiAl)。

在本發明之一實施例中，形成上述之基板包括如下步驟。於矽基底上形成隔離結構，以定義出第一電晶體區域與第二電晶體區域。於第一電晶體區域與第二電晶體區域之矽基底上分別形成第一假閘極結構與第二假閘極結構。第一假閘極結構與第二假閘極結構分別包括高介電常數絕緣層，阻擋層，以及設置於阻擋層上之假閘極。於第一假閘極結構與第二假閘極結構兩側分別形成閘極側壁。於基底上方形成介電層，覆蓋第一假閘極結構、第二假閘極結構以及閘極側壁。對介電層進行平坦化製程，以暴露出假閘極。移除假閘極，並形成位於第一電晶體區域的第一開口以及位於第二電晶體區域的第二開口。

在本發明之一實施例中，移除上述之位於第一電晶體區域之部分介電阻障層包括以下步驟。於介電阻障層上形成第一圖案化光阻層，覆蓋第二電晶體區域並暴露出第一電晶體區域。移除由第一圖案化光阻層露出的位於第一電晶體區域之介電層上以及位於該第一開口底部之阻擋層上之介電阻障層。移除第一圖案化光阻層。

在本發明之一實施例中，於移除位於第二電晶體區域之第一功函數金屬層之前，上述之製作方法更包括一回蝕製程，以移除位於第一電晶體區域之介電層上之第一功函數金屬層。

在本發明之一實施例中，上述回蝕製程包括以下步驟。於第一功函數金屬層上形成第二圖案光阻層，覆蓋第二電晶體區域並暴露出第一電晶體區域。移除由第二圖案光阻層暴露出的位於第一電晶體區域之介電層上之第一功函數金屬層。移除第二圖案光阻層。

在本發明之一實施例中，上述之位於該第二電晶體區域之該第一功函數金屬層籍由一濕式蝕刻製程被移除。

在本發明之一實施例中，移除上述之位於第二電晶體區域之第一功函數金屬層包括以下步驟。於第一功函數金屬層上形成第三圖案光阻層，覆蓋第一電晶體區域並暴露出第二電晶體區域。移除從第三圖案光阻層暴露出的位於第二電晶體區域之第一功函數金屬層，並在移除位於第二電晶體區域之部分介電阻障層之步驟之後移除第三圖案光阻層。

在本發明之一實施例中，在形成第二功函數金屬層之後，上述之製作方法更包括製作接觸導電層，覆蓋該第二功函數金屬層。

在本發明之一實施例中，上述之製作接觸導電層包括以下步驟。形成低阻抗導電材料層，覆蓋第二功函數金屬層。進行化學機械研磨製程，以去除第一開口與第二開口之外的低阻抗導電材料層與第二功函數金屬層。

為達上述及其它優點，本發明提出一種金氧半電晶體，其包括矽基底以及設置於矽基底上之閘極結構。閘極結構包括高介電常數絕緣層、阻擋層以及功函數金屬層。高介電常數絕緣層設置於矽基底上，阻擋層設置於高介電常數絕緣層上，功函數金屬層設置於阻擋層上，並直接與阻擋層接觸。金氧半電晶體還包括介電材料側壁，介電材料側壁位於閘極結構之功函數金屬層之兩側，並設置於閘極結構之阻擋層上。

在本發明之一實施例中，上述之閘極結構更包括中間絕緣層，中間絕緣層設置於高介電常數絕緣層與矽基底之間。

在本發明之一實施例中，上述之功函數金屬層包括氮化鈦(TiN)層以及設置於氮化鈦(TiN)層之鋁化鈦(TiAl)層。

在本發明之一實施例中，上述之功函數金屬層包括鋁化鈦(TiAl)層。

在本發明之一實施例中，上述之阻擋層為氮化鈦(TiN)層。

為達上述及其它優點，本發明提出一種金氧半電晶體之製作方法，此方法包括以下步驟。首先，形成包括開口之基板，開口之底部設置有高介電常數絕緣層以及位於高介電常數絕緣層上之阻擋層。然後，於基板上形成介電阻障層，填入開口中，並覆蓋開口之側壁以及位於開口之底部之阻擋層。之後，移除位於開口之底部之介電阻障層，以暴露出阻擋層。接著，形成功函數金屬層，填入開口，並覆蓋位於開口之側壁之介電阻障層以及覆蓋位於開口之底部之阻擋層。

在本發明之一實施例中，上述之位於開口之底部之介電阻障層藉由乾式蝕刻(dry etching)製程被移除。

在本發明之一實施例中，上述之功函數金屬層包括鋁化鈦(TiAl)。

在本發明之一實施例中，上述之功函數金屬層包括氮化鈦(TiN)層以及設置於氮化鈦(TiN)層之鋁化鈦(TiAl)層。

本發明實施例之金氧半電晶體之製作方法，在高介電常數絕緣層上的阻擋層上形成介電阻障層，在去除形成在第二電晶體區域之第一功函數金屬層時，由於介電阻障層較不易被濕式蝕刻之蝕刻劑所蝕刻，可作為有效的濕式蝕刻的蝕刻停止層。同時，由於適當的方法例如乾式蝕刻對介電阻障層例如氮化矽層的蝕刻作用明顯大於對下方阻擋層例如氮化鈦層的蝕刻作用，因此，在對介電阻障層進行移除時，介電阻障層的去除不會損傷阻擋層以及高介電常數絕緣層。因此，此金氧半電晶體之製作方法可有效避免高介電常數絕緣層在製作過程中之損耗，維持N型電晶體之閘極結構可靠性，進而提升金氧半電晶體性能。此外，由於沒有其他材料層例如氮化鉭層存在於阻擋層與第一功函數金屬層或第二功函數金屬層之間，因此，可有效簡化閘極結構。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1A至圖1N，為本發明一實施例之金氧半電晶體之製作方法之部份步驟的示意圖。本實施例中，是以高介電常數絕緣層先製作完成製程(High-K first)為例對金氧半電晶體之製作方法進行說明，但並不限於此，其他具有高介電常數絕緣層之閘極結構之金氧半電晶體也可應用之。

請參閱圖1A，形成基板100。形成基板100具體包括以下步驟。首先，於矽基底101上形成隔離結構102，以定義出第一電晶體區域111以及第二電晶體區域112。本實施例中，第一電晶體區域111以及第二電晶體區域112之矽基底101上分別用以形成P型金氧半電晶體以及N型金氧半電晶體。之後，於第一電晶體區域111以及第二電晶體區域112之矽基底101上分別形成第一假閘極結構(未標注)以及第二假閘極結構(未標注)。本實施例中，第一假閘極結構以及第二假閘極結構分別包括中間絕緣層(interface layer)1211、1212，設置於中間絕緣層1211、1212上的高介電常數絕緣層(high-k dielectric layer)1221、1222，設置於高介電常數絕緣層1221、1222上的阻擋層(barrier layer)1241、1242，以及設置於阻擋層1241、1242上的假閘極(dummy gate)(圖未示)。在其他實施例中，第一假閘極結構以及第二假閘極結構也可不包括中間絕緣層1211、1212。本實施例中，阻擋層1241、1242例如為氮化鈦(TiN)層，假閘極例如為多晶矽假閘極。於第一假閘極結構以及第二假閘極結構兩側分別形成閘極側壁131、132。於矽基底101上形成介電層140，覆蓋第一假閘極結構、第二假閘極結構以及閘極側壁131、132。本實施例中，介電層140為多層結構，例如包括接觸蝕刻終止層(contact etch stop layer,CESL)141以及位於接觸蝕刻終止層141上的內層介電層(interlevel layer dielectric，ILD) 142，內層介電層142可以是多層結構。之後，對介電層140進行平坦化製程，以暴露出假閘極。移除假閘極，並形成位於第一電晶體區域111之第一開口1281以及位於第二電晶體區域112之第二開口1282。

需要注意的是，形成基板100還應包括輕摻雜漏區(lightly doped drain，LDD)之形成以及源汲極區域(source/drain region)之形成等步驟，此為本領域技術人員熟知之技藝，本實施例未繪示上述步驟及相關結構，在此不予贅述。此外，若為高介電常數絕緣層後製作完成製程(High-K last)，在移除假閘極之前毋需形成高介電常數絕緣層，而是在移除假閘極之後，形成高介電常數絕緣層。

請參閱圖1B，形成介電阻障層150於介電層140上，並順應性的填入第一開口1281以及第二開口1282，以覆蓋第一開口1281以及第二開口1282之側壁以及阻擋層1241、1242。介電阻障層150係藉由原子層沉積(atomic layer deposition)或其他方法所形成之氮化矽或其他介電材料，介電阻障層150的厚度範圍為20～40埃(A)。

請參閱圖1C至圖1D，在形成介電阻障層150之後，移除位於第一電晶體區域111之部分介電阻障150。本實施例中，部分介電阻障層150藉由乾式蝕刻(dry etching)製程來移除。

具體地，請參閱圖1C，首先，於介電阻障層150上形成第一圖案化光阻層161，覆蓋第二電晶體區域112並暴露出第一電晶體區域111。本實施例中，第一圖案化光阻層161包括底部抗反射層1611以及光阻遮罩1612。具體地，係先形成底部抗反射層1611，覆蓋整個介電阻障層150，並填滿第一開口1281以及第二開口1282中。再設置光阻遮罩1612於底部抗反射層1611上，以暴露出位於第一電晶體區域111之底部抗反射層1611。然後，移除由光阻遮罩1612露出的位於第一電晶體區域111之底部抗反射層1611，從而形成第一圖案化光阻層161。請參閱圖1D，之後，以第一圖案化光阻層161為遮罩，移除由第一圖案化光阻層161露出的位於第一電晶體區域111之介電層140上之介電阻障層150、第一開口1281側壁上的介電阻障層150以及位於第一開口1281底部之阻擋層1241上之介電阻障層150，以暴露出第一開口1281中阻擋層1241。本實施例中，介電阻障層150藉由乾式蝕刻(dry etching)製程較佳地為非等向性乾式蝕刻製程來移除。此時，覆蓋於第一開口1281之側壁之介電阻障層150並未被完全移除而成為殘留在第一開口1281之側壁的介電阻障側壁151。待後續金屬電極填入之後，殘留在第一開口1281之側壁的介電阻障層150可成為介電阻障側壁151分別位於金屬電極兩側。請參閱圖1E，然後，移除第一圖案化光阻層161。

請參閱圖1F，移除位於第一電晶體區域111之阻擋層1241上之介電阻障層150之後，順應性地在基板上全面形成第一功函數金屬層171。本實施例中，第一功函數金屬層171例如為氮化鈦(TiN)層，覆蓋位於第一電晶體區域111之介電層140以及位於第二電晶體區域112的介電阻障層150，並順應性的填入第一開口1281以及第二開口1282，以覆蓋介電材料側壁151以及阻擋層1241，以及覆蓋位於第二開口1282之介電阻障層150。

本實施例中，選擇性地執行了第一功函數金屬層171的回蝕製程，經過此回蝕制程第一電晶體區域111之介電層140上的第一功函數金屬層171被回蝕移除，從而增加了第一開口1281的上部尺寸，便於後續膜層的填入形成。請參閱圖1G，首先，於第一功函數金屬層171上形成第二圖案光阻層162，覆蓋第二電晶體區域112並暴露出第一電晶體區域111。本實施例中，第二圖案光阻層162包括底部抗反射層1621以及設置於底部抗反射層1621上之光阻遮罩1622，且第二圖案光阻層162之形成方法類似於第一圖案光阻層161之形成方法，在此不再詳述。不同的是，在去除底部抗反射層1621時，第一開口1281中的底部抗反射層1621並沒有全部移除。然後，以第二圖案光阻層162為罩幕，進行回蝕製程移除由第二圖案光阻層162暴露出的位於第一電晶體區域111之介電層140上之第一功函數金屬層171以及第一開口1281上部的部分第一功函數金屬層171。本實施例中，位於第一電晶體區域111之介電層140上之第一功函數金屬層171籍由濕式蝕刻製程回蝕去除，而第一開口1281中的底部抗反射層1622可避免第一開口1281中阻擋層1241上的第一功函數金屬層171被蝕刻。之後，請參閱圖1H，移除第二圖案光阻層162。

需要注意的時，當不執行第一功函數金屬層171的回蝕製程時，位於第一電晶體區域111之介電層140上的第一功函數金屬層171可藉由後續接觸電極製程的化學機械研磨製程一併研磨去除。

請參閱圖1I至圖1K，移除位於第二電晶體區域112之介電阻障層150上之第一功函數金屬層171。具體地，首先，請參閱圖1I，於第一功函數金屬層171上形成第三圖案光阻層163，覆蓋第一電晶體區域111並暴露出第二電晶體區域112。本實施例中，第三圖案光阻層163包括底部抗反射層1631以及設置於底部抗反射層1631上之光阻遮罩1632，且第三圖案光阻層163之形成方法類似於第一圖案光阻層161之形成方法，在此不再詳述。然後，請參閱圖1J，以第三圖案光阻層163為遮罩，移除從第三圖案光阻層163暴露出的位於第二電晶體區域112之第一功函數金屬層171。本實施例中，位於第二電晶體區域112之第一功函數金屬層171籍由濕式蝕刻製程蝕刻去除。由於介電阻障層150與第一功函數金屬層171材質特性，相同的濕式蝕刻劑對介電阻障層150與第一功函數金屬層171有高蝕刻選擇比。也就是說，相同的濕式蝕刻劑對介電阻障層150的蝕刻作用小於對第一功函數金屬層171的蝕刻作用，因此，介電阻障層150較不易被濕式蝕刻之蝕刻劑所蝕刻，可作為有效的濕示蝕刻的蝕刻停止層，充分保護其下方膜層。

之後，請參閱圖1K，仍然以第三圖案光阻層163為遮罩，移除位於第二電晶體區域112之部分介電阻障層150，例如位於介電層140上之介電阻障層150、第二開口1282側壁上的介電阻障層150以及以及第二開口1282底部阻擋層1242上之介電阻障層150，以暴露出該第二開口1282中阻擋層1242。本實施例中，介電阻障層150藉由乾式蝕刻(dry etching)製程來移除。由於乾式蝕刻對介電阻障層150的蝕刻作用明顯大於對下方阻擋層1242例如氮化鈦層的蝕刻作用，因此，在對介電阻障層150進行移除時，介電阻障層150的去除不會損傷阻擋層1242，更不會蝕刻高介電常數絕緣層1222，因此不會產生高介電常數絕緣層1222損耗，有利於維持閘極結構可靠性。需要注意的時，位於第二電晶體區域112之介電阻障層150的蝕刻方法並不限定於乾式蝕刻製程，其他對介電阻障層150的蝕刻作用明顯大於對下方氮化鈦阻擋層1242的蝕刻作用之蝕刻方法應在考慮之範疇。此時，覆蓋於第二開口1282之側壁之介電阻障層150並未被完全移除而成為殘留在第二開口1282之側壁的介電阻障側壁152。待後續金屬電極填入之後，殘留在第二開口1282之側壁的介電阻障層150可成為介電材料側壁152分別位於金屬電極兩側。隨後，移除第三圖案光阻層163。

然後，請參閱圖1L，形成第二功函數金屬層172，覆蓋位於第二電晶體區域112之阻擋層1242以及位於第一電晶體區域111之第一功函數金屬層171。本實施例中，在完成移除位於第二電晶體區域112之部分介電阻障層150之後，直接順應性的於介電層140上形成第二功函數金屬層172，並填入第一開口1281以及第二開口1282中，以覆蓋介電阻障側壁152以及阻擋層1242，以及覆蓋阻擋層1241上之第一功函數金屬層171。本實施例中，第二功函數金屬層172例如為鋁化鈦(TiAl)層。

值得一提的是，第一功函數金屬層171是用來調整第一電晶體區域111的電晶體(例如PMOS)的功函數，第二功函數金屬層172是用來調整第二電晶體區域112的電晶體(例如NMOS)的功函數，因此所有用來調整PMOS與NMOS功函數之材料皆可分別作為第一功函數金屬層171與第二功函數金屬層172，並不限定於本發明。

請參閱圖1M至圖1N，在形成第二功函數金屬層172之後，可執行接觸導電層的製作，以完成電晶體。首先，如圖1M所示，形成低阻抗導電材料層180例如鋁，覆蓋第二功函數金屬層172。然後，如圖1N所示，進行化學機械研磨製程(chemical mechanical polishing process)，去除位於介電層140上之低阻抗導電材料層180以及第二功函數金屬層172，也即，去除第一開口1281與第二開口1282之外的低阻抗導電材料層180以及第二功函數金屬層172，從而完成第一電晶體區域111及第二電晶體區域112的電晶體製作。

通過上述製程即可完成如圖1N所示之金氧半電晶體200，其包括矽基底101以及設置於矽基底101上之第一閘極結構191以及第二閘極結構192。請參閱圖2A以及圖2B，第一閘極結構191包括高介電常數絕緣層1221，阻擋層1241、第一功函數金屬層171以及第二功函數金屬層172。第二閘極結構192包括高介電常數絕緣層1222，阻擋層1242以及第二功函數金屬層172。高介電常數絕緣層1221、1222設置於矽基底101上，阻擋層1241、1242設置於高介電常數絕緣層1221、1222上。第一閘極結構191之第一功函數金屬層171設置於阻擋層1241上，並直接與阻擋層1241接觸。本實施例中，由於第一功函數金屬層171與阻擋層1241之材質皆為氮化鈦，材料的連續性有助於提升金氧半電晶體200之性能。第二閘極結構192之第二功函數金屬層172設置於阻擋層1242上，並直接與阻擋層1242接觸。也就是說，本實施例中，由於沒有其他材料層例如氮化鈦層存在於阻擋層1241、1242與第一功函數金屬層171或第二功函數金屬層172之間，因此，第二閘極結構192及第二閘極結構192之結構得到簡化。

此外，如圖1N所示，由於上述製程中在去除形成在第二電晶體區域112之第一功函數金屬層171時利用介電阻障層150作為蝕刻阻擋層，介電阻障層150經乾式蝕刻製程之後，會形成厚度較薄的介電阻障側壁151、152。介電阻障側壁151位於第一閘極結構191之第一功函數金屬層171以及第二功函數金屬層172之兩側，並設置於阻擋層1241上。介電阻障側壁152則位於第二閘極結構192之第二功函數金屬層172之兩側，並設置於阻擋層1242上。換句話說，介電阻障側壁151、152分別位於第一閘極結構191與第二閘極結構之功函數金屬層之兩側，並分別設置於阻擋層1241、1242上。

綜上所述，本發明實施例之金氧半電晶體之製作方法，在高介電常數絕緣層上的阻擋層上形成介電阻障層，在去除形成在第二電晶體區域之第一功函數金屬層時，由於介電阻障層較不易被濕式蝕刻之蝕刻劑所蝕刻，可作為有效的濕示蝕刻的蝕刻停止層。同時，由於適當的方法例如乾式蝕刻對介電阻障層例如氮化矽層的蝕刻作用明顯大於對下方阻擋層例如氮化鈦層的蝕刻作用，因此，在對介電阻障層進行移除時，介電阻障層的去除不會損傷阻擋層以及高介電常數絕緣層。因此，此金氧半電晶體之製作方法可有效避免高介電常數絕緣層在製作過程中之損耗，維持N型電晶體之閘極結構可靠性，進而提升金氧半電晶體性能。此外，由於沒有其他材料層例如氮化鈦層存在於阻擋層與第一功函數金屬層或第二功函數金屬層之間，因此，可有效簡化第二閘極結構及第二閘極結構之結構。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基板

101．．．矽基底

102．．．隔離結構

111．．．第一電晶體區域

112．．．第二電晶體區域

1211、1212．．．中間絕緣層

1221、1222．．．高介電常數絕緣層

1241、1242．．．阻擋層

1281．．．第一開口

1282．．．第二開口

131、132．．．閘極側壁

140．．．介電層

141．．．接觸蝕刻終止層

142．．．內層介電層

150．．．介電阻障層

151、152．．．介電材料側壁

161．．．第一圖案化光阻層

162．．．第二圖案化光阻層

163．．．第三圖案化光阻層

1611、1621、1631．．．底部抗反射層

1612、1622、1632．．．光阻遮罩

171．．．第一功函數金屬層

172．．．第二功函數金屬層

180．．．低阻抗導電材料層

191．．．第一閘極結構

192．．．第二閘極結構

圖1A至圖1N，為本發明一實施例之金氧半電晶體之製作方法之部份步驟的示意圖。

圖2A，為本發明一實施例之金氧半電晶體之第一閘極結構的示意圖。

圖2B，為本發明一實施例之金氧半電晶體之第二閘極結構的示意圖。

101．．．矽基底

102．．．隔離結構

111．．．第一電晶體區域

112．．．第二電晶體區域

1211、1212．．．中間絕緣層

1221、1222．．．高介電常數絕緣層

1241、1242．．．阻擋層

1281．．．第一開口

1282．．．第二開口

131、132．．．閘極側壁

140．．．介電層

141．．．接觸蝕刻終止層

142．．．內層介電層

150．．．介電阻障層

Claims (31)

1. 一種金氧半電晶體之製作方法，包括：形成一基板，包括一第一電晶體區域以及一第二電晶體區域，位於該第一電晶體區域以及該第二電晶體區域之該基板分別具有移除一假閘極形成的一第一開口與一第二開口，該第一開口與該第二開口中分別設置有一高介電常數絕緣層以及位於該高介電常數絕緣層上之一阻擋層；於該基板上形成一介電阻障層，填入該第一開口與該第二開口中，並覆蓋該些阻擋層；移除位於該第一電晶體區域之部分該介電阻障層，以暴露出該第一開口中該阻擋層；於移除位於該第一電晶體區域之部分該介電阻障層之該基板上形成一第一功函數金屬層，填入該第一開口與該第二開口中；移除位於該第二電晶體區域之該第一功函數金屬層；移除位於該第二電晶體區域之部分該介電阻障層，以暴露出該第二開口中該阻擋層；以及於移除位於該第二電晶體區域之部分該介電阻障層之該基板上形成一第二功函數金屬層，填入該第一開口與該第二開口中。
2. 如申請專利範圍第1項所述之製作方法，其中該介電阻障層為一氮化矽層。
3. 如申請專利範圍第2項所述之製作方法，其中該氮化矽層的厚度範圍為20～40埃。
4. 如申請專利範圍第2項所述之製作方法，其中該氮化矽層係藉由原子層沈積方法形成。
5. 如申請專利範圍第1項所述之製作方法，其中位於該第一電晶體區域之部分該介電阻障層以及位於該第二電晶體區域之部分該介電阻障層分別藉由一乾式蝕刻(dry etching)製程被移除。
6. 如申請專利範圍第1項所述之製作方法，其中位於該第二電晶體區域之該第一功函數金屬層藉由一濕式蝕刻(wet etching)製程被移除。
7. 如申請專利範圍第1項所述之製作方法，其中該阻擋層為一氮化鈦(TiN)層。
8. 如申請專利範圍第1項所述之製作方法，其中該第一功函數金屬層包括氮化鈦(TiN)，且該第二功函數金屬層包括鋁化鈦(TiAl)。
9. 如申請專利範圍第1項所述之製作方法，其中形成該基板包括：於一矽基底上形成一隔離結構，以定義出該第一電晶體區域以及該第二電晶體區域；於該第一電晶體區域以及該第二電晶體區域之該矽基底上分別形成一第一假閘極結構以及一第二假閘極結構，該第一假閘極結構以及該第二假閘極結構分別包括該高介電常數絕緣層，該阻擋層，以及設置於該阻擋層上之該假閘極；於該第一假閘極結構以及該第二假閘極結構兩側分別形成一閘極側壁；於該基底上方形成一介電層，覆蓋該第一假閘極結構、該第二假閘極結構以及該些閘極側壁；對該介電層進行一平坦化製程，以暴露出該些假閘極；以及移除該些假閘極，並形成位於該第一電晶體區域的該第一開口以及位於該第二電晶體區域的該第二開口。
10. 如申請專利範圍第9項所述之製作方法，其中移除位於該第一電晶體區域之部分該介電阻障層包括：於該介電阻障層上形成一第一圖案化光阻層，覆蓋該第二電晶體區域並暴露出該第一電晶體區域；移除由該第一圖案化光阻層露出的位於該第一電晶體區域之該介電層上以及位於該第一開口底部之該阻擋層上之該介電阻障層；以及移除該第一圖案化光阻層。
11. 如申請專利範圍第9項所述之製作方法，其中於移除位於該第二電晶體區域之該第一功函數金屬層之前，該製作方法更包括一回蝕製程，以移除位於該第一電晶體區域之該介電層上之該第一功函數金屬層。
12. 如申請專利範圍第11項所述之製作方法，其中該回蝕製程包括：於該第一功函數金屬層上形成一第二圖案光阻層，覆蓋該第二電晶體區域並暴露出該第一電晶體區域；移除由該第二圖案光阻層暴露出的位於該第一電晶體區域之該介電層上之該第一功函數金屬層；以及移除該第二圖案光阻層。
13. 如申請專利範圍第12項所述之製作方法，其中位於該第二電晶體區域之該第一功函數金屬層藉由一濕式蝕刻(wet etching)製程被移除。
14. 如申請專利範圍第1項所述之製作方法，其中移除位於該第二電晶體區域之該第一功函數金屬層包括：於該第一功函數金屬層上形成一第三圖案光阻層，覆蓋該第一電晶體區域並暴露出該第二電晶體區域；以及移除從該第三圖案光阻層暴露出的位於該第二電晶體區域之該第一功函數金屬層，並在該移除位於該第二電晶體區域之部分該介電阻障層之步驟之後移除該第三圖案光阻層。
15. 如申請專利範圍第1項所述之製作方法，在形成該第二功函數金屬層之後，更包括製作接觸導電層。
16. 如申請專利範圍第15項所述之形成方法，其中該製作接觸導電層包括：形成一低阻抗導電材料層，覆蓋該第二功函數金屬層；以及進行一化學機械研磨製程，以去除該第一開口與該第二開口之外的該低阻抗導電材料層與該第二功函數金屬層。
17. 一種金氧半電晶體，包括：一矽基底；以及一閘極結構，設置於該矽基底上，並包括：一高介電常數絕緣層，設置於該矽基底上；一阻擋層，設置於該高介電常數絕緣層上；以及一功函數金屬層，設置於該阻擋層上，並直接與該阻擋層接觸；以及一介電材料側壁，位於該閘極結構之該功函數金屬層兩側，並設置於該閘極結構之該阻擋層上。
18. 如申請專利範圍第17項所述之金氧半電晶體，其中該閘極結構更包括一中間絕緣層，該中間絕緣層設置於該高介電常數絕緣層與該矽基底之間。
19. 如申請專利範圍第18項所述之金氧半電晶體，其中該功函數金屬層包括一氮化鈦(TiN)層以及設置於該氮化鈦(TiN)層之一鋁化鈦(TiAl)層。
20. 如申請專利範圍第18項所述之金氧半電晶體，其中該功函數金屬層包括一鋁化鈦(TiAl)層。
21. 如申請專利範圍第17項所述之金氧半電晶體，其中該阻擋層為一氮化鈦(TiN)層。
22. 一種金氧半電晶體之製作方法，包括：形成一基板，包括一開口，該開口之底部設置有一高介電常數絕緣層以及位於該高介電常數絕緣層上之一阻擋層；於該基板上形成一介電阻障層，填入該開口中，並覆蓋該開口之側壁以及位於該開口之底部之該阻擋層；移除位於該開口之底部之該阻擋層上之該介電阻障層，以暴露出該阻擋層；以及形成一功函數金屬層，填入該開口，並覆蓋位於該開口之側壁之該介電阻障層以及覆蓋位於該開口之底部之該阻擋層。
23. 如申請專利範圍第22項所述之製作方法，其中該介電阻障層為一氮化矽層。
24. 如申請專利範圍第23項所述之製作方法，其中該氮化矽層的厚度範圍為20～40埃。
25. 如申請專利範圍第23項所述之製作方法，其中該氮化矽層係藉由原子層沈積方法形成。
26. 如申請專利範圍第22項所述之製作方法，其中位於該開口之底部之該阻擋層上之該介電阻障層藉由一乾式蝕刻(dry etching)製程被移除。
27. 如申請專利範圍第22項所述之製作方法，其中該阻擋層為一氮化鈦(TiN)層。
28. 如申請專利範圍第22項所述之製作方法，其中該功函數金屬層包括一鋁化鈦(TiAl)層。
29. 如申請專利範圍第22項所述之製作方法，其中該功函數金屬層包括一氮化鈦(TiN)層以及設置於該氮化鈦(TiN)層之一鋁化鈦(TiAl)層。
30. 如申請專利範圍第22項所述之製作方法，在形成該功函數金屬層之後，更包括製作接觸導電層。
31. 如申請專利範圍第30項所述之形成方法，其中該製作接觸導電層包括：形成一低阻抗導電材料層，覆蓋該功函數金屬層；以及進行一化學機械研磨製程，以去除該開口之外的該低阻抗導電材料層與該功函數金屬層。