TWI517722B - 參考電壓產生電路 - Google Patents

參考電壓產生電路 Download PDF

Info

Publication number
TWI517722B
TWI517722B TW102116182A TW102116182A TWI517722B TW I517722 B TWI517722 B TW I517722B TW 102116182 A TW102116182 A TW 102116182A TW 102116182 A TW102116182 A TW 102116182A TW I517722 B TWI517722 B TW I517722B
Authority
TW
Taiwan
Prior art keywords
mos transistor
type mos
unit
gate
reference voltage
Prior art date
Application number
TW102116182A
Other languages
English (en)
Other versions
TW201412143A (zh
Inventor
德立 史
朱穎佳
程劍平
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Publication of TW201412143A publication Critical patent/TW201412143A/zh
Application granted granted Critical
Publication of TWI517722B publication Critical patent/TWI517722B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Description

參考電壓產生電路
本發明涉及偏置電路，尤其涉及一種參考電壓產生電路。
請參見圖1，圖1是現有技術中參考電壓產生電路圖。如圖1所示，現有技術中參考電壓產生電路10包括運算放大器101以及電阻102、103，運算放大器101的反相輸入端連接至電阻102和電阻103之間，電阻102的一端接地，電阻102的另一端與電阻103的一端連接，電阻103的另一端與運算放大器101的輸出端連接。該電路10應用在麥克風偏置電路(MICBIAS)中，其中，麥克風偏置電路要求輸出很低的雜訊(如小於3μV)和輸出電壓在1.9-2.3V範圍內，並且能提供較大的電流(如大於3mA)，以及輸出電壓隨溫度的變化小於5%。現有技術中，電路10通過在運算放大器101的同相輸入端輸入一個非常低雜訊的參考電壓Vref來達到麥克風偏置電路的上述要求，優選通過設置一大電容來實現，以在運算放大器101的同相輸入端輸入參考電壓Vref，此時麥克風偏置電路相當於一個緩衝器(buffer)。但是，大 電容的體積大，需要佔用麥克風偏置電路較大的空間，增加麥克風偏置電路的成本。
本發明所要解決的技術問題是在於提供一種參考電壓產生電路，能夠降低成本，並且輸出具有低雜訊、低溫度係數以及穩定的參考電壓。
為實現上述目的，本發明提供一種參考電壓產生電路，其包括自動啟動單元、運算放大單元以及尾電流電阻，運算放大單元的輸入端通過尾電流電阻接地，自動啟動單元與運算放大單元耦接，以使電路工作在一個工作點上。
區別于現有技術，本發明通過設置自動啟動單元、運算放大單元以及尾電流電阻，運算放大單元的輸入端通過尾電流電阻接地，自動啟動單元與運算放大單元耦接，以使電路工作在一個工作點上，利用尾電流電阻實現尾電流，能夠減少電路雜訊，也減小電路面積，節約成本。
為了對本案之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
10‧‧‧參考電壓產生電路
101‧‧‧運算放大器
102、103‧‧‧電阻
20‧‧‧參考電壓產生電路
201‧‧‧運算放大器
202‧‧‧電壓源
203‧‧‧同相輸入端
204‧‧‧反相輸入端
205‧‧‧輸出端
30‧‧‧參考電壓產生電路
301‧‧‧運算放大單元
302‧‧‧自動啟動單元
303‧‧‧反相輸入端
304‧‧‧同相輸入端
305‧‧‧輸出端
MP1~MP24‧‧‧P型MOS電晶體
MN1~MN17‧‧‧N型MOS電晶體
C1‧‧‧電容
308‧‧‧數位邏輯單元
309、310‧‧‧麥克風
R1~R12‧‧‧電阻
圖1是現有技術中參考電壓產生電路圖；圖2是本發明第一實施例的參考電壓產生電路的電路圖；圖3是本發明第二實施例的參考電壓產生電路的電路圖； 圖4是圖3中電路輸出的參考電壓與溫度的關係圖；圖5是圖3的運算放大單元的輸出端設置電壓源的電流與電壓的關係圖；圖6是圖3的運算放大單元耦接第一自動啟動單元後流經電壓源的電流與電壓的關係圖；圖7是圖3的運算放大單元耦接第二自動啟動單元後流經電壓源的電流與電壓的關係圖；圖8是圖3中參考電壓產生電路應用在麥克風偏置電路的電路圖。
以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。
請參見圖2，圖2是本發明第一實施例的參考電壓產生電路的電路圖。如圖2所示，本實施例所揭示的參考電壓產生電路20包括：運算放大器201、電壓源202、電阻R1以及電阻R2。其中，電壓源202優選為恒流源(定電流源)。
在本實施例中，運算放大器201的同相輸入端203與電壓源202的負極連接，運算放大器201的反相輸入端204與電壓源202的正極連接，電阻R2的一端與運算放大器201的同相輸入端203連接，電阻R2的另一端接地，電阻R1的一端與運算放大器201的同相輸入端203連接，電阻R1的另一端與運算放大器201的輸出端205連接，並且運算放大器201的反相輸入 端204與運算放大器201的輸出端205連接。其中，運算放大器201的同相輸入端203、電阻R1、電阻R2以及運算放大器201的輸出端205形成正回饋環，運算放大器201的反相輸入端204和運算放大器201的輸出端205形成負反饋環，當負反饋環的增益大於正回饋環的增益時，因此本實施例所揭示的參考電壓產生電路20能夠產生一個穩定的參考電壓V1。
以下詳細說明本實施所揭示的參考電壓產生電路20的工作原理。
在本實施例中，通過在運算放大器201的反相輸入端204和同相輸入端203設置電壓源202，以使運算放大器201的反相輸入端204和同相輸入端203存在電壓差來產生參考電壓V1。其中，電壓源202的電壓為Vos，即運算放大器201的反相輸入端204和同相輸入端203之間的電壓差為Vos。當運算放大器201相當於無窮大的電阻時，則電路20輸出的參考電壓V1=(R1+R2)/R1*Vos，因此通過調整電阻R1和電阻R2的比值，電路20輸出滿足用戶需求的參考電壓V1。此外，負反饋環的增益大於正回饋環的增益，電路20能夠實現穩定的輸出。
區別現有技術，本實施例所揭示的電路20通過在運算放大器201的反相輸入端204和同相輸入端203設置電壓源202，以輸出穩定的參考電壓V1，避免使用大電容，進而降低成本。
請參見圖3，圖3是本發明第二實施例的參考電壓 產生電路的電路圖。如圖3所示，本實施例所揭示的參考電壓產生電路30包括運算放大單元301、尾電流電阻R7、自動啟動單元302、第一電阻R3、第二電阻R4以及第三電阻R5。
在本實施例中，運算放大單元301的反相輸入端303與運算放大單元301的輸出端305連接，以形成負反饋環。運算放大單元301的同相輸入端304與第一電阻R3的一端連接，第一電阻R3的另一端接地，第二電阻R4的一端與第一電阻R3的一端連接，第二電阻R4的另一端與第三電阻R5的一端連接，第三電阻R5的另一端與運算放大單元301的輸出端305連接，其中，運算放大單元301的同相輸入端304、第一電阻R3、第二電阻R4、第三電阻R5以及運算放大單元301的輸出端305形成正回饋環。在本實施例中，當負反饋環的增益大於正回饋環增益，電路30在運算放大單元301的輸出端305產生一參考電壓Vout。
在本實施例中，運算放大單元301包括第一級鏡像補償單元和第二級鏡像補償單元。其中，第一級鏡像補償單元包括P型MOS電晶體MP1、P型MOS電晶體MP2、P型MOS電晶體MP3、P型MOS電晶體MP4、N型MOS電晶體MN3、N型MOS電晶體MN4、N型MOS電晶體MN5以及N型MOS電晶體MN6；第二級鏡像補償單元包括P型MOS電晶體MP5、P型MOS電晶體MP6、P型MOS電晶體MP7、P型MOS電晶體MP8、N型MOS電晶體MN7、N型MOS電晶體MN8、N型MOS電晶體MN9以及N型MOS電晶體MN10。此外，運算放大單元301還 包括N型MOS電晶體MN1、N型MOS電晶體MN2、N型MOS電晶體MN11、N型MOS電晶體MN12、P型MOS電晶體MP9、P型MOS電晶體MP10、P型MOS電晶體MP11、P型MOS電晶體MP12、電阻R6以及電容C1。
在本實施例中，第一級鏡像補償單元和第二級鏡像補償單元並聯在運算放大單元301的同相輸入端304、運算放大單元301的反相輸入端303以及運算放大單元301的輸出端305之間。其中，N型MOS電晶體MN1的閘極為運算放大單元301的同相輸入端304，N型MOS電晶體MN2的閘極為運算放大單元301的反相輸入端303，P型MOS電晶體MP9的汲極為運算放大單元301的輸出端305。
在本實施例中，P型MOS電晶體MP1的源極、P型MOS電晶體MP2的源極、P型MOS電晶體MP5的源極、P型MOS電晶體MP6的源極、P型MOS電晶體MP9的源極、P型MOS電晶體MP11的源極以及P型MOS電晶體MP12的源極均與第一參考電壓VDD連接。P型MOS電晶體MP1的閘極與P型MOS電晶體MP2的閘極、P型MOS電晶體MP5的閘極、P型MOS電晶體MP6的閘極以及P型MOS電晶體MP12的閘極連接。P型MOS電晶體MP1的汲極與P型MOS電晶體MP3的源極連接。P型MOS電晶體MP3的閘極與P型MOS電晶體MP4的閘極、P型MOS電晶體MP7的閘極、P型MOS電晶體MP8的閘極、P型MOS電晶體MP10的閘極以及P型MOS電晶體MP11 的閘極連接。P型MOS電晶體MP3的汲極與N型MOS電晶體MN5的汲極連接，N型MOS電晶體MN5的閘極與N型MOS電晶體MN6的閘極、N型MOS電晶體MN8的閘極、N型MOS電晶體MN9的閘極以及N型MOS電晶體MN10的閘極連接。N型MOS電晶體MN5的源極與N型MOS電晶體MN3的汲極連接。N型MOS電晶體MN3的閘極與N型MOS電晶體MN4的閘極以及N型MOS電晶體MN7的閘極連接。N型MOS電晶體MN3的源極、N型MOS電晶體MN4的源極、N型MOS電晶體MN7的源極以及N型MOS電晶體MN9的源極均接地。P型MOS電晶體MP2的汲極與P型MOS電晶體MP4的源極連接。P型MOS電晶體MP4的汲極與N型MOS電晶體MN6的汲極連接。P型MOS電晶體MP4的汲極還與P型MOS電晶體MP1的閘極連接。N型MOS電晶體MN6的源極與N型MOS電晶體MN4的汲極連接。P型MOS電晶體MP5的汲極與P型MOS電晶體MP7的源極連接。P型MOS電晶體MP7的汲極與N型MOS電晶體MN8的汲極連接。N型MOS電晶體MN8的汲極還與N型MOS電晶體MN7的閘極連接。N型MOS電晶體MN8的源極與N型MOS電晶體MN7的汲極連接。P型MOS電晶體MP6的汲極與P型MOS電晶體MP8的源極連接。P型MOS電晶體MP8的汲極與N型MOS電晶體MN10的汲極連接。N型MOS電晶體MN10的汲極還與N型MOS電晶體MN10的閘極連接。N型MOS電晶體MN10的源極與N型MOS電晶體MN9的汲極連接。P型MOS 電晶體MP9的閘極與P型MOS電晶體MP3的汲極連接。P型MOS電晶體MP9的汲極與第三電阻R5的另一端連接，電阻R6的一端與P型MOS電晶體MP9的閘極連接，電阻R6的另一端與電容C1的一端連接，電容C1的另一端與P型MOS電晶體MP9的汲極連接。P型MOS電晶體MP11的汲極與P型MOS電晶體MP10的源極連接。P型MOS電晶體MP10的汲極與P型MOS電晶體MP10的閘極以及N型MOS電晶體MN11的汲極連接。N型MOS電晶體的MN11的閘極與N型MOS電晶體MN12的閘極以及N型MOS電晶體MN12的汲極連接。N型MOS電晶體MN11的源極和N型MOS電晶體MN12的源極接地。P型MOS電晶體MP12的汲極與N型MOS電晶體MN12的汲極連接。N型MOS電晶體MN1的汲極與P型MOS電晶體MP1的汲極連接。N型MOS電晶體MN1的閘極連接至第一電阻R3與第二電阻R4之間，N型MOS電晶體MN1的源極與尾電流電阻R7的一端連接，尾電流電阻R7的另一端接地。N型MOS電晶體MN2的汲極與P型MOS電晶體MP2的汲極連接。N型MOS電晶體MN2的閘極與P型MOS電晶體MP9的汲極連接。N型MOS電晶體MN2的源極與尾電流電阻R7的一端連接。
在本實施例中，第三電阻R5優選為可調電阻，N型MOS電晶體MN1優選為native device(耗盡型MOS電晶體)，N型MOS電晶體MN2優選為IO device(增強型MOS電晶體)。其中，N型MOS電晶體MN1閾值電壓小於零，N型MOS電晶 體MN2的閾值電壓約為600mV。此外，為了減少電路30的雜訊，尾電流通過尾電流電阻R7來實現。
在本實施例中，運算放大單元301的主要MOS電晶體的尺寸關係為：MP1=MP2=N1*MP5=N1*MP6；MP3=MP4=N2*MP7=N2*MP8；MN5=MN6=N2*MN8=N2*MN10；MN3=MN4=N2*MN7；其中，N1和N2為係數。因此，運算放大單元301的主要MOS電晶體的電流關係為：I(MP1)=I(MP2)=N1*I(MP5)=N1*I(MP6)；I(MN3)=I(MN4)=N2*I(MN7)=N2*I(MP5)；I(MN1)=I(MN2)=(N1-N2)*I(MP5)；I(MN2)=(Vout-Vgs2)/R7/2=(Vout*R3/(R3+R4+R5)-Vgs1)/R7/2；其中，Vgs1為N型MOS電晶體MN1的閘極與源極之間的電壓，Vgs2為N型MOS電晶體MN2的閘極與源極之間的電壓，R7為尾電流電阻R7的阻值，R3為第一電阻R3的阻值，R4為第二電阻R4的阻值，R5為第三電阻R5的阻值。
請參見圖4，圖4是圖3中電路輸出的參考電壓與溫度的關係圖。如圖4所示，通過調整N型MOS電晶體MN1和N型MOS電晶體MN2的尺寸，以使電路30具有良好的溫度係 數，電路30能夠輸出穩定的參考電壓Vout。
在本實施例中，運算放大單元301存在有三個穩定工作點。第一個穩定工作點為正常工作點，第二個穩定工作點為輸出的電壓為零，第三個穩定工作點輸出的電壓比正常工作點輸出的參考電壓Vout低很多。其中，運算放大單元301工作在第一穩定工作點時，電路30輸出穩定的參考電壓Vout。運算放大單元30工作在第二穩定工作點時，N型MOS電晶體MN1和N型MOS電晶體MN2斷開，沒有電流流經尾電流電阻R7，此時P型MOS電晶體MP1-MP8和N型MOS電晶體MN5-MN10均關斷，P型MOS電晶體MP9無法啟動，沒有電流流經電阻R3-R5，因此電路30輸出的參考電壓Vout為零。運算放大單元301工作在第三穩定工作點時，電路30輸出的電壓低於Vout。
在本實施例中，通過在運算放大單元301的輸出端305加上一個電壓源來描述運算放大單元301的三個穩定工作點，電壓源的電壓範圍選取為-0.5V~3.2V，並檢測流過電壓源的電流。如圖5所示，圖5是流過電壓源的電流與電壓源的電壓的關係圖，其中，橫坐標為電壓源的電壓值，縱坐標為流過電壓源的電流值。流過電壓源的電流為0mA的工作點，並且在圖中從上往下穿越的工作點為穩定工作的工作點，如工作點A、B、C，從下往上穿越的工作點都是無法穩定工作的工作點，如工作點D、F。流過電壓源的電流為正時，電壓源正在接收電流，即運算放大單元301的輸出端305向外吐出電流，此時工作點向電壓升高 的方向運動(即向右運動)。流過電壓源的電流為負時，電壓源向運算放大單元301的輸出端305吐出電流，此時工作點向電壓降低的方向運動(即向左運動)。
以下詳細描述通過自動啟動單元302與運算放大單元303耦接，以使電路30穩定工作在正常的工作點。
在本實施例中，自動啟動單元302包括第一自動啟動單元306和第二自動啟動單元307，第一自動啟動單元306和第二自動啟動單元307分別與運算放大單元301並聯連接。第一自動啟動單元306包括第一MOS電晶體MP13、第二MOS電晶體MN13、第三MOS電晶體MP14以及第四MOS電晶體MP15。第二自動啟動單元307包括第五MOS電晶體MP18、第六MOS電晶體MP17、第七MOS電晶體MP16、第八MOS電晶體MN14以及第九MOS電晶體MN15。優選地，第一MOS電晶體MP13、第三MOS電晶體MP14、第四MOS電晶體MP15、第五MOS電晶體MP18、第六MOS電晶體MP17以及第七MOS電晶體MP16均為P型MOS電晶體；第二MOS電晶體MN13、第八MOS電晶體MN14以及第九MOS電晶體MN15均為N型MOS電晶體。即，第一MOS電晶體MP13為P型MOS電晶體MP13，第二MOS電晶體MN13為N型MOS電晶體MN13，第三MOS電晶體MP14為P型MOS電晶體MP14，第四MOS電晶體MP15為P型MOS電晶體MP15，第五MOS電晶體MP18為P型MOS電晶體MP18，第六MOS電晶體MP17為P型MOS電晶體MP17，第七MOS電 晶體MP16為P型MOS電晶體MP16，第八MOS電晶體MN14為N型MOS電晶體MN14，第九MOS電晶體MN15為N型MOS電晶體MN15。
在本實施例中，運算放大單元301與第一自動啟動單元306耦接。P型MOS電晶體MP13的源極、P型MOS電晶體MP14的源極以及P型MOS電晶體MP15的源極與第一參考電壓VDD連接。P型MOS電晶體MP13的閘極與P型MOS電晶體MP1的閘極連接。P型MOS電晶體MP13的汲極與N型MOS電晶體MN13的汲極、P型MOS電晶體MP14的閘極以及P型MOS電晶體MP15的閘極連接。N型MOS電晶體MN13的閘極與第一參考電壓VDD連接，N型MOS電晶體MN13的源極接地。P型MOS電晶體MP14的汲極與N型MOS電晶體MN8的汲極連接，P型MOS電晶體MP15的汲極與N型MOS電晶體MN10的閘極連接。此時，運算放大單元301加上第一自動啟動電路306，使得運算放大單元301不存在第二個穩定工作點。其工作原理是：運算放大單元301的反相輸入端303和同相輸入端304之間存在壓差V2，N型MOS電晶體MN13相當於一個很大的電阻，當P型MOS電晶體MP1的閘極端電壓和P型MOS電晶體MP2的閘極電壓大於第一參考電壓VDD與V2的壓差時，P型MOS電晶體MP13關閉，P型MOS電晶體MP13沒有電流流過，P型MOS電晶體MP14的閘極電壓和P型MOS電晶體MP15的閘極電壓均為0，P型MOS電晶體MP14的閘極和P型MOS電晶體MP15 導通，電流流過P型MOS電晶體MP14和P型MOS電晶體MP15分別注入Vbn1和Vbn2，即電流分別注入N型MOS電晶體MN8和N型MOS電晶體MN10，此時，N型MOS電晶體MN3-MN6全部導通，P型MOS電晶體MP1的閘極電壓、P型MOS電晶體MP2的閘極電壓、P型MOS電晶體M5的閘極電壓、P型MOS電晶體MP6的閘極電壓、P型MOS電晶體MP9的閘極電壓以及P型MOS電晶體MP13的閘極電壓均被拉低，運算放大單元301工作在第一個穩定工作點，以離開Vout=0的工作點(即第二個穩定工作點)。當P型MOS電晶體MP13的閘極電壓被拉低時，P型MOS電晶體MP13導通流過電流，N型MOS電晶體MN11為一個很大的電阻，P型MOS電晶體MP14的閘極電壓和P型MOS電晶體MP15的閘極電壓增大，導致P型MOS電晶體MP14和P型MOS電晶體MP15關閉，此時，運算放大單元301工作在第三個穩定工作點。在運算放大單元301的輸出端305加上電壓源，電壓源的電壓範圍-0.5V~3.2V，流過電壓源的電流與電壓源的電壓的關係圖，如圖6所示。其中，工作點A1為第三個穩定工作點，工作點B1為第一個穩定工作點，工作點C1為不穩定的工作點。
在本實施例中，運算放大單元301進一步與第二自動啟動單元307耦接。其中，P型MOS電晶體MP16的源極、P型MOS電晶體MP17的源極以及P型MOS電晶體MP18的源極與第一參考電壓VDD連接。P型MOS電晶體MP16的閘極接地， P型MOS電晶體MP16的汲極與N型MOS電晶體MN14的汲極連接，N型MOS電晶體MN14的汲極還與N型MOS電晶體MN14的閘極以及N型MOS電晶體MN15的閘極連接，N型MOS電晶體MN14的源極接地，P型MOS電晶體MP17的閘極與P型MOS電晶體MP18的閘極連接，P型MOS電晶體MP17的汲極與N型MOS電晶體MN15的汲極以及P型MOS電晶體MP17的閘極連接，P型MOS電晶體MP18的汲極連接至第二電阻R4和第三電阻R5之間，N型MOS電晶體MN15的源極與N型MOS電晶體MN1的源極連接。此時，運算放大單元301進一步加上第二自動啟動單元307，以使運算放大單元301不存在第三個穩定工作點，僅工作在第一個穩定工作點。其工作原理是：N型MOS電晶體MN14和P型MOS電晶體MP16對N型MOS電晶體MN15實現偏置，當N型MOS電晶體MN15的源極電壓較低時，N型MOS電晶體MN15導通，通過P型MOS電晶體MP17和P型MOS電晶體MP18將電流鏡像到第一電阻R3、第二電阻R4以及第三電阻R5，以將運算放大單元301的輸出端305的電壓和N型MOS電晶體MN1的閘極電壓拉高，進而運算放大單元301遠離第三個穩定工作點。此時，N型MOS電晶體MN1和N型MOS電晶體MN2流過的電流增大，P型MOS電晶體MP9的閘極電壓降低，運算放大單元301的輸出端305的輸出電流增大，提高運算放大單元301輸出的參考電壓Vout，這樣會有更多的電流流過N型MOS電晶體MN1和N型MOS電晶體MN2，形成正回饋。當運 算放大單元301工作在第一個穩定工作點時，N型MOS電晶體MN15的源極電壓到達1V，N型MOS電晶體MN15關閉，第二自動啟動單元307停止工作。在運算放大單元301的輸出端305加上電壓源，流經電壓源的電流與電壓源的電壓的關係圖，如圖7所示，此時，運算放大單元301僅工作在第一個穩定工作點，即正常工作點。
請再參見圖8，圖8是圖3中參考電壓產生電路應用在麥克風偏置電路的電路圖。如圖8所示，運算放大單元301的反相輸入端303為參考電壓產生電路30的反相輸入端，運算放大單元301的同相輸入端304為參考電壓產生電路30的同相輸入端，運算放大單元301的輸出端305為參考電壓產生電路30的輸出端。運算放大單元301的反相輸入端303分別與P型MOS電晶體MP19的汲極、P型MOS電晶體MP20的汲極、N型MOS電晶體MN16的汲極以及N型MOS電晶體MN17的汲極連接，P型MOS電晶體MP19的閘極與數位邏輯單元308的VREF2_ENB連接，P型MOS電晶體MP20的閘極與數位邏輯單元308的VREF1_ENB連接，N型MOS電晶體MN16的閘極與數位邏輯單元308的VREF2_EN連接，N型MOS電晶體MN17的閘極與數位邏輯單元308的VREF1_EN連接。運算放大單元301的輸出端305分別與P型MOS電晶體MP21的汲極和P型MOS電晶體MP22的汲極連接，P型MOS電晶體MP21的閘極與數位邏輯單元308的VREF1_ENB連接，P型MOS電晶體MP22的閘極與數 位邏輯單元308的VREF2_ENB連接，P型MOS電晶體MP19的源極和N型MOS電晶體MN16的源極均與P型MOS電晶體MP22的源極連接，P型MOS電晶體MP20的源極和N型MOS電晶體MN17的源極均與P型MOS電晶體MP21的源極連接。運算放大單元301的同相輸入端304連接至第一電阻R3和第二電阻R4之間，第二電阻R4的另一端分別與P型MOS電晶體MP23的汲極、P型MOS電晶體MP24的汲極以及P型MOS電晶體MP18的汲極連接，P型MOS電晶體MP23的閘極與數位邏輯單元308的VREF1_ENB連接，P型MOS電晶體MP23的源極與電阻R8的一端連接，電阻R8的另一端與P型MOS電晶體MP21的源極連接，P型MOS電晶體MP24的閘極與數位邏輯單元308的VREF2_ENB連接，P型MOS電晶體MP24的源極與電阻R9的一端連接，電阻R9的另一端與P型MOS電晶體MP22的源極連接。P型MOS電晶體MP21的源極還與電阻R11的一端連接，電阻R11的另一端與麥克風310的正極連接，麥克風310的負極通過電阻R12接地；P型MOS電晶體MP22的源極還與電阻R10的一端連接，電阻R10的另一端與麥克風309的正極連接，麥克風309的負極接地。其中，第一參考電壓VDD的電壓值為3.2V。
以下詳細說明麥克風偏置電路的工作原理。
當數位邏輯單元308的VREF1_ENB輸出信號時，控制P型MOS電晶體MP20、P型MOS電晶體MP21以及P型MOS電晶體MP23導通，此時運算放大單元301的輸出端305輸 出一參考電壓VRRF1給麥克風310，以使麥克風310工作。
當數位邏輯單元308的VREF2_ENB輸出信號時，控制P型MOS電晶體MP19、P型MOS電晶體MP22以及P型MOS電晶體MP24導通，此時運算放大單元301的輸出端305輸出一參考電壓VRRF2給麥克風309，以使麥克風309工作。
區別于現有技術，本實施例所揭示的電路30不需要額外的電壓源和大電容，並且利用尾電流電阻R7實現尾電流，降低電路30的雜訊，減少電路30的面積，節約成本，此外，本實施所揭示的電路30還利用自動啟動單元302，以使電路30在正常工作點輸出穩定的參考電壓。
綜上所述，雖然本案已以實施例揭露如上，然其並非用以限定本案。本案所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準。
30‧‧‧參考電壓產生電路
301‧‧‧運算放大單元
302‧‧‧自動啟動單元
303‧‧‧反相輸入端
304‧‧‧同相輸入端
305‧‧‧輸出端
MP1~MP18‧‧‧P型MOS電晶體
MN1~MN15‧‧‧N型MOS電晶體
C1‧‧‧電容
R3~R7‧‧‧電阻

Claims (8)

  1. 一種參考電壓產生電路，包括：一自動啟動單元；一運算放大單元；一尾電流電阻；以及一第一電阻、一第二電阻以及一第三電阻，其中，所述運算放大單元的一輸入端通過所述尾電流電阻接地，所述自動啟動單元與所述運算放大單元耦接，以使所述參考電壓產生電路工作在一個工作點上；所述第一電阻的一端與所述運算放大單元的一同相輸入端連接，所述第一電阻的另一端接地，所述第二電阻的一端與所述運算放大單元的所述同相輸入端連接，所述第二電阻和所述第三電阻串聯連接在所述運算放大單元的所述同相輸入端和所述運算放大單元的一輸出端之間，以形成正回饋環；所述運算放大單元的一反相輸入端與所述運算放大單元的所述輸出端連接，以形成負反饋環。
  2. 根據申請專利範圍第1項所述的參考電壓產生電路，其中，所述運算放大單元包括一第一級鏡像補償單元和一第二級鏡像補償單元，所述第一級鏡像補償單元和所述第二級鏡像補償單元並聯在所述運算放大單元的所述同相輸入端、所述運算放大 單元的所述反相輸入端以及所述運算放大單元的所述輸出端之間。
  3. 根據申請專利範圍第2項所述的參考電壓產生電路，其中，所述自動啟動單元包括一第一自動啟動單元和一第二自動啟動單元，所述第一自動啟動單元和所述第二自動啟動單元分別與所述運算放大單元並聯連接。
  4. 根據申請專利範圍第3項所述的參考電壓產生電路，其中，所述第一自動啟動單元包括一第一MOS電晶體、一第二MOS電晶體、一第三MOS電晶體以及一第四MOS電晶體，所述第一MOS電晶體的一源極、所述第二MOS電晶體的一閘極、所述第三MOS電晶體的一源極以及所述第四MOS電晶體的一源極與一第一參考電壓連接，所述第三MOS電晶體的一閘極、所述第四MOS電晶體的一閘極以及所述第二MOS電晶體的一汲極與所述第一MOS電晶體的一汲極連接，所述第二MOS電晶體的一源極接地，所述第一MOS電晶體的一閘極、所述第三MOS電晶體的一汲極以及所述第四MOS電晶體的一汲極與所述運算放大單元連接。
  5. 根據申請專利範圍第4項所述的參考電壓產生電路，其中，所述第二自動啟動單元包括一第五MOS電晶體、一第六MOS 電晶體、一第七MOS電晶體、一第八MOS電晶體以及一第九MOS電晶體，所述第五MOS電晶體的一源極、所述第六MOS電晶體的一源極以及所述第七MOS電晶體的一源極與所述第一參考電壓連接，所述第五MOS電晶體的一閘極以及所述第六MOS電晶體的一閘極與所述第六MOS電晶體的一汲極連接，所述第九MOS電晶體的一汲極與所述第六MOS電晶體的所述汲極連接，所述第七MOS電晶體的一閘極接地，所述第七MOS電晶體的一汲極、所述第八MOS電晶體的一汲極、所述第八MOS電晶體的一閘極以及所述第九MOS電晶體的一閘極連接，所述第八MOS電晶體的一源極接地，所述第五MOS電晶體的所述汲極和所述第九MOS電晶體的所述閘極與所述運算放大單元連接。
  6. 根據申請專利範圍第5項所述的參考電壓產生電路，其中，所述第一MOS電晶體、所述第三MOS電晶體、所述第四MOS電晶體、所述第五MOS電晶體、所述第六MOS電晶體以及所述第七MOS電晶體均為P型MOS電晶體，所述第二MOS電晶體、所述第八MOS電晶體以及所述第九MOS電晶體均為N型MOS電晶體。
  7. 根據申請專利範圍第1項所述的參考電壓產生電路，其中，所述運算放大單元包括三個穩定工作點，一第一穩定工作點為一正常工作點，一第二穩定工作點為所述運算放大單元的一輸 出電壓為零，第三穩定工作點為所述運算放大單元的所述輸出電壓低於所述第一穩定工作點的所述輸出電壓，所述自動啟動單元與所述運算放大單元耦接，以使所述參考電壓產生電路工作在所述第一穩定工作點。
  8. 根據申請專利範圍第1項所述的參考電壓產生電路，其中，所述參考電壓產生電路與一麥克風偏置電路連接，以向所述麥克風偏置電路提供電壓，其中，所述麥克風偏置電路包括一數位邏輯單元、多個MOS電晶體以及一麥克風，所述麥克風通過所述MOS電晶體與所述運算放大單元的所述輸出端連接，所述數位邏輯單元與所述MOS電晶體的多個閘極連接，以控制所述MOS電晶體斷開或導通。
TW102116182A 2012-07-27 2013-05-07 參考電壓產生電路 TWI517722B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012203701457U CN202887042U (zh) 2012-07-27 2012-07-27 一种带自启动电路的参考电压产生电路

Publications (2)

Publication Number Publication Date
TW201412143A TW201412143A (zh) 2014-03-16
TWI517722B true TWI517722B (zh) 2016-01-11

Family

ID=48078448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116182A TWI517722B (zh) 2012-07-27 2013-05-07 參考電壓產生電路

Country Status (3)

Country Link
US (1) US9058044B2 (zh)
CN (1) CN202887042U (zh)
TW (1) TWI517722B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103267548B (zh) * 2013-04-03 2016-02-24 上海晨思电子科技有限公司 一种电压装置
CN104615185B (zh) * 2015-01-13 2016-05-04 深圳市德赛微电子技术有限公司 一种基准电压源启动电路
CN105607685B (zh) * 2016-03-08 2017-03-01 电子科技大学 一种动态偏置电压基准源
CN105743067B (zh) * 2016-04-28 2018-02-06 深圳源创智能照明有限公司 一种自激活电路及具有该自激活电路的电池保护系统
CN106020320B (zh) * 2016-07-15 2017-11-17 天津大学 一种提高电源电压抑制比的基准电压源结构
CN109612596A (zh) * 2018-11-01 2019-04-12 珠海亿智电子科技有限公司 一种温度检测电路
CN113641546B (zh) * 2021-08-12 2023-08-22 苏州浪潮智能科技有限公司 一种检测风扇转数的电路和服务器
TWI804237B (zh) * 2022-03-16 2023-06-01 友達光電股份有限公司 參考電壓產生電路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1553696B1 (en) * 2004-01-12 2008-10-08 Sonion A/S Amplifier circuit for capacitive transducers
DE102010054895B4 (de) * 2010-12-17 2018-10-31 Austriamicrosystems Ag Mikrofonverstärker

Also Published As

Publication number Publication date
TW201412143A (zh) 2014-03-16
US20140029769A1 (en) 2014-01-30
US9058044B2 (en) 2015-06-16
CN202887042U (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
TWI517722B (zh) 參考電壓產生電路
CN109947169B (zh) 一种具有预稳压结构的高电源抑制比带隙基准电路
JP4866158B2 (ja) レギュレータ回路
US9665111B2 (en) Low dropout voltage regulator and method
JP2008108009A (ja) 基準電圧発生回路
TWI495262B (zh) 多重電源域運算放大器及使用其之電壓產生器
CN113050750B (zh) 一种能够实现宽输入范围和快速稳态的低压差线性稳压器
KR20120003799A (ko) 차동 증폭 회로 및 시리즈 레귤레이터
CN111190453A (zh) 高电源抑制比基准电路
CN113703510B (zh) 一种低功耗的带隙基准电路
TWI612408B (zh) Ｐｍｏｓ功率電晶體線性降壓穩壓電路
CN112684844B (zh) 一种低压差线性稳压器
CN110320954A (zh) 一种基于凹凸曲率补偿的低温漂带隙基准电路
TW201821925A (zh) 穩壓器
CN108536210B (zh) 一种平滑温度补偿带隙基准源电路
JP4476323B2 (ja) 基準電圧発生回路
KR102532834B1 (ko) 볼티지 레귤레이터
CN112684846A (zh) 低压差线性稳压器的误差放大器以及低压差线性稳压器
CN104460805A (zh) 低温度系数和低电源电压系数的基准电流源
JP2007233657A (ja) 増幅器とそれを用いた降圧レギュレータ及び演算増幅器
JP4749105B2 (ja) 基準電圧発生回路
JP2017167753A (ja) ボルテージレギュレータ
CN211207200U (zh) 一种高电源抑制比基准电路
CN109240405B (zh) 一种自适应ldo电路
KR101449133B1 (ko) 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터