TWI514781B - 資料處理單元與包括資料處理單元之信號接收機 - Google Patents

資料處理單元與包括資料處理單元之信號接收機 Download PDF

Info

Publication number
TWI514781B
TWI514781B TW100136295A TW100136295A TWI514781B TW I514781 B TWI514781 B TW I514781B TW 100136295 A TW100136295 A TW 100136295A TW 100136295 A TW100136295 A TW 100136295A TW I514781 B TWI514781 B TW I514781B
Authority
TW
Taiwan
Prior art keywords
signal
data
clock
processing unit
controlled oscillator
Prior art date
Application number
TW100136295A
Other languages
English (en)
Other versions
TW201220719A (en
Inventor
Arnaud Casagrande
Original Assignee
Swatch Group Res & Dev Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Res & Dev Ltd filed Critical Swatch Group Res & Dev Ltd
Publication of TW201220719A publication Critical patent/TW201220719A/zh
Application granted granted Critical
Publication of TWI514781B publication Critical patent/TWI514781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

資料處理單元與包括資料處理單元之信號接收機
本發明係有關於一種資料處理單元，用於載有資訊之信號的接收機。處理單元包含時脈及/或資料恢復電路與處理器電路。處理單元設置於信號接收機中，特別地，首先用於執行資料信號的同調性(coherence)檢查。
本發明亦有關於一種載有資訊之信號的接收機，其包含可以評估資料信號中之資料的同調性的資料處理單元。
由資料處理單元所檢查的資料信號同調性可用於任何類型的接收機，甚至用於通道上或以有線方式之未處理過之資料信號的直接接收。此資料信號通常藉由經過時間的一序列之位元來加以定義。“資料同調性”本質上指的是由信號接收機所接收之已調變或未調變資料的可靠度。
當資料從進來的無線電頻率信號(其由發射機所傳送)被擷取出，通常地，數位無線電頻率接收機產生已解調變的資料信號於解調變器的輸出。無線電頻率信號在載波頻率上的資料調變可為各種類型。其可為頻率偏移鍵控(Frequency Shift Keying,FSK)、振幅偏移鍵控(Amplitude Shift Keying,ASK)或開關鍵控(On Off Keying,OOK)。
在傳統的接收機中，有數個步驟用來判斷包含於所接收無線電頻率信號中之資訊是否被認為適宜的，亦即，該資料是正確的且可被接收機使用。如果所接收無線電頻率信號之頻率首先透過至少一混頻器單元且藉由來自本地振盪器之振盪信號加以轉換，在混頻器單元之輸出的中間信號之頻率必須位於特定頻率範圍內。所接收無線電頻率信號之強度或功率亦必須大於雜訊位準，其特徵化該接收機。強度或功率可透過所接收信號強度指標來檢查。當資料於接收機中被處理，亦可在資料解調變之後根據已解調變資料信號來施行誤差計算。此誤差計算必須提供低於定義的臨界(CRC，循環冗餘檢測碼)的值。
之後，接收機亦必須根據資料信號來將資料時脈與其本地時脈同步。這必須被施行，以使接收機所接收之無線電頻率信號中之資料可以被數位地處理。通常，藉由此類傳統接收機，完整資料包獲取係考量資料信號中之正確資料轉變而被施行。所有資料之誤差計算可如同在此之前所指出的被施行。如果在所有資料處理之後發現到所接收無線電頻率信號中之資料不正確，所有一切之後被重設，以使接收機可以接收其他無線電頻率信號。這構成了一個缺點，因為如果資料不正確，在接收機被重設之前，必須因此有處理所有資料的一段長時期。
因此，本發明之目的為提供資料處理單元(用於載有資訊之信號的接收機)，其能夠在施行所有後續資料處理操作之前快速地且立即地檢查資料信號的同調性，且其克服了習知所述之缺點。
本發明因此關於用於資料信號接收機的資料處理單元，其包含獨立的申請專利範圍第1項中所界定的特徵。
資料處理單元的具體實施例界定在附屬的申請專利範圍第2至11項中。
本發明之資料處理單元的一個優點在於：其能快速地判定時脈與資料恢復輸入所接收之資料信號中的資料是否正確，且非雜訊或不正確資料。為了做到這個，處理器電路計算時脈與資料恢復電路之數值鎖相迴路中的數值控振盪器輸入信號的平均值與變異數。此計算被施行於跟隨著該資料信號中之二元轉變且來自數值控振盪器的脈衝信號之各個脈衝。如果經過時間的平均值與輸入信號的變異數兩者都接近0，這立即表示資料信號是同調的。在這些狀況下，所有後續操作可被施行於處理單元中。如果相反的事發生，接收機可透過資料處理單元立即被重設或觸發。
本發明因此亦關於載有資訊之信號的接收機，其包含獨立的申請專利範圍第12項中所述及的特徵。
在下面的敘述中，此技術領域中之熟習技藝者所熟知之資料信號接收機的所有那些構件將僅僅以簡化的方式被敘述。接收機可例如為FSK信號接收機，但任何其他類型的接收機(其中使用有根據本發明之資料處理單元)都可被設想到。
圖1顯示了資料信號接收機1。此信號接收機例如為無線電頻率(RF)信號接收機，其具有根據本發明之資料處理單元15，資料處理單元15可計算資料信號DOUT 之同調性。
無線電頻率信號接收機1可為傳統的FSK RF信號接收機，其中由天線2所接收之RF信號可被頻率轉換於兩個不同的正交分支。各個分支包含混頻器4、5，用於施行與本地振盪器6所提供之振盪信號的頻率轉換。本地振盪器6可包含頻率合成器，其提供同相振盪信號SI 與正交振盪信號SQ 。此頻率合成器通常連接至石英振盪器7，石英振盪器7提供預定的參考頻率信號，以用於合成器之鎖相迴路與頻率。
在第一分支中，例如第一高頻混頻器4將天線2所接收且低雜訊放大器(LNA)3所放大之RF信號與同相振盪信號SI 混合，以提供中間同相信號IINT 。在第二分支中，例如第二高頻混頻器5將已濾波且已放大之RF信號與正交振盪信號SQ 混合，以提供中間正交信號QINT 。中間信號IINT 與QINT 可例如為跟隨直接頻率轉換的基頻信號。這些中間信號IINT 與QINT 之後各個在個別的低通濾波器8與9中被濾波，以提供已濾波信號。在傳統的解調變器12中之資料解調變之前，已濾波信號之後各個通過個別的放大器限制器10與11。
根據已濾波且已放大之中間同相信號及已濾波且已放大之中間正交信號，解調變器12提供資料信號DOUT ，其為二元信號或資料流。兩個中間同相與正交信號IINT 與QINT 對於資料解調變是必需的。例如，在所接收RF信號中之資料的頻率偏移鍵控實例中，它們可以辨別頻率偏差正負號。
解調變器12可為簡單的D型正反器，其在輸入D接收例如中間同相信號IINT ，且在其時脈端藉由中間正交信號QINT 來時脈化。藉由此正反器且根據各個資料位元之狀態，正反器輸出係在二元資料信號DOUT 中之位準1或位準0。
RF信號接收機亦包含資料處理單元15，其從解調變器12接收該二元資料信號DOUT 。此二元資料信號被提供至時脈與資料恢復電路16，其藉由本地時脈信號CLK加以時脈化。時脈與資料恢復電路主要包含數值鎖相迴路，其中配置有一數值控振盪器(NCO)，如同在此之後參照圖2與3更詳細地解釋的。資料處理單元15亦包含至少一處理器電路17，其連接至時脈與資料恢復電路16。處理器電路可以計算數值控振盪器之二元輸入字或數值輸入信號NCOIN 經過時間的平均值與變異數。經過時間的平均值與變異數可以容易地被計算出，例如藉由眾所皆知的移動平均演算法及移動最大-最小演算法。此計算因此允許所接收RF信號之資料之同調性指標的擷取。如果經過時間的平均值與變異數(其由處理器電路17所計算)高於預定臨界時，在所接收RF信號中之資料被認定是不正確的，且接收機可立即被重設。如果資料信號僅關於雜訊，重設也會發生。
處理器電路17亦可從時脈與資料恢復電路接收已恢復之時脈信號RH 與已恢復之資料流信號RD 。如果在接收機所接收之信號中的資料被認定是正確的，處理單元可因此根據這些已恢復信號透過處理器電路來施行資料處理。處理單元亦可因此形成資料獲取系統之部分，其包含用於系統中快速作動之記憶體。已恢復之時脈與資料信號可被儲存於記憶體中。
本地時脈信號CLK(其時脈化時脈與資料恢復電路16與處理器電路17)可根據來自本地振盪器6之石英振盪器7的參考頻率信號而獲得。某些數目的分頻器(未顯示)可使參考頻率信號之頻率被分頻，以提供本地時脈信號CLK。
僅僅藉由非限制範例之方式，參考信號頻率可在26MHz的級數，而本地時脈信號CLK頻率可選為1MHz。然而，本地時脈信號CLK必須用至少必須10倍高於資料信號之資料流頻率的頻率來加以建立，且較佳地高於100倍。例如，在10 kbits/s之資料流實例中，本地時脈信號CLK可具有1MHz級數之頻率。此允許二元資料信號DOUT 被過取樣，如同在此之後參照圖2與3所解釋的。
圖2顯示資料處理單元之時脈與資料恢復電路16的各種構件。由於此電路，可以根據接收機所接收之資料信號來擷取或恢復資料信號之資料與時脈。為了做到這樣，資料信號之資料與時脈恢復操作係在於移除所接收信號中之任何短暫脈衝且恢復已傳送之位元流。根據具體的編碼，資料信號DOUT 係由一序列的位元所構成，其可包含相同值的最多4個連續位元，在一個位元轉變的不同值之前。此允許資料處理單元之時脈與資料恢復電路16正確地操作。
時脈與資料恢復電路16包含數值鎖相迴路。使用本地時脈信號CLK來過取樣資料信號DOUT ，亦即資料流。本地時脈信號CLK係取得自本地振盪器之石英振盪器，如同在此之前所提到的。在數值鎖相迴路中，電路包含數值控振盪器(NCO)25(其產生兩個正交脈衝信號IP 與QP 於輸出)及兩個計數器21與24。NCO振盪器25與兩個計數器21與24係由本地時脈信號CLK加以時脈化。兩個計數器可以根據在電路輸入之資料信號的位準來計數或倒數。兩個計數器有正負且可以被重設。它們亦包含終點位置鎖，以防止任何“反轉”。
如果資料信號DOUT 位於高位準係定義為資料位元“1”，兩個計數器21與24對於至少對應於該資料位元之持續期間的持續期間執行一計數。然而，當資料信號DOUT 位於低位準以定義資料位元“0”時，兩個計數器21與24對於至少該資料位元之持續期間執行一倒數。第一計數器21為時脈計數器，而第二計數器24為資料位元計數器。
第一計數器21為時脈計數器，其總和了位元轉變之兩邊上的資料流。位元之轉變係關於資料信號從“0”狀態至“1”狀態的改變或者資料信號從“1”狀態至“0”狀態的改變。如果連續的位元係在相同的“0”或“1”狀態，在從一個位元至另一個連續位元的改變期間資料信號DOUT 中並沒有二元轉變。正交脈衝信號QP (其由數值控振盪器25產生)係提供至第一計數器之重設輸入QR 。如果脈衝QP 之頻率與相位完全地對準在電路16之輸入的資料信號DOUT 的頻率與相位，輸出HOUT 在跟隨著資料信號中之二元轉變的各個重設時點仍然為零。然而，在已恢復時脈信號RH 提供至數值控振盪器25之輸出IP 的恢復期間，任何頻移會在計數器21之輸入QR 的重設時點在計數器21之輸出導致正的或負的誤差。
在正交脈衝信號QP 之各個脈衝時點，誤差E(部分地顯示於圖3中)之極性係直接相關於將被處理之資料信號位元的值。此誤差因此在乘法器22中被乘以第二位元計數器24之輸出信號BOUT ，其考量了將被處理之資料信號位元的值。這樣產生了獨立於資料位元之值的誤差。如果在數值控振盪器25之輸出的脈衝信號IP 與QP 的產生頻率低於資料信號脈衝頻率，如果資料位元是“1”，該誤差在輸出HOUT 是正的，且如果資料位元是“0”，該誤差是負的。如果當資料位元是“1”該誤差是正的，在輸出HOUT 之此誤差因此必須乘以第二計數器24之輸出BOUT 的值“+1”，且如果當資料位元是“0”該誤差是負的，乘以輸出BOUT 的值“-1”。
如果在數值控振盪器之輸出的脈衝信號IP 與QP 的產生頻率高於資料信號脈衝頻率，相同的設計是真的。然而，在此實例中且不像先前提及的誤差，如果當資料位元是“0”該誤差是正的，在輸出HOUT 之此誤差必須乘以第二計數器24之輸出BOUT 的值“-1”，且如果當資料位元是“1”該誤差是負的，乘以輸出BOUT 的值“+1”。
乘法器22之輸出信號在數值迴路濾波器23中被濾波。在迴路濾波器中，可提供有D正反器元件，其由數值控振盪器25之正交脈衝信號QP 加以時脈化。正反器元件使迴路濾波器提供數值輸入信號或二元字NCOIN 至數值控振盪器25。此數值輸入信號係提供於正交脈衝信號QP 之各個脈衝，其跟隨資料信號中之二元轉變。如果沒有二元轉變已經發生在資料信號的兩個連續位元中，則只有數值輸入信號的先前值被提供至數值控振盪器25。迴路濾波器所提供之數值輸入信號或二元字NCOIN 代表輸出值HOUT ，亦即，在計數器21重設時由迴路濾波器23所衰減或加權的誤差E。跟隨著二元轉變，此輸入信號NCOIN 根據在正交脈衝QP 之時點來自第一時脈計數器21之輸出的資料校正了頻率與相位。
該信號透過迴路23衰減，例如藉由0.25之因子。當然，如果來自所接收無線電頻率信號之資料是正確的，誤差E在跟隨著資料信號中之二元轉變的正交脈衝信號QP 之各個脈衝時點會變成零。透過數值輸入信號NCOIN 之在處理器電路中的平均值與變異數計算，可以因此立即看出，經過時間的平均值與此信號之變異數係接近0。這因此表示資料信號是同調的。用於此資料信號同調檢查，資料信號中之數個二元轉變可因此足夠來判定資料信號之同調性。不像同調資料信號，雜訊變異數不會是零，且係高於預定同調臨界。這因此允許所接收無線電頻率信號中之正確資料可區別於不正確資料或完全雜訊。
注意到，第一計數器21之輸出信號HOUT 與數值控振盪器25之數值輸入信號NCOIN 係n位元二元字，例如至少5位元(未顯示)。因此，迴路濾波器中之D正反器元件可對於二元字之各個位元包含一D正反器，例如5個正反器，各自被正交脈衝信號QP 時脈化。然而，第二計數器24之輸出信號為1位元信號。二元字NCOIN 可因此在-2n 與2n 之間改變。
為使時脈與資料恢復電路16之數值鎖相迴路被致動，轉變必須原則上被偵測於資料信號DOUT 中。為達成此，第二計數器24亦提供資料信號BOUT 至轉變偵測器26，其亦接收來自數值控振盪器25之同相脈衝信號IP 。此轉變偵測器可由移位暫存器來形成。此同相脈衝信號IP (其定義已恢復之時脈信號RH )亦被提供至第二計數器24之重設輸入IR 。此轉變偵測器26提供已恢復之資料流信號RD 於一輸出。如果連續的資料信號位元中沒有值的改變，轉變偵測器26之另一輸出則維持迴路濾波器23中之先前值，如同在此之前所指出的。
時脈與資料恢復電路之致動時間與穩定度取決於數值鎖相迴路增益與過取樣因子。此過取樣因子相關於本地時脈信號CLK之頻率。如果45過取樣被施行，0.25的增益則對應於具有可接受穩定度之最小致動時間。這個0.25的增益可藉由兩位元移位而容易地實行。
因為電路16是完全數值的，本地時脈信號CLK之頻率是個獨立變數，且對於所有常數f(資料流)/f(CLK)對，該電路係操作於完全相同的方式。本地時脈信號CLK之頻率因此可被固定在45‧f(資料流)。過取樣因子之選擇(例如等於45)直接關連到暫態脈衝的典型大小(其可在解調變器之輸出被觀測到)，且實際上定義了已恢復之時脈跳動(jitter)。這個值亦直接關係到資料流頻率(其可為可參數化的)，且關連到石英振盪器頻率(其可例如具有13或26MHz之值)。
數值輸入信號NCOIN 之(移動)平均值與(移動)變異數計算係對應於這些值之振幅的方均根(RMS)的計算均等值。如果資料信號DOUT 之資料時脈正確地對準於本地時脈，在數值控振盪器25之輸入的RMS值係接近零。所接收的資料愈令人懷疑(例如在雜訊源的例子中)，在數值控振盪器25之輸入的相關RMS值愈增加，且後者愈需要校正。
圖3以簡單之方式顯示了根據本發明之資料處理單元的時脈與資料恢復電路的經過時間的各種信號。特別地，圖3顯示了數值控振盪器的兩個同相與正交脈衝信號IP 與QP ；第一時脈計數器之輸出信號HOUT ；第二位元計數器之輸出信號BOUT ；以及資料信號DOUT 。
在顯示之實例中，輸出信號HOUT 非常接近0，且跟隨著數值控振盪器所提供之用以重設計數器的脈衝QP ，脈衝QP 跟隨著資料信號中之從“1”至“0”的二元轉變。這表示已恢復之時脈信號被正確地調整至資料時脈，且接收機所接收的正確資料的已恢復資料信號係已被正確地提供。資料信號可因此被考量為同調的。如果正的或負的誤差E發生(亦即，在重設之時點，第一計數器之輸出不是0)，則透過數值控振盪器施行校正。脈衝信號IP 與QP 之頻率與相位因此被調適。當有“1”位元，第二計數器藉由在本地時脈信號CLK之每一衝擊(stroke)時增加一單位而執行一計數。然而，當有“0”位元，第二計數器藉由在內部時脈信號CLK之每一衝擊時減少一單位而執行一倒數。對於第一計數器亦是相同情況，但藉由正交脈衝信號QP 之重設操作係發生於兩個同相脈衝信號IP 之間。以三角形形式顯示之輸出信號HOUT 與BOUT 實際上是步階形式，用於在每一時脈衝擊CLK之增加或減少操作。
從剛剛已給予之敘述，熟習技藝者在沒有背離申請專利範圍所界定之本發明的範圍的情況下可以想出用於載有資料之信號的接收機的資料處理單元的數種變化。用於資料處理單元的資料信號可被直接提供自傳輸通道上之發射機或以沒有使用解調變器之有線方式。在無線電頻率信號接收機之實例中，在資料信號被提供至資料處理單元之前，必須施行雙頻率轉換。接收機可因此藉由ASK或OOK來解調變RF信號，以提供資料信號給資料處理單元檢查。
1．．．接收機
2．．．天線
3．．．低雜訊放大器
4、5．．．混頻器
6．．．本地振盪器
7．．．石英振盪器
8、9．．．低通濾波器
10、11．．．放大器限制器
12．．．解調變器
15．．．資料處理單元
16．．．時脈與資料恢復電路
17．．．處理器電路
21、24．．．計數器
22．．．乘法器
23．．．迴路濾波器
25．．．數值控振盪器(NCO)
26．．．轉變偵測器
BOUT ．．．輸出信號
CLK．．．本地時脈信號
DOUT ．．．資料信號
E．．．誤差
HOUT ．．．輸出
IINT ．．．中間同相信號
IP ．．．同相脈衝信號
IR ．．．重設輸入
NCOIN ．．．二元輸入字或數值輸入信號
QINT ．．．中間正交信號
QP ．．．正交脈衝信號
QR ．．．重設輸入
RD ．．．已恢復之資料流信號
RH ．．．已恢復之時脈信號
SI ．．．同相振盪信號
SQ ．．．正交振盪信號
用於載有資訊之信號的接收機的資料處理單元的目的、優點與特徵將在上面根據至少一之非限制實施例(由圖式所例示)所給予之敘述中顯得更加清楚，其中：
圖1顯示了資料信號接收機(例如FSK信號接收機)之實施例的簡化示圖，其包含根據本發明之資料處理單元；
圖2顯示了根據本發明之資料處理單元之時脈與資料恢復電路的各種電子單元；及
圖3顯示了根據本發明之資料處理單元的時脈與資料恢復電路的各種信號的暫態圖。
1．．．接收機
2．．．天線
3．．．低雜訊放大器
4、5．．．混頻器
6．．．本地振盪器
7．．．石英振盪器
8、9．．．低通濾波器
10、11．．．放大器限制器
12．．．解調變器
15．．．資料處理單元
16．．．時脈與資料恢復電路
17．．．處理器電路

Claims (13)

  1. 一種資料處理單元(15)，用於載有資料之信號的接收機(1)，該單元包含：- 時脈與資料恢復電路(16)，其藉由一本地時脈信號(CLK)加以時脈化且其包括一數值鎖相迴路，其中配置有一數值控振盪器(25)，該數值控振盪器(25)產生至少一脈衝信號(IP ,QP )於輸出，該至少一脈衝信號(IP ,QP )之相位與頻率可根據在時脈與資料恢復電路之輸入所接收的一資料信號(DOUT )而加以調適；以及- 處理器電路(17)，連接至該時脈與資料恢復電路；其中，該處理器電路係配置成可以計算該數值控振盪器(25)之數值輸入信號(NCOIN )經過時間的平均值與變異數，以在如果該計算的平均值與變異數係低於一預定同調臨界時，判定該資料信號之同調性，且在如果該數值控振盪器之數值輸入信號(NCOIN )之該計算的平均值或變異數係高於該預定同調臨界時，可以執行該接收機的重設，其中，該數值控振盪器提供一同相脈衝信號(IP )與一正交脈衝信號(QP )於輸出，以及其中，該數值鎖相迴路包括一第一時脈計數器(21)，該第一時脈計數器(21)接收該資料信號(DOUT )於輸入且該第一時脈計數器(21)藉由該本地時脈信號(CLK)加以時脈化以過取樣該資料信號，其中， 該第一計數器係被配置成在該數值控振盪器(25)所提供之該正交脈衝信號(QP )的各個脈衝時點在一重設輸入(QR )被重設，且該第一計數器的一輸出信號值(HOUT )在重設的該時點係跟隨該資料信號的二元轉變，使得該數值控振盪器可以被調適。
  2. 根據申請專利範圍第1項之資料處理單元(15)，其中，該數值控振盪器(25)所提供之該同相脈衝信號(IP )定義了一已恢復資料時脈信號(RH )。
  3. 根據申請專利範圍第1項之資料處理單元(15)，其中，該數值鎖相迴路包括一數值迴路濾波器(23)，用以濾波該第一時脈計數器(21)之該輸出信號(HOUT )，以在跟隨著該資料信號(DOUT )中之二元轉變的該正交脈衝信號(QP )之一脈衝期間將一數值輸入信號(NCOIN )提供至該數值控振盪器(25)。
  4. 根據申請專利範圍第3項之資料處理單元(15)，其中，該迴路濾波器(23)藉由因子K(例如等於0.25之因子)來衰減該第一計數器(21)之該輸出信號，以提供該數值輸入信號(NCOIN )。
  5. 根據申請專利範圍第1項之資料處理單元(15)，其中，該時脈與資料恢復電路(16)包括一第二資料位元計數器(24)，該第二資料位元計數器(24)接收該資料信號(DOUT )於輸入且該第二資料位元計數器(24)藉由該本地時脈信號(CLK)加以時脈化以過取樣該資料信號，且其中，該第二資料位元計數器(24)在該 數值控振盪器所提供之該同相脈衝信號(IP )的各個脈衝時點在一重設輸入(IR )被重設。
  6. 根據申請專利範圍第5項之資料處理單元(15)，其中，該時脈與資料恢復電路(16)包括一轉變偵測器(26)，該轉變偵測器(26)接收該第二資料位元計數器(24)之該輸出信號(BOUT )，以提供一已恢復的資料信號(RD )於輸出。
  7. 根據申請專利範圍第5項之資料處理單元(15)，其中，該數值鎖相迴路包括一乘法器(22)，用以將該第一時脈計數器(21)之該輸出信號(HOUT )乘以該第二資料位元計數器之該輸出信號(BOUT )，該輸出信號(BOUT )係配置成對於資料信號位元為“1”者取值為“+1”且對於資料信號位元為”0”者取值為“-1”，以提供至該迴路濾波器(23)該第一時脈計數器(21)之一輸出信號(HOUT )，該輸出信號(HOUT )之極性係適應成目前之資料信號位元(DOUT )。
  8. 根據申請專利範圍第6項之資料處理單元(15)，其中，該轉變偵測器(26)係由該數值控振盪器(25)之該同相脈衝信號(IP )所時脈化，且其中，如果該轉變偵測器從一個位元到另一個位元並未偵測到該資料信號的任何二元轉變，該轉變偵測器提供一控制信號至該迴路濾波器(23)，以強迫該迴路濾波器維持先前的數值輸入信號(NCOIN )而被提供至該數值控振盪器。
  9. 根據申請專利範圍第1項之資料處理單元 (15)，其中，該處理器電路(17)包括儲存機構，其中儲存有一移動平均演算法及/或移動最大-最小演算法，以計算該數值控振盪器之該數值輸入信號(NCOIN )經過時間的平均值與變異數，以判定該資料信號(DOUT )之同調性。
  10. 一種載有資料之信號的接收機(1)，該接收機包括：- 天線(2)，用以接收載有資料之信號；- 至少一低雜訊放大器(3)，用以放大及濾波該天線所接收之信號；- 本地振盪器(6)，用以提供高頻振盪信號(SI ,SQ )；- 至少一混頻器單元(4,5)，用以將所接收的已濾波且放大的信號與本地振盪器所提供之高頻振盪信號混頻，以產生中間信號(IINT ,QINT )，該等中間信號(IINT ,QINT )的頻率等於高頻振盪信號之頻率與所接收信號之載波頻率的差；- 至少一低通濾波器(8,9)，用以濾波該等中間信號；- 解調變器(12)，接收該等已濾波的中間信號，以提供一資料信號(DOUT )至根據申請專利範圍第1項之一資料處理單元(15)，該處理單元包括一時脈與資料恢復電路(16)，該時脈與資料恢復電路(16)藉由一本地時脈信號(CLK)加以時脈化且包括具有一數值控振盪器 (25)的一數值鎖相迴路，以及一處理器電路(17)，連接至該時脈與資料恢復電路且用以計算該數值控振盪器(25)之數值輸入信號(NCOIN )經過時間的平均值與變異數，以在如果該計算的平均值與變異數係低於一預定同調臨界時，判定該資料信號之同調性。
  11. 根據申請專利範圍第10項之接收機(1)，其中，該資料處理單元(15)係配置成一旦該數值控振盪器之數值輸入信號(NCOIN )之該計算的平均值或變異數係高於該預定同調臨界時，立刻實行該接收機的完全重設。
  12. 根據申請專利範圍第10項之接收機(1)，其中，其為FSK型RF接收機。
  13. 根據申請專利範圍第10項之接收機(1)，其中，該本地時脈信號(CLK)係源自該本地振盪器(6)之一參考信號，該參考信號的頻率係由一系列分頻器所分頻，且其中，該本地時脈信號頻率係配置成高於該資料信號之該資料流頻率10與100倍間，且較佳地等於45倍的該資料流頻率。
TW100136295A 2010-10-22 2011-10-06 資料處理單元與包括資料處理單元之信號接收機 TWI514781B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP10188479.9A EP2445138B1 (fr) 2010-10-22 2010-10-22 Unité de traitement de données, et récepteur de signaux comprenant l'unité de traitement de données

Publications (2)

Publication Number Publication Date
TW201220719A TW201220719A (en) 2012-05-16
TWI514781B true TWI514781B (zh) 2015-12-21

Family

ID=43599173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136295A TWI514781B (zh) 2010-10-22 2011-10-06 資料處理單元與包括資料處理單元之信號接收機

Country Status (7)

Country Link
US (1) US8638884B2 (zh)
EP (1) EP2445138B1 (zh)
JP (1) JP5385355B2 (zh)
KR (1) KR101821819B1 (zh)
CN (1) CN102457461B (zh)
HK (1) HK1170867A1 (zh)
TW (1) TWI514781B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130054993A1 (en) 2011-08-25 2013-02-28 International Business Machines Corporation Branch circuit determination with synchronous correlation
US9009503B2 (en) 2012-07-05 2015-04-14 International Business Machines Corporation Branch circuit determination without external synchronization
US9135577B2 (en) 2012-10-10 2015-09-15 International Business Machines Corporation Statistical determination of power-circuit connectivity
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926513A (en) * 1997-01-27 1999-07-20 Alcatel Alsthom Compagnie Generale D'electricite Receiver with analog and digital channel selectivity
US6937683B1 (en) * 2000-03-24 2005-08-30 Cirronet Inc. Compact digital timing recovery circuits, devices, systems and processes
US6965655B1 (en) * 2000-06-20 2005-11-15 Texas Instruments Incorporated Apparatus for and method of optimizing the performance of a radio frequency receiver in the presence of interference
US20070090881A1 (en) * 2005-10-20 2007-04-26 Honeywell International Inc. Circuit to reset a phase locked loop after a loss of lock
US7447286B2 (en) * 2002-04-23 2008-11-04 Kyocera Wireless Corp. Adaptive direct conversion receiver
US20100231195A1 (en) * 2009-03-10 2010-09-16 Sony Corporation Measurement apparatus, reproduction apparatus, and measurement method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681167B2 (ja) * 1984-07-28 1994-10-12 富士通株式会社 ディジタル無線通信用の受信装置
JPH06224948A (ja) * 1993-01-27 1994-08-12 Mitsubishi Electric Corp データ復調器
KR20040006661A (ko) * 2002-07-13 2004-01-24 엘지전자 주식회사 타이밍 복원 장치
JP4438581B2 (ja) * 2004-09-15 2010-03-24 日本電気株式会社 復調装置及び復調方法
US7369002B2 (en) * 2005-07-28 2008-05-06 Zarlink Semiconductor, Inc. Phase locked loop fast lock method
KR100686756B1 (ko) * 2005-09-02 2007-02-26 엘지전자 주식회사 자동 채널 탐색 장치 및 방법
KR100646314B1 (ko) * 2005-12-16 2006-11-23 삼성전자주식회사 다중 대역 ｒｆ 수신기를 위한 다중 입력 다중 주파수 합성장치 및 방법
US8111785B2 (en) * 2006-11-09 2012-02-07 Applied Micro Circuits Corporation Auto frequency acquisition maintenance in a clock and data recovery device
JP4788825B2 (ja) * 2007-09-12 2011-10-05 日本電気株式会社 ジッタ抑圧回路及びジッタ抑圧方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926513A (en) * 1997-01-27 1999-07-20 Alcatel Alsthom Compagnie Generale D'electricite Receiver with analog and digital channel selectivity
US6937683B1 (en) * 2000-03-24 2005-08-30 Cirronet Inc. Compact digital timing recovery circuits, devices, systems and processes
US6965655B1 (en) * 2000-06-20 2005-11-15 Texas Instruments Incorporated Apparatus for and method of optimizing the performance of a radio frequency receiver in the presence of interference
US7447286B2 (en) * 2002-04-23 2008-11-04 Kyocera Wireless Corp. Adaptive direct conversion receiver
US20070090881A1 (en) * 2005-10-20 2007-04-26 Honeywell International Inc. Circuit to reset a phase locked loop after a loss of lock
US20100231195A1 (en) * 2009-03-10 2010-09-16 Sony Corporation Measurement apparatus, reproduction apparatus, and measurement method

Also Published As

Publication number Publication date
KR101821819B1 (ko) 2018-01-24
US20120099633A1 (en) 2012-04-26
CN102457461B (zh) 2015-02-18
HK1170867A1 (zh) 2013-03-08
JP2012095298A (ja) 2012-05-17
EP2445138A1 (fr) 2012-04-25
JP5385355B2 (ja) 2014-01-08
EP2445138B1 (fr) 2015-07-15
TW201220719A (en) 2012-05-16
CN102457461A (zh) 2012-05-16
KR20120061734A (ko) 2012-06-13
US8638884B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
TWI514781B (zh) 資料處理單元與包括資料處理單元之信號接收機
US10158509B2 (en) Method and apparatus for polar receiver with phase-amplitude alignment
US7816979B2 (en) Configurable demodulator and demodulation method
EP3195626B1 (en) Apparatus and method for direct radio frequency (rf) sampling in near field communication (nfc) devices
US9705544B2 (en) Wireless receiver and method
US5757868A (en) Digital phase detector with integrated phase detection
JP2006261826A (ja) 受信装置及び受信方法
US10924311B1 (en) Multi-standard BCPM demodulator using Viterbi algorithm
CN111492533A (zh) 相位同步装置
KR102415697B1 (ko) 위상 및 심볼 에지 검파를 통한 am 복조
US7286615B2 (en) FSK signal detector
JP3076519B2 (ja) ビット同期回路及びビット同期方法
JP2007292613A (ja) 標準電波の受信回路
EP1220504A1 (en) FSK demodulation
CN110247869B (zh) 基于数据编码类型和校验方式的2fsk译码系统
KR101648516B1 (ko) 제로크로싱복조를 이용한 보정용 ｆｓｋ 수신기 및 이의 제어방법
US8472909B2 (en) Filter device for detecting and/or removing erroneous components in and/or from a signal
US8942324B2 (en) Circuit, use, and method for controlling a receiver circuit
Kuo et al. FPGA realization of a novel frontend signal processor for pager decoders
KR101660875B1 (ko) 제로크로싱복조 기반 수신기 및 이의 구동 방법
JP2007189654A (ja) Ａｆｃ回路
JP2007292614A (ja) 標準電波の受信装置
TW200835250A (en) Demodulator of digital GFSK receiving system and method thereof
JPH09261127A (ja) クロック信号同期回路
JP2001257662A (ja) 同期化信号生成装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees