TWI511156B - 參考記憶胞的偏壓產生器及偏壓提供方法 - Google Patents

Description

參考記憶胞的偏壓產生器及偏壓提供方法

本發明是有關於一種串列介面快閃記憶體，且特別是有關於一種適用於串列介面快閃記憶體的參考記憶胞的偏壓產生器。

在習知的技術領域中，對串列介面快閃記憶體進行讀取動作時，所需要對參考記憶胞的閘極的偏壓動作會造成所謂的讀取干擾的效應。上述的讀取干擾的效應會依據參考記憶胞的閘極被偏壓的電壓大小以及被偏壓的時間長短有關。而讀取干擾會降低串列介面快閃記憶體的讀取邊界(read margin)，進而影響到串列介面快閃記憶體的表現。

在習知的技術領域中，串列介面快閃記憶體中施加於參考記憶胞的偏壓，在串列介面快閃記憶體執行讀取動作時，尤其是連續位址讀取動作，是持續的施加在參考記憶胞的閘極上，因此，在長期的接收偏壓電壓作用的情況下，通常造成此記憶胞劣化。特別是，在低工作頻率下操作的串列介面快閃記憶體，施加 在參考記憶胞上的偏壓的時間長度更長，其參考記憶胞所產生的損毀將更為嚴重。

本發明提供一種參考記憶胞的偏壓產生器及其偏壓產生方法，有效降低快閃記憶體的讀取干擾。

本發明的參考記憶胞的偏壓產生器，適用於串列介面快閃記憶體，包括資料讀取偵測器、截止信號產生器以及輸出級控制器。資料讀取偵測器接收感測放大器致能信號以及感測放大器閂鎖信號。資料讀取偵測器依據感測放大器致能信號以及感測放大器閂鎖信號的轉態點來產生偵測信號。截止信號產生器耦接資料讀取偵測器。截止信號產生器接收並依據偵測信號以透過一個時間延遲來產生截止信號，其中，截止信號的起始時間與依據時間延遲而決定。輸出級控制器耦接截止信號產生器。輸出級控制器依據截止信號的觸發以中斷偏壓提供信號的產生。

本發明的參考記憶胞的偏壓電壓的提供方法，適用於串列介面快閃記憶體，包括：接收感測放大器致能信號以及感測放大器閂鎖信號，依據感測放大器致能信號以及感測放大器閂鎖信號的轉態點來產生偵測信號；依據偵測信號以透過一個時間延遲來產生截止信號，其中，截止信號的啟動時間依據時間延遲而決定；以及，依據截止信號的觸發以中斷偏壓提供信號的產生。

基於上述，本發明提供一種參考記憶胞的偏壓產生器及 其偏壓產生方法，在快閃記憶體為低頻率的操作下可適時的切斷提供給參考記憶胞的偏壓，有效降低快閃記憶體的讀取干擾。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧偏壓產生器

110、210‧‧‧資料讀取偵測器

120、220‧‧‧截止信號產生器

130、230、240‧‧‧輸出級控制器

211、212、235‧‧‧脈波產生器

213、232‧‧‧SR閂鎖器

221‧‧‧延遲器

222‧‧‧反及閘

231‧‧‧參考記憶胞觸發邏輯電路

233‧‧‧偏壓產生控制器

234‧‧‧電壓提供器

RD_SIG‧‧‧讀取動作信號

SET、RESET、OUT‧‧‧脈波信號

SSAEN‧‧‧感測放大器致能信號

SSALAT‧‧‧感測放大器閂鎖信號

DET‧‧‧偵測信號

DDET‧‧‧延遲偵測信號

OFFSIG‧‧‧截止信號

OFFP‧‧‧截止信號脈波

TD‧‧‧時間延遲

VG、VG1、VG2‧‧‧偏壓電壓

SAEN‧‧‧感測放大器致能輸出信號

SALAT‧‧‧感測放大器閂鎖輸出信號

S、R、CK、Q、D‧‧‧端點

AND1~AND6‧‧‧及閘

IO‧‧‧輸出輸入信號

CLK‧‧‧時脈信號

DFF1、DFF2‧‧‧D型正反器

INV1、INV2‧‧‧反向器

OR1、OR2‧‧‧或閘

NOR1‧‧‧反或閘

VDD‧‧‧電源電壓

IN‧‧‧輸入信號

RD_MODE‧‧‧讀取模式信號

S410~S430‧‧‧偏壓電壓的提供方法的步驟

圖1繪示本發明實施例的一參考記憶胞的偏壓產生器的示意圖。

圖2A繪示本發明另一實施例的偏壓產生器的示意圖。

圖2B繪示本發明一實施例的輸出級控制器的實施方式。

圖2C繪示本發明一實施例的輸出級控制器的另一實施方式。

圖2D繪示本發明實施例的偏壓產生器的波形圖。

圖3繪示本發明實施例的脈波產生器的一實施方式。

圖4繪示本發明實施例的參考記憶胞的偏壓電壓的提供方法的流程圖。

以下請參照圖1，圖1繪示本發明實施例的一參考記憶胞的偏壓產生器100的示意圖。偏壓產生器100適用於串列介面快閃記憶體中，例如是串列週邊界面(Serial Peripheral Interface,SPI)的快閃記憶體。偏壓產生器100包括資料讀取偵測器110、截止信 號產生器120以及輸出級控制器130。資料讀取偵測器110接收感測放大器致能信號SSAEN以及感測放大器閂鎖信號SSALAT，此二信號均為同步時序系統中之時序信號，依據感測放大器致能信號SSAEN以及感測放大器閂鎖信號SSALAT的轉態點來產生偵測信號DET。截止信號產生器120耦接資料讀取偵測器110。截止信號產生器120接收並依據偵測信號DET以透過時間延遲來產生截止信號OFFSIG，其中，截止信號OFFSIG的起始時間依據時間延遲而決定，且其起始時間可不需與時脈信號CLK同步。輸出級控制器130耦接截止信號產生器120。輸出級控制器130針對截止信號OFFSIG分別與感測放大器致能信號SSAEN以及感測放大器閂鎖信號SSALAT進行邏輯運算以產生感測放大器致能輸出信號SAEN以及感測放大器閂鎖輸出信號SALAT。輸出級控制器130並依據截止信號OFFSIG來中斷產生偏壓提供信號，並據以中斷偏壓電壓VG的產生動作。在本發明實施例中，輸出級控制器130可以依據所接收的讀取模式信號RDMODE以及讀取動作信號RD_SIG來啟動提供偏壓電壓VG至參考記憶胞的動作。其中，讀取動作信號RD_SIG可以選自連續發生的連續讀取信號或伴隨連續讀取信號產生的位址觸發計數信號。在本發明一可能實施例中，讀取動作信號RD_SIG亦可改以感測放大器致能信號SSAEN或截止信號OFFSIG取代。

另外，當串列介面快閃記憶體的讀取動作工作在較低的操作頻率的情況下，由於輸出級控制器130會依據所產生的截止 信號OFFSIG來中斷偏壓電壓VG的產生動作，並且在連續位址的讀取動作被執行時，輸出級控制器130可依據讀取動作信號RD_SIG或被重置的截止信號OFFSIG來重新啟動提供偏壓電壓VG至參考記憶胞的動作。因此，本發明可避免參考記憶胞在長期接收偏壓電壓作用所造成的劣化，提升記憶體的可靠度。

值得注意的是，資料讀取偵測器110是依據感測放大器閂鎖輸出信號SSALAT以及感測放大器致能信號SSAEN的轉態點來產生偵測信號DET。在此實施例中，偵測信號DET是一個同步時序信號，其中，資料讀取偵測器110依據感測放大器致能信號SSAEN被致能的轉態點來重置偵測信號DET等於第一邏輯準位，資料讀取偵測器110並依據感測放大器閂鎖信號SSALAT被致能的轉態點來設定偵測信號DET等於第二邏輯準位，其中，第一與第二邏輯準位互補。上述的感測放大器致能信號SSAEN被致能的轉態點可以是感測放大器致能信號SSAEN由邏輯低準位轉態到邏輯高準位的轉態點，感測放大器閂鎖信號SSALAT被致能的轉態點同樣可以是感測放大器閂鎖信號SSALAT由邏輯低準位轉態到邏輯高準位的轉態點。當然，感測放大器致能信號SSAEN被致能的轉態點也可以是感測放大器致能信號SSAEN由邏輯高準位轉態到邏輯低準位的轉態點，感測放大器閂鎖信號SSALAT被致能的轉態點同樣可以是感測放大器閂鎖信號SSALAT由邏輯高準位轉態到邏輯低準位的轉態點。也就是說，感測放大器閂鎖信號SSALAT與感測放大器致能信號SSAEN的被致能後的邏輯準位， 可以由設計者自行決定，沒有固定的限制。

特別一提的是，截止信號產生器120所執行的時間延遲的延遲量與串列介面快閃記憶體的時脈信號CLK並不相干。換句話說，依據時間延遲所產生的截止信號OFFSIG在下降緣並不需時脈信號CLK同步。因此，依據截止信號OFFSIG所產生的感測放大器致能輸出信號SAEN以及感測放大器閂鎖輸出信號SALAT在下降緣亦可不需與感測放大器致能信號SSAEN以及感測放大器閂鎖信號SSALAT同步。

以下請參照圖2A，圖2A繪示本發明一實施例的資料讀取偵測器以及截止信號產生器的實施方式示意圖。在本實施例中，資料讀取偵測器210則包括脈波產生器211、212以及SR閂鎖器213。脈波產生器211依據感測放大器閂鎖信號SSALAT被致能的轉態點來產生脈波信號SET。脈波產生器212則依據感測放大器致能信號SSAEN被致能的轉態點來產生脈波信號RESET。SR閂鎖器213具有重置端R、設定端S以及輸出端Q。SR閂鎖器213的設定端S以及重置端R分別耦接脈波產生器211及212。SR閂鎖器213的輸出端Q產生偵測信號DET。

脈波產生器211、212可以分別透過所謂的單擊電路(one shot circuit)來建構。值得一提的是，脈波產生器211、212所分別產生的脈波信號SET以及RESET其脈波寬度大於時脈信號CLK的週期的1/2，或是介於時脈信號CLK的1/2個週期與1個週期間。

截止信號產生器220包括延遲器221以及反及閘222。延 遲器221耦接SR閂鎖器213的輸出端Q以接收偵測信號DET。延遲器221並延遲偵測信號DET一個時間延遲以產生延遲偵測信號DDET。反及閘222耦接SR閂鎖器213的輸出端Q以及延遲器221。反及閘222接收延遲偵測信號DDET以及偵測信號DET以進行邏輯運算來產生或重置截止信號OFFSIG。

以下請參照圖2B，圖2B繪示本發明一實施例的輸出級控制器的實施方式。在圖2B中，輸出級控制器230包括或閘OR1、OR2、反向器INV1、參考記憶胞觸發邏輯電路231、SR閂鎖器232、偏壓產生控制器233、電壓提供器234、脈波產生器235、及閘AND1及AND2。或閘OR1的一輸入端接收讀取模式信號RD_MODE，其另一輸入端接收位讀取動作信號RD_SIG或感測放大器致能訊號SSAEN。參考記憶胞觸發邏輯電路231耦接至或閘OR1的輸出端以接收或閘OR1的輸出端上的信號。反向器INV1的輸入端接收讀取模式信號RD_MODE，其輸出端耦接至或閘OR2的一輸入端。或閘OR2的另一輸入端耦接至脈波產生器235的輸出端，脈波產生器235的輸入端則接收截止信號OFFSIG。或閘OR2與參考記憶胞觸發邏輯電路231的輸出端分別耦接至SR閂鎖器232的重置端R以及設定端S，SR閂鎖器232的輸出端則耦接至偏壓產生控制器233。偏壓產生控制器233依據閂鎖器232的輸出端上的信號來提供信號至電壓提供器234，以控制電壓提供器234開始或停止產生偏壓電壓VG1。

附帶一提的，及閘AND1的輸入端分別接收截止信號 OFFSIG以及感測放大器閂鎖信號SSALAT並產生感測放大器閂鎖輸出信號SALAT；及閘AND2的輸入端則分別接收截止信號OFFSIG以及感測放大器致能信號SSAEN產生感測放大器致能輸出信號SAEN。

在本實施方式中，讀取動作信號RD_SIG是當快閃記憶進行連續資料讀取時產生的信號，也就是說，讀取動作信號RD_SIG會隨著讀取動作的進行而產生固定時序的規則脈波。讀取模式信號RD_MODE則是用來指示快閃記憶進行資料讀取的信號，簡單來說，當讀取模式信號RD_MODE處於被致能的狀態(例如等於邏輯高準位)，表示快閃記憶體持續進行資料讀取動作。

以下請參照圖2C，圖2C繪示本發明一實施例的輸出級控制器的另一實施方式。在圖2C中，輸出級控制器240包括及閘AND3~AND5、偏壓產生控制器233以及電壓提供器234。及閘AND3接收讀取模式信號RD_MODE及截止信號OFFSIG。及閘AND4接收截止信號OFFSIG以及感測放大器閂鎖信號SSALAT，並產生感測放大器閂鎖輸出信號SALAT。及閘AND5接收截止信號OFFSIG以及感測放大器致能信號SSAEN，並產生感測放大器致能輸出信號SAEN。

偏壓產生控制器233耦接至及閘AND3的輸出端並依據及閘AND3的輸出端上的信號來產生偏壓提供信號。偏壓產生控制器233並提供偏壓提供信號至電壓提供器234，以控制電壓提供器234開始或停止產生偏壓電壓VG2。

圖2D繪示本發明實施例的偏壓產生器的波形圖。以下請同時參照圖2A~圖2D其中，當串列式快閃記憶體進入資料讀取時，意即，當串列式快閃記憶體透過輸出入信號IO接收所傳送的命令信號後，分屬不同實施方式的偏壓電壓VG(VG1及VG2)可被提供至參考記憶胞的閘極。在圖2B之實施例中，經時間延遲產生的截止信號OFFSIG用以中止提供偏壓電壓VG1，而讀取動作信號RD_SIG則用以重啟偏壓電壓VG1的提供。類似地，在圖2C之實施例中，則直接以截止信號OFFSIG控制偏壓電壓VG2的提供或中止。

脈波信號SET以及RESET分別依據與提供系統頻率的時脈信號CLK同步的感測放大器閂鎖信號SSALAT以及感測放大器致能信號SSAEN的上升緣所產生。並且，脈波信號SET以及RESET的脈波寬度大於時脈信號CLK的週期的1/2，或是介於時脈信號CLK的1/2個週期與1個週期間。

截止信號OFFSIG則是由截止信號產生器220所產生，並且截止信號OFFSIG經由時間延遲TD的脈波寬度而啟動(例如轉態為邏輯高準位)。再與感測放大器閂鎖信號SSALAT以及感測放大器致能信號SSAEN透過及閘AND1以及AND2後產生對應的感測放大器閂鎖輸出信號SALAT以及感測放大器致能輸出信號SAEN。截止信號脈波OFFP由脈波產生器235依據截止信號OFFSIG所產生，其中，截止信號脈波OFFP的脈波寬度大於時脈信號CLK的週期的1/2，或是介於時脈信號CLK的1/2個週期與 1個週期間。其中，圖2D中，在讀取模式信號RD_MODE等於邏輯高準位的狀態下，脈波信號RESET的波形與截止信號脈波OFFP是相同的。

值得注意的，偏壓電壓VG1及VG2會藉由週期性產生的截止信號脈波OFFP的正脈寬而被適時的關閉。也就是說，本實施例的參考記憶胞的閘極在讀取過程中，不會長時間的被施加偏壓電壓，而造成參考記憶胞可靠度降低的現象。特別是在時脈信號CLK所提供的系統頻率較低的狀態下，偏壓電壓VG1及VG2可以被適時的切斷，不會長時間的被提供到參考記憶胞的閘極。

以下請參照圖3，圖3繪示本發明實施例的脈波產生器211的一實施方式。本實施方式同樣可以套用至脈波產生器212，於後不再贅述。在本實施例中，脈波產生器211包括D型正反器DFF1、DFF2、反向器INV2、反或閘NOR1以及及閘AND6。D型正反器DFF1的資料端D接收電源電壓VDD，D型正反器DFF1的時脈端CK耦接反向器INV2的輸出端，D型正反器DFF1的重置端R接收輸入信號IN。D型正反器DFF2的資料端D接收電源電壓VDD，D型正反器DFF2的時脈端CK耦接反向器INV2的輸入端並接收時脈信號CLK，D型正反器DFF2的重置端R接收輸入信號IN。D型正反器DFF1、DFF2的輸出端耦接至反或閘NOR1的輸入端。

及閘AND6的輸入端分別耦接至反或閘NOR1的輸出端以及接收輸入信號IN。輸入信號IN可為感測放大器閂鎖信號 SSALAT。及閘AND6的輸出端則產生脈波信號SET。在此，脈波信號SET的脈波寬度會大於時脈信號CLK的週期的1/2，或是介於時脈信號CLK的1/2個週期與1個週期間。而脈波信號SET的結束點(例如其下降緣)可以與時脈信號CLK不同步。

以下並請參照圖4，圖4繪示本發明實施例的參考記憶胞的偏壓電壓的提供方法的流程圖。其步驟包括：首先，在步驟S410中，接收感測放大器致能信號以及感測放大器閂鎖信號，依據感測放大器致能信號以及感測放大器閂鎖信號的轉態點來產生偵測信號；在步驟S420中，並依據偵測信號以透過時間延遲來產生截止信號，其中截止信號的啟動時間依據時間延遲而決定；並且，在步驟S430中，針對截止信號分別與感測放大器致能信號以及感測放大器閂鎖信號進行邏輯運算以產生感測放大器致能輸出信號以及感測放大器閂鎖輸出信號，並依據截止信號的觸發以中斷偏壓提供信號，對於連續位址的讀取，則依據讀取動作信號或感測放大器致能信號來重新啟動偏壓提供信號的產生。

關於參考記憶胞的偏壓電壓的提供方法的實施細節在前述的實施例及實施方式都有詳細的說明，以下不多贅述。

綜上所述，本發明透過提供與串列介面的快閃記憶的時脈信號不同步的截止信號，來適時的切斷偏壓電壓被提供到參考記憶胞的閘極上。如此一來，串列介面的快閃記憶的參考記憶胞不會長時間的接受偏壓電壓，有效提升參考記憶胞的可靠度，並有效降低快閃記憶體的讀取干擾。

100‧‧‧偏壓產生器

110‧‧‧資料讀取偵測器

120‧‧‧截止信號產生器

130‧‧‧輸出級控制器

SSAEN‧‧‧感測放大器致能信號

SSALAT‧‧‧感測放大器閂鎖信號

DET‧‧‧偵測信號

OFFSIG‧‧‧截止信號

VG‧‧‧偏壓電壓

SAEN‧‧‧感測放大器致能輸出信號

SALAT‧‧‧感測放大器閂鎖輸出信號

RD_SIG‧‧‧讀取動作信號

RD_MODE‧‧‧讀取模式信號

Claims (20)

1. 一種參考記憶胞的偏壓產生器，適用於一串列介面快閃記憶體，包括：一資料讀取偵測器，接收一感測放大器致能信號以及一感測放大器閂鎖信號，依據該感測放大器致能信號以及該感測放大器閂鎖信號的轉態點來產生一偵測信號；一截止信號產生器，耦接該資料讀取偵測器，接收並依據該偵測信號以透過一時間延遲來產生一截止信號，其中該截止信號的啟動時間依據該時間延遲而決定；以及一輸出級控制器，耦接該截止信號產生器，該輸出級控制器並依據該截止信號的觸發以中斷一偏壓提供信號的產生。
2. 如申請專利範圍第1項所述的參考記憶胞的偏壓產生器，其中該輸出級控制器依據該截止信號的重置或一讀取動作信號以重新提供該偏壓提供信號的產生。
3. 如申請專利範圍第2項所述的參考記憶胞的偏壓產生器，其中該讀取動作信號為一連續讀取信號、伴隨該連續讀取信號產生的一位址觸發計數信號、該感測放大器致能信號、或該截止信號。
4. 如申請專利範圍第1項所述的參考記憶胞的偏壓產生器，其中該偏壓產生器依據該偏壓提供信號以啟動或中斷提供一偏壓電壓至該串列介面快閃記憶體的參考記憶胞的閘極。
5. 如申請專利範圍第1項所述的參考記憶胞的偏壓產生器， 其中該資料讀取偵測器依據該感測放大器致能信號被致能的轉態點來重置該偵測信號等於一第一邏輯準位，該資料讀取偵測器並依據該感測放大器閂鎖信號被致能的轉態點來設定該偵測信號等於一第二邏輯準位，其中該第一及該第二邏輯準位互補。
6. 如申請專利範圍第1項所述的參考記憶胞的偏壓產生器，其中該資料讀取偵測器包括：一第一脈波產生器，依據該感測放大器閂鎖信號被致能的轉態點來產生一第一脈波信號；一第二脈波產生器，依據該感測放大器致能信號被致能的轉態點來產生一第二脈波信號；以及一SR閂鎖器，具有重置端、設定端以及輸出端，其設定端以及重置端分別耦接該第一及該第二脈波產生器，其輸出端產生該偵測信號。
7. 如申請專利範圍第6項所述的參考記憶胞的偏壓產生器，其中各該第一、第二脈波產生器包括：一第一D型正反器，具有時脈端、資料端、重置端以及輸出端，其資料端耦接至一電源電壓，其重置端接收該感測放大器致能信號或該感測放大器閂鎖信號；一第二D型正反器，具有時脈端、資料端、重置端以及輸出端，其資料端耦接至該電源電壓，其時脈端接收一時脈信號，其重置端耦接至該第一D型正反器的重置端；一第一反向器，其輸入端接收該時脈信號，其輸出端耦接至 該第一D型正反器的時脈端；一反或閘，其二輸入端分別耦接該第一及第二D型正反器的輸出端；以及一第一及閘，其二輸入端分別耦接至該第一D型正反器的重置端以及該反或閘的輸出端，其輸出端產生該第一或該第二脈波信號。
8. 如申請專利範圍第1項所述的參考記憶胞的偏壓產生器，其中該截止信號產生器延遲該偵測信號以產生一延遲偵測信號，該截止信號產生器並依據該偵測信號以及該延遲偵測信號來產生該截止信號。
9. 如申請專利範圍第8項所述的參考記憶胞的偏壓產生器，其中該截止信號產生器包括：一延遲器，耦接該資料讀取偵測器以接收該偵測信號，該延遲器並延遲該偵測信號該時間延遲以產生該延遲偵測信號；以及一反及閘，耦接該資料讀取偵測器以及該延遲器，該反及閘接收該延遲偵測信號以及該偵測信號以產生該截止信號。
10. 如申請專利範圍第1項所述的參考記憶胞的偏壓產生器，其中該輸出級控制器針對該截止信號分別與該感測放大器致能信號以及該感測放大器閂鎖信號進行邏輯運算以產生一感測放大器致能輸出信號以及一感測放大器閂鎖輸出信號。
11. 如申請專利範圍第10項所述的參考記憶胞的偏壓產生器，其中該感測放大器致能輸出信號以及該感測放大器閂鎖輸出 信號在下降緣與該感測放大器致能信號以及該感測放大器閂鎖信號不同步。
12. 如申請專利範圍第11項所述的參考記憶胞的偏壓產生器，其中該輸出級控制器包括：一第一及閘，接收一讀取模式信號及該截止信號；一第二及閘，接收該截止信號以及該感測放大器閂鎖信號，並產生該感測放大器閂鎖輸出信號；一第三及閘，接收該截止信號以及該感測放大器致能信號，並產生該感測放大器致能輸出信號；一偏壓產生控制器，耦接該第一及閘的輸出端，並依據該第一及閘的輸出端的信號產生該偏壓提供信號；以及一電壓提供器，耦接該偏壓產生控制器，接收並依據該偏壓提供信號以提供一偏壓電壓。
13. 如申請專利範圍第11項所述的參考記憶胞的偏壓產生器，其中該輸出級控制器包括：一第一或閘，其一輸入端接收一讀取模式信號另一輸入端接收一讀取動作信號；一參考記憶胞觸發邏輯電路，耦接至該第一或閘的輸出端；一反向器，其輸入端接收該讀取模式信號；一脈波產生器，接收該截止信號並依據該截止信號產生一截止信號脈波；一第二或閘，其輸入端分別耦接至該反向器與該脈波產生器 的輸出端；一第一及閘，其第一及第二輸入端分別接收該截止信號以及該感測放大器閂鎖信號，其輸出端產生該感測放大器閂鎖輸出信號；一第二及閘，其第一及第二輸入端分別接收該截止信號以及該感測放大器致能信號，其輸出端產生該感測放大器致能輸出信號；一SR閂鎖器，具有重置端、設定端以及輸出端，該SR閂鎖器的重置端及設定端分別耦接至該第二或閘的輸出端及該參考記憶胞觸發邏輯電路；一偏壓產生控制器，耦接該SR閂鎖器的輸出端，並依據該SR閂鎖器的輸出端的信號來產生該偏壓提供信號；以及一電壓提供器，耦接該偏壓產生控制器以接收該偏壓提供信號，並依據該偏壓提供信號以啟動或中斷提供該偏壓電壓至該參考記憶胞的閘極。
14. 一種參考記憶胞的偏壓電壓的提供方法，適用於一串列介面快閃記憶體，包括：接收一感測放大器致能信號以及一感測放大器閂鎖信號，依據該感測放大器致能信號以及該感測放大器閂鎖信號的轉態點來產生一偵測信號；依據該偵測信號以透過一時間延遲來產生一截止信號，其中該截止信號的啟動時間依據該時間延遲而決定；以及 依據該截止信號的觸發以中斷一偏壓提供信號的產生。
15. 如申請專利範圍第14項所述的參考記憶胞的偏壓電壓的提供方法，其中更包括：針對該截止信號分別與一感測放大器致能信號以及該感測放大器閂鎖信號進行邏輯運算以產生一感測放大器致能輸出信號以及一感測放大器閂鎖輸出信號。
16. 如申請專利範圍第15項所述的參考記憶胞的偏壓電壓的提供方法，其中該感測放大器致能輸出信號以及該感測放大器閂鎖輸出信號在下降緣與該感測放大器致能信號以及該感測放大器閂鎖信號不同步。
17. 如申請專利範圍第14項所述的參考記憶胞的偏壓電壓的提供方法，其中依據該截止信號的觸發以中斷該偏壓提供信號的步驟更包括：依據該截止信號的重置或一讀取動作信號以重新提供該偏壓提供信號的產生。
18. 如申請專利範圍第14項所述的參考記憶胞的偏壓電壓的提供方法，其中更包括依據該偏壓提供信號以提供一偏壓電壓至該串列介面快閃記憶體的參考記憶胞的閘極。
19. 如申請專利範圍第14項所述的參考記憶胞的偏壓電壓的提供方法，其中依據該讀取致能信號以及該感測放大器閂鎖信號的轉態點來產生該偵測信號的步驟包括：依據該讀取信號被致能的轉態點來重置該偵測信號等於一第 一邏輯準位；以及依據該感測放大器閂鎖信號被致能的轉態點來設定該偵測信號等於一第二邏輯準位，其中該第一及該第二邏輯準位互補。
20. 如申請專利範圍第14項所述的參考記憶胞的偏壓電壓的提供方法，其中依據該偵測信號以透過該時間延遲來產生該截止信號的步驟包括：延遲該偵測信號以產生一延遲偵測信號；以及依據該偵測信號以及該延遲偵測信號來產生該截止信號。