TWI508442B - 用以在各種電力條件下驅動負載的系統及方法 - Google Patents

Description

用以在各種電力條件下驅動負載的系統及方法

本發明係有關用以驅動負載的系統及方法，且更特定而言，本發明係有關在高、正常及低電力條件下驅動負載的系統及方法。

被稱為H電橋之電子電路經常被用來驅動(亦即，提供電力至)電動馬達。當關閉時，H電橋可以用作為一系列的開關，用以提供電流流動通過馬達的路徑。四開關或「全」H電橋可以被用以在正向方向上關閉馬達、開啟馬達，且在逆向方向上開啟馬達。

雙開關或「半」H電橋具有兩個開關，其可以被用來提供電力至負載。半H電橋有時被使用在馬達驅動器電路、開關放大器電路、開關電源供應器電路等等。

在H電橋電路中之開關通常由電子開關，諸如電晶體(亦即，場效電晶體(FET)或BJT電晶體)來予以實施。誠如所已知的，為了開啟或關閉FET，必須施加電壓至電晶體之閘極。在BJT的例子中，供應至電晶體之基極 的電流被用來開啟或關閉電晶體。然而，在一些H電橋設計中，在低電壓條件下可能難以驅動電晶體之閘極以充分地開啟或關閉該FET。在其他H電橋設計中，若電晶體之閘極在高電壓條件下難以被驅動，則閘極源極電壓(Vgs)會變得太大，且可能損壞該FET。就如同業界所習知的，FET通常具有使用於示意電路圖中之源極、汲極及閘極端子。

在許多應用中，H電橋必須能夠在高及低電壓條件下操作。例如，在汽車中驅動泵馬達之H電橋可能在藉由電池或交流發電機所供應的電壓下受到大的波動。這些波動可由引擎起動、在變化的速度下引擎的運轉、電動窗或雨刷馬達開啟及關閉等等所造成。基於這些原因，提供可以在高、低及正常電壓條件下開關H電橋的電路將為有利的。

在一個態樣中，用以驅動場效電晶體(FET)之閘極的電子電路，該電子電路包含第一電壓端子，其被耦合以接收來自電源供應器之第一電壓；及第二電壓端子，其被耦合以接收來自該電源供應器之第二電壓。驅動器電路被組構成驅動在電子開關之控制端子處之電壓至中間電壓位準，以便在高電壓條件或正常電壓條件期間在第一與第二電壓端子之間開啟電子開關。箝位電路被組構成當作用中時可將在電子開關之控制端子處之電壓箝位至第二電壓端 子，以便在第一與第二電壓端子之間的低電壓條件期間開啟該電子開關，使得該電子開關可以提高在低電壓條件期間提供至負載之電力。低電壓偵測電路被組構成偵測低電壓條件，並且提供信號至箝位電路，其使該箝位電路在低電壓條件期間變為作用中。

該電子電路亦可包含呈共源極組態之電晶體，其具有耦合至電子開關之控制端子之汲極端子及耦合至第一電壓端子之源極端子，以藉由將電子開關之閘極箝位至第一電壓端子而關閉電子開關。偵測電路可以包含比較器，該比較器用以判定第一及第二電壓之較高者是否已經跨越低電壓臨限值。

電子電路可被組構成用以驅動p通道FET、n通道FET或兩者皆有。該電子電路亦可以被組構成h電橋配置，且可被用來驅動負載，諸如馬達。

在一些實施例中，上述之電子電路可以包含以下一種或多種態樣之任何組合。

在一些上述之電子電路之一些實施例中，電子開關係BJT或DMOS。

在一些上述之電子電路之實施例中，電子開關為FET，且控制端子為該FET之閘極。

在一些上述之電子電路之實施例中，FET為p通道FET；第一電壓端子為電力線電壓端子；及第二電壓為接地電壓。

在一些上述之電子電路之實施例中，FET為n通道 FET；第一電壓為接地電壓；及第二電壓為電力線電壓。

在一些上述之電子電路之實施例中，驅動器電路為單象限驅動器電路，其不是被組構成匯入電流至FET之閘極就是從FET之閘極匯出電流。

在一些上述之電子電路之實施例中，驅動器電路為雙象限驅動器電路，其不是被組構成匯入電流至FET之閘極就是從FET之閘極匯出電流。

在一些實施例中，上述之電子電路進一步包括第二箝位電路，其被耦合以將電子開關之控制端子箝位至第一電壓端子。

在一些上述之電子電路之實施例中，第二箝位電路包括呈共源極組態之電晶體，該電晶體具有耦合至FET之閘極之汲極端子及耦合至第一電壓端子之源極端子以藉由將FET之閘極箝位至第一電壓端子而關閉FET。

在一些上述之電子電路之實施例中，驅動器電路包含被耦合呈源極隨耦器組態之電晶體，該電晶體具有耦合至電子開關之控制端子之源極端子及耦合至第二電壓端子之汲極端子，使得當該電晶體係開啟時，在電子開關之控制端子處之電壓相對於第二電壓端子浮動。

在一些上述之電子電路之實施例中，電晶體之閘極端子被連接至第一電壓端子，使得在高電壓條件下，在FET之閘極與FET之源極端子之間的閘極源極電壓(V_GS )無法增加至將會損壞該FET的位準。

在一些上述之電子電路之實施例中，箝位電路包含耦合呈共源極組態的電晶體，該電晶體具有耦合至第二電壓端子之源極端子及耦合至電子開關之控制端子之汲極端子，使得當該箝位電路啟動時，電晶體可將電子開關之控制端子箝位至第二電壓端子。

在一些上述之電子電路之實施例中，偵測電路包含比較器，該比較器用以判定第一及第二電壓之較高者是否已經跨越低電壓臨限值。

在一些上述之電子電路之實施例中，第一及第二電壓的其中一者或兩者係藉由電池、交流發電機、發電機、電壓或電流調節器、汽車控制器或受到高及低電壓條件之汽車電源所提供。

在上述之電子電路之一些實施例中，電子開關被組構成驅動馬達。

在上述之電子電路之一些實施例中，該馬達為泵馬達。

在一些上述之電子電路之實施例中，偵測電路包括滯後作用、濾波器或兩者皆有，其限制第一電壓之快速電壓波動以避免造成第二箝位電路被佔用。

在另一個態樣中，用以驅動場效電晶體(FET)之閘極的方法包含：以驅動器電路驅動FET之閘極，驅動器電路被組構成驅動FET之閘極至在第一端子處之電壓與在第二端子處之電壓之間的中間電壓位準，以使該FET在第一或第二端子上之高電壓或正常電壓條件下提供電力 至負載，該方法亦包含偵測第一或第二端子是否處在低電壓條件下，若低電壓條件被偵測，則以箝位電路驅動閘極，該箝位電路將該閘極箝位至第一或第二電壓端子之任一者，使得該FET可以在低電壓條件下提高提供至負載之電力。

在另一個態樣中，用以驅動負載之電子電路包含電力端子，其被耦合以接收來自電源供應器之電壓；及接地端子，其耦合至該電源供應器之接地。該電子電路亦包含電路，其用以驅動p通道場效電晶體(FET)之閘極。用以驅動p通道FET之閘極之電路包含第一驅動器電路，其被組構成將p通道FET之閘極處之電壓驅動至中間電壓位準，以便在高電壓條件或正常電壓條件期間在電力端子與接地端子之間開啟p通道FET；第一箝位電路，其被組構成當作用中時將在p通道FET之閘極處之電壓箝位至接地端子，以便在低電壓條件期間在第一與第二電壓端子之間開啟p通道FET，使得p通道FET可以在低電壓條件期間提高提供至負載之電力；及電路，其被用來驅動n通道FET之閘極。用以驅動n通道FET之閘極之電路包含第二驅動器電路，其被組構成將在n通道FET之閘極處之電壓驅動至中間電壓位準，以便在高電壓條件或正常電壓條件期間在電力端子與接地端子之間開啟n通道FET；第二箝位電路，其被組構成當作用中時將在n通道FET之閘極處之電壓箝位至電力端子，以便在低電壓條件期間在第一與第二電壓端子之間開啟n通道FET，使得n通道 FET可以在低電壓條件期間提高提供至負載之電力。該電子電路亦包含與電力端子連通之偵測電路，該偵測電路用以判定電子電路是否在低電壓條件下被操作，且與第一及第二箝位電路連通以提供允許第一及第二箝位電路在低電壓條件期間變成作用中之信號。

100‧‧‧電路

102‧‧‧負載

104‧‧‧子電路

104a‧‧‧子電路

104b‧‧‧子電路

106‧‧‧閘極端子

108‧‧‧p通道FET

108a‧‧‧p通道FET

108b‧‧‧p通道FET

110‧‧‧子電路

110a‧‧‧子電路

110b‧‧‧子電路

112‧‧‧閘極端子

114‧‧‧n通道FET

114a‧‧‧n通道FET

114b‧‧‧n通道FET

116‧‧‧電力端子

118‧‧‧接地

120‧‧‧控制信號

124‧‧‧FET

126‧‧‧FET

128‧‧‧端子

130‧‧‧FET

132‧‧‧電壓調節器

134‧‧‧電阻器

136‧‧‧FET

138‧‧‧控制信號

140‧‧‧邏輯電路

142‧‧‧比較器

144‧‧‧邏輯信號

146‧‧‧AND閘

148‧‧‧n通道FET

150‧‧‧控制信號

152‧‧‧FET

154‧‧‧FET

156‧‧‧電壓調節器

158‧‧‧電阻器

160‧‧‧FET

162‧‧‧控制信號

164‧‧‧邏輯電路

166‧‧‧比較器

168‧‧‧邏輯信號

170‧‧‧OR閘

172‧‧‧端子

200‧‧‧程序

202‧‧‧開始方塊

204‧‧‧方塊

206‧‧‧方塊

208‧‧‧方塊

300‧‧‧電子電路

302‧‧‧負載

304‧‧‧閘極端子

308‧‧‧p通道FET

400‧‧‧電子電路

402‧‧‧負載

404‧‧‧閘極端子

408‧‧‧n通道FET

410‧‧‧電力端子

500‧‧‧電子電路

502‧‧‧馬達

504‧‧‧電力端子

506‧‧‧方向箭頭

508‧‧‧方向箭頭

圖1係用以驅動p通道及n通道FET之閘極之電子電路之電路圖。

圖2係在低、正常及/或高電壓條件下用以驅動FET之閘極之程序之流程圖。

圖3係在低、正常及/或高電壓條件下用以驅動p通道FET之閘極之電子電路之電路圖。

圖4係在低、正常及/或高電壓條件下用以驅動n通道FET之閘極之電子電路之電路圖。

圖5係在低、正常及/或高電壓條件下用以驅動n通道及p通道FET之閘極之電子電路之電路圖，其配置呈H電橋組態以驅動馬達。

如在本文件中所使用的術語FET係指場效電晶體。該FET可以為MOSFET、JFET、IGFET、碳奈米管FET(CNTFET)、DNAFET、MESFET、NOMFET、POWER FET或任何類型的場效電晶體。在本文中所用之術語FET 亦可應用至電路，其相當於或相等於FET，諸如電子開關。

當針對電晶體之操作時，如同在本文中所使用的術語「關閉」係指電晶體之非導通狀態，其中，在汲極與源極端子之間(或BJT之集極與射極之間)沒有電流流動。「關閉」狀態之實例為FET之切斷、次臨限電壓、或弱反向模式或BJT之切斷模式。

當針對電晶體之操作時，如同在本文中所使用的術語「開啟」係指電晶體之導通模式，其中，電流可以在汲極與源極端子之間(或BJT之集極與射極之間)流動。「開啟」可以指電晶體之飽和模式或線性/電阻模式。「開啟」狀態之實例為三極管、FET之線性、飽和、或作用中模式或BJT之正向作用中或飽和模式。

在本文中所用之術語「節點」及術語「端子」可以指電路之元件或分路可以被連接的點。

FET可以為n通道或p通道。附圖使用具有從P指向N而穿過PN接面之箭頭之共同FET符號來描繪FET。例如，在圖1中，針對FET 108及FET 124所用的符號描繪p通道FET，且針對FET 114及FET 160所用的符號描繪n通道FET。然而，熟悉此項技術之人士應可瞭解，本發明之替代實施例可以用n通道FET來代替p通道FET或反之亦然，可使用替代組件來取代如圖所示之FET，可藉由處理器所執行或儲存在電腦可讀儲存媒體上之可執行碼來實施本發明之全部或部分，或可以各種不同實施例來實 施本發明。雖然附圖將一些FET描繪為增強模式FET且將其他的一些FET描繪為空乏模式FET，但吾人不意欲對此作限制。在各種實施例中，若有需要，則增強模式FET可以由空乏模式FET來予以取代，且反之亦然。

如同在本文件中所使用者，當FET「驅動」一端子或端子之電壓位準時，該FET一般係開啟的且使在汲極端子處之電壓達到特定電壓位準。在一些情況中，當FET被驅動時，在汲極端子處之電壓可達到源極電壓的位準。如同在本文件所用之術語「驅動」可指示在端子處之電壓被箝位或保持在特定電壓位準，但亦可以表示FET係開啟的，且使電流流動通過該FET，且使得在驅動端子或源極端子處之電壓浮動至特定電壓位準。

請參考圖1，其展示用以驅動負載102之電路100。電路100包含子電路104，其用以驅動p通道FET 108之閘極端子106；及子電路110，其用以驅動n通道FET 114之閘極端子112。如圖所示，該p通道FET 108可具有源極端子，其被耦合至電力端子116；汲極端子，其被耦合至負載102；及閘極端子106，其藉由子電路104來予以驅動。該n通道FET可具有源極端子，其被耦合至接地118；汲極端子，其被耦合至負載102；及閘極端子112，其藉由子電路110來予以驅動。電力端子116相對於接地端子118可提供「高」調節DC電壓，諸如3V、5V、12V、24V或任何其他的理想電壓。該電力端子116亦能夠匯出由電路100及負載102所需要的電流。在實施 例中，電力端子116可從電源接收電力，該電源包含(但不以此為限)：電池、交流發電機、發電機、電壓或電流調節器、汽車控制器或受到高及低電壓條件之另一電源。

當藉由子電路104及110來予以驅動時，p通道FET 108及n通道FET 114可交替地開啟及關閉以提供電力至負載102。例如，當p通道FET 108被開啟且n通道FET 114被關閉時，電流可從電力端子116流動通過p通道FET 108至負載102。同樣地，當p通道FET 108被關閉且n通道FET 114被開啟時，負載102可通過n通道FET 114而被耦合至接地118。藉由p通道FET 108及n通道FET 114交替的開啟及關閉，提供至負載102之電量可以被準確地控制。在實施例中，為了控制供應至負載102之電量，在p通道FET 108之閘極端子106處所供應的電壓及/或在n通道FET 114之閘極端子112處所供應的電壓可被脈衝寬度調變。

p通道FET 108及n通道FET 114可以為任何類型的電壓控制電流源極或電子開關。在實施例中，p通道FET 108及n通道FET 114可以為JFET、MOSFET或任何其他類型的FET。p通道FET 108及n通道FET 114亦可由繼電器、BJT、DMOS電晶體或可以開啟及關閉之任何類型的電子組件或電路來予以取代。

雖然被描繪成馬達，但負載102可以為任何類型的電子負載。在實施例中，負載102可以為電阻器、風扇馬達、電力調整器、矽晶片、在車輛中驅動電力轉向泵的馬 達等等。

為了驅動p通道FET 108之閘極端子106，子電路104可接收控制信號120。該控制信號120可被耦合至FET 124之閘極。FET 124之源極端子可被耦合至電力端子116，且FET 124之汲極端子可被耦合至p通道FET 108之閘極端子106。在這樣的配置中，當控制信號120為低值(亦即，在接地電位)時，該FET 124將以飽和模式開啟且將閘極端子106箝位至電力端子116(亦即，較高箝位閘極端子106並且關閉p通道FET 108)。

在實施例中，控制信號120可以為脈衝寬度調變信號。在控制信號120上之脈衝寬度可藉由控制p通道FET 108開啟及關閉多久時間來控制提供至負載102的電力。

該控制信號120亦可被耦合至FET 126之閘極。類似於該FET 124，該FET 126亦可被配置呈共源極組態。為了驅動FET 130之閘極，該FET 126之源極可被耦合至電力端子116，且該FET 126之汲極可被耦合至端子128。

該FET 130可以被連接呈源極隨耦器或共汲極組態。換言之，該FET 130之汲極被耦合至接地116，且該FET 130之源極被耦合至p通道FET 108之閘極端子106。這使該FET 130用以驅動閘極端子106至中間電壓位準而非將閘極端子106箝位至接地，如同將在下文所討論者。

因此，該FET 130可以驅動閘極端子106至中間電壓，子電路104亦可包含電壓調節器132及電阻器134。在實施例中，如圖1所示，電壓調節器132可以為齊納二 極體，或可以為任何類型的電壓調節器，其可以在電力端子116與FET 130的閘極之間維持恒定電壓。在實施例中，電壓調節器132可在電力端子116與FET 130的閘極之間提供最大電壓。換言之，該電壓調節器132可被組構成使得在電力端子116與FET 130的閘極之間的電壓可被下降而低於預定電壓，但不會增加而超過該預定電壓。電阻器134允許在端子128處之電壓相對於接地為浮動的。

子電路104亦包含為共源極組態之FET 136。FET 136之源極可被耦合至接地，FET 136之汲極可被耦合至閘極端子106，且FET 136之閘極可被耦合用以接收控制信號138。

在電路100之實施例中，子電路104可包含產生控制信號138之邏輯電路140。該邏輯電路140可以包含比較器142，該比較器142可被耦合以產生邏輯信號144。該比較器142可被組構成使得每當在電力端子116處之電壓下降而低於預定臨限值時使信號144有效(亦即，提供高電壓)，且每當在電力端子116處之電壓係高於該預定臨限值時則使信號144失效(亦即，提供低電壓)。在電路100之實施例中，預定臨限值可以被設定成用以偵測在電力端子116上之低電壓條件。換言之，比較器142可使在電力端子116上之低電壓條件期間的信號144有效，且使在電力端子116上之正常或高電壓條件期間的信號144失效。

邏輯電路140亦可包含AND閘146，該AND閘146 被耦合以接收控制信號120及邏輯信號144，並且產生控制信號138。每當控制信號120及邏輯信號144為高值時，該AND閘146可被組構成使控制信號138有效，且每當控制信號120或邏輯信號144為低值時，該AND閘146則使控制信號138失效。在此組態中，AND閘142可在低電壓條件期間用以使控制信號120通過FET 136之閘極，且在正常及高電壓條件期間關閉FET 136。

在各種實施例中，子電路110係相對於子電路104而相反地操作。就如同業界所習知的PNP及NPN電晶體，當被使用於切換應用時，彼此係互補的。例如，當p通道FET 108在閘極端子106處之電壓為高值時關閉，且在閘極端子106處之電壓為低值時開啟，n通道FET 114以相反的方式操作；該n通道FET 114在閘極端子112處之電壓為高值時開啟，且在閘極端子112處之電壓為低值時關閉。因此，當閘極端子114若被相反地驅動至閘極端子106，則子電路110可被組構成相反地驅動閘極端子114。確切而言，對於在子電路104中的元件，子電路110可包括互補元件。熟習此項技術者應可瞭解，雖然在子電路110中的邏輯及電壓位準可以相反於子電路104中的元件，該兩個子電路彼此係互補的且以類似方式操作。

子電路110可包含具有耦合至接地110之源極及耦合至閘極端子112之汲極的n通道FET 148，其相對於FET 124呈相反配置。該FET 148之閘極經耦合以接收控制信號150。FET 152之閘極亦接收控制信號150。該FET 152 之源極被耦合至接地118，且該FET 152之汲極被耦合至FET 154之閘極，使得當該FET 152被開啟時，該FET 152可以將該FET 154之閘極箝位至接地118，而且當該FET 152被關閉時，在該FET 154之閘極的電壓可以被維持在中間電壓位準。

因此，該FET 154可以驅動閘極端子112至中間電壓，子電路110亦可包含電壓調節器156及電阻器158。在實施例中，如圖1中所示，電壓調節器156可以為齊納二極體，或可以為任何類型的電壓調節器，其可以在接地118與FET 154的閘極之間維持恒定電壓。在實施例中，電壓調節器156可將接地118與FET 154的閘極之間的電壓限制至最大電壓。換言之，該電壓調節器156可被組構成使在接地118與FET 154的閘極之間的電壓下降而低於預定電壓，但不會增加而超過該預定電壓。電阻器158可以用作為拉升電阻器，其拉升在FET 154之閘極處的電壓至在電力端子116處之電壓，而且亦使在FET 154之閘極處的電壓藉由FET 152而被箝位至接地118。

子電路110亦可包含呈共源極組態之FET 160。該FET 160之源極可被耦合至電力端子116，該FET 160之汲極可被耦合至閘極端子112，且該FET 160之閘極可被耦合以接收控制信號162。

在電路100之實施例中，子電路110可包含邏輯電路164，其產生控制信號162。如圖1中所示，邏輯電路164包含比較器166，該比較器166被耦合以產生邏輯信號 168。該比較器166可被組構成每當在電力端子116處之電壓下降而低於預定臨限值時使信號168失效(亦即，提供低電壓)，且每當在電力端子116處之電壓係高於該預定臨限值時使信號168有效(亦即，提供高電壓)。在電路100之實施例中，預定臨限值可以被設定成用以偵測在電力端子116上之低電壓條件。換言之，比較器166可使在電力端子116上之低電壓條件期間的信號168有效，且使在電力端子116上之正常或高電壓條件期間的信號168失效。

邏輯電路164亦可包含OR閘170，該OR閘170被耦合以接收控制信號150及邏輯信號168，並且產生控制信號138。該OR閘146可被組構成每當控制信號150及邏輯信號168為高值時使控制信號162有效，且每當控制信號150或邏輯信號168為低值時則使控制信號162失效。在此組態中，為了在正常及高電壓條件期間在關閉狀態中維持FET 160，OR閘170可作用而在低電壓條件期間使控制信號150通過FET 160之閘極，且在正常及高電壓條件期間使信號162維持在高電壓下以便在正常及高電壓條件期間將該FET 160維持在關閉狀態。

在實施例中，p通道FET 108及n通道FET 114可以交替的方式來予以開啟或關閉。例如，當p通道FET 108被開啟時，n通道FET 114可被關閉，且反之亦然。這樣可使電子電路100交替耦合負載102至電力端子116，且使負載102耦合至接地118。為此，控制信號120及150 可具有相反的狀態，使得FET在電力端子116與接地之間不會產生短路，或電流無法流動之斷路。

亦請參考圖2，一流程圖描繪用以驅動負載之程序200。在各種實施例中，程序200可藉由電子電路100(圖1)來實施。開始方塊202表示電路100之操作的開始(諸如當電路100被通電時)。如方塊204所示，當電路100操作時，其可偵測低電壓條件是否已經發生。例如，比較器142及比較器166可偵測在電力端子116上的低電壓條件是否發生，且根據低電壓條件是否發生，比較器142及比較器166可分別使控制信號144及168有效及失效。

如方塊206所示，若沒有偵測到低電壓條件，則電子電路100可驅動閘極端子106及112至連接至電壓端子的中間電壓位準。例如，觀察子電路104，邏輯電路140可提供恒定的電壓至FET 136之閘極，使得該FET 136保持關閉狀態。在這些條件下，只要FET 136呈關閉狀態，FET 130就可將在閘極端子106處之電壓驅動至中間電壓。該中間電壓可以足夠低的，以使FET 108在正常及高電壓條件下開啟。該中間電壓亦可藉由電壓調節器132來予以限制，使得FET 108不會因高電壓條件而損壞。例如，若在電力端子116處之電壓由於高電力條件而增加，但在閘極端子106處之電壓被拉低，則跨越p通道FET 108之大的閘極源極電壓(Vgs)可能損壞p通道FET 108。為了減少損壞的可能性，電壓調節器132及電阻器 134允許在閘極端子106處之電壓(當藉由FET 130來予以驅動時)跟隨在電力端子116處之電壓。

在高或正常電壓條件下，比較器142及AND閘146將保持邏輯信號138為低值，且防止控制信號120通過至FET 136之閘極。因此，在高或正常電壓條件下，FET 136將保持關閉狀態，且在閘極端子106處之電壓將藉由FET 124及FET 130來予以驅動。

這將使在閘極端子106處之電壓(當藉由FET 130而被驅動為低時)被驅動至中間電壓而不是被拉升至接地118。換言之，在閘極端子106處之電壓將跟隨在閘極端子128處之電壓，該閘極端子128處之電壓將跟隨在電力端子116處之電壓。因此，當在電力端子116處之電壓增加時，在閘極端子106處之電壓亦將增加，使得跨越p通道FET 108上之閘極源極電壓(Vgs)不會大到足以損壞p通道FET 108。

為了說明，當控制信號120為高值時，該FET 126關閉。當FET 126係關閉時，在端子128處之電壓藉由電阻器134而被下拉。然而，電壓調節器132在端子128與電力端子116之間維持最大的電壓，使得在端子128處之電壓被連接(且跟隨)至在電力端子116處之電壓。

假設例如電壓調節器132為具有12V的反向崩潰電壓之齊納二極體，且在電力端子116處之電壓係受到24V的高電壓條件。在此情況中，當控制信號120為高值時，FET 126及FET 124被關閉，且在端子128處之電壓可以 為12V。這是因為跨越電壓調節器132上的電壓可以為12V(Vpower-Vregulator=24V-12V=12V)。若在電力端子116處之電壓係18V時，則在端子128處之電壓將係6V(Vpower-Vregulator=18V-12V=6V)。因此，電壓調節器132可將在端子128處之電壓連結至低於電力端子116處之電壓之固定量的電壓。當在電力端子116處之電壓增加時，在端子128處之電壓亦將增加。

因為FET 130被耦合呈共汲極組態，所以FET 130可以像源極隨耦器般作用。換言之，在FET 130之源極處之電壓(亦即，在閘極端子106處之電壓)將跟隨在FET 130之閘極處之電壓及近似為一的增益。因此，當在電力端子116處之電壓增加時，在端子128處之電壓及閘極端子106將會隨而增加，使得跨越FET 108之Vgs不會大到足以損壞FET 108。

熟習此項技術者應可瞭解，子電路110可以互補的方式而作用。例如，在高或正常電壓條件下，比較器166及OR閘170將保持邏輯信號162為低值，且防止控制信號150通過FET 160之閘極。在這些情況下，FET 160保持關閉，且在閘極端子112處之電壓將藉由FET 148及FET 154來予以驅動。

這將使在閘極端子112處之電壓(當藉由FET 154被驅動為高時)被驅動至中間電壓而不是被箝位至電力端子116。為了說明，當控制信號150為高值時，FET 148可被開啟，且可拉升在閘極端子112處之電壓至接地118。 FET 152亦可拉升端子172至接地118，使得FET 154關閉。然而，當控制信號150為低時，FET 148及FET 152可關閉。當FET 152係關閉時，在端子128處之電壓可藉由電阻器158而被拉升。然而，電壓調節器158可在端子172與接地118之間維持最大電壓，使得在端子172處之電壓被連接至接地118。這可允許跨越FET 154上之足夠的汲極源極電壓(Vds)，使得在閘極端子112處之電壓不會變得這麼高以致於損壞n通道FET 114。

為了說明，當控制信號150為低值時，FET 152可關閉。當該FET 152係關閉時，在端子172處之電壓可藉由電阻器158而被拉升。然而，電壓調節器156可在端子172與接地118之間維持最小的電壓。

假設例如電壓調節器156為具有12V的反向崩潰電壓之齊納二極體，且在電力端子116處之電壓係受到24V的高電壓條件。在此情況中，當控制信號150為低值時，FET 152及FET 148可關閉，且在端子172處之電壓可以為12V。這是因為跨越電壓調節器156上之電壓可以為12V(Vpower-Vregulator=24V-12V=12V)。在此實例中，若在電力端子116處之電壓為18V時，則在端子128處之電壓將維持在12V，且跨越FET 154上之Vgs電壓將為6V(Vpower-Vregulator=18V-12V=6V)。

請再次參考圖2，在方塊204中，若偵測到低電壓條件，則電子電路可藉由箝位閘極端子106及112至各自的電壓端子來驅動閘極端子106及112，如方塊208中所 示。例如，觀察子電路104，若偵測到低電壓條件，則邏輯電路140可使控制信號120通過FET 136之閘極，使得當控制信號120為高值時，該FET 136可將閘極端子106箝位至接地118。

觀察子電路104，在低電壓條件下，藉由FET 136將閘極端子106箝位至接地118而不是藉由FET 130將閘極端子106驅動至中間電壓，可允許p通道FET 108提供較大電力至負載102。針對所有電壓條件，在低電壓條件下將閘極端子106箝位至接地118，使得FET 108及114一直被開啟或儘可能地開啟。這不僅使負載102儘可能地接收電力，其亦可限制由FET 108及114在這樣的條件下所消耗的電力。

由於FET 136被耦合呈共源極組態，當該FET 136係開啟時，跨越該FET 136之Vds可能為較小的。此較小的汲極源極電壓(Vds)可使該FET 136將閘極端子106處之電壓拉低。相反地，因為上述較大的跨越FET 130上之Vds，所以共汲極FET 130將p通道FET 108完全開啟之能力在低電壓條件可能會被抑制。

子電路110可以互補的方式而作用。觀察子電路110，在低電壓條件下，藉由FET 160將閘極端子112箝位至電力端子116而不是藉由FET 154將閘極端子112驅動至中間電壓，可允許n通道FET 114提供較大電力至負載102。針對所有電壓條件，在低電壓條件下將閘極端子112箝位至電力端子160(或將閘極端子106箝位至接地 118)，使得FET 108及114一直被開啟或儘可能地開啟。這不僅使負載102儘可能地接收電力，其亦可限制由FET 108及114在這樣的條件下所消耗的電力。

由於FET 160被耦合呈共源極組態，當該FET 160係開啟時，跨越FET 160之Vds為較小的。此較小的Vds可使該FET 160將在閘極端子112處之電壓拉低。相反地，因為上述較大的跨越該FET 154上之Vds，所以該FET 154將n通道FET 114完全開啟之能力在低電壓條件可能會被抑制。

請再次參考圖2，如方塊204所示，程序200可檢查低電壓條件。若低電壓條件被偵測到，則電路100可藉由將閘極端子106箝位至接地118而開啟p通道FET 108，且可以藉由閘極端子112箝位至電力端子116而開啟n通道FET 114，如上所述，以提高提供至負載102的電量。若未偵測到低電壓條件，則閘極端子106及/或閘極端子112可以被驅動至中間電壓位準，使得p通道FET 108及/或n通道FET 114不會由於高電壓條件而損壞。

在實施例中，在方塊204中，程序200可持續監視電壓條件，以確定電子電路100是否在低、正常或高電壓條件下被操作。當電壓條件從低改變至正常或高時，電子電路可偵測到此改變，且可在將閘極端子驅動至被連接至電壓端子之中間電壓(如方塊206中所示)與將閘極端子箝位至電壓端子(如方塊208中所示)之間切換。

如圖1中所示，FET 130可用作為單象限驅動器。換 言之，該FET 130僅可以匯入電流，而不能匯出電流。正因為如此，FET 130及FET 136皆可同時開啟而不會產生短路狀態。在另一個實施例中，該FET 130可被配置成雙象限組態，或可被雙象限驅動器所取代。在此配置中，電子電路100可包含控制信號(未圖示)，以確保該FET 130在低電壓條件期間係關閉的，使得FET 130及FET 136不會同時開啟而造成短路狀態。

同樣地，FET 154被組構成單象限驅動器，其僅可匯出電流至端子112，且不能從端子112匯入電流。正因為如此，FET 154及FET 160皆可同時開啟而不會產生短路狀態。在另一個實施例中，該FET 154可被配置為雙象限組態，或可被雙象限驅動器所取代。在此配置中，電子電路100可包含控制信號(未圖示)，以確保該FET 154在低電壓條件期間係關閉的，使得FET 154及FET 160不會同時開啟而造成短路狀態。

現請參考圖3，程序200亦可藉由其他電子電路來予以實施。例如，圖3繪示用以驅動負載302之電路300。該電子電路300可包含相同或類似組件如子電路104(圖1)，且可以類似於上述子電路104之方式來驅動p通道FET 308之閘極端子304。如圖所示，負載302可被耦合至p通道FET 308之汲極及耦合至接地118，使得電子電路300可以匯出電流至負載302。

現請參考圖4，程序200可藉由用以驅動負載402之電子電路400來予以實施。該電子電路400可包含如子電 路110(圖1)之相同或類似組件，且可以類似於上述子電路110之方式來驅動n通道FET 408之閘極端子404。如圖所示，負載402可被耦合至n通道FET 308之汲極及耦合至電力端子410，使得電子電路400可以用作為用於負載的電流匯入，且以類似於子電路110之方式來驅動n通道FET 408之閘極端子404。

現請參考圖5，其繪示用以驅動負載(諸如，馬達502)之電子電路500。然而，此並非意欲作為限制；該馬達502可以為任何類型的負載。

如圖所示，電路500可被配置成H電橋組態，其具有用以驅動p通道FET 108a之子電路104a；用以驅動p通道FET 108b之子電路104b；用以驅動n通道FET 114a之子電路110a及用以驅動n通道FET 114b之子電路110b。子電路104a及104b可包含相同或類似的組件如子電路104(圖1)，且可以類似於子電路104之方式來予以操作。同樣地，子電路110a及110b可包含相同或相似的組件如子電路110(圖1)，且可以類似於子電路110之方式來予以操作。

當被配置成H電橋組態時，子電路108a、108b、110a及110b可被使用來控制馬達502之速度及方向。為了驅動馬達502於第一方向上，子電路104a可關閉p通道FET 108a，且子電路110b可關閉n通道FET 114b。子電路104b可接著開啟p通道FET 108b，且子電路110a可開啟n通道FET 114a，使得從電力端子504產生電流 路徑，該路徑通過p通道FET 108b；藉由在箭頭506之方向上通過馬達502；通過n通道FET 114a；且最後至接地118。子電路108b及/或子電路110a亦可分別脈衝該FET 108b及/或該FET 114a開啟或關閉，以控制供應至馬達502的電量。

雖然上述之實施例使用FET，但應瞭解，其他切換電路可被使用以取代FET。這些電路可以包含BJT電晶體、繼電器、放大器、電機開關等，但不以此為限。

為了驅動馬達502於第二方向上，子電路104b可關閉p通道FET 108b，且子電路110a可關閉n通道FET 114a。子電路104a可接著開啟p通道FET 108a，且子電路110b可開啟n通道FET 114b，使得從電力端子504產生電流路徑，該路徑通過p通道FET 108a；藉由在箭頭508之方向上通過馬達502；通過n通道FET 114b；且最後至接地118。子電路108a及/或子電路110b亦可分別脈衝該FET 108a及/或該FET 114b開啟或關閉，以控制供應至馬達502的電量。

已經描述各種用以說明本專利之標的物之各種概念、結構及技術實施例，對本技藝有普通瞭解之人士而言此時將可瞭解的是，可使用併入這些概念、結構及技術之其他實施例。因此，本專利之範圍不應侷限於所描述之實施例，而是應僅由以下申請專利範疇之精神及範圍所限制。

100‧‧‧電路

102‧‧‧負載

104‧‧‧子電路

106‧‧‧閘極端子

108‧‧‧p通道FET

110‧‧‧子電路

112‧‧‧閘極端子

114‧‧‧n通道FET

116‧‧‧電力端子

118‧‧‧接地

120‧‧‧控制信號

124‧‧‧FET

126‧‧‧FET

128‧‧‧端子

130‧‧‧FET

132‧‧‧電壓調節器

134‧‧‧電阻器

136‧‧‧FET

138‧‧‧控制信號

140‧‧‧邏輯電路

142‧‧‧比較器

144‧‧‧邏輯信號

146‧‧‧AND閘

148‧‧‧n通道FET

150‧‧‧控制信號

152‧‧‧FET

154‧‧‧FET

156‧‧‧電壓調節器

158‧‧‧電阻器

160‧‧‧FET

162‧‧‧控制信號

164‧‧‧邏輯電路

166‧‧‧比較器

168‧‧‧邏輯信號

170‧‧‧OR閘

172‧‧‧端子

Claims (19)

1. 一種用以驅動負載之電子電路，該電子電路包括：第一電壓端子，其被耦合以接收來自電源供應器之第一電壓；第二電壓端子，其被耦合以接收來自該電源供應器之第二電壓；驅動器電路，其被組構成將在電子開關之控制端子處之電壓驅動至中間電壓位準，以便在該第一與第二電壓端子之間的高電壓條件或正常電壓條件期間開啟該電子開關；箝位電路，其被組構成當作用中時用以將在該電子開關之該控制端子處之該電壓箝位至該第二電壓端子，以便在該第一與第二電壓端子之間的低電壓條件期間開啟該電子開關，使得該電子開關在該低電壓條件期間可提高被提供至負載的電力；及低電壓偵測電路，其與該第一電壓端子及該箝位電路電連通，該低電壓偵測電路被組構成偵測該低電壓條件且提供信號至該箝位電路，以使該箝位電路在該低電壓條件期間變為作用中。
2. 如申請專利範圍第1項之電子電路，其中，該電子開關為BJT或DMOS。
3. 如申請專利範圍第1項之電子電路，其中，該電子開關為FET且該控制端子為該FET之閘極。
4. 如申請專利範圍第3項之電子電路，其中，該FET為p通道FET，該第一電壓端子為電力線電壓端子，且該第二電壓為接地電壓。
5. 如申請專利範圍第3項之電子電路，其中，該FET為n通道FET、該第一電壓為接地電壓，且該第二電壓為電力線電壓。
6. 如申請專利範圍第3項之電子電路，其中，該驅動器電路為單象限驅動器電路，其被組構成匯入電流至該FET之該閘極或自該FET之該閘極匯出電流。
7. 如申請專利範圍第3項之電子電路，其中，該驅動器電路為雙象限驅動器電路，其被組構成匯入電流至該FET之該閘極或自該FET之該閘極匯出電流。
8. 如申請專利範圍第1項之電子電路，其進一步包括第二箝位電路，該第二箝位電路被耦合以將該電子開關之該控制端子箝位至該第一電壓端子。
9. 如申請專利範圍第8項之電子電路，其中，該第二箝位電路包括呈共源極組態之電晶體，該電晶體具有被耦合至該FET之該閘極的汲極端子及被耦合至該第一電壓端子的源極端子，以便藉由將該FET之該閘極箝位至該第一電壓端子而關閉該FET。
10. 如申請專利範圍第1項之電子電路，其中，該驅動器電路包含被耦合呈源極隨耦器組態之電晶體，該電晶體具有被耦合至該電子開關之該控制端子的源極端子及被耦合至該第二電壓端子的汲極端子，使得當該電晶體開啟 時，在該電子開關之該控制端子處之該電壓係相對於該第二電壓端子而浮動。
11. 如申請專利範圍第10項之電子電路，其中，該電晶體之閘極端子被連接至該第一電壓端子，使得在該高電壓條件下，在該FET之該閘極與該FET之源極端子之間的閘極源極電壓(V_GS )不會增加至將會損害該FET之位準。
12. 如申請專利範圍第1項之電子電路，其中，該箝位電路包含被耦合呈共源極組態之電晶體，該電晶體具有被耦合至該第二電壓端子的源極端子及被耦合至該電子開關之該控制端子的汲極端子，使得當該箝位電路被啟動時，該電晶體可將該電子開關之該控制端子箝位至該第二電壓端子。
13. 如申請專利範圍第1項之電子電路，其中，該偵測電路包含比較器以判定該第一及第二電壓之較高者是否已跨越低電壓臨限值。
14. 如申請專利範圍第1項之電子電路，其中，該第一及第二電壓的其中一者或兩者係由電池、交流發電機、發電機、電壓或電流調節器、汽車控制器或經受高及低電壓條件之汽車電源所提供。
15. 如申請專利範圍第1項之電子電路，其中，該電子開關被組構成驅動馬達。
16. 如申請專利範圍第15項之電子電路，其中，該馬達為泵馬達。
17. 如申請專利範圍第1項之電子電路，其中，該偵測電路包括滯後作用、濾波器或兩者皆有，其限制該第一電壓的快速電壓波動以免造成該第二箝位電路被佔用。
18. 一種驅動場效電晶體(FET)之閘極的方法，該方法包括：以驅動器電路驅動該FET之該閘極，該驅動器電路被組構成驅動該FET之該閘極至介於在第一端子處之電壓與在第二端子處之電壓之間的中間電壓位準，以使該FET在該第一或第二端子上的高電壓或正常電壓條件下提供電力至負載；偵測該第一或第二端子是否在低電壓條件下；且若偵測到該低電壓條件，則以箝位電路驅動該閘極，該箝位電路係將該閘極箝位至該第一或第二電壓端子，使得該FET可在該低電壓條件下提高被提供至該負載的電力。
19. 一種用以驅動負載的電子電路，該電子電路包括：電力端子，其被耦合以接收來自電源供應器之電壓；接地端子，其被耦合至該電源供應器之接地；用以驅動p通道場效電晶體(FET)之閘極的電路，其包含：第一驅動器電路，其被組構成將該p通道FET之該閘極處的該電壓驅動至中間電壓位準，以便在該電力端子與該接地端子之間之高電壓條件或正常電壓條件期間 開啟該p通道FET；及第一箝位電路，其被組構成當作用中時可用以將該p通道FET之該閘極處的該電壓箝位至該接地端子，以便在該第一與第二電壓端子之間的低電壓條件期間開啟該p通道FET，使得該p通道FET可在該低電壓條件期間提高被提供至負載的電力；及用以驅動n通道FET之閘極的電路，其包含：第二驅動器電路，其被組構成將該n通道FET之該閘極處的該電壓驅動至中間電壓位準，以便在該電力端子與該接地端子之間的該高電壓條件或該正常電壓條件期間開啟該n通道FET；及第二箝位電路，其被組構成當作用中時可將該n通道FET之該閘極處之該電壓箝位至該電力端子，以便在該第一與第二電壓端子之間的該低電壓條件期間開啟該n通道FET，使得該n通道FET可在該低電壓條件期間提高被提供至該負載的電力；及偵測電路，其與該電力端子連通以判定該電子電路是否在該低電壓條件下被操作，且與該第一及第二箝位電路連通以提供允許該第一及第二箝位電路在該低電壓條件期間變成作用中之信號。