TWI507977B - 啟用不同資料集之識別之系統及方法 - Google Patents

啟用不同資料集之識別之系統及方法 Download PDF

Info

Publication number
TWI507977B
TWI507977B TW098140707A TW98140707A TWI507977B TW I507977 B TWI507977 B TW I507977B TW 098140707 A TW098140707 A TW 098140707A TW 98140707 A TW98140707 A TW 98140707A TW I507977 B TWI507977 B TW I507977B
Authority
TW
Taiwan
Prior art keywords
data
stream
search
data stream
pattern recognition
Prior art date
Application number
TW098140707A
Other languages
English (en)
Other versions
TW201027424A (en
Inventor
Harold B Noyes
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201027424A publication Critical patent/TW201027424A/zh
Application granted granted Critical
Publication of TWI507977B publication Critical patent/TWI507977B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/02—Indexing scheme relating to groups G06F7/02 - G06F7/026
    • G06F2207/025—String search, i.e. pattern matching, e.g. find identical word or best match in a string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

啟用不同資料集之識別之系統及方法
本發明之實施例大體而言係關於型樣辨識處理器(pattern recognition processor)，且在某些實施例中更特定而言係關於型樣辨識處理器中資料及結果之管理。
在計算領域中，型樣辨識任務越來越具有挑戰性。電腦之間傳輸之資料量不斷增大，且使用者期望識別之型樣(pattern)數目日益增加。舉例而言，垃圾郵件或惡意軟體通常藉由搜尋一資料串流中之型樣(例如，特定片語或多筆代碼)來偵測。型樣數目隨著垃圾郵件及惡意軟體之多樣化而增加，此乃因可實施新型樣以搜尋新變型。針對此等型樣中之每一者搜尋一資料串流可形成一計算瓶頸。通常，在接收到資料串流時，針對每一型樣一次一個地搜尋資料串流。在系統準備搜尋資料串流之下一部分之前的延遲隨著型樣數目而增加。因此，型樣辨識可使資料之接收減慢。
執行型樣辨識功能之一裝置可經由一基於封包之網路(例如傳輸控制協定/網際網路協定(TCP/IP))接收一個或多個資料串流。然而，經由此一網路所接收之一資料串流之封包可與來自其他資料串流之其他封包混合或「多工」。另外，該等封包可不按次序接收。此外，在處理該等資料串流封包之後，不可用每一資料串流來識別裝置輸出之任何結果。在某些情況下，裝置可接收並處理數百個資料串 流。識別並追蹤每一資料串流可使用大量資源且可影響裝置之處理通量及延時。
圖1繪示搜尋一資料串流12之一系統10之一實例。系統10可包含一型樣辨識處理器14，其根據搜尋準則(search criterion)16搜尋資料串流12。
每一搜尋準則可規定一個或多個目標表達(target expression)(亦即，型樣)。片語「目標表達」係指型樣辨識處理器14正搜尋之一資料序列。目標表達之實例包含拼寫某一字之一字元序列、規定一基因之一遺傳鹼基對序列、形成一影像之一部分之一圖像或視訊檔案中之一位元序列、形成一程式之一部分之一可執行檔案中之一位元序列或形成一歌曲或一口語片語之一部分之一音訊檔案中之一位元序列。
一搜尋準則可規定一筆以上之目標表達。舉例而言，一搜尋準則可規定以字母序列「cl」開頭之所有五個字母之字、以字母序列「cl」開頭之任一字、包含字「cloud」多於三次之一段落等。目標表達之可能組之數目係任意大，例如，可存在與資料串流可呈現之資料排列同樣多之目標表達。搜尋準則可以多種格式來表達，包含規則表達、簡明地規定目標表達組而不必列舉每一目標表達之一程式設計語言。
每一搜尋準則可由一個或多個搜尋項(search term)構成。因此，一搜尋準則之每一目標表達可包含一個或多個 搜尋項且某些目標表達可使用共同搜尋項。如本文中所使用，片語「搜尋項」係指在一單個搜尋循環期間(search cycle)所搜尋之一資料序列。該資料序列可包含呈二進制格式或其他格式(例如，十進位、ASCII等)之多個資料位元。該序列可對具有一單個數位或多個數位(例如，數個二進制數位)之資料進行編碼。舉例而言，型樣辨識處理器14可一次一個字元地搜尋一文字資料串流12，且搜尋項可規定一組單字元，例如，字母「a」，字母「a」或「e」，或規定一組所有單字元之一萬用字元搜尋項。
搜尋項可小於或大於規定一字元(或資料串流所表達之資訊之其他形素(grapheme)(亦即，基礎單元)，例如，一音符、一遺傳鹼基對、一10進位數位或一子像素)之位元之數目。舉例而言，一搜尋項可係8個位元且一單個字元可係16個位元，在此情形下，兩個連續搜尋項可規定一單個字元。
搜尋準則16可由一編譯器18進行格式化以用於型樣辨識處理器14。格式化可包含自該等搜尋準則拆析搜尋項。舉例而言，若資料串流12所表達之形素大於該等搜尋項，則該編譯器可將搜尋準則拆析為多個搜尋項以搜尋一單個形素。類似地，若資料串流12所表達之形素小於該等搜尋項，則編譯器18可以未使用位元為每一單獨形素提供一單個搜尋項。編譯器18亦可對搜尋準則16進行格式化以支援型樣辨識處理器14未本地支援之各種規則表達運算子。
型樣辨識處理器14可藉由評估來自資料串流12之每一新 項(term)來搜尋資料串流12。此處，措辭「項」係指可匹配一搜尋項之資料量。在一搜尋循環期間，型樣辨識處理器14可判定當前所呈現之項是否匹配搜尋準則中之當前搜尋項。若該項匹配該搜尋項，則評估被「推進(advanced)」，亦即，比較下一項與搜尋準則中之下一搜尋項。若該項不匹配，則比較下一項與搜尋準則中之第一項，藉此重設該搜尋。
可將每一搜尋準則編譯至型樣辨識處理器14中之一不同有限狀態機中。該等有限狀態機可平行運行，從而根據搜尋準則16對資料串流12進行搜尋。當在前搜尋項由資料串流12匹配時，該等有限狀態機可步進遍及一搜尋準則中之每一連續搜尋項，或若該搜尋項未被匹配，則該等有限狀態機可開始搜尋該搜尋準則之第一搜尋項。
型樣辨識處理器14可(例如)在一單個裝置循環期間在約相同時間根據數個搜尋準則及其各別搜尋項評估每一新項。該等平行有限狀態機(parallel finite state machines)可在約相同時間接收來自資料串流12之項，且該等平行有限狀態機中之每一者可判定該項是否將該平行有限狀態機推進至其搜尋準則中之下一搜尋項。該等平行有限狀態機可根據相對大數目個搜尋準則(例如，多於100、多於1000或多於10,000)來評估項。由於其平行運作，因此其可將該等搜尋準則應用至具有一相對高頻寬之一資料串流12(例如，大於或大體等於每秒64MB或每秒128MB之一資料串流12)而不會使該資料串流減慢。在某些實施例中，搜尋- 循環持續時間不隨搜尋準則之數目按比例調整，因此搜尋準則之數目對型樣辨識處理器14之效能可幾乎沒有影響。
當滿足一搜尋準則時(亦即，在推進至最後一個搜尋項且與其匹配之後)，型樣辨識處理器14可將該準則之滿足報告給一處理單元(例如，一中央處理單元(CPU)20)。中央處理單元20可控制系統10之型樣辨識處理器14及其他部分。
系統10可係搜尋一資料串流之各種系統或裝置中之任一者。舉例而言，系統10可係監視資料串流12之一桌上型電腦、膝上型電腦、手持式或其他類型之電腦。系統10亦可係一網路節點，例如，一路由器、一伺服器或一用戶端(例如，先前所述類型之電腦中之一者)。系統10可係某一其他類別之電子裝置，例如，一影印機、一掃描器、一印表機、一遊戲控制臺、一電視機、一視訊轉換視訊散佈或記錄系統、一電纜盒、一個人數位媒體播放器、一工廠自動化系統、一汽車電腦系統或一醫療裝置。(用以闡述系統之此等各種實例之術語(如本文中所使用之諸多其他術語)可共用某些指稱物，且因此不應僅藉助所列舉之其他項來理解)。
資料串流12可係一使用者或其他實體可期望搜尋之各種類型之資料串流中之一者或多者。舉例而言，資料串流12可係經由一網路接收之一資料串流，例如，經由網際網路接收之封包或經由一蜂巢式網路接收之話音或資料。資料串流12可係自與系統10通信之一感測器(例如，一成像感測器、一溫度感測器、一加速度計或類似物或其組合物) 接收之資料。資料串流12可作為一串列資料串流由系統10接收，其中資料係以具有意義之一次序(例如，以一明顯的時間、詞法或語義次序)被接收。或者，資料串流12可平行地或無序地被接收，且然後(例如)藉由將經由網際網路所接收之封包重新排序被轉換為一串列資料串流。在某些實施例中，資料串流12可以串列方式呈現項，但表達該等項中之每一者之位元可平行地被接收。資料串流12可自系統10外部之一源被接收，或可藉由訊問一記憶體裝置且由所儲存之資料形成資料串流12來形成。
端視資料串流12中之資料之類型，一設計者可挑選不同類型之搜尋準則。舉例而言，搜尋準則16可係一病毒定義檔案。可表徵病毒或其他惡意軟體，且可使用惡意軟體之態樣來形成指示資料串流12是否可能正在遞送惡意軟體之搜尋準則。可將所得搜尋準則儲存於一伺服器上，且一用戶端系統之一操作者可預訂將該等搜尋準則下載至系統10之一服務。當不同類型之惡意軟體出現時，搜尋準則16可自該伺服器週期性地更新。該等搜尋準則亦可用以規定可經由一網路接收之不期望內容，例如，不需要之電子郵件(通常稱作垃圾郵件)或一使用者所反感之其他內容。
資料串流12可由對系統10正在接收之資料感興趣之一第三方來搜尋。舉例而言，可針對在一版權作品中出現之文字、一音訊序列或一視訊序列而監視資料串流12。可針對與一刑事調查或民事訴訟有關或一雇主感興趣之言論而監視資料串流12。
搜尋準則16亦可在資料串流12中包含(例如)在可由CPU 20或型樣辨識處理器14定址之記憶體中進行一轉譯之型樣。舉例而言，搜尋準則16可各自規定在記憶體中儲存其一對應西班牙語字之一英語字。在另一實例中，搜尋準則16可規定資料串流12之經編碼版本(例如，MP3、MPEG 4、FLAC、Ogg Vorbis等)，對於該等經編碼版本可得到資料串流12之一經解碼版本，或反之亦然。
型樣辨識處理器14可係與CPU 20一起整合至一單個組件(例如，一單個裝置)中之硬體或可形成為一單獨組件。舉例而言，型樣辨識處理器14可係一單獨積體電路。型樣辨識處理器14可稱作一「協同處理器(co-processor)」或一「型樣辨識協同處理器」。
圖2繪示型樣辨識處理器14之一實例。型樣辨識處理器14可包含一辨識模組22及具有一輸出緩衝器51之一彙總模組24。輸出緩衝器51可包含一結果緩衝器25。辨識模組22可經組態以比較所接收之項與搜尋項，且辨識模組22與彙總模組24兩者可協同運作以判定將一項與一搜尋項匹配是否滿足一搜尋準則。結果緩衝器25可緩衝來自型樣辨識處理器14之其他部分之結果資料，如下文將針對圖2進一步闡述。
辨識模組22可包含一列解碼器28及複數個特徵胞(feature cells)30。每一特徵胞30可規定一搜尋項，特徵胞30群組可形成形成一搜尋準則之一平行有限狀態機。特徵胞30之組件可形成一搜尋項陣列32、一偵測陣列34及一啟 動路由矩陣36。搜尋項陣列32可包含複數個輸入導體37，其每一者可使特徵胞30中之每一者與列解碼器28通信。
列解碼器28可基於資料串流12之內容在該複數個輸入導體37中選擇特定導體。舉例而言，列解碼器28可係基於可表示一個項之一所接收位元組之值啟動256個列中之一者之一種一位元組對256列型解碼器。一0000 0000之一位元組項可對應於該複數個輸入導體37中之頂列，且一1111 1111之一位元組項可對應於該複數個輸入導體37中之底列。因此，端視自資料串流12接收到哪些項，可選擇不同輸入導體37。在接收到不同項時，列解碼器28可撤銷啟動對應於先前項之列且啟動對應於新項之列。
偵測陣列34可耦合至一偵測匯串流排(detection bus)38，該偵測匯串流排將指示搜尋準則之完全或部分滿足之信號輸出至彙總模組24。啟動路由矩陣36可基於一搜尋準則中之已被匹配之搜尋項之數目選擇性地啟動及撤銷啟動特徵胞30。
彙總模組24可包含一鎖存器矩陣(latch matrix)40、一彙總路由矩陣(aggregation-routing matrix)42、一臨限邏輯矩陣(threshold-logic matrix)44、一邏輯積矩陣(logical-product matrix)46、一邏輯和矩陣(logical-sum matrix)48及一初始化路由矩陣(initialization-routing matrix)50。
鎖存器矩陣40可實施某些搜尋準則之部分。某些搜尋準則(例如，某些規則表達)僅計數一匹配或一匹配群組之第一次出現。鎖存器矩陣40可包括記錄是否已發生一匹配之 鎖存器。可在初始化期間清除鎖存器，且在操作期間週期性地對其進行重新初始化，此乃因判定滿足或不可進一步滿足搜尋準則一亦即，一較早搜尋項可需要在可滿足該搜尋準則之前被再次匹配。
彙總路由矩陣42可類似於啟動路由矩陣36而發揮作用。彙總路由矩陣42可在偵測匯串流排38上接收指示匹配之信號且可將該等信號路由至連接至臨限邏輯矩陣44之不同群組邏輯線53。彙總路由矩陣42亦可將初始化路由矩陣50之輸出路由至偵測陣列34以當判定滿足或不可進一步滿足一搜尋準則時重設偵測陣列34之部分。
臨限邏輯矩陣44可包含複數個計數器，例如，經組態以遞增計數或遞減計數之32位元計數器。臨限邏輯矩陣44可載入有一初始計數且其可基於由辨識模組發訊之匹配而自該計數遞增計數或遞減計數。舉例而言，臨限邏輯矩陣44可計數一字在某一長度之文字中出現之數目。
臨限邏輯矩陣44之輸出可係至邏輯積矩陣46的輸入。邏輯積矩陣46可選擇性地產生「積(sums)」結果(例如，布林邏輯(Boolean logic)中之「AND」函式)。邏輯積矩陣46可實施為一方矩陣，其中輸出積之數目等於來自臨限邏輯矩陣44之輸入線之數目，或邏輯積矩陣46可具有不同於輸出之數目之輸入。可將所得積值輸出至邏輯和矩陣48。
邏輯和矩陣48可選擇性地產生和(例如，布林邏輯中之「OR」函式)。邏輯和矩陣48亦可係一方矩陣，或邏輯和矩陣48可具有不同於輸出之數目之輸入。由於該等輸入係 邏輯積，因此邏輯和矩陣48之輸出可係邏輯積和(例如，布林邏輯積和(SOP)形式)。可由初始化路由矩陣50接收邏輯和矩陣48之輸出。
初始化路由矩陣50可經由彙總路由矩陣42重設偵測陣列34及彙總模組24之部分。初始化路由矩陣50亦可實施為一方矩陣，或初始化路由矩陣50可具有不同於輸出之數目之輸入。(例如)當滿足一搜尋準則或判定不可進一步滿足該搜尋準則時，初始化路由矩陣50可回應於來自邏輯和矩陣48之信號且重新初始化型樣辨識處理器14之其他部分。
彙總模組24可包含一輸出緩衝器51，其接收臨限邏輯矩陣44、彙總路由矩陣42及邏輯和矩陣48之輸出。彙總模組24之輸出可在輸出匯串流排26上自輸出緩衝器51傳輸至CPU 20(圖1)。在某些實施例中，一輸出多工器可對來自此等組件42、44及48之信號進行多工且將指示滿足準則或匹配搜尋項之信號輸出至CPU 20(圖1)。在其他實施例中，可在不透過該輸出多工器傳輸該等信號之情形下報告來自型樣辨識處理器14之結果，此並非暗示亦不可省略本文中所闡述之任一其他特徵。舉例而言，可將來自臨限邏輯矩陣44、邏輯積矩陣46、邏輯和矩陣48或初始化路由矩陣50之信號在輸出匯串流排26上平行傳輸至該CPU。
圖3圖解說明搜尋項陣列32(圖2)中之一單個特徵胞30(本文中稱作一搜尋項胞(search-term cell)54之一組件)之一部分。搜尋項胞54可包含一輸出導體56及複數個記憶體胞(rnemory cells)58。記憶體胞58中之每一者可既耦合至輸 出導體56亦耦合至複數個輸入導體37中之導體中之一者。回應於其輸入導體37被選擇，記憶體胞58中之每一者可輸出指示其所儲存值之一值，從而透過輸出導體56輸出資料。在某些實施例中，複數個輸入導體37可稱作「字線(wordlines)」，且輸出導體56可稱作一「資料線(datalines)」。
記憶體胞58可包含各種類型之記憶體胞中之任一者。舉例而言，記憶體胞58可係揮發性記憶體，例如，具有一電晶體及一電容器之動態隨機存取記憶體(DRAM)胞。該電晶體之源極及汲極可分別連接至該電容器之一板及輸出導體56，且該電晶體之閘極可連接至輸入導體37中之一者。在揮發性記憶體之另一實例中，記憶體胞58中之每一者可包含一靜態隨機存取記憶體(SRAM)胞。該SRAM胞可具有一輸出，該輸出係藉由受控於輸入導體37中之一者的一存取電晶體而選擇性地耦合至輸出導體56。記憶體胞58亦可包含非揮發性記憶體，例如，相變記憶體(例如，一雙向(ovonic)裝置)、快閃記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、磁阻式記憶體或其他類型之非揮發性記憶體。記憶體胞58亦可包含正反器(例如，由邏輯閘極製成之記憶體胞)。
圖4及圖5繪示運作中之搜尋項胞54之一實例。圖4圖解說明搜尋項胞54接收不匹配該胞之搜尋項之一項，且圖5圖解說明一匹配。
如圖4所圖解說明，搜尋項胞54可經組態以藉由將資料 儲存於記憶體胞58中來搜尋一個或多個項。記憶體胞58各自可表示資料串流12可呈現之一項，例如，在圖3中，每一記憶體胞58表示一單個字母或數字，以字母「a」開始且以數字「9」結束。表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一第一值，且不表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一不同值。在所圖解說明之實例中，搜尋項胞54經組態以搜尋字母「b」。表示「b」之記憶體胞58可儲存一1或邏輯高，且不表示「b」之記憶體胞58可經程式化以儲存一0或邏輯低。
為比較來自資料串流12之一項與搜尋項，列解碼器28可選擇耦合至表示所接收項之記憶體胞58之輸入導體37。在圖4中，資料串流12呈現一小寫「e」。此項可由資料串流12以一8-位元ASCII碼之形式呈現，且列解碼器28可將此位元組解譯為一列位址，從而藉由給導體60通電而在導體60上輸出一信號。
作為回應，由導體60控制之記憶體胞58可輸出指示記憶體胞58所儲存之資料之一信號，且該信號可由輸出導體56傳送。在此情形下，由於字母「e」不係由搜尋項胞54規定之項中之一者，因此其不匹配搜尋項，且搜尋項胞54輸出一0值，從而指示未發現任何匹配。
在圖5中，資料串流12呈現一字元「b」。同樣，列解碼器28可將此項解譯為一位址，且列解碼器28可選擇導體62。作為回應，表示字母「b」之記憶體胞58輸出其所儲存值，在此情形下該值係一1，從而指示一匹配。
搜尋項胞54可經組態以一次搜尋一筆以上項。多個記憶體胞58可經程式化以儲存一1，從而規定與一筆以上項匹配之一搜尋項。舉例而言，表示小寫字母「a」及大寫字母「A」之記憶體胞58可經程式化以儲存一1，且搜尋項胞54可搜尋任一項。在另一實例中，搜尋項胞54可經組態以在接收到任一字元之情形下輸出一匹配。所有記憶體胞58可經程式化以儲存一1，以使得搜尋項胞54可充當一搜尋準則中之一萬用字元項。
圖6至圖8繪示辨識模組22根據一多項搜尋準則進行搜尋(例如，搜尋一字)。具體而言，圖6圖解說明辨識模組22偵測一字之第一字母，圖7圖解說明偵測第二字母，且圖8圖解說明偵測最後一個字母。
如圖6所圖解說明，辨識模組22可經組態以搜尋字「big」。對三個毗鄰特徵胞63、64及66進行圖解說明。特徵胞63經組態以偵測字母「b」。特徵胞64經組態以偵測字母「i」。且特徵胞66經組態以既偵測字母「g」又指示滿足搜尋準則。
圖6亦繪示偵測陣列34之額外細節。偵測陣列34可包含特徵胞63、64及66中之每一者中之一偵測胞68。偵測胞68中之每一者可包含一記憶體胞70(例如，上述類型之記憶體胞中之一者(例如，一正反器))，該記憶體胞70指示特徵胞63、64或66係作用中還是非作用中。偵測胞68可經組態以將指示該偵測胞是否作用中之一信號輸出至啟動路由矩陣36且已自其相關聯搜尋項胞54接收到指示一匹配之一信 號。非作用中特徵胞63、64及66可忽視匹配。偵測胞68中之每一者可包含具有來自記憶體胞70及輸出導體56之輸入之一AND閘極。可將該AND閘極之輸出路由至偵測匯串流排38及啟動路由矩陣36兩者或一者或另一者。
啟動路由矩陣36又可藉由寫入至偵測陣列34中之記憶體胞70來選擇性地啟動特徵胞63、64及66。啟動路由矩陣36可根據搜尋準則及其次在資料串流12中搜尋哪一搜尋項來啟動特徵胞63、64或66。
在圖6中，資料串流12呈現字母「b」。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體62之記憶體胞58(其表示字母「b」)中之值之一信號。然後，偵測胞56各自可判定其是否已接收到指示一匹配及其是否作用中之一信號。由於特徵胞63經組態以偵測字母「b」且係作用中(如其記憶體胞70所指示)，因此特徵胞63中之偵測胞68可將指示搜尋準則之第一搜尋項已被匹配之一信號輸出至啟動路由矩陣36。
如圖7所圖解說明，在匹配第一搜尋項之後，啟動路由矩陣36可藉由將一1寫入至下一特徵胞64之偵測胞68中之其記憶體胞70來啟動該特徵胞。在下一項滿足第一搜尋項之情形下，啟動路由矩陣36亦可維持特徵胞63之作用中狀態。在搜尋資料串流12期間之一部分時間或大致所有時間期間，搜尋準則之第一搜尋項可維持於一作用中狀態中。
在圖7中，資料串流12將字母「i」呈現給辨識模組22。 作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體72之記憶體胞58(其表示字母「i」)中之值之一信號。然後，偵測胞56各自可判定其是否已接收到指示一匹配及其是否作用中之一信號。由於特徵胞64經組態以偵測字母「i」且係作用中(如其記憶體胞70所指示)，因此特徵胞64中之偵測胞68可將指示其搜尋準則之下一搜尋項已被匹配之一信號輸出至啟動路由矩陣36。
接下來，啟動路由矩陣36可啟動特徵胞66，如圖8所圖解說明。在評估下一項之前，可撤銷啟動特徵胞64。可藉由特徵胞64之偵測胞68在偵測循環之間重設其記憶體胞70來撤銷啟動特徵胞64，或啟動路由矩陣36可撤銷啟動特徵胞64(舉例而言)。
在圖8中，資料串流12將項「g」呈現給列解碼器28，該列解碼器選擇表示項「g」之導體74。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體74之記憶體胞58(其表示字母「g」)中之值之一信號。然後，偵測胞56各自可判定其是否已接收到指示一匹配及其是否作用中之一信號。由於特徵胞66經組態以偵測字母「g」且係作用中(如其記憶體胞70所指示)，因此特徵胞66中之偵測胞68可將指示其搜尋準則之最後一個搜尋項已被匹配之一信號輸出至啟動路由矩陣36。
一搜尋準則之末端或一搜尋準則之一部分可由啟動路由矩陣36或偵測胞68來識別。此等組件36或68可包含指示其 特徵胞63、64或66規定一搜尋準則之最後一個搜尋項還是一搜尋準則之一組成部分之記憶體。舉例而言，一搜尋準則可規定其中字「cattle」出現兩次之所有句子，且辨識模組可將指示「cattle」在一句子內之每一出現之一信號輸出至彙總模組，該彙總模組可計數該等出現以判定是否滿足該搜尋準則。
特徵胞63、64或66可在數個條件下被啟動。一特徵胞63、64或66可「始終作用中」，此意指其在整個或大致整個搜尋期間保持作用中。一始終作用中特徵胞63、64或66之一實例係搜尋準則之第一特徵胞(例如，特徵胞63)。
一特徵胞63、64或66可係「在受請求時作用中」，此意指特徵胞63、64或66在某一在先條件被匹配時(例如，在一搜尋準則中之在前搜尋項被匹配時)係作用中。一實例係在由圖6至圖8中之特徵胞63請求時係作用中之特徵胞64及在由特徵胞64請求時係作用中之特徵胞66。
一特徵胞63、64或66可係「自啟動」，此意指一旦其被啟動，則只要其搜尋項被匹配其即啟動其自身。舉例而言，具有由任一數值數位匹配之一搜尋項之一自啟動特徵胞可在序列「123456xy」中保持作用中直到到達字母「x」為止。每當該自啟動特徵胞之搜尋項被匹配時，其即可啟動搜尋準則中之下一特徵胞。因此，一始終作用中特徵胞可由一自啟動特徵胞及一受請求時作用中特徵胞形成：該自啟動特徵胞可經程式化以使其所有記憶體胞58儲存一1，且其可在每一項之後重複啟動該受請求時作用中 特徵胞。在某些實施例中，每一特徵胞63、64及66可在其偵測胞68中或在啟動路由矩陣36中包含規定該特徵胞是否始終作用中之一記憶體胞，藉此由一單個特徵胞形成一始終作用中特徵胞。
圖9繪示經組態以根據一第一搜尋準則75及一第二搜尋準則76平行進行搜尋之一辨識模組22之一實例。在此實例中，第一搜尋準則75規定字「big」，且第二搜尋準則76規定字「cab」。指示來自資料串流12之當前項之一信號可在大體相同時間被傳送至每一搜尋準則75及76中之特徵胞。輸入導體37中之每一者跨越搜尋準則75及76兩者。結果，在某些實施例中，搜尋準則75及76兩者可大體同時評估當前項。據信，此加速搜尋準則之評估。其他實施例可包含經組態以平行評估更多搜尋準則之更多特徵胞。舉例而言，某些實施例可包括平行運作之多於100、500、1000、5000、10,000個特徵胞。此等特徵胞可大體同時評估數百個或數千個搜尋準則。
具有不同數目筆搜尋項之搜尋準則可藉由將更多或更少之特徵胞分配至該等搜尋準則來形成。簡單搜尋準則可消耗比複雜搜尋準則更少之呈特徵胞形式之資源。據信，相對於具有大數目個大體相同核心之處理器(全部經組態以評估複雜搜尋準則)，此減小型樣辨識處理器14(圖2)之成本。
圖10至圖12繪示一更複雜搜尋準則之一實例及啟動路由矩陣36之特徵兩者。啟動路由矩陣36可包含複數個啟動路 由胞78，該等啟動路由胞群組可與特徵胞63、64、66、80、82、84及86中之每一者相關聯。舉例而言，該等特徵胞中之每一者可包含5個、10個、20個、50個或更多個啟動路由胞78。啟動路由胞78可經組態以在一搜尋準則中之一在前搜尋項被匹配時將啟動信號傳輸至下一搜尋項。啟動路由胞78可經組態以將啟動信號路由至毗鄰特徵胞或同一特徵胞內之其他啟動路由胞78。啟動路由胞78可包含指示哪些特徵胞對應於一搜尋準則中之下一搜尋項之記憶體。
如圖10至圖12所圖解說明，辨識模組22可經組態以根據複雜搜尋準則而非規定單個字之準則進行搜尋。舉例而言，辨識模組22可經組態以搜尋以一前置字88開頭且以兩個後置字90或92中之一者結束之字。所圖解說明之搜尋準則依序規定以字母「c」及「l」開頭且以字母序列「ap」或字母序列「oud」結束之字。此係規定多個目標表達(例如，字「clap」或字「cloud」)之一搜尋準則之一實例。
在圖10中，資料串流12將字母「c」呈現給辨識模組22，且特徵胞63既作用中又偵測一匹配。作為回應，啟動路由矩陣36可啟動下一特徵胞64。啟動路由矩陣36亦可維持特徵胞63之作用中狀態，此乃因特徵胞63係搜尋準則中之第一搜尋項。
在圖11中，資料串流12呈現一字母「l」，且特徵胞64辨識一匹配且係作用中。作為回應，啟動路由矩陣36可將一啟動信號傳輸至第一後置字90之第一特徵胞66及第二後 置字92之第一特徵胞82兩者。在其他實例中，可啟動更多後置字，或多個前置字可啟動一個或多個後置字。
接下來，如圖12所圖解說明，資料串流12將字母「o」呈現給辨識模組22，且第二後置字92之特徵胞82偵測一匹配且係作用中。作為回應，啟動路由矩陣36可啟動第二後置字92之下一特徵胞84。在允許特徵胞66變成非作用中時，對第一後置字90之搜尋可停止。圖10至圖12所圖解說明之步驟可繼續通過字母「u」及「d」，或搜尋可停止直到下一次前置字88被匹配為止。
如上所述，型樣辨識處理器14可能夠處理資料串流12。資料串流12可包含來自由系統10接收並提供給型樣辨識處理器14之複數個資料串流之資料。圖13圖解說明根據本發明之一實施例接收複數個資料串流92之系統10。如圖13中所示，可自一個或多個資料源94接收資料串流92。舉例而言，資料源1可提供資料串流1及資料串流2，資料源2可提供資料串流3，且資料源4可提供資料串流4。資料源94可經由一網路96與系統10通信。包含型樣辨識處理器之系統10可包含允許與網路96通信之網路介面卡(NIC)98或其他組件。
資料源94可共同地形成可由系統10之一使用者存取之一單個資源。舉例而言，資料源94可各自回應於針對一網頁之一請求而被存取，其中每一資料源94對應於向該請求(例如該網頁之內容、廣告等)提供資料之一不同伺服器。另一選擇為，每一資料源94可個別地對應於一不同資源， 例如多個網頁、伺服器(例如電子郵件伺服器)、檔案伺服器或任一應用伺服器或工作站，例如透過同級應用程式存取資訊之工作站，等等。不論資料源94對應於哪一(些)資源，型樣辨識處理器14皆可接收並處理任一資料流，例如資料串流1、2、3或4。如上所述，可針對病毒、惡意軟體、版權所有資訊或任何其他所關注資料來搜尋該等串流。
在某些實施例中，網路96可係使用傳輸控制協定/網際網路協定(TCP/IP)(例如通常用於網際網路中)之一網路。在此一實施例中，可將資料串流92作為資料封包經由網路96傳送至型樣辨識處理器14。在此一實施例中，可將來自每一資料串流92之封包與來自其他資料源之其他封包混合(亦即，多工)。亦即，儘管圖解說明多個串流92，但來自每一資料串流92之封包可由裝置10在來自所有資料串流92之一混合連續封包串流中被接收，以便保證任何兩個連續的封包皆不會屬於一單個資料串流92。每一資料串流92之封包可不以特定次序到達系統10之NIC。每一資料串流92之封包序列可稱作資料流(亦稱作「會期」)。一資料流係指欲由型樣辨識處理器14處理之相關封包序列。因此，裝置10所接收之每一資料串流92可具有一個資料流，或自一個資料串流可處理多個資料流。
型樣辨識處理器14可接收每一串流92及該等封包流並以任一次序對其等加以處理。亦可交錯對串流92與該等資料流之處理，以便可停止對一資料串流之處理且處理可切換 至另一資料串流。
為識別每一資料流，型樣辨識處理器14可包含一「流ID」暫存器100。在某些實施例中，該流ID暫存器可與型樣辨識處理器14分開或可由型樣辨識處理器14存取，例如包含在裝置10之另一組件中。流ID暫存器100可儲存任何數目個唯一流識別符，該等識別符識別一特定資料流。舉例而言，在接收到一新資料流時，處理器14可向該資料流指派一唯一流識別符並將該流識別符寫入至暫存器100。流ID暫存器100可係任一合適大小且暫存器100之大小可基於欲處理之資料流之數目來選擇。舉例而言，在某些實施例中，暫存器100可係8位元(例如，能夠儲存256個流ID)、16位元(例如，能夠儲存65,536個流ID)或32位元(例如，能夠儲存4,294,967,296個流ID)。在其他實施例中，可使用多個暫存器來儲存流ID。
圖14繪示根據本發明之一輸出之資料串流92之處理及輸出。如上所述，型樣辨識處理器14可接收資料串流92，例如資料串流1、資料串流2、資料串流3及資料串流4。可將來自每一資料串流92之封包作為型樣辨識處理器14之一不同資料流(例如，會期)來處理。在接收到來自資料串流92之封包時，流ID暫存器100可向每一資料串流92之每一流指派一唯一流ID。舉例而言，如圖14中所示，流ID暫存器100可分別為每一資料串流1、2、3及4之每一資料流儲存值流ID1、流ID2、流ID3及流ID4。
在如上所述處理每一資料流之資料之後，型樣辨識處理 器14輸出對應結果串流104。因此，對於每一資料串流1、2、3或4，可自型樣辨識處理器14輸出對應結果串流1、2、3及4。如上所述，結果串流104可包含對每一資料串流92之資料執行之一搜尋及/或任何其他功能之結果。
可將來自型樣辨識處理器14之輸出提供至輸出緩衝器51(圖2)。如上文所提及，輸出緩衝器51可包含圖14中所顯示之結果緩衝器25。結果緩衝器25可包含先進先出(FIFO)緩衝器108、緩衝器寫入控制模組110、緩衝器讀取控制模組112及緩衝器組態模組114。結果緩衝器25可整體地形成為型樣辨識處理器14之一部分(例如，位於同一矽本體上)，或其可係一單獨組件。結果緩衝器25可透過一上游結果匯流排116自型樣辨識處理器14接收結果資料並傳送結果串流1、2、3及4，且結果緩衝器25可透過下游結果匯流排118將結果資料輸出至CPU 20(圖1)。
FIFO緩衝器108可經組態以儲存複數個記錄120。每一記錄120可儲存結果資料，例如與一準則之一滿足相關之資料。每一記錄120可對應於一個準則之滿足之一個例項，或與該準則之滿足相關之資料可儲存於數個記錄120(例如，數個毗鄰或其他循序記錄120)中。結果資料可包含諸如滿足哪一準則、來自各別資料串流92之滿足該準則之項序列、指向各別資料串流92中滿足該準則之部分之一項計數(例如，一位元計數)或接收資料串流中滿足該準則之部分之一時間週期等資料。FIFO緩衝器94之每一記錄亦可儲存任一其他資訊，例如狀態資訊、內務處理(housekeeping) 資訊等。
為確保緩衝器25中所儲存之結果資料與一特定資料串流92相關，結果緩衝器25之每一記錄120可儲存結果資料及與該等結果相關聯之資料串流之相關聯流id。舉例而言，FIFO緩衝器108中之第一記錄122可包含流ID4及與資料串流4相關之結果資料。類似地，緩衝器108中之第二記錄124可包含流ID3及與資料串流3相關之結果資料3。以此方式，FIFO緩衝器108中之每一記錄120包含一對應流識別符以使得緩衝器25下游之任何組件皆將能夠識別與各別資料串流92一起自緩衝器25接收之結果資料。
緩衝器寫入控制模組110可經組態以控制將來自上游結果匯流排116之哪一資料寫入至FIFO緩衝器94中之記錄120。緩衝器寫入控制模組110可包含每當滿足一準則或每當結果資料被寫入至一新記錄時便遞增或遞減之一計數器。緩衝器寫入控制模組亦可包含指示哪一記錄120係最新輸出至CUP 20之記憶體，且緩衝器寫入控制模組110可經組態以將資料自上游結果匯流排116寫入至含有已被傳達至CPU 20之資料之記錄120。
類似地，緩衝器讀取控制模組112可經組態以指示哪一記錄120係尚未自FIFO緩衝器108讀取之最老記錄。舉例而言，緩衝器讀取控制模組112可包含每當自FIFO緩衝器108讀取一記錄時便遞增或遞減之一計數器，且該計數器之計數可識別最老未讀記錄120。緩衝器讀取控制模組112可經組態以自CPU 20接收一讀取命令信號126且藉由致使FIFO 緩衝器108輸出最老未讀記錄120所儲存之資料來回應於該讀取命令。
圖15係繪示用於在型樣辨識處理器14之一實施例中處理多個資料流之過程200之一流程圖。如上所述，裝置10之型樣辨識處理器14可接收可對應於資料串流1之一第一資料流之資料封包(方塊202)，例如由裝置10之NIC 98接收之資料封包。型樣辨識處理器14可向該第一資料流指派一流ID並將該流ID寫入至流ID暫存器100(方塊204)。然後，型樣辨識處理器14切換至流1(例如第一流ID所識別之資料流)作為作用中流(方塊206)並處理作用中流(方塊208)，例如藉由針對一準則之滿足搜尋該流來處理。
裝置10及型樣辨識處理器14所接收之後續封包可屬於可對應於資料串流2之一第二資料流。型樣辨識處理器14可接收第二資料流之封包(方塊210)並為第二資料流指派一第二流ID(方塊212)並將該流Id寫入至流ID暫存器100。由於傳入封包屬於另一資料流，因此型樣辨識處理器14可切換至搜尋第二資料流之封包。型樣辨識處理器14可暫停處理作用中流(例如，具有第一流ID之第一資料流)並儲存作用中流之直接結果(方塊214)。然後，處理器14可切換至第二資料流作為作用中流(方塊216)並處理新作用中流(方塊218)，例如具有第二流ID之第二資料流。
只要針對另一資料流接收另一封包，即可執行資料流之切換。舉例而言，在過程200中，可接收來自第一資料流(流1)之資料封包(方塊220)。處理器14可暫停對當前作用 中流(亦即，流2)之處理(方塊222)並切換至處理流1。處理器14可繼續處理流1直至接收到另一資料流之額外封包。
在流1、流2或此二者之處理已完成後，可如上所述將每一資料流之結果資料輸出至結果緩衝器25(方塊224)。可將流1之結果資料以及流1之流ID輸出至緩衝器25並儲存於FIFO緩衝器108中。類似地，可將流2之結果資料及對應流ID輸出至緩衝器25並儲存於FIFO緩衝器108中。應瞭解，可針對由裝置10接收且由型樣辨識處理器14處理之任何數目個資料流來實施上述過程200，例如資料串流92。可為來自一資料流之每一(些)傳入封包指派一新流ID且處理器14可切換至處理彼資料流。
儘管易於對本發明作出各種修改及替代形式，但其具體實施例已以實例方式顯示於圖示中且詳細闡述於本文中。然而，應理解，本發明並不意欲限定於所揭示之特定形式。相反，本發明將涵蓋歸屬於下文所附申請專利範圍所界定之本發明之精神及範疇內之所有修改、等效形式及替代方案。
10‧‧‧系統
12‧‧‧資料串流
14‧‧‧型樣辨識處理器
16‧‧‧搜尋準則
18‧‧‧編譯器
20‧‧‧CPU
22‧‧‧辨識模組
24‧‧‧彙總模組
25‧‧‧結果緩衝器
26‧‧‧輸出匯串流排
28‧‧‧列解碼器
30‧‧‧特徵胞
32‧‧‧搜尋項陣列
34‧‧‧偵測陣列
36‧‧‧啟動路由矩陣
37‧‧‧輸入導體
38‧‧‧偵測匯串流排
40‧‧‧鎖存器矩陣
42‧‧‧彙總路由矩陣
44‧‧‧臨限邏輯矩陣
46‧‧‧邏輯積矩陣
48‧‧‧邏輯和矩陣
50‧‧‧初始化路由矩陣
51‧‧‧輸出緩衝器
53‧‧‧群組邏輯線
54‧‧‧搜尋項胞
56‧‧‧輸出導體
58‧‧‧記憶體胞
60‧‧‧導體
62‧‧‧導體
63‧‧‧特徵胞
64‧‧‧特徵胞
66‧‧‧特徵胞
68‧‧‧偵測胞
70‧‧‧記憶體胞
72‧‧‧導體
74‧‧‧導體
75‧‧‧第一搜尋準則
76‧‧‧第二搜尋準則
78‧‧‧啟動路由胞
80‧‧‧特徵胞
82‧‧‧特徵胞
84‧‧‧特徵胞
86‧‧‧特徵胞
88‧‧‧前置字
90‧‧‧後置字
92‧‧‧後置字/資料串流
94‧‧‧資料源
96‧‧‧網路
98‧‧‧網路介面卡
100‧‧‧流ID暫存器
104‧‧‧結果串流
108‧‧‧先進先出(FIFO)緩衝器
110‧‧‧緩衝器寫入控制模組
112‧‧‧緩衝器讀取控制模組
114‧‧‧緩衝器組態模組
116‧‧‧上游結果匯流排
118‧‧‧下游結果匯流排
120‧‧‧記錄
122‧‧‧第一記錄
124‧‧‧第二記錄
126‧‧‧讀取命令信號
圖1繪示搜尋一資料串流之系統之一實例；圖2繪示圖1之系統中之一型樣辨識處理器之一實例；圖3繪示圖2之型樣辨識處理器中之一搜尋項胞之一實例；圖4及圖5繪示針對一單個字元對資料串流進行搜尋之圖3之搜尋項胞； 圖6至圖8繪示包含針對一字對資料串流進行搜尋之數個搜尋項胞之一辨識模組；圖9繪示經組態以針對兩個字平行地搜尋資料串流之辨識模組；圖10至圖12繪示根據規定具有相同前置字之多個字之一搜尋準則進行搜尋之辨識模組；圖13繪示根據本發明之一實施例接收複數個資料串流之圖1之系統；圖14繪示根據本發明之一實施例之圖2之型樣辨識處理器之一資料流識別暫存器及一結果緩衝器；及圖15係根據本發明之一實施例用於處理圖2之型樣辨識處理器中之多個資料流之一過程之一流程圖。
25‧‧‧結果緩衝器
92‧‧‧後置字
100‧‧‧流ID暫存器
104‧‧‧結果串流
108‧‧‧先進先出(FIFO)緩衝器
110‧‧‧緩衝器寫入控制模組
112‧‧‧緩衝器讀取控制模組
114‧‧‧緩衝器組態模組
116‧‧‧上游結果匯流排
118‧‧‧下游結果匯流排
120‧‧‧記錄
122‧‧‧第一記錄
124‧‧‧第二記錄
126‧‧‧讀取命令信號

Claims (32)

  1. 一種致能不同資料集之識別之系統，其包括：一型樣辨識處理器，其經組態以接收包含複數個交錯資料流之一資料串流，該等交錯資料流之每一者包含將被該型樣辨識處理器處理之一資料序列；一暫存器，其可由該型樣辨識處理器存取且經組態以儲存複數個識別符，其中每一識別符對應於該型樣辨識處理器所接收之該複數個交錯資料流中之一各別資料流。
  2. 如請求項1之系統，其包括經組態以儲存一第一流之結果資料及對應於該第一流之該識別符之一緩衝器。
  3. 如請求項1之系統，其中該暫存器包括一8位元暫存器、一16位元暫存器或一32位元暫存器中之一者。
  4. 如請求項1之系統，其包括經組態以提供該複數個交錯資料流之複數個資料源。
  5. 如請求項4之系統，其中該複數個資料源中之每一者包括經組態以提供資料之一伺服器。
  6. 如請求項1之系統，其包括經組態以提供該複數個交錯資料流之一第一資料源。
  7. 如請求項1之系統，其包括經組態以將該複數個交錯資料流傳送至該型樣辨識處理器之一網路。
  8. 如請求項7之系統，其包括耦合至該型樣辨識處理器且經組態以與該網路通信之一網路裝置。
  9. 如請求項1之系統，其中該複數個交錯資料流中之每一 者包括複數個資料封包。
  10. 如請求項1之系統，其中該暫存器整體地形成為該型樣辨識處理器之部分。
  11. 一種致能不同資料集之識別之裝置，其包括：一型樣辨識處理器，其經組態以接收及處理複數個交錯資料流；一緩衝器，其可由該型樣辨識處理器存取且經組態以儲存複數個記錄，其中每一記錄經組態以儲存結果資料及一識別符，該識別符使該結果資料與該複數個交錯資料流中之一者相關聯。
  12. 如請求項11之裝置，其中該緩衝器包括一先進先出(FIFO)緩衝器。
  13. 如請求項11之裝置，其中該緩衝器包括：一寫入控制模組，其經組態以將該等結果資料寫入至該複數個記錄；及一讀取控制模組，其經組態以自該複數個記錄讀取資料。
  14. 如請求項11之裝置，其中該緩衝器整體地形成為該型樣辨識處理器之部分。
  15. 如請求項11之裝置，其中該緩衝器與該型樣辨識處理器係分開的。
  16. 如請求項11之裝置，其中該複數個記錄中之每一者儲存包括對一搜尋準則之滿足之結果資料。
  17. 如請求項11之裝置，其中該複數個記錄中之兩個或更多個循序記錄儲存包括對一搜尋準則之滿足之結果資料。
  18. 如請求項11之裝置，其中該結果資料包括：對一搜尋準則之滿足；來自該複數個交錯資料流中之一者之滿足一搜尋準則之一項序列；識別該複數個交錯資料流中之一者之滿足一搜尋準則之部分的識別符；該複數個交錯資料流中之一者之一部分滿足一搜尋準則之一時間週期；或其任一組合。
  19. 一種處理資料之方法，其包括：接收一資料流作為包含複數個交錯資料流之一資料串流之一部份，該等交錯資料流之每一者包含將被該型樣辨識處理器處理之一資料序列；將一識別符指派給該資料流；將該識別符寫入至一暫存器；及根據搜尋準則搜尋該資料流以產生搜尋結果。
  20. 如請求項19之方法，其包括將該等搜尋結果及該識別符儲存於一緩衝器中。
  21. 如請求項19之方法，其包括接收一第二資料流作為包含該複數個交錯資料流之該資料串流之一部份、將一第二識別符指派給該第二資料流及將該第二識別符寫入至該暫存器。
  22. 如請求項21之方法，其包括搜尋該第二資料流以產生第二搜尋結果。
  23. 如請求項22之方法，其包括將該等第二搜尋結果及該第二識別符儲存於一緩衝器中。
  24. 如請求項19之方法，其包括暫停對該資料流之搜尋且儲 存該搜尋之該等結果。
  25. 如請求項24之方法，其包括根據搜尋準則切換至對該第二資料流之搜尋。
  26. 如請求項20之方法，其中儲存結果包括儲存識別由該資料流所滿足之一搜尋準則之資料。
  27. 一種致能不同資料集之識別之方法，其包括：搜尋一第一資料流之封包以產生第一搜尋結果，其中給該第一資料流指派一第一流識別符且將其識別為一作用中流；接收一第二資料流之封包；為該第二資料流指派一第二流識別符；在完成該第一資料流之該等搜尋封包之前切換至該第二資料流作為該作用中流；及搜尋該第二資料流之封包。
  28. 如請求項27之方法，其包括在切換至該第二資料流作為該作用中流之前儲存該等第一搜尋結果。
  29. 如請求項27之方法，其包括將該第一流識別符寫入至可由一型樣辨識處理器存取之一暫存器。
  30. 如請求項27之方法，其包括將該第二流識別符寫入至可由一型樣辨識處理器存取之一暫存器。
  31. 如請求項27之方法，其包括自可由一型樣辨識處理器存取之一暫存器讀取該第一流識別符。
  32. 如請求項27之方法，其包括自可由一型樣辨識處理器存取之一暫存器讀取該第二流識別符。
TW098140707A 2008-12-01 2009-11-27 啟用不同資料集之識別之系統及方法 TWI507977B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/325,982 US10007486B2 (en) 2008-12-01 2008-12-01 Systems and methods to enable identification of different data sets

Publications (2)

Publication Number Publication Date
TW201027424A TW201027424A (en) 2010-07-16
TWI507977B true TWI507977B (zh) 2015-11-11

Family

ID=41558421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140707A TWI507977B (zh) 2008-12-01 2009-11-27 啟用不同資料集之識別之系統及方法

Country Status (7)

Country Link
US (2) US10007486B2 (zh)
EP (1) EP2370893A1 (zh)
JP (1) JP5714497B2 (zh)
KR (1) KR101661000B1 (zh)
CN (1) CN102232213B (zh)
TW (1) TWI507977B (zh)
WO (1) WO2010065295A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
US8468119B2 (en) * 2010-07-14 2013-06-18 Business Objects Software Ltd. Matching data from disparate sources
US8799311B2 (en) * 2010-11-05 2014-08-05 Apple Inc. Intelligent data caching
JP5857072B2 (ja) 2011-01-25 2016-02-10 マイクロン テクノロジー， インク． オートマトンの入次数および／または出次数を制御するための量化子の展開
US8843911B2 (en) 2011-01-25 2014-09-23 Micron Technology, Inc. Utilizing special purpose elements to implement a FSM
KR101640295B1 (ko) 2011-01-25 2016-07-15 마이크론 테크놀로지, 인크. 정규 표현을 컴파일하기 위한 방법 및 장치
US8788991B2 (en) 2011-01-25 2014-07-22 Micron Technology, Inc. State grouping for element utilization
US8593175B2 (en) 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US9443156B2 (en) 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8680888B2 (en) 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US8782624B2 (en) 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US8648621B2 (en) 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
CN103171314B (zh) * 2011-12-21 2015-06-17 北大方正集团有限公司 喷墨印刷的控制方法和装置
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9304968B2 (en) 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9389841B2 (en) 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
JP6428603B2 (ja) * 2013-04-01 2018-11-28 日本電気株式会社 情報処理装置、情報処理方法およびプログラム
US11130055B2 (en) 2013-09-04 2021-09-28 Nvidia Corporation System and method for granting remote access to a video game executed on a video game console or network client
US10258886B2 (en) 2013-09-04 2019-04-16 Nvidia Corporation Dynamic interface control device mapping when game sharing
EP2945053B1 (en) * 2014-05-16 2021-10-20 EM Microelectronic-Marin SA Operating a FIFO memory
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109570A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
US9987561B2 (en) 2015-04-02 2018-06-05 Nvidia Corporation System and method for multi-client control of a common avatar
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
WO2017131645A1 (en) * 2016-01-27 2017-08-03 Aruba Networks, Inc. Detecting malware on spdy connections
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
WO2018086131A1 (en) * 2016-11-14 2018-05-17 SZ DJI Technology Co., Ltd. Data flow scheduling between processors
EP3791543B1 (en) * 2018-06-06 2023-03-01 Huawei Technologies Co., Ltd. Packet programmable flow telemetry profiling and analytics

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080262991A1 (en) * 2005-07-01 2008-10-23 Harsh Kapoor Systems and methods for processing data flows
TW200844741A (en) * 2006-12-26 2008-11-16 Sandisk Corp Managing a LBA interface in a direct data file memory system

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU624205B2 (en) 1989-01-23 1992-06-04 General Electric Capital Corporation Variable length string matcher
DE69328640T2 (de) * 1992-02-07 2000-09-28 Canon K.K., Tokio/Tokyo Verfahren und Einrichtung zur Mustererkennung
US5331227A (en) * 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5300830A (en) * 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
IL117134A (en) * 1996-02-14 2000-01-31 Galileo Technology Ltd First-in first-out (fifo) buffer
US6275861B1 (en) * 1996-09-27 2001-08-14 Pmc-Sierra, Inc. Method and apparatus to identify flows in data systems
JP2000307642A (ja) 1999-04-16 2000-11-02 Sony Corp データ解析装置及びデータ解析方法
US6880087B1 (en) * 1999-10-08 2005-04-12 Cisco Technology, Inc. Binary state machine system and method for REGEX processing of a data stream in an intrusion detection system
US7013394B1 (en) * 2000-04-18 2006-03-14 International Business Machines Corporation Data flow pattern recognition and manipulation
US6240003B1 (en) * 2000-05-01 2001-05-29 Micron Technology, Inc. DRAM content addressable memory using part of the content as an address
CN100397331C (zh) * 2001-09-07 2008-06-25 Ip菲力股份有限公司 数据处理系统以及控制方法
US7389360B1 (en) * 2001-11-05 2008-06-17 Juniper Networks, Inc. Context switched route lookup key engine
US6650141B2 (en) * 2001-12-14 2003-11-18 Lattice Semiconductor Corporation High speed interface for a programmable interconnect circuit
JP2004072512A (ja) 2002-08-07 2004-03-04 Ricoh Co Ltd 画像形成装置
US7146643B2 (en) * 2002-10-29 2006-12-05 Lockheed Martin Corporation Intrusion detection accelerator
US7454499B2 (en) 2002-11-07 2008-11-18 Tippingpoint Technologies, Inc. Active network defense system and method
US7089352B2 (en) * 2002-12-23 2006-08-08 Micron Technology, Inc. CAM modified to be used for statistic calculation in network switches and routers
US6944710B2 (en) * 2002-12-30 2005-09-13 Micron Technology, Inc. Multiple category CAM
US6906938B2 (en) * 2003-08-15 2005-06-14 Micron Technology, Inc. CAM memory architecture and a method of forming and operating a device according to a CAM memory architecture
US7460487B2 (en) 2004-06-04 2008-12-02 Lucent Technologies Inc. Accelerated per-flow traffic estimation
US8341288B2 (en) * 2004-10-22 2012-12-25 Cisco Technology, Inc. Mechanism for sharing resources among different senders and receivers
US7392229B2 (en) * 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
KR20070009298A (ko) 2005-07-15 2007-01-18 삼성전자주식회사 모션 감지에 의하여 효과 음향을 재생하고 제어하는 방법및 장치
JP2007053651A (ja) 2005-08-19 2007-03-01 Fuji Xerox Co Ltd 画像読取装置およびその制御方法
FR2891075B1 (fr) * 2005-09-21 2008-04-04 St Microelectronics Sa Circuit de memoire pour automate de reconnaissance de caracteres de type aho-corasick et procede de memorisation de donnees dans un tel circuit
US7512634B2 (en) * 2006-06-05 2009-03-31 Tarari, Inc. Systems and methods for processing regular expressions
JP2008048080A (ja) 2006-08-11 2008-02-28 Ricoh Co Ltd 画像形成装置
US7644080B2 (en) 2006-09-19 2010-01-05 Netlogic Microsystems, Inc. Method and apparatus for managing multiple data flows in a content search system
US7953221B2 (en) * 2006-12-28 2011-05-31 Intel Corporation Method for processing multiple operations
CN101237415B (zh) 2008-02-22 2010-10-13 浙江大学 一种实现arp协议ip核的方法
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US9639493B2 (en) 2008-11-05 2017-05-02 Micron Technology, Inc. Pattern-recognition processor with results buffer
US7970964B2 (en) 2008-11-05 2011-06-28 Micron Technology, Inc. Methods and systems to accomplish variable width data input
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US9348784B2 (en) 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US9164945B2 (en) 2008-12-01 2015-10-20 Micron Technology, Inc. Devices, systems, and methods to synchronize parallel processing of a single data stream
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US8140780B2 (en) 2008-12-31 2012-03-20 Micron Technology, Inc. Systems, methods, and devices for configuring a device
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8843523B2 (en) 2009-01-12 2014-09-23 Micron Technology, Inc. Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080262991A1 (en) * 2005-07-01 2008-10-23 Harsh Kapoor Systems and methods for processing data flows
TW200844741A (en) * 2006-12-26 2008-11-16 Sandisk Corp Managing a LBA interface in a direct data file memory system

Also Published As

Publication number Publication date
TW201027424A (en) 2010-07-16
WO2010065295A1 (en) 2010-06-10
JP2012510668A (ja) 2012-05-10
US20180307463A1 (en) 2018-10-25
KR20110098770A (ko) 2011-09-01
CN102232213B (zh) 2015-07-08
EP2370893A1 (en) 2011-10-05
KR101661000B1 (ko) 2016-10-10
JP5714497B2 (ja) 2015-05-07
US10007486B2 (en) 2018-06-26
US10466966B2 (en) 2019-11-05
US20100138432A1 (en) 2010-06-03
CN102232213A (zh) 2011-11-02

Similar Documents

Publication Publication Date Title
TWI507977B (zh) 啟用不同資料集之識別之系統及方法
US10817569B2 (en) Methods and devices for saving and/or restoring a state of a pattern-recognition processor
TWI465945B (zh) 用於型樣辨識處理器中降低電力消耗之方法及裝置
TWI488108B (zh) 用以同步一單一資料串流之平行處理的裝置、系統及方法
TWI416332B (zh) 藉由多個裝置同步化單一資料串流之同時直接記憶體存取平行處理之裝置、系統及方法
TWI414998B (zh) 型樣辨識處理器之電力消耗管理之方法及系統
TWI436271B (zh) 具有結果緩衝器之型樣辨識處理器
TWI519963B (zh) 用以完成可變寬度資料輸入之方法及系統
TWI419002B (zh) 具有資料匹配報告模組之型樣辨識處理器
TWI489300B (zh) 用於傳達平行型樣搜尋引擎之型樣匹配結果之裝置、系統及方法
TWI409695B (zh) 用於配置裝置之系統、方法及裝置
TWI590059B (zh) 用於型樣辨識處理器之匯流排
TW201023033A (en) System and method of indirect register access