TWI414998B - 型樣辨識處理器之電力消耗管理之方法及系統 - Google Patents

型樣辨識處理器之電力消耗管理之方法及系統 Download PDF

Info

Publication number
TWI414998B
TWI414998B TW098145591A TW98145591A TWI414998B TW I414998 B TWI414998 B TW I414998B TW 098145591 A TW098145591 A TW 098145591A TW 98145591 A TW98145591 A TW 98145591A TW I414998 B TWI414998 B TW I414998B
Authority
TW
Taiwan
Prior art keywords
block
cell
search
characteristic
cells
Prior art date
Application number
TW098145591A
Other languages
English (en)
Other versions
TW201033900A (en
Inventor
J Thomas Pawlowski
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201033900A publication Critical patent/TW201033900A/zh
Application granted granted Critical
Publication of TWI414998B publication Critical patent/TWI414998B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G06N5/022—Knowledge engineering; Knowledge acquisition
    • G06N5/025—Extracting rules from data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G06N5/046—Forward inferencing; Production systems
    • G06N5/047—Pattern matching networks; Rete networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/02—Indexing scheme relating to groups G06F7/02 - G06F7/026
    • G06F2207/025—String search, i.e. pattern matching, e.g. find identical word or best match in a string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Image Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Sources (AREA)

Description

型樣辨識處理器之電力消耗管理之方法及系統
本發明之實施例一般而言係關於型樣辨識處理器，且更具體而言在某些實施例中係關於具有局域輸入導體之型樣辨識處理器。
在計算領域中，型樣辨識任務越來越具有挑戰性。電腦之間傳輸之資料量不斷增大，且使用者希望辨識之型樣數目日益增加。舉例而言，垃圾郵件或惡意軟體通常係藉由搜尋一資料串流中之型樣(例如，特定片語或程式碼片段)來偵測。型樣之數目隨著垃圾郵件及惡意軟體之變化而增加，此乃因可實施新型樣以搜尋新變體。針對此等型樣中之每一者搜尋一資料串流可形成一計算瓶頸。通常，在接收資料串流時，針對每一型樣一次一個地搜尋資料串流。在系統準備搜尋資料串流之下一部分之前的延遲隨著型樣數目而增加。因此，型樣辨識可使資料之接收減慢。
已設計硬體來針對型樣搜尋一資料串流，但此硬體通常消耗過多的電量。某些經組態以搜尋一資料串流之裝置藉由在複數個電路之間分配該資料串流來搜尋該資料串流。該等電路各自確定該資料串流是否匹配一型樣之一部分。通常，大量電路並行操作，每一者在大體相同時間搜尋資料串流。此等電路中之每一者消耗電能量且產生熱量。因此，所產生之熱量及所消耗之電量隨型樣之數目按比例縮放。在具有大量電路之裝置中，電之成本及移除此熱量之困難使使用型樣辨識硬體變得複雜。
圖1繪示搜尋一資料串流12之一系統10之一實例。系統10可包含一型樣辨識處理器14，其根據搜尋準則16搜尋資料串流12。
每一搜尋準則可規定一個或多個目標表達(亦即，型樣)。片語「目標表達(target expression)」係指型樣辨識處理器14正在搜尋之一資料序列。目標表達之實例包含拼寫某一字之一字元序列、規定一基因之一遺傳鹼基對序列、一圖像或視訊檔案中形成一影像之一部分之一位元序列、一可執行檔案中形成一程式之一部分之一位元序列或一音訊檔案中形成一歌曲或一口語片語之一部分之一位元序列。
一搜尋準則可規定多於一個之目標表達。舉例而言，一搜尋準則可規定以字母序列「cl」開始之所有五個字母之字、以字母序列「cl」開始之任一字、包含字「cloud」多於三次之一段落等。目標表達之可能組之數目係任意大，例如，可存在與資料串流可呈現之資料排列同樣多之目標表達。搜尋準則可以各種格式來表達，包含規則表達、簡明地規定目標表達組而不必列舉每一目標表達之一程式化語言。
每一搜尋準則可由一個或多個搜尋項構成。因此，一搜尋準則之每一目標表達可包含一個或多個搜尋項且某些目標表達可使用共同搜尋項。如本文中所使用，片語「搜尋項(search term)」係指在一單個搜尋循環期間搜尋之一資料序列。該資料序列可包含二進位格式或其他格式(例如，十進位、ASCII等)之多個資料位元。該序列可對具有一單個數位或多個數位(例如，數個二進位數位)之資料進行編碼。舉例而言，型樣辨識處理器14可一次一個字元地搜尋一文字資料串流12，且搜尋項可規定一組單字元，例如，字母「a」，字母「a」或「e」，或規定一組所有單字元之一萬用字元搜尋項。
搜尋項可小於或大於規定一字元(或由資料串流表達之資訊之其他字形一亦即，基本單位，例如，一音符、一遺傳鹼基對、一10進位數位或一子像素)之位元之數目。舉例而言，一搜尋項可係8個位元且一單個字元可係16個位元，在此情況下，兩個連續搜尋項可規定一單個字元。
搜尋準則16可由一編譯器18格式化以用於型樣辨識處理器14。格式化可包含自該等搜尋準則拆析搜尋項。舉例而言，若由資料串流12表達之字形大於該等搜尋項，則該編譯器可將該搜尋準則拆析成多個搜尋項以搜尋一單個字形。類似地，若由資料串流12表達之字形小於該等搜尋項，則編譯器18可為每一單獨字形提供具有未使用位元之一單個搜尋項。編譯器18亦可格式化搜尋準則16以支援型樣辨識處理器14本機不支援之各種規則表達運算子。
型樣辨識處理器14可藉由評估來自資料串流12之每一新項來搜尋資料串流12。此處，措辭「項」係指可匹配一搜尋項之資料量。在一搜尋循環期間，型樣辨識處理器14可確定當前所呈現之項是否匹配搜尋準則中之當前搜尋項。若該項匹配該搜尋項，則評估被「推進」，亦即，比較下一項與搜尋準則中之下一搜尋項。若該項不匹配，則比較下一項與搜尋準則中之第一項，由此重設該搜尋。
可將每一搜尋準則編譯至型樣辨識處理器14中之一不同有限狀態機中。該等有限狀態機可並行運行，從而根據搜尋準則16搜尋資料串流12。當先前搜尋項由資料串流12匹配時，該等有限狀態機可步進經過一搜尋準則中之每一連續搜尋項，或若該搜尋項未得到匹配，則該等有限狀態機可開始搜尋該搜尋準則之第一搜尋項。
型樣辨識處理器14可(例如)在一單個裝置循環期間在約相同時間根據數個搜尋準則及其各別搜尋項評估每一新項。該等平行有限狀態機可在約相同時間各自接收來自資料串流12之項，且該等平行有限狀態機中之每一者可確定該項是否將該該平行有限狀態機推進至其搜尋準則中之下一搜尋項。該等平行有限狀態機可根據一相對大數目之搜尋準則(例如，多於100、多於1000或多於10,000)來評估項。由於其並行操作，因此其可將該等搜尋準則應用至具有一相對高頻寬之一資料串流12(例如，大於或大體等於每秒64MB或每秒128MB之一資料串流12)而不使該資料串流減慢。在某些實施例中，搜尋-循環持續時間不隨搜尋準則之數目按比例調整，因此搜尋準則之數目對型樣辨識處理器14之效能可幾乎沒有影響。
當一搜尋準則得到滿足時(亦即，在推進至最後一個搜尋項且與其匹配後)，型樣辨識處理器14可將該準則之滿足報告給一處理單元(例如，一中央處理單元(CPU)20)。中央處理單元20可控制型樣辨識處理器14及系統10之其他部分。
系統10可係搜尋一資料串流之各種系統或裝置中之任一者。舉例而言，系統10可係監視資料串流12之一桌上型電腦、膝上型電腦、手持式電腦或其他類型之電腦。系統10亦可係一網路節點，例如，一路由器、一伺服器或一用戶端(例如，先前所闡述類型之電腦中之一者)。系統10可係某一其他類別之電子裝置，例如，一影印機、一掃描器、一印表機、一遊戲控制臺、一電視機、一機上視訊散佈或記錄系統、一電纜盒、一個人數位媒體播放器、一工廠自動化系統、一汽車電腦系統或一醫療裝置。(用於闡述系統之此等各種實例之術語(像本文中所使用之諸多其他術語)可共享某些所指物，且因此不應僅根據所列舉之其他項來理解)。
資料串流12可係一使用者或其他實體可希望搜尋之各種類型之資料串流中之一者或多者。舉例而言，資料串流12可係經由一網路接收之一資料串流，例如，經由網際網路接收之封包或經由一蜂巢式網路接收之語音或資料。資料串流12可係自與系統10通訊之一感測器(例如，一成像感測器、一溫度感測器、一加速度計或類似物或其組合)接收之資料。資料串流12可作為一串列資料串流由系統10接收，其中以具有意義之一次序(例如，以一時間、詞法或語義顯著的次序)接收資料。或者，可並行或無序地接收資料串流12，且然後(例如)藉由對經由網際網路接收之封包重新排序將其轉換成一串列資料串流。在某些實施例中，資料串流12可以串列方式呈現項，但可並行地接收表達該等項中之每一者之位元。可自系統10外部之一源接收資料串流12，或可藉由詢問一記憶體裝置且由所儲存之資料形成資料串流12。
端視資料串流12中之資料之類型，一設計者可挑選不同類型之搜尋準則。舉例而言，搜尋準則16可係一病毒定義檔案。可表徵病毒或其他惡意軟體，且可使用惡意軟體之態樣來形成指示資料串流12是否可能正在遞送惡意軟體之搜尋準則。可將所得搜尋準則儲存於一伺服器上，且一用戶端系統之一操作者可預訂將該搜尋準則下載至系統10之一服務。當不同類型之惡意軟體出現時，搜尋準則16可自該伺服器週期性地更新。該搜尋準則亦可用於規定可經由一網路接收之不期望之內容，舉例而言，不需要之電子郵件(通常稱為垃圾郵件)或令一使用者反感之其他內容。
資料串流12可由對系統10正在接收之資料感興趣之一第三方搜尋。舉例而言，可針對在一版權作品中出現之文字、一音訊序列或一視訊序列來監視資料串流12。可針對與一刑事調查或民事訴訟有關或一雇主感興趣之言論來監視資料串流12。
搜尋準則16亦可包含資料串流12中針對其一轉譯(例如)在可由CPU 20或型樣辨識處理器14定址之記憶體中可用之型樣。舉例而言，搜尋準則16可各自規定在記憶體中儲存其一對應西班牙語字之一英語字。在另一實例中，搜尋準則16可規定資料串流12之經編碼版本，例如，MP3、MPEG4、FLAC、Ogg Vorbis等，針對該等經編碼版本，可得到資料串流12之一經解碼版本，或反之亦然。
型樣辨識處理器14可係與CPU 20一起整合至一單個組件(例如，一單個裝置)中之硬體裝置或可形成為一單獨組件。舉例而言，型樣辨識處理器14可係一單獨積體電路。型樣辨識處理器14可稱為一「協處理器」或一「型樣辨識協處理器」。
圖2繪示型樣辨識處理器14之一實例。型樣辨識處理器14可包含一辨識模組22及一彙總模組24。辨識模組22可經組態以比較所接收項與搜尋項，且辨識模組22及彙總模組24兩者可協作以確定將一項與一搜尋項匹配是否滿足一搜尋準則。
辨識模組22可包含一列解碼器28及複數個特徵胞30。每一特徵胞30可規定一搜尋項，且特徵胞30之群組可形成形成一搜尋準則之一平行有限狀態機。特徵胞30之組件可形成一搜尋項陣列32、一偵測陣列34及一啟動路由矩陣36。搜尋項陣列32可包含複數個輸入導體37，該等輸入導體中之每一者可使特徵胞30中之每一者與列解碼器28通訊。
列解碼器28可基於資料串流12之內容在複數個輸入導體37中選擇特定導體。舉例而言，列解碼器28可係基於可表示一個項之一所接收位元組之值啟動256個列中之一者之一單位元組至256列解碼器。一0000 0000之一單位元組項可對應於複數個輸入導體37中之頂列，且一1111 1111之一單位元組項可對應於複數個輸入導體37中之底列。因此，端視自資料串流12接收到哪些項，可選擇不同輸入導體37。在接收不同項時，列解碼器28可去啟動對應於先前項之列且啟動對應於新項之列。
偵測陣列34可耦合至一偵測匯流排38，該偵測匯流排將指示搜尋準則之完全或部分滿足之信號輸出至彙總模組24。啟動路由矩陣36可基於一搜尋準則中已得到匹配之搜尋項之數目選擇性地啟動及去啟動特徵胞30。
彙總模組24可包含一鎖存器矩陣40、一彙總路由矩陣42、一臨限邏輯矩陣44、一邏輯乘積矩陣46、一邏輯總和矩陣48及一初始化路由矩陣50。
鎖存器矩陣40可實施某些搜尋準則之部分。某些搜尋準則(例如，某些規則表達)僅計數一匹配或匹配群組之第一次出現。鎖存器矩陣40可包含記錄一匹配是否已出現之鎖存器。可在搜尋準則經確定得到滿足或不可進一步滿足(亦即，在可滿足該搜尋準則之前，可需要再次匹配一較早搜尋項)時，在初始化期間清零鎖存器，且在操作期間週期性地重新初始化鎖存器。
彙總路由矩陣42可類似於啟動路由矩陣36發揮作用。彙總路由矩陣42可在偵測匯流排38上接收指示匹配之信號且可將該等信號路由至連接至臨限邏輯矩陣44之不同群組邏輯線53。彙總路由矩陣42亦可將初始化路由矩陣50之輸出路由至偵測陣列34，以在一搜尋準則經確定得到滿足或不可進一步滿足時重設偵測陣列34之部分。
臨限邏輯矩陣44可包含複數個計數器，例如，經組態以遞增計數或遞減計數之32位元計數器。臨限邏輯矩陣44可載入有一初始計數且其可基於由辨識模組發信之匹配而自該計數遞增計數或遞減計數。舉例而言，臨限邏輯矩陣44可計數一字在某一長度之文字中出現之數目。
臨限邏輯矩陣44之輸出可係至邏輯乘積矩陣46之輸入。邏輯乘積矩陣46可選擇性地產生「乘積」結果(例如，布林邏輯(Boolean logic)中之「AND」函數)。邏輯乘積矩陣46可實施為一方矩陣，其中輸出乘積之數目等於來自臨限邏輯矩陣44之輸入線之數目，或邏輯乘積矩陣46可具有不同於輸出之數目之輸入。可將所得乘積值輸出至邏輯總和矩陣48。
邏輯總和矩陣48可選擇性地產生總和(例如，布林邏輯中之「OR」函數)。邏輯總和矩陣48亦可係一方矩陣，或邏輯總和矩陣48可具有不同於輸出之數目之輸入。由於該等輸入係邏輯乘積，因此邏輯總和矩陣48之輸出可係邏輯乘積總和(例如，布林邏輯乘積總和(SOP)形式)。邏輯總和矩陣48之輸出可由初始化路由矩陣50接收。
初始化路由矩陣50可經由彙總路由矩陣42重設偵測陣列34及彙總模組24之部分。初始化路由矩陣50亦可實施為一方矩陣，或初始化路由矩陣50可具有不同於輸出之數目之輸入。例如，當一搜尋準則得到滿足或經確定不可進一步滿足時，初始化路由矩陣50可回應於來自邏輯總和矩陣48之信號且重新初始化型樣辨識處理器14之其他部分。
彙總模組24可包含一輸出緩衝器51，其接收臨限邏輯矩陣44、彙總路由矩陣42及邏輯總和矩陣48之輸出。彙總模組24之輸出可在輸出匯流排26上自輸出緩衝器51傳輸至CPU 20(圖1)。在某些實施例中，一輸出多工器可多工來自此等組件42、44及48之信號且將指示準則之滿足或搜尋項之匹配之信號輸出至CPU 20(圖1)。在其他實施例中，可在不經由該輸出多工器傳輸該等信號之情況下報告來自型樣辨識處理器14之結果，此並非暗示亦不可省略本文中所闡述之任一其他特徵。舉例而言，可在輸出匯流排26上並行傳輸來自臨限邏輯矩陣44、邏輯乘積矩陣46、邏輯總和矩陣48或初始化路由矩陣50之信號至CPU。
圖3圖解說明搜尋項陣列32(圖2)中之一單個特徵胞30(本文中稱為一搜尋項胞54之一組件)之一部分。搜尋項胞54可包含一輸出導體56及複數個記憶體胞58。記憶體胞58中之每一者可既耦合至輸出導體56又耦合至複數個輸入導體37中之導體中之一者。回應於選擇其輸入導體37，記憶體胞58中之每一者可輸出指示其所儲存值之一值，從而經由輸出導體56輸出資料。在某些實施例中，複數個輸入導體37可稱為「字線」，且輸出導體56可稱為一「資料線」。
記憶體胞58可包含各種類型之記憶體胞中之任一者。舉例而言，記憶體胞58可係揮發性記憶體，例如，具有一電晶體及一電容器之動態隨機存取記憶體(DRAM)胞。該電晶體之源極及汲極可分別連接至該電容器之一板及輸出導體56，且該電晶體之閘極可連接至輸入導體37中之一者。在揮發性記憶體之另一實例中，記憶體胞58中之每一者可包含一靜態隨機存取記憶體(SRAM)胞。該SRAM胞可具有一輸出，其藉由受輸入導體37中之一者控制之一存取電晶體選擇性地耦合至輸出導體56。記憶體胞58亦可包含非揮發性記憶體，例如，相變記憶體(例如，一雙向裝置)、快閃記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、磁阻式記憶體或其他類型之非揮發性記憶體。記憶體胞58亦可包含正反器，例如，由邏輯閘製成之記憶體胞。
圖4及圖5繪示操作中之搜尋項胞54之一實例。圖4圖解說明搜尋項胞54接收不匹配該胞之搜尋項之一項，且圖5圖解說明一匹配。
如圖4所圖解說明，搜尋項胞54可經組態以藉由將資料儲存於記憶體胞58中來搜尋一個或多個項。記憶體胞58各自可表示資料串流12可呈現之一項，例如，在圖3中，每一記憶體胞58表示一單個字母或數字，以字母「a」開始且以數字「9」結束。表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一第一值，且不表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一不同值。在所圖解說明之實例中，搜尋項胞54經組態以搜尋字母「b」。表示「b」之記憶體胞58可儲存一1或邏輯高，且不表示「b」之記憶體胞58可經程式化以儲存一0或邏輯低。
為比較來自資料串流12之一項與搜尋項，列解碼器28可選擇耦合至表示所接收項之記憶體胞58之輸入導體37。在圖4中，資料串流12呈現一小寫字母「e」。此項可由資料串流12以八位元ASCII程式碼之形式呈現，且列解碼器28可將此位元組解譯為一列位址，從而藉由啟用導體60而在該導體上輸出一信號。
作為回應，受導體60控制之記憶體胞58可輸出指示記憶體胞58儲存之資料之一信號，且該信號可由輸出導體56傳送。在此情況下，由於字母「e」不係由搜尋項胞54規定之項中之一者，因此其不匹配搜尋項，且搜尋項胞54輸出一0值，從而指示未發現任何匹配。
在圖5中，資料串流12呈現一字元「b」。同樣，列解碼器28可將此項解譯為一位址，且列解碼器28可選擇導體62。作為回應，表示字母「b」之記憶體胞58輸出其所儲存值，在此情況下，該值係一1，從而指示一匹配。
搜尋項胞54可經組態以一次搜尋多於一個項。多個記憶體胞58可經程式化以儲存一1，從而規定與多於一個項匹配之一搜尋項。舉例而言，表示小寫字母「a」及大寫字母「A」之記憶體胞58可經程式化以儲存一1，且搜尋項胞54可搜尋任一項。在另一實例中，搜尋項胞54可經組態以在接收任一字元之情況下輸出一匹配。所有記憶體胞58可經程式化以儲存一1，以使得搜尋項胞54可充當一搜尋準則中之一萬用字元項。
圖6至圖8繪示辨識模組22根據一多項搜尋準則搜尋(例如)一字。具體而言，圖6圖解說明辨識模組22偵測一字之第一字母，圖7圖解說明對第二字母之偵測，且圖8圖解說明對最後一個字母之偵測。
如圖6所圖解說明，辨識模組22可經組態以搜尋字「big」。對三個毗鄰特徵胞63、64及66進行圖解說明。特徵胞63經組態以偵測字母「b」。特徵胞64經組態以偵測字母「i」。且特徵胞66經組態以既偵測字母「g」又指示搜尋準則得到滿足。
圖6亦繪示偵測陣列34之額外細節。偵測陣列34可包含特徵胞63、64及66中之每一者中之一偵測胞68。偵測胞68中之每一者可包含一記憶體胞70(例如，上文所闡述類型之記憶體胞中之一者(例如，一正反器))，記憶體胞70指示特徵胞63、64或66係作用中的還係非作用中的。偵測胞68可經組態以將指示該偵測胞是否係作用中的及是否已自其相關聯搜尋項胞54接收到指示一匹配之一信號兩者之一信號輸出至啟動路由矩陣36。非作用中特徵胞63、64及66可忽視匹配。偵測胞68中之每一者可包含具有來自記憶體胞70及輸出導體56之輸入之一AND閘。可將該AND閘之輸出路由至偵測匯流排38及啟動路由矩陣36兩者或一者或另一者。
啟動路由矩陣36又可藉由寫入至偵測陣列34中之記憶體胞70來選擇性地啟動特徵胞63、64及66。啟動路由矩陣36可根據搜尋準則及接下來在資料串流12中搜尋哪一搜尋項來啟動特徵胞63、64或66。
在圖6中，資料串流12呈現字母「b」。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體62之記憶體胞58(其表示字母「b」)中之值之一信號。然後，偵測胞56可各自確定其是否已接收到指示一匹配之一信號及其是否係作用中的。由於特徵胞63經組態以偵測字母「b」且係作用中的(如其記憶體胞70所指示)，因此特徵胞63中之偵測胞68可將指示搜尋準則之第一搜尋項已得到匹配之一信號輸出至啟動路由矩陣36。
如圖7所圖解說明，在第一搜尋項得到匹配之後，啟動路由矩陣36可藉由將一1寫入至下一特徵胞64之偵測胞68中其記憶體胞70來啟動該特徵胞。在下一項滿足第一搜尋項之情況下(例如，若接收到項序列「bbig」)，啟動路由矩陣36亦可維持特徵胞63之作用中狀態。在搜尋資料串流12期間之一部分時間或大致所有時間期間，搜尋準則之第一搜尋項可維持在一作用中狀態中。
在圖7中，資料串流12將字母「i」呈現給辨識模組22。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體72之記憶體胞58(其表示字母「i」)中之值之一信號。然後，偵測胞56可各自確定其是否已接收到指示一匹配之一信號及其是否係作用中的。由於特徵胞64經組態以偵測字母「i」且係作用中的(如其記憶體胞70所指示)，因此特徵胞64中之偵測胞68可將指示其搜尋準則之下一搜尋項已得到匹配之一信號輸出至啟動路由矩陣36。
接下來，啟動路由矩陣36可啟動特徵胞66，如圖8所圖解說明。在評估下一項之前，可去啟動特徵胞64。舉例而言，特徵胞64可藉由其偵測胞68在偵測循環之間重設其記憶體胞70而去啟動或啟動路由矩陣36可去啟動特徵胞64。
在圖8中，資料串流12將項「g」呈現給列解碼器28，該列解碼器選擇表示項「g」之導體74。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體74之記憶體胞58(其表示字母「g」)中之值之一信號。然後，偵測胞56可各自確定其是否已接收到指示一匹配之一信號及其是否係作用中的。由於特徵胞66經組態以偵測字母「g」且係作用中的(如其記憶體胞70所指示)，因此特徵胞66中之偵測胞68可將指示其搜尋準則之最後一個搜尋項已得到匹配之一信號輸出至啟動路由矩陣36。
一搜尋準則之末端或一搜尋準則之一部分可由啟動路由矩陣36或偵測胞68辨識。此等組件36或68可包含指示其特徵胞63、64或66規定一搜尋準則之最後一個搜尋項還係一搜尋準則之一分量之記憶體。舉例而言，一搜尋準則可規定其中字「cattle」出現兩次之所有句子，且辨識模組可將指示「cattle」在一句子內之每一出現之一信號輸出至彙總模組，該彙總模組可計數該等出現以確定該搜尋準則是否得到滿足。
可在數個條件下啟動特徵胞63、64或66。一特徵胞63、64或66可係「始終作用中」的，此意指其在整個或大致整個搜尋期間保持作用中。一始終作用中特徵胞63、64或66之一實例係搜尋準則之第一特徵胞，例如，特徵胞63。
一特徵胞63、64或66可係「在請求時作用中」，此意指特徵胞63、64或66在某一先前條件得到匹配時(例如，在一搜尋準則中之先前搜尋項得到匹配時)係作用中的。一實例係當由圖6至圖8中之特徵胞63請求時係作用中的之特徵胞64及當由特徵胞64請求時係作用中的之特徵胞66。
一特徵胞63、64或66可係「自啟動」，此意指一旦被啟動，只要其搜尋項得到匹配其即啟動自身。舉例而言，具有由任一數值數位匹配之一搜尋項之一自啟動特徵胞可在序列「123456xy」中保持作用中直至到達字母「x」為止。每當自啟動特徵胞之搜尋項得到匹配時，其可啟動搜尋準則中之下一特徵胞。因此，一始終作用中特徵胞可由一自啟動特徵胞及一當請求時作用中之特徵胞形成：該自啟動特徵胞可經程式化以使其記憶體胞58中之所有者儲存一1，且其可在每一項之後重複啟動該當請求時作用中之特徵胞。在某些實施例中，每一特徵胞63、64及66可在其偵測胞68中或在啟動路由矩陣36中包含規定該特徵胞是否始終係作用中的之一記憶體胞，由此由一單個特徵胞形成一始終作用中特徵胞。
圖9繪示經組態以根據一第一搜尋準則75及一第二搜尋準則76並行搜尋之一辨識模組22之一實例。在此實例中，第一搜尋準則75規定字「big」，且第二搜尋準則76規定字「cab」。指示來自資料串流12之當前項之一信號可在大體相同時間傳達至每一搜尋準則75及76中之特徵胞。輸入導體37中之每一者橫跨搜尋準則75及76兩者。因此，在某些實施例中，搜尋準則75及76兩者可大體同時評估當前項。據信，此加速對搜尋準則之評估。其他實施例可包含經組態以並行評估更多搜尋準則之更多特徵胞。舉例而言，某些實施例可包含並行操作之多於100、500、1000、5000或10,000個特徵胞。此等特徵胞可大體同時評估數百個或數千個搜尋準則。
具有不同數目之搜尋項之搜尋準則可藉由將更多或更少特徵胞分配至該等搜尋準則形成。簡單搜尋準則可比複雜搜尋準則消耗更少之特徵胞形式之資源。據信，相對於具有大量大體相同核心之處理器(全部經組態以評估複雜搜尋準則)，此降低型樣辨識處理器14(圖2)之成本。
圖10至圖12繪示一更複雜搜尋準則之一實例及啟動路由矩陣36之特徵兩者。啟動路由矩陣36可包含複數個啟動路由胞78，啟動路由胞之群組可與特徵胞63、64、66、80、82、84及86中之每一者相關聯。舉例而言，該等特徵胞中之每一者可包含5個、10個、20個、50個或更多個啟動路由胞78。啟動路由胞78可經組態以在一先前搜尋項得到匹配時將啟動信號傳輸至一搜尋準則中之下一搜尋項。啟動路由胞78可經組態以將啟動信號路由至毗鄰特徵胞或同一特徵胞內之其他啟動路由胞78。啟動路由胞78可包含指示哪些特徵胞對應於一搜尋準則中之下一搜尋項之記憶體。
如圖10至圖12所圖解說明，辨識模組22可經組態以根據比規定單個字之準則複雜之搜尋準則進行搜尋。舉例而言，辨識模組22可經組態以搜尋以一字首88開始且以兩個字尾90或92中之一者結束之字。所圖解說明之搜尋準則規定依序以字母「c」及「l」開始且以字母序列「ap」或字母序列「oud」結束之字。此係規定多個目標表達(例如，字「clap」或字「cloud」)之一搜尋準則之一實例。
在圖10中，資料串流12將字母「c」呈現給辨識模組22，且特徵胞63既係作用中的又偵測到一匹配。作為回應，啟動路由矩陣36可啟動下一特徵胞64。啟動路由矩陣36亦可維持特徵胞63之作用中狀態，此乃因特徵胞63係搜尋準則中之第一搜尋項。
在圖11中，資料串流12呈現一字母「1」，且特徵胞64辨識一匹配且係作用中的。作為回應，啟動路由矩陣36可將一啟動信號傳輸至第一字尾90之第一特徵胞66及第二字尾92之第一特徵胞82兩者。在其他實例中，可啟動更多字尾，或多個字首可對一個或多個字尾有作用。
接下來，如圖12所圖解說明，資料串流12將字母「o」呈現給辨識模組22，且第二字尾92之特徵胞82偵測到一匹配且係作用中的。作為回應，啟動路由矩陣36可啟動第二字尾92之下一特徵胞84。對第一字尾90之搜尋可在允許特徵胞66變成非作用中時停止。圖10至圖12所圖解說明之步驟可繼續經過字母「u」及「d」，或搜尋可停止直至下一次字首88得到匹配為止。
圖13圖解說明包含區塊停用電路96及98之辨識模組94之一實施例。區塊停用電路96可經組態以選擇性地停用一特徵胞區塊106中之特徵胞100、102及104，且區塊停用電路98可經組態以選擇性地停用另一特徵胞區塊114中之特徵胞108、110及112。
特徵胞區塊106及114各自可包含複數個特徵胞，例如，大於或等於約4、8、16、32、64、128、256、512、1024或2048之一數目。區塊106及114中之每一者中的特徵胞之數目可約相等，或區塊106及114可具有彼此不同數目之特徵胞。所圖解說明之辨識模組94包含兩個區塊106及114，但其他實施例可包含很多個區塊，例如，數百個或數千個之多。區塊106及114中之每一者包含一特徵胞群組，該等特徵胞彼此毗鄰，但在其他實施例中，一個區塊內之特徵胞可與來自另一區塊之特徵胞交錯。區塊106及114各自包含一個區塊停用電路96或98，但其他實施例可包含多於一個區塊停用電路。舉例而言，在一區塊內，一個區塊停用電路可經組態以停用該區塊內之特徵胞之一下部部分，且另一區塊停用電路可經組態以停用該區塊內之特徵胞之一上部部分。區塊停用電路96及98可分別安置於區塊106及114中之每一者之一側處，例如，較接近於列解碼器28之側，或在其他實施例中，區塊停用電路96及98可靠近區塊106及114之另一側安置或安置於區塊106及114內之特徵胞之間。舉例而言，區塊停用電路96及98可靠近區塊106及114中之每一者之中部安置，以減小來自區塊停用電路96及98之信號行進到達區塊106及114之邊緣之距離。
區塊停用電路96及98中之每一者可包含複數個AND閘116及一OR閘118。AND閘116各自可具有兩個輸入端子：一個輸入端子連接至OR閘118之輸出且一個輸入端子連接至一全域輸入導體119。AND閘116中之每一者之輸出可連接至一局域輸入導體120。局域輸入導體120可連接至一區塊106或114內之記憶體胞58中之每一者，而非其他區塊106或114內之記憶體胞58。局域輸入導體120可傳輸致使記憶體胞58輸出其所儲存之值之信號至記憶體胞58。因此，局域輸入導體120可類似於上文參照圖2至圖12所闡述之輸入導體37發揮作用。全域輸入導體119可連接至區塊106及114中之每一者中之AND閘116，由此使輸入信號可供區塊106及114中之每一者使用。
OR閘118各自可具有連接至其相關聯區塊106或114內之偵測胞68之輸入端子。具體而言，OR閘118之輸入端子可連接至偵測胞68中之每一者中之記憶體胞70。因此，OR閘118之輸出可指示其相關聯區塊106或114內之特徵胞中之任一者是否係作用中的。若相關聯區塊106或114內的特徵胞中沒有一個係作用中的，則OR閘118可輸出一邏輯低信號或指示該等特徵胞中沒有一個係作用中的之其他信號。若相關聯區塊106或114內之特徵胞中之至少一者係作用中的，則OR閘118可輸出一邏輯高信號或指示該等特徵胞中之至少一者係作用中的之其他信號。
辨識模組94之操作由圖14至圖15圖解說明。在圖14中，辨識模組94經組態以使得區塊106中之特徵胞100係作用中的且區塊114中的特徵胞中沒有一個係作用中的。因此，區塊114中之特徵胞由區塊停用電路98停用，而區塊106中之特徵胞自列解碼器28接收信號。
在此實例中，資料串流12呈現致使列解碼器28在全域輸入導體119'上傳輸一信號之一項。此信號由區塊106中之特徵胞接收，而非區塊114中之特徵胞。可停用區塊114，乃因區塊114中的特徵胞中沒有一個係作用中的。由於不包含任何作用中的特徵胞，區塊114中之OR閘118可輸出一邏輯低信號。因此，區塊停用電路98中之AND閘116中之每一者之輸入中的一者可係邏輯低，且因此AND閘116中沒有一個將信號自全域輸入導體119'傳輸至局域輸入導體120'，由此防止區塊114中之記憶體胞58輸出其所儲存之值。
據信，停用不具有任何作用中特徵胞之區塊減少電力消耗。不是辨識模組94中之所有特徵胞自與一所接收項相關聯之記憶體胞58輸出一值，而是該等特徵胞之一子組不輸出所儲存之值。在本實例中，可節省電力，乃因當一新項被呈現時區塊114中的特徵胞中沒有一個輸出一值。據信，此節約電能量，乃因區塊114中之輸出導體56不汲取電流。
然而，停用區塊114中之特徵胞不損害辨識模組94之操作，乃因區塊114中的特徵胞中沒有一個係作用中的。因此，即使區塊114中之特徵胞中之一者規定由資料串流12呈現之一項，彼等特徵胞亦不將回應於彼項，乃因其將不會既具有一匹配且又係作用中的。
圖15圖解說明辨識模組94之操作之另一實例。在圖15中，區塊106中之所有特徵胞已變為非作用中，且區塊114中之特徵胞中之一者已被啟動。因此，區塊停用電路96停用區塊106，而區塊114可保持操作。在此實例中，區塊106中之OR閘118可輸出一邏輯低值，乃因其輸入中之每一者係邏輯低。相反，區塊114中之OR閘118可輸出一邏輯高值，乃因其輸入中之至少一者係邏輯高。此邏輯高輸出可由區塊114中之AND閘116中之每一者接收，且全域輸入導體119上之信號可傳輸至區塊114中之局域輸入導體120，而非區塊106中之局域輸入導體120。同樣，藉由不自區塊106中之記憶體胞58進行讀取可節省電能量且減少熱量產生。
在其他實例中，區塊106及114兩者可包含因此係作用中的之至少一個特徵。在此等實例中，辨識模組94可與上文參照圖2至圖12所闡述之辨識模組22類似或大體相同地發揮作用。
圖16圖解說明一辨識模組122之另一實施例。辨識模組122可包含區塊停用電路124及126，其各自可具有一記憶體胞128，該記憶體胞指示其相關聯區塊106或114中之特徵胞中之任一者是否係作用中的。記憶體胞128可輸出其所儲存之值至其相關聯區塊停用電路124或126中之AND閘116之輸入中之一者。記憶體胞128可包含前文所闡述之類型之記憶體胞中之任一者。
記憶體胞128所儲存之值可由啟動路由矩陣36寫入至記憶體胞128。舉例而言，啟動路由矩陣36可經組態以每當相關聯區塊106或114內之一特徵胞被啟動時在記憶體胞128中之每一者中儲存一邏輯高值。啟動路由矩陣36亦可經組態以在記憶體胞之相關聯區塊106或114內之所有特徵胞被去啟動時在記憶體胞128中儲存一邏輯低值。
圖17圖解說明操作中之辨識模組122。在圖17中，區塊106中之特徵胞104既係作用中的且又已偵測到一匹配。其偵測胞68藉由一信號將此指示給啟動路由矩陣36。作為回應，啟動路由矩陣36將一邏輯高值寫入至區塊停用電路126中之記憶體胞128及特徵胞108中之記憶體胞70中。因此，使區塊114操作。在後續操作期間，若特徵胞108變為非作用中且區塊114中之其他特徵胞中沒有一個被啟動，則啟動路由矩陣36可在區塊停用電路126中之記憶體胞128中儲存一邏輯低值，由此停用區塊114且節約區塊114原本可消耗之電力。
雖然本發明可容許有各種修改及替代形式，但具體實施例已以實例方式顯示於圖式中並已詳細闡述於本文中。然而，應理解，本發明並非意欲限定於所揭示之特定形式。相反，本發明將涵蓋歸屬於如以下隨附申請專利範圍所界定之本發明之精神及範疇內之所有修改形式、等效形式及替代形式。
10．．．系统
12．．．資料串流
14．．．型樣辨識處理器
16．．．搜尋準則
18．．．編譯器
20．．．中央處理單元
22．．．辨識模組
24．．．彙總模組
26．．．輸出匯流排
28．．．列解碼器
30．．．特徵胞
32．．．搜尋項陣列
34．．．偵測陣列
36．．．啟動路由矩陣
37．．．輸入導體
38．．．偵測匯流排
40．．．鎖存器矩陣
42．．．彙總路由矩陣
44．．．臨限邏輯矩陣
46．．．邏輯乘積矩陣
48．．．邏輯總和矩陣
50．．．初始化路由矩陣
51．．．輸出緩衝器
53．．．群組邏輯線
54．．．搜尋項胞
56．．．輸出導體
58．．．記憶體胞
60．．．導體
62．．．導體
63．．．特徵胞
64．．．特徵胞
66．．．特徵胞
68．．．偵測胞
70．．．記憶體胞
72．．．導體
74．．．導體
75．．．搜尋準則
76．．．搜尋準則
78．．．啟動路由胞
80．．．特徵胞
82．．．特徵胞
84．．．特徵胞
86．．．特徵胞
88．．．字首
90．．．字尾
92．．．字尾
94．．．辨識模組
96．．．區塊停用電路
98．．．區塊停用電路
100．．．特徵胞
102．．．特徵胞
104．．．特徵胞
106．．．特徵胞區塊
108．．．特徵胞
110．．．特徵胞
112．．．特徵胞
114．．．特徵胞區塊
116．．．AND閘
118．．．OR閘
119．．．全域輸入導體
119'．．．導體
120．．．局域輸入導體
120'．．．導體
122．．．辨識模組
124．．．區塊停用電路
126．．．區塊停用電路
128．．．記憶體胞
圖1繪示搜尋一資料串流之系統之一實例；
圖2繪示圖1之系統中之一型樣辨識處理器之一實例；
圖3繪示圖2之型樣辨識處理器中之一搜尋項胞之一實例；
圖4及圖5繪示針對一單個字元搜尋資料串流之圖3搜尋項胞；
圖6至圖8繪示包含針對一字搜尋資料串流之數個搜尋項胞之一辨識模組；
圖9繪示經組態以針對兩個字並行搜尋資料串流之辨識模組；
圖10至圖12繪示根據規定具有相同字首之多個字之一搜尋準則進行搜尋之辨識模組；
圖13至圖15繪示圖2之型樣辨識處理器中之區塊停用電路之一實例；及
圖16至圖17圖解說明圖2之型樣辨識處理器中之區塊停用電路之一第二實例。
12．．．資料串流
28．．．列解碼器
32．．．搜尋項陣列
34．．．偵測陣列
36．．．啟動路由矩陣
38．．．偵測匯流排
56．．．輸出導體
58．．．記憶體胞
68．．．偵測胞
70．．．記憶體胞
94．．．辨識模組
96．．．區塊停用電路
98．．．區塊停用電路
100．．．特徵胞
102．．．特徵胞
104．．．特徵胞
106．．．特徵胞區塊
108．．．特徵胞
110．．．特徵胞
112．．．特徵胞
114．．．特徵胞區塊
116．．．AND閘
118．．．OR閘
119．．．全域輸入導體
120．．．局域輸入導體

Claims (33)

  1. 一種型樣辨識裝置，其包括：一型樣辨識處理器，其包括：一解碼器；一第一特徵胞區塊，其經由第一複數個局域輸入導體、一第一區塊停用電路及複數個全域輸入導體耦合至該解碼器；及一第二特徵胞區塊，其經由第二複數個局域輸入導體、一第二區塊停用電路及該複數個全域輸入導體耦合至該解碼器。
  2. 如請求項1之裝置，其中該第一複數個局域輸入導體中之每一者耦合至該第一特徵胞區塊中之每一特徵胞中之複數個記憶體胞中之一者。
  3. 如請求項1之裝置，其中該解碼器耦合至一輸入資料串流，且該型樣辨識處理器經組態以根據藉由該第一特徵胞區塊及該第二特徵胞區塊編碼之複數個搜尋準則搜尋該資料串流。
  4. 如請求項1之裝置，其中該第一區塊停用電路包括複數個AND閘，該等AND閘各自具有一輸出端子，該輸出端子耦合至該第一複數個局域輸入導體中之該等局域輸入導體中之一者。
  5. 如請求項4之裝置，其中該複數個AND閘各自具有一輸入端子，該輸入端子耦合至該複數個全域輸入導體中之該等全域輸入導體中之一者。
  6. 如請求項4之裝置，其中該複數個AND閘各自具有一輸入端子，該輸入端子耦合至一OR閘之一輸出端子。
  7. 如請求項6之裝置，其中該OR閘具有複數個輸入端子，該等輸入端子各自耦合至該第一複數個特徵胞中之該等特徵胞中之一者中之一偵測胞。
  8. 如請求項6之裝置，其中該OR閘具有複數個輸入端子，該等輸入端子各自耦合至一記憶體胞，該記憶體胞經組態以指示該第一複數個特徵胞中之一個或多個特徵胞是否係作用中的。
  9. 如請求項6之裝置，其中該OR閘包括複數個輸入端子，該等輸入端子各自耦合至該第一複數個特徵胞中之該等特徵胞中之一者中之一偵測胞中的一記憶體胞。
  10. 如請求項4之裝置，其中該複數個AND閘各自包括一輸入端子，該輸入端子耦合至一記憶體胞。
  11. 如請求項10之裝置，其包括耦合至該記憶體胞之一啟動路由矩陣，其中該啟動路由矩陣經組態以在指示該第一複數個特徵胞中之任何特徵胞是否係作用中的該記憶體胞中儲存一值。
  12. 如請求項1之裝置，其中該第一特徵胞區塊包括多於255個特徵胞且該第二特徵胞區塊包括多於255個特徵胞。
  13. 一種型樣辨識之方法，其包括：接收來自一全域輸入導體之一信號；確定一特徵胞區塊中之任何特徵胞是否係作用中的；及 若該特徵胞區塊中之至少一個特徵胞係作用中的，則將來自該全域輸入導體之該信號傳輸至耦合至該特徵胞區塊之一局域輸入導體。
  14. 如請求項13之方法，其中接收來自一全域輸入導體之一信號包括接收來自耦合至複數個特徵胞區塊之一全域輸入導體之一信號。
  15. 如請求項13之方法，其中接收來自一全域輸入導體之一信號包括接收來自一解碼器之一信號。
  16. 如請求項13之方法，其中確定一特徵胞區塊中之任何特徵胞是否係作用中的包括：自耦合至該特徵胞區塊中之該等特徵胞中之每一者之一OR閘輸出一信號。
  17. 如請求項13之方法，其中確定該特徵胞區塊中之任何特徵胞是否係作用中的包括：輸出由經組態以指示該特徵胞區塊中之該等特徵胞中之任一者是否係作用中的一記憶體胞所儲存之一值。
  18. 如請求項13之方法，其中將來自該全域輸入導體之該信號傳輸至該局域輸入導體包括：自一AND閘之輸出端子傳輸該信號。
  19. 如請求項13之方法，其中將來自該全域輸入導體之該信號傳輸至該局域輸入導體包括：將來自該全域輸入導體之該信號傳輸至複數個局域輸入導體，該等局域輸入導體各自與包含至少一個作用中特徵胞之不同特徵胞區塊相關聯。
  20. 如請求項13之方法，其包括根據若干搜尋準則搜尋一資 料串流。
  21. 如請求項20之方法，其包括自一遠端伺服器接收該等搜尋準則。
  22. 一種型樣辨識系統，其包括：一處理單元(PU)；及一型樣辨識處理器，其耦合至該PU，其中該型樣辨識處理器包括複數個區塊停用電路，其中該複數個區塊停用電路中之每一區塊停用電路經組態以選擇性地防止來自由該型樣辨識處理器所搜尋之一資料串流之若干信號到達不包含任何作用中特徵胞之一特徵胞區塊。
  23. 如請求項22之系統，其中該型樣辨識處理器包括複數個特徵胞區塊，且其中該複數個特徵胞區塊中之每一特徵胞區塊與該複數個區塊停用電路中之該等區塊停用電路中之一者相關聯。
  24. 如請求項22之系統，其中該型樣辨識處理器包括耦合至該複數個區塊停用電路中之該等區塊停用電路中之每一者之一列解碼器。
  25. 如請求項24之系統，其中該型樣辨識處理器包括複數個全域輸入導體，該等全域輸入導體將該列解碼器耦合至該複數個區塊停用電路中之該等區塊停用電路中之每一者。
  26. 如請求項25之系統，其中該型樣辨識處理器包括複數個局域輸入導體，該等局域輸入導體藉由該複數個區塊停用電路選擇性地耦合至該複數個全域輸入導體中之每一 者。
  27. 如請求項25之系統，其中該型樣辨識處理器包括：複數個特徵胞區塊，每一區塊耦合至該等區塊停用電路中之一者；一啟動路由矩陣，其耦合至該等特徵胞區塊中之每一者；及一彙總模組，其耦合至該等特徵胞區塊中之每一者。
  28. 如請求項22之系統，其中該PU及該型樣辨識模組係一網路交換機、一路由器、一個人電腦或一伺服器之部分。
  29. 一種型樣辨識之方法，其包括：接收一資料串流；根據若干搜尋準則搜尋該資料串流，其中該等資料串流中之每一者包括複數個搜尋項，且其中該複數個搜尋項分組為一第一搜尋項區塊及一第二搜尋項區塊；確定該第一搜尋項區塊中之任何搜尋項是否係作用中的；及若該第一搜尋項區塊中沒有搜尋項係作用中的，則停用該第一搜尋項區塊。
  30. 如請求項29之方法，其中接收該資料串流包括經由一網路接收一資料封包。
  31. 如請求項29之方法，其中在若干特徵胞中之記憶體中編碼該等搜尋項。
  32. 如請求項29之方法，其包括：確定該第二搜尋項區塊中之任何搜尋項是否係作用中 的；及若該第二搜尋項區塊中沒有搜尋項係作用中的，則停用該第二搜尋項區塊。
  33. 如請求項29之方法，其中停用該第一搜尋項區塊包括防止在一全域輸入導體與相關聯於該第一搜尋項區塊之一局域輸入導體之間傳輸一信號。
TW098145591A 2009-01-07 2009-12-29 型樣辨識處理器之電力消耗管理之方法及系統 TWI414998B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/350,142 US8214672B2 (en) 2009-01-07 2009-01-07 Method and systems for power consumption management of a pattern-recognition processor

Publications (2)

Publication Number Publication Date
TW201033900A TW201033900A (en) 2010-09-16
TWI414998B true TWI414998B (zh) 2013-11-11

Family

ID=41738884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145591A TWI414998B (zh) 2009-01-07 2009-12-29 型樣辨識處理器之電力消耗管理之方法及系統

Country Status (7)

Country Link
US (3) US8214672B2 (zh)
EP (1) EP2386080B1 (zh)
JP (1) JP5489014B2 (zh)
KR (1) KR101694560B1 (zh)
CN (2) CN105159650B (zh)
TW (1) TWI414998B (zh)
WO (1) WO2010080444A2 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US8281395B2 (en) * 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US9032517B2 (en) * 2009-10-31 2015-05-12 Hewlett-Packard Development Company, L.P. Malicious code detection
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9323994B2 (en) * 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
KR101640295B1 (ko) 2011-01-25 2016-07-15 마이크론 테크놀로지, 인크. 정규 표현을 컴파일하기 위한 방법 및 장치
US8788991B2 (en) 2011-01-25 2014-07-22 Micron Technology, Inc. State grouping for element utilization
US8843911B2 (en) 2011-01-25 2014-09-23 Micron Technology, Inc. Utilizing special purpose elements to implement a FSM
JP5857072B2 (ja) 2011-01-25 2016-02-10 マイクロン テクノロジー， インク． オートマトンの入次数および／または出次数を制御するための量化子の展開
US8593175B2 (en) 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US9443156B2 (en) 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8648621B2 (en) 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US8782624B2 (en) 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US8680888B2 (en) 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9389841B2 (en) 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9304968B2 (en) 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109570A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
US11567554B2 (en) * 2017-12-11 2023-01-31 Advanced Micro Devices, Inc. Clock mesh-based power conservation in a coprocessor based on in-flight instruction characteristics
US11709681B2 (en) 2017-12-11 2023-07-25 Advanced Micro Devices, Inc. Differential pipeline delays in a coprocessor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529095A (en) * 2003-12-26 2005-09-01 Univ Hiroshima Reference data recognition and learning method and pattern recognition system
TWI258715B (en) * 2004-02-27 2006-07-21 Univ Hiroshima Learning method for optimizing reference data and pattern recognition system
US20070127482A1 (en) * 2005-02-12 2007-06-07 Curtis L. Harris General Purpose Set Theoretic Processor
US20080208854A1 (en) * 2005-06-06 2008-08-28 3618633 Canada Inc. Method of Syntactic Pattern Recognition of Sequences

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US944710A (en) * 1905-11-18 1909-12-28 Nat Water Main Cleaning Company Pipe-cleaning device.
US4478629A (en) * 1981-07-08 1984-10-23 Ball Corporation Power failure detection system for a glassware forming machine
DE3538143A1 (de) 1985-10-26 1987-04-30 Hoechst Ag Verfahren zur herstellung von acyloxibenzolsulfonsaeuren und deren salzen
JPH05282362A (ja) * 1992-03-31 1993-10-29 Sharp Corp データ検索回路
US5300830A (en) 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5331227A (en) 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5602764A (en) 1993-12-22 1997-02-11 Storage Technology Corporation Comparing prioritizing memory for string searching in a data compression system
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
JPH08249241A (ja) * 1995-03-15 1996-09-27 Nec Corp 記憶装置
JPH09167130A (ja) * 1995-12-15 1997-06-24 Fujitsu Ltd Ｗｗｗサーバのための通信処理装置
DE19617733A1 (de) * 1996-05-03 1997-11-06 Fichtel & Sachs Ag Schaltbarer Klinkenfreilauf für Mehrgangnaben für Fahrräder
US6094443A (en) 1997-10-30 2000-07-25 Advanced Micro Devices, Inc. Apparatus and method for detecting a prescribed pattern in a data stream by selectively skipping groups of nonrelevant data bytes
US6301671B1 (en) * 1998-03-23 2001-10-09 International Business Machines Corporation Apparatus and method for power reduction control in a video encoder device
JPH11298424A (ja) * 1998-04-10 1999-10-29 Matsushita Electric Ind Co Ltd 情報受信装置
US6470418B1 (en) * 1999-01-15 2002-10-22 Integrated Device Technology, Inc. Pipelining a content addressable memory cell array for low-power operation
US6324087B1 (en) * 2000-06-08 2001-11-27 Netlogic Microsystems, Inc. Method and apparatus for partitioning a content addressable memory device
US6763425B1 (en) * 2000-06-08 2004-07-13 Netlogic Microsystems, Inc. Method and apparatus for address translation in a partitioned content addressable memory device
US6880087B1 (en) 1999-10-08 2005-04-12 Cisco Technology, Inc. Binary state machine system and method for REGEX processing of a data stream in an intrusion detection system
US6553525B1 (en) * 1999-11-08 2003-04-22 International Business Machines Corporation Method and apparatus for selectively enabling and disabling functions on a per array basis
US6240003B1 (en) 2000-05-01 2001-05-29 Micron Technology, Inc. DRAM content addressable memory using part of the content as an address
US7088604B2 (en) * 2001-03-15 2006-08-08 Micron Technology, Inc. Multi-bank memory
US7088860B2 (en) * 2001-03-28 2006-08-08 Canon Kabushiki Kaisha Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus
JP2003060745A (ja) * 2001-08-22 2003-02-28 Sony Corp 情報伝達装置、情報伝達方法及びモニタ装置
US7401180B1 (en) * 2001-12-27 2008-07-15 Netlogic Microsystems, Inc. Content addressable memory (CAM) device having selectable access and method therefor
US7185141B1 (en) * 2001-12-27 2007-02-27 Netlogic Microsystems, Inc. Apparatus and method for associating information values with portions of a content addressable memory (CAM) device
US6717876B2 (en) * 2001-12-28 2004-04-06 Mosaid Technologies Incorporated Matchline sensing for content addressable memories
US6768659B2 (en) * 2001-12-31 2004-07-27 Mosaid Technologies Incorporated Circuit and method for reducing power usage in a content addressable memory
US7421515B2 (en) * 2002-01-17 2008-09-02 Hewlett-Packard Development Company, L.P. Method and system for communications network
US7467129B1 (en) * 2002-09-06 2008-12-16 Kawasaki Microelectronics, Inc. Method and apparatus for latency and power efficient database searches
US7146643B2 (en) 2002-10-29 2006-12-05 Lockheed Martin Corporation Intrusion detection accelerator
US6888731B2 (en) * 2002-11-29 2005-05-03 Mosaid Technologies Incorporated Method and apparatus for replacing defective rows in a semiconductor memory array
US7089352B2 (en) 2002-12-23 2006-08-08 Micron Technology, Inc. CAM modified to be used for statistic calculation in network switches and routers
US6944710B2 (en) 2002-12-30 2005-09-13 Micron Technology, Inc. Multiple category CAM
JP2004328103A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 誤り検出回路
US6906938B2 (en) 2003-08-15 2005-06-14 Micron Technology, Inc. CAM memory architecture and a method of forming and operating a device according to a CAM memory architecture
US7174469B2 (en) * 2003-09-30 2007-02-06 International Business Machines Corporation Processor power and energy management
US7487542B2 (en) 2004-01-14 2009-02-03 International Business Machines Corporation Intrusion detection using a network processor and a parallel pattern detection engine
US7251707B1 (en) * 2004-02-06 2007-07-31 Netlogic Microsystems, Inc. Content based content addressable memory block enabling using search key
US7437402B1 (en) 2004-02-25 2008-10-14 Analog Devices, Inc. Low-power, high-speed word comparator
US7057913B2 (en) 2004-04-06 2006-06-06 Intel Corporation Low-power search line circuit encoding technique for content addressable memories
EP1600845A1 (en) * 2004-05-28 2005-11-30 STMicroelectronics Limited Processor with power saving circuitry
US7523330B2 (en) * 2004-06-30 2009-04-21 Sun Microsystems, Inc. Thread-based clock enabling in a multi-threaded processor
US7437581B2 (en) * 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7050318B1 (en) * 2004-10-01 2006-05-23 Netlogic Microsystems, Inc. Selective match line pre-charging in a CAM device using pre-compare operations
US20060143374A1 (en) * 2004-12-29 2006-06-29 Sailesh Kottapalli Pipelined look-up in a content addressable memory
US7598630B2 (en) * 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
JP2007066075A (ja) * 2005-08-31 2007-03-15 Nikon Corp 起動／停止ロジック回路
FR2891075B1 (fr) 2005-09-21 2008-04-04 St Microelectronics Sa Circuit de memoire pour automate de reconnaissance de caracteres de type aho-corasick et procede de memorisation de donnees dans un tel circuit
US7443759B1 (en) * 2006-04-30 2008-10-28 Sun Microsystems, Inc. Reduced-power memory with per-sector ground control
US7512634B2 (en) 2006-06-05 2009-03-31 Tarari, Inc. Systems and methods for processing regular expressions
US8065249B1 (en) 2006-10-13 2011-11-22 Harris Curtis L GPSTP with enhanced aggregation functionality
US7774286B1 (en) 2006-10-24 2010-08-10 Harris Curtis L GPSTP with multiple thread functionality
US8001361B2 (en) * 2006-12-13 2011-08-16 International Business Machines Corporation Structure for a single shared instruction predecoder for supporting multiple processors
WO2008142767A1 (ja) * 2007-05-21 2008-11-27 Renesas Technology Corp. 半導体装置
US8631195B1 (en) * 2007-10-25 2014-01-14 Netlogic Microsystems, Inc. Content addressable memory having selectively interconnected shift register circuits
US20090271646A1 (en) * 2008-04-24 2009-10-29 Vanish Talwar Power Management Using Clustering In A Multicore System
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US9639493B2 (en) 2008-11-05 2017-05-02 Micron Technology, Inc. Pattern-recognition processor with results buffer
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US7970964B2 (en) 2008-11-05 2011-06-28 Micron Technology, Inc. Methods and systems to accomplish variable width data input
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US10007486B2 (en) 2008-12-01 2018-06-26 Micron Technology, Inc. Systems and methods to enable identification of different data sets
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US9164945B2 (en) 2008-12-01 2015-10-20 Micron Technology, Inc. Devices, systems, and methods to synchronize parallel processing of a single data stream
US9348784B2 (en) 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US8140780B2 (en) 2008-12-31 2012-03-20 Micron Technology, Inc. Systems, methods, and devices for configuring a device
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8843523B2 (en) 2009-01-12 2014-09-23 Micron Technology, Inc. Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
US7920399B1 (en) * 2010-10-21 2011-04-05 Netlogic Microsystems, Inc. Low power content addressable memory device having selectable cascaded array segments
JP5857072B2 (ja) 2011-01-25 2016-02-10 マイクロン テクノロジー， インク． オートマトンの入次数および／または出次数を制御するための量化子の展開
US8843911B2 (en) 2011-01-25 2014-09-23 Micron Technology, Inc. Utilizing special purpose elements to implement a FSM
KR101640295B1 (ko) 2011-01-25 2016-07-15 마이크론 테크놀로지, 인크. 정규 표현을 컴파일하기 위한 방법 및 장치
US8788991B2 (en) 2011-01-25 2014-07-22 Micron Technology, Inc. State grouping for element utilization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529095A (en) * 2003-12-26 2005-09-01 Univ Hiroshima Reference data recognition and learning method and pattern recognition system
TWI258715B (en) * 2004-02-27 2006-07-21 Univ Hiroshima Learning method for optimizing reference data and pattern recognition system
US20070127482A1 (en) * 2005-02-12 2007-06-07 Curtis L. Harris General Purpose Set Theoretic Processor
US20080208854A1 (en) * 2005-06-06 2008-08-28 3618633 Canada Inc. Method of Syntactic Pattern Recognition of Sequences

Also Published As

Publication number Publication date
KR20110110791A (ko) 2011-10-07
US10152113B2 (en) 2018-12-11
US8214672B2 (en) 2012-07-03
EP2386080B1 (en) 2019-01-23
KR101694560B1 (ko) 2017-01-09
WO2010080444A3 (en) 2010-09-02
JP5489014B2 (ja) 2014-05-14
US20120266005A1 (en) 2012-10-18
CN102272713B (zh) 2015-09-23
US20100174929A1 (en) 2010-07-08
CN105159650B (zh) 2018-01-23
CN105159650A (zh) 2015-12-16
US20160320829A1 (en) 2016-11-03
JP2012514789A (ja) 2012-06-28
US9389833B2 (en) 2016-07-12
TW201033900A (en) 2010-09-16
EP2386080A2 (en) 2011-11-16
WO2010080444A2 (en) 2010-07-15
CN102272713A (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
TWI414998B (zh) 型樣辨識處理器之電力消耗管理之方法及系統
US10466966B2 (en) Systems and methods to enable identification of different data sets
US10817569B2 (en) Methods and devices for saving and/or restoring a state of a pattern-recognition processor
TWI465945B (zh) 用於型樣辨識處理器中降低電力消耗之方法及裝置
TWI488108B (zh) 用以同步一單一資料串流之平行處理的裝置、系統及方法
TWI416332B (zh) 藉由多個裝置同步化單一資料串流之同時直接記憶體存取平行處理之裝置、系統及方法
TWI489300B (zh) 用於傳達平行型樣搜尋引擎之型樣匹配結果之裝置、系統及方法
TWI419002B (zh) 具有資料匹配報告模組之型樣辨識處理器
TWI519963B (zh) 用以完成可變寬度資料輸入之方法及系統
TWI590059B (zh) 用於型樣辨識處理器之匯流排
TWI436271B (zh) 具有結果緩衝器之型樣辨識處理器
TWI409695B (zh) 用於配置裝置之系統、方法及裝置
TWI426390B (zh) 用於直接將裝置連接至微控制器之方法及系統