JPH05282362A - データ検索回路 - Google Patents
データ検索回路Info
- Publication number
- JPH05282362A JPH05282362A JP4077714A JP7771492A JPH05282362A JP H05282362 A JPH05282362 A JP H05282362A JP 4077714 A JP4077714 A JP 4077714A JP 7771492 A JP7771492 A JP 7771492A JP H05282362 A JPH05282362 A JP H05282362A
- Authority
- JP
- Japan
- Prior art keywords
- search
- data
- circuit
- blocks
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【構成】 複数の検索ブロック１がそれぞれ検索データ
の一部を部分検索データとして入力するデコーダ１ａ
と、このデコーダ１ａの出力に対応する記憶領域がセッ
トされていた場合に部分検索信号を活性化して出力する
記憶ブロック１ｂとからなり、各検索ブロック１からの
部分検索信号の論理積を検索信号として出力する論理積
回路２が設けられた。 【効果】 比較的回路規模の小さい検索ブロック１の組
み合わせによって長ビットの検索データを容易に検索す
ることができるようになる。
の一部を部分検索データとして入力するデコーダ１ａ
と、このデコーダ１ａの出力に対応する記憶領域がセッ
トされていた場合に部分検索信号を活性化して出力する
記憶ブロック１ｂとからなり、各検索ブロック１からの
部分検索信号の論理積を検索信号として出力する論理積
回路２が設けられた。 【効果】 比較的回路規模の小さい検索ブロック１の組
み合わせによって長ビットの検索データを容易に検索す
ることができるようになる。
Description
【０００１】
【産業上の利用分野】本発明は、連想記憶装置や半導体
記憶装置の冗長デコーダ等で用いられるデータ検索回路
に関する。
記憶装置の冗長デコーダ等で用いられるデータ検索回路
に関する。
【０００２】
【従来の技術】半導体記憶装置では、欠陥メモリセルを
冗長セルと置き換えるために、冗長デコーダにこの欠陥
メモリセルのアドレスを登録するようにしている。そし
て、この半導体記憶装置にアクセスがあった場合には、
そのアドレスを冗長デコーダに入力し、データ検索回路
によって登録されたアドレスと一致するかどうかを検索
するようになっている。
冗長セルと置き換えるために、冗長デコーダにこの欠陥
メモリセルのアドレスを登録するようにしている。そし
て、この半導体記憶装置にアクセスがあった場合には、
そのアドレスを冗長デコーダに入力し、データ検索回路
によって登録されたアドレスと一致するかどうかを検索
するようになっている。
【０００３】また、連想記憶装置では、処理の高速化の
ために、まずデータ検索回路によって検索データに対応
する登録データが存在するかどうかの検索を行うように
しているものがある。
ために、まずデータ検索回路によって検索データに対応
する登録データが存在するかどうかの検索を行うように
しているものがある。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
データ検索回路は、多数の登録データを検索データと比
較する場合に、１個の比較器に順次登録データを呼び出
して比較を行っていたため、処理に長い時間を要しすぎ
るという問題が生じていた。また、この問題を解消する
ために、１個の登録データごとにハードウエアによって
比較回路を構成していたのでは、これらのデータが長ビ
ット化した場合に回路規模が大きくなりすぎ、また、登
録データの変更や登録の追加等にも容易に対応できない
という問題が生じることになる。
データ検索回路は、多数の登録データを検索データと比
較する場合に、１個の比較器に順次登録データを呼び出
して比較を行っていたため、処理に長い時間を要しすぎ
るという問題が生じていた。また、この問題を解消する
ために、１個の登録データごとにハードウエアによって
比較回路を構成していたのでは、これらのデータが長ビ
ット化した場合に回路規模が大きくなりすぎ、また、登
録データの変更や登録の追加等にも容易に対応できない
という問題が生じることになる。
【０００５】本発明は、上記問題点を解消するためにな
されたものであり、比較的回路規模の小さい検索ブロッ
クの組み合わせによって長ビットの検索データを容易に
検索することができるデータ検索回路を提供することが
本発明の目的である。
されたものであり、比較的回路規模の小さい検索ブロッ
クの組み合わせによって長ビットの検索データを容易に
検索することができるデータ検索回路を提供することが
本発明の目的である。
【０００６】
【課題を解決するための手段】本発明のデータ検索回路
は、検索データの一部を部分検索データとして入力し、
該検索データをデコードした結果に応じて複数の出力の
いずれかを活性化するデコーダと、該デコーダの各出力
に対応する記憶領域を有し活性化されたデコーダの出力
に対応する記憶領域がセットされていた場合に部分検索
信号を活性化して出力する記憶ブロックとを有する検索
ブロックを複数備え、各検索ブロックの記憶ブロックか
ら出力される部分検索信号の論理積を検索信号として出
力する論理積回路が設けられており、そのことにより上
記目的は達成される。
は、検索データの一部を部分検索データとして入力し、
該検索データをデコードした結果に応じて複数の出力の
いずれかを活性化するデコーダと、該デコーダの各出力
に対応する記憶領域を有し活性化されたデコーダの出力
に対応する記憶領域がセットされていた場合に部分検索
信号を活性化して出力する記憶ブロックとを有する検索
ブロックを複数備え、各検索ブロックの記憶ブロックか
ら出力される部分検索信号の論理積を検索信号として出
力する論理積回路が設けられており、そのことにより上
記目的は達成される。
【０００７】本発明のデータ検索回路は、上記の構成に
各検索ブロックの記憶ブロックから出力される部分検索
信号の一部を強制的に活性化してから論理積回路に送る
マスク回路が挿入されたものであってもよい。
各検索ブロックの記憶ブロックから出力される部分検索
信号の一部を強制的に活性化してから論理積回路に送る
マスク回路が挿入されたものであってもよい。
【０００８】さらに、本発明のデータ検索回路は、前記
の構成において、各検索ブロックが１個のデコーダとそ
れぞれ複数個であり且つ同数の記憶ブロックを有すると
共に、各検索ブロックの対応する記憶ブロックから出力
される部分検索信号がそれぞれ入力される複数個の論理
積回路が設けられ、各論理積回路から出力される検索信
号の論理和を全検索信号として出力する論理和回路が設
けられたものであってもよいし、さらに、前記の構成に
おいて、各検索ブロックが１個のデコーダとそれぞれ複
数個であり且つ同数の記憶ブロックを有すると共に、各
検索ブロックの対応する記憶ブロックから出力される部
分検索信号がそれぞれ入力される複数個のマスク回路と
複数個の論理積回路が設けられ、各論理積回路から出力
される検索信号の論理和を全検索信号として出力する論
理和回路が設けられたものであってもよい。
の構成において、各検索ブロックが１個のデコーダとそ
れぞれ複数個であり且つ同数の記憶ブロックを有すると
共に、各検索ブロックの対応する記憶ブロックから出力
される部分検索信号がそれぞれ入力される複数個の論理
積回路が設けられ、各論理積回路から出力される検索信
号の論理和を全検索信号として出力する論理和回路が設
けられたものであってもよいし、さらに、前記の構成に
おいて、各検索ブロックが１個のデコーダとそれぞれ複
数個であり且つ同数の記憶ブロックを有すると共に、各
検索ブロックの対応する記憶ブロックから出力される部
分検索信号がそれぞれ入力される複数個のマスク回路と
複数個の論理積回路が設けられ、各論理積回路から出力
される検索信号の論理和を全検索信号として出力する論
理和回路が設けられたものであってもよい。
【０００９】
【作用】複数の検索ブロックの記憶ブロックには、登録
データが記憶される。即ち、登録データは、例えば所定
ビット数ごとの複数の部分登録データに分割され、各部
分登録データがそれぞれの記憶ブロックにおける対応す
る記憶領域にセットされる。このため、複数の登録デー
タをセットする場合、特定の記憶ブロックにおいては、
対応する記憶領域が衝突することもあるが、このときに
はその記憶領域はセットされたまま重複して使用される
ことになる。
データが記憶される。即ち、登録データは、例えば所定
ビット数ごとの複数の部分登録データに分割され、各部
分登録データがそれぞれの記憶ブロックにおける対応す
る記憶領域にセットされる。このため、複数の登録デー
タをセットする場合、特定の記憶ブロックにおいては、
対応する記憶領域が衝突することもあるが、このときに
はその記憶領域はセットされたまま重複して使用される
ことになる。
【００１０】検索データは、上記登録データと同様に複
数の部分検索データに分割されて各検索ブロックのデコ
ーダにそれぞれ入力される。各デコーダは、この部分検
索データをデコードして、その結果に応じていずれかの
出力を活性化する。即ち、ｎビットの部分検索データが
入力された場合には、２のｎ乗本の出力のうちの対応す
る１本の出力のみが活性化される。記憶ブロックでは、
この活性化されたデコーダの出力に対応する記憶領域が
セットされていた場合には、部分検索信号が活性化され
て出力され、対応する記憶領域がセットされていなかっ
た場合には、部分検索信号が非活性化されて出力され
る。
数の部分検索データに分割されて各検索ブロックのデコ
ーダにそれぞれ入力される。各デコーダは、この部分検
索データをデコードして、その結果に応じていずれかの
出力を活性化する。即ち、ｎビットの部分検索データが
入力された場合には、２のｎ乗本の出力のうちの対応す
る１本の出力のみが活性化される。記憶ブロックでは、
この活性化されたデコーダの出力に対応する記憶領域が
セットされていた場合には、部分検索信号が活性化され
て出力され、対応する記憶領域がセットされていなかっ
た場合には、部分検索信号が非活性化されて出力され
る。
【００１１】各検索ブロックの記憶ブロックから出力さ
れる部分検索信号は、論理積回路で論理積演算が行わ
れ、この演算結果が検索信号として出力される。従っ
て、全ての記憶ブロックから出力される部分検索信号が
活性化されている場合にのみ、検索信号が活性化され
る。そして、この検索信号がデータ検索回路の出力とな
り、これが活性化された場合にのみ検索データが記憶さ
れた登録データと一致したことになる。
れる部分検索信号は、論理積回路で論理積演算が行わ
れ、この演算結果が検索信号として出力される。従っ
て、全ての記憶ブロックから出力される部分検索信号が
活性化されている場合にのみ、検索信号が活性化され
る。そして、この検索信号がデータ検索回路の出力とな
り、これが活性化された場合にのみ検索データが記憶さ
れた登録データと一致したことになる。
【００１２】この結果、請求項１に規定されたデータ検
索回路を使用すれば、まず検索データを複数の部分検索
データに分割し、各部分検索データについてそれぞれの
検索ブロックのデコーダと記憶ブロックにより一致／不
一致の検索を行うので、比較的回路規模の小さい検索ブ
ロックの組み合わせによって長ビットの検索データの処
理を容易に行うことができるようになる。
索回路を使用すれば、まず検索データを複数の部分検索
データに分割し、各部分検索データについてそれぞれの
検索ブロックのデコーダと記憶ブロックにより一致／不
一致の検索を行うので、比較的回路規模の小さい検索ブ
ロックの組み合わせによって長ビットの検索データの処
理を容易に行うことができるようになる。
【００１３】また、請求項２に規定された構成のデータ
検索回路を使用すれば、各検索ブロックから出力される
部分検索信号の一部がマスク回路によって強制的に活性
化されて論理積回路に送られる。この場合には、部分検
索信号のうちでマスク回路により強制的に活性化された
もの以外の部分検索信号が全て活性化されていれば、検
索信号が活性化される。
検索回路を使用すれば、各検索ブロックから出力される
部分検索信号の一部がマスク回路によって強制的に活性
化されて論理積回路に送られる。この場合には、部分検
索信号のうちでマスク回路により強制的に活性化された
もの以外の部分検索信号が全て活性化されていれば、検
索信号が活性化される。
【００１４】この結果、請求項２に規定されたデータ検
索回路を使用すれば、検索データが登録データに完全に
一致していなくても、特定の部分だけが一致していれば
検索することができるようになる。
索回路を使用すれば、検索データが登録データに完全に
一致していなくても、特定の部分だけが一致していれば
検索することができるようになる。
【００１５】さらに、請求項３又は請求項４に規定され
た構成のデータ検索回路によれば、各検索ブロックのデ
コーダの出力が複数個の記憶ブロックにそれぞれ並行し
て入力される。そして、互いに対応する各検索ブロック
の記憶ブロックから出力される部分検索信号は、それぞ
れ対応するマスク回路を介して又は直接対応する論理積
回路に送られる。各論理積回路から出力される検索信号
はすべて、論理和回路に出力される。この論理和回路に
よって論理和の演算が行われ、その演算結果が全検索信
号として出力される。従って、全検索信号は、いずれか
の検索信号が活性化されていれば活性化され、検索デー
タがいずれかの記憶ブロックの組（各検索ブロックごと
に検索データが１個ずつであり、それらと互いに対応す
る記憶ブロックを１組の記憶ブロックとする）に記憶さ
れた登録データと一致したことを示すようになる。
た構成のデータ検索回路によれば、各検索ブロックのデ
コーダの出力が複数個の記憶ブロックにそれぞれ並行し
て入力される。そして、互いに対応する各検索ブロック
の記憶ブロックから出力される部分検索信号は、それぞ
れ対応するマスク回路を介して又は直接対応する論理積
回路に送られる。各論理積回路から出力される検索信号
はすべて、論理和回路に出力される。この論理和回路に
よって論理和の演算が行われ、その演算結果が全検索信
号として出力される。従って、全検索信号は、いずれか
の検索信号が活性化されていれば活性化され、検索デー
タがいずれかの記憶ブロックの組（各検索ブロックごと
に検索データが１個ずつであり、それらと互いに対応す
る記憶ブロックを１組の記憶ブロックとする）に記憶さ
れた登録データと一致したことを示すようになる。
【００１６】この結果、請求項３又は請求項４に規定さ
れたデータ検索回路を使用すれば、新たに記憶ブロック
の組を増設することにより、もとの記憶ブロックの組に
追加して記憶を行わなくても登録データを容易に追加で
きるようになる。
れたデータ検索回路を使用すれば、新たに記憶ブロック
の組を増設することにより、もとの記憶ブロックの組に
追加して記憶を行わなくても登録データを容易に追加で
きるようになる。
【００１７】
【実施例】本発明を実施例について以下に説明する。な
お、本明細書では、２進数データ、１０進数データ、及
び１６進数データをそれぞれＸＸＸＸBIN、ＸＸＸＸDE
C、及びＸＸＸＸHEX（ただし、Ｘは０〜９の数字又はＡ
〜Ｆのアルファベットであり、桁数は任意である）と表
記することにする。
お、本明細書では、２進数データ、１０進数データ、及
び１６進数データをそれぞれＸＸＸＸBIN、ＸＸＸＸDE
C、及びＸＸＸＸHEX（ただし、Ｘは０〜９の数字又はＡ
〜Ｆのアルファベットであり、桁数は任意である）と表
記することにする。
【００１８】図１に本発明の一実施例を示す。本実施例
のデータ検索回路は、Ｋ個の検索ブロック１…を備えて
いる。各検索ブロック１は、デコーダ１ａと記憶ブロッ
ク１ｂとによって構成されている。
のデータ検索回路は、Ｋ個の検索ブロック１…を備えて
いる。各検索ブロック１は、デコーダ１ａと記憶ブロッ
ク１ｂとによって構成されている。
【００１９】各検索ブロック１のデコーダ１ａには、Ｎ
ビットの検索データが、ｎ1,ｎ2,…,ｎKビットずつの部
分検索データにＫ分割されてそれぞれ入力されるように
なっている。デコーダ１ａは、この部分検索データをデ
コードして、その結果に応じていずれかの出力を活性化
する復号化回路である。従って、ｎビットの部分検索デ
ータが入力された場合には、２のｎ乗本の出力のうちの
対応する１本の出力のみが活性化されることになる。
ビットの検索データが、ｎ1,ｎ2,…,ｎKビットずつの部
分検索データにＫ分割されてそれぞれ入力されるように
なっている。デコーダ１ａは、この部分検索データをデ
コードして、その結果に応じていずれかの出力を活性化
する復号化回路である。従って、ｎビットの部分検索デ
ータが入力された場合には、２のｎ乗本の出力のうちの
対応する１本の出力のみが活性化されることになる。
【００２０】上記デコーダ１ａの出力は、それぞれの検
索ブロック１の記憶ブロック１ｂに接続されている。こ
の記憶ブロック１ｂには、登録データの部分登録データ
が記憶されている。即ち、Ｎビットの登録データが、検
索データの場合と同様に、ｎ1,ｎ2,…,ｎKビットずつの
部分登録データにＫ分割されて、各検索ブロック１の記
憶ブロック１ｂにおける対応する記憶領域にセットされ
ている。この記憶領域は、部分登録データがｎビットで
あるとすれば２のｎ乗個設けられ、それぞれデコーダ１
ａの各出力に１対１で対応するようになっている。この
記憶ブロック１ｂは、活性化されたデコーダ１ａの１本
の出力に対応する記憶領域がセットされていた場合に、
部分検索信号を活性化して出力し、対応する記憶領域が
セットされていなかった場合には、部分検索信号を非活
性化して出力するようになっている。
索ブロック１の記憶ブロック１ｂに接続されている。こ
の記憶ブロック１ｂには、登録データの部分登録データ
が記憶されている。即ち、Ｎビットの登録データが、検
索データの場合と同様に、ｎ1,ｎ2,…,ｎKビットずつの
部分登録データにＫ分割されて、各検索ブロック１の記
憶ブロック１ｂにおける対応する記憶領域にセットされ
ている。この記憶領域は、部分登録データがｎビットで
あるとすれば２のｎ乗個設けられ、それぞれデコーダ１
ａの各出力に１対１で対応するようになっている。この
記憶ブロック１ｂは、活性化されたデコーダ１ａの１本
の出力に対応する記憶領域がセットされていた場合に、
部分検索信号を活性化して出力し、対応する記憶領域が
セットされていなかった場合には、部分検索信号を非活
性化して出力するようになっている。
【００２１】上記各検索ブロック１における記憶ブロッ
ク１ｂの出力は、論理積回路２に接続されている。論理
積回路２は、各記憶ブロック１ｂから出力される部分検
索信号が全て活性化されている場合にのみ、検索信号を
活性化して出力し、部分検索信号が一部でも非活性化さ
れている場合には、検索信号を非活性化して出力する回
路である。
ク１ｂの出力は、論理積回路２に接続されている。論理
積回路２は、各記憶ブロック１ｂから出力される部分検
索信号が全て活性化されている場合にのみ、検索信号を
活性化して出力し、部分検索信号が一部でも非活性化さ
れている場合には、検索信号を非活性化して出力する回
路である。
【００２２】上記構成のデータ検索回路の動作を説明す
る。検索データを１６ビットとし、これを４等分（Ｋ＝
４）して各部分検索データを４ビットずつ（ｎ1＝ｎ2＝
ｎ3=n4＝４）とした場合を例示する。
る。検索データを１６ビットとし、これを４等分（Ｋ＝
４）して各部分検索データを４ビットずつ（ｎ1＝ｎ2＝
ｎ3=n4＝４）とした場合を例示する。
【００２３】この場合、登録データも１６ビットであ
り、これが検索データと同様に、４ビットずつに分割さ
れて、各検索ブロック１における記憶ブロック１ｂの対
応する記憶領域に予め記憶されている。各記憶ブロック
１ｂの記憶領域は、それぞれ１６個（２の４乗）ずつ設
けらる。例えば４ビットの部分登録データが１０１０BI
N（１０DEC）であったとすると、０番目を起点とした１
０番目の記憶領域がセットされることになる。各記憶ブ
ロック１ｂには、４ビットで表し得る１６種類の全ての
部分登録データが記憶可能となる。例えば、１６ビット
の登録データ０００ＡHEXと１１１ＡHEXとが記憶される
場合、最下位の４ビットを記憶する記憶ブロック１ｂで
は、４ビットの部分登録データが共に１０１０BIN（ＡH
EX）となるが、この場合には、１０番目の記憶領域がセ
ットされたままで重複して使用されることになる。そし
て、このデータ検索回路には、１６ビットで表し得る６
５５３６種類（２の１６乗＝１６の４乗）の登録データ
が全て記憶可能となる。
り、これが検索データと同様に、４ビットずつに分割さ
れて、各検索ブロック１における記憶ブロック１ｂの対
応する記憶領域に予め記憶されている。各記憶ブロック
１ｂの記憶領域は、それぞれ１６個（２の４乗）ずつ設
けらる。例えば４ビットの部分登録データが１０１０BI
N（１０DEC）であったとすると、０番目を起点とした１
０番目の記憶領域がセットされることになる。各記憶ブ
ロック１ｂには、４ビットで表し得る１６種類の全ての
部分登録データが記憶可能となる。例えば、１６ビット
の登録データ０００ＡHEXと１１１ＡHEXとが記憶される
場合、最下位の４ビットを記憶する記憶ブロック１ｂで
は、４ビットの部分登録データが共に１０１０BIN（ＡH
EX）となるが、この場合には、１０番目の記憶領域がセ
ットされたままで重複して使用されることになる。そし
て、このデータ検索回路には、１６ビットで表し得る６
５５３６種類（２の１６乗＝１６の４乗）の登録データ
が全て記憶可能となる。
【００２４】ここで、データ検索回路に０００ＡHEXの
登録データが記憶されていたとし、０００２HEXの検索
データが入力されたとすると、最下位の４ビットより上
位の部分検索データが入力される３個の検索ブロック１
では、各記憶ブロック１ｂにこれらの部分検索データの
００００BINに対応する０番目の記憶領域がセットされ
ているため、部分検索信号が活性化されて出力される。
しかし、最下位の４ビットの部分検索データが入力され
る検索ブロック１では、この部分検索データの００１０
BIN（２HEX）に対応する２番目の記憶ブロック１ｂがセ
ットされていないため、部分検索信号を非活性化して出
力する。論理積回路２は、全ての部分検索信号が活性化
されていないために、検索信号を非活性化して出力す
る。従って、この場合には、検索データが登録データと
一致しないことが判定できる。
登録データが記憶されていたとし、０００２HEXの検索
データが入力されたとすると、最下位の４ビットより上
位の部分検索データが入力される３個の検索ブロック１
では、各記憶ブロック１ｂにこれらの部分検索データの
００００BINに対応する０番目の記憶領域がセットされ
ているため、部分検索信号が活性化されて出力される。
しかし、最下位の４ビットの部分検索データが入力され
る検索ブロック１では、この部分検索データの００１０
BIN（２HEX）に対応する２番目の記憶ブロック１ｂがセ
ットされていないため、部分検索信号を非活性化して出
力する。論理積回路２は、全ての部分検索信号が活性化
されていないために、検索信号を非活性化して出力す
る。従って、この場合には、検索データが登録データと
一致しないことが判定できる。
【００２５】上記データ検索回路に０００ＡHEXの検索
データが入力された場合には、最下位の４ビットの部分
検索データが入力される検索ブロック１でも、この部分
検索データの１０１０BINに対応する１０番目の記憶ブ
ロック１ｂがセットされているため、部分検索信号が活
性化され出力される。論理積回路２は、全ての部分検索
信号が活性化されているため、検索信号を活性化して出
力し、この場合には検索データが登録データと一致した
ことを判定することができる。
データが入力された場合には、最下位の４ビットの部分
検索データが入力される検索ブロック１でも、この部分
検索データの１０１０BINに対応する１０番目の記憶ブ
ロック１ｂがセットされているため、部分検索信号が活
性化され出力される。論理積回路２は、全ての部分検索
信号が活性化されているため、検索信号を活性化して出
力し、この場合には検索データが登録データと一致した
ことを判定することができる。
【００２６】データ検索回路に０００ＡHEXと１１１ＡH
EXの登録データが記憶されていたとする。この場合に
は、最下位の４ビットの部分検索データを入力する検索
ブロック１の記憶ブロック１ｂには、１０１０BINに対
応する１０番目の記憶領域だけがセットされるが、これ
より上位の部分検索データを入力する３個の検索ブロッ
ク１の各記憶ブロック１ｂでは、００００BINと０００
１BINに対応する０番目と１番目の２個の記憶領域がそ
れぞれセットされる。そして、検索データが０００ＡHE
Xと１１１ＡHEXのいずれの場合であっても、最下位側の
記憶ブロック１ｂでは、共に１０番目の記憶領域がセッ
トされていることにより部分検索信号を活性化して出力
し、上位側の３個の記憶ブロック１ｂでは、０番目又は
１番目の記憶領域がセットされていることにより部分検
索信号を活性化して出力する。そして、論理積回路２
は、全ての部分検索信号が活性化されているため検索信
号を活性化して出力し、いずれの検索データの場合にも
登録データと一致したことを判定することができる。
EXの登録データが記憶されていたとする。この場合に
は、最下位の４ビットの部分検索データを入力する検索
ブロック１の記憶ブロック１ｂには、１０１０BINに対
応する１０番目の記憶領域だけがセットされるが、これ
より上位の部分検索データを入力する３個の検索ブロッ
ク１の各記憶ブロック１ｂでは、００００BINと０００
１BINに対応する０番目と１番目の２個の記憶領域がそ
れぞれセットされる。そして、検索データが０００ＡHE
Xと１１１ＡHEXのいずれの場合であっても、最下位側の
記憶ブロック１ｂでは、共に１０番目の記憶領域がセッ
トされていることにより部分検索信号を活性化して出力
し、上位側の３個の記憶ブロック１ｂでは、０番目又は
１番目の記憶領域がセットされていることにより部分検
索信号を活性化して出力する。そして、論理積回路２
は、全ての部分検索信号が活性化されているため検索信
号を活性化して出力し、いずれの検索データの場合にも
登録データと一致したことを判定することができる。
【００２７】この結果、本実施例のデータ検索回路によ
れば、Ｎビットの検索データをｎ1,ｎ2,…,ｎKビットず
つの部分検索データにＫ分割し、各部分検索データにつ
いてそれぞれの検索ブロック１のデコーダ１ａと記憶ブ
ロック１ｂにより一致／不一致の検索を行うので、比較
的回路規模の小さい検索ブロック１の組み合わせによっ
て長ビットの検索データの処理を容易に行うことができ
るようになる。
れば、Ｎビットの検索データをｎ1,ｎ2,…,ｎKビットず
つの部分検索データにＫ分割し、各部分検索データにつ
いてそれぞれの検索ブロック１のデコーダ１ａと記憶ブ
ロック１ｂにより一致／不一致の検索を行うので、比較
的回路規模の小さい検索ブロック１の組み合わせによっ
て長ビットの検索データの処理を容易に行うことができ
るようになる。
【００２８】図２は本発明の他の実施例を示すものであ
って、データ検索回路のブロック図である。なお、上記
図１に示した第１実施例と同様の機能を有する構成部材
には同じ番号を付記して説明を省略する。
って、データ検索回路のブロック図である。なお、上記
図１に示した第１実施例と同様の機能を有する構成部材
には同じ番号を付記して説明を省略する。
【００２９】本実施例では、上記第１実施例のデータ検
索回路における検索ブロック１の記憶ブロック１ｂの各
出力がマスク回路３を介して論理積回路２に接続されて
いる。マスク回路３は、マスク信号に応じて、部分検索
信号の一部を強制的に活性化して出力すると共に、残り
の部分検索信号はそのまま出力するようにした回路であ
る。
索回路における検索ブロック１の記憶ブロック１ｂの各
出力がマスク回路３を介して論理積回路２に接続されて
いる。マスク回路３は、マスク信号に応じて、部分検索
信号の一部を強制的に活性化して出力すると共に、残り
の部分検索信号はそのまま出力するようにした回路であ
る。
【００３０】上記構成によれば、例えば最下位側の検索
ブロック１を除く上位側の全ての検索ブロック１の記憶
ブロック１ｂが出力する部分検索データを強制的に活性
化するようにマスク信号によってマスク回路３を設定し
ておけば、データ検索回路に０００ＡHEXの登録データ
のみが記憶されている場合であっても、０００ＡHEXの
みならず１１１ＡHEX等のように最下位の４ビットが１
０１０BINとなる全ての検索データに対しても登録デー
タと一致したことを判定できるようになる。
ブロック１を除く上位側の全ての検索ブロック１の記憶
ブロック１ｂが出力する部分検索データを強制的に活性
化するようにマスク信号によってマスク回路３を設定し
ておけば、データ検索回路に０００ＡHEXの登録データ
のみが記憶されている場合であっても、０００ＡHEXの
みならず１１１ＡHEX等のように最下位の４ビットが１
０１０BINとなる全ての検索データに対しても登録デー
タと一致したことを判定できるようになる。
【００３１】この結果、本実施例のデータ検索回路によ
れば、Ｎビットの検索データの全ビットが登録データに
一致していなくても、部分検索データの分割単位で特定
の部分だけが一致しているような場合にも検索が可能と
なり、より柔軟なデータ検索を行うことができるように
なる。
れば、Ｎビットの検索データの全ビットが登録データに
一致していなくても、部分検索データの分割単位で特定
の部分だけが一致しているような場合にも検索が可能と
なり、より柔軟なデータ検索を行うことができるように
なる。
【００３２】図３は本発明のさらに他の実施例を示すも
のであって、データ検索回路のブロック図である。な
お、上記図１及び図２に示した第１実施例及び第２実施
例と同様の機能を有する構成部材には同じ番号を付記し
て説明を省略する。
のであって、データ検索回路のブロック図である。な
お、上記図１及び図２に示した第１実施例及び第２実施
例と同様の機能を有する構成部材には同じ番号を付記し
て説明を省略する。
【００３３】本実施例では、上記図１に示した第１実施
例のデータ検索回路における各検索ブロック１にそれぞ
れ複数個の記憶ブロック１ｂ…１ｍが設けられている。
これらの記憶ブロック１ｂ…１ｍは、各検索ブロック１
ごとにそれぞれ同数個ずつ設けられ、１個のデコーダ１
ａの出力を並行して入力するようになっている。
例のデータ検索回路における各検索ブロック１にそれぞ
れ複数個の記憶ブロック１ｂ…１ｍが設けられている。
これらの記憶ブロック１ｂ…１ｍは、各検索ブロック１
ごとにそれぞれ同数個ずつ設けられ、１個のデコーダ１
ａの出力を並行して入力するようになっている。
【００３４】上記各検索ブロック１の１個ずつの記憶ブ
ロック１ｂ…１ｍは、他の検索ブロック１のいずれか１
個ずつの記憶ブロック１ｂ…１ｍと組を構成している。
そして、各組ごとに論理積回路２が設けられて、それぞ
れの組の記憶ブロック１ｂ…１ｍの出力が接続されてい
る。また、これら各組の論理積回路２の出力は、論理和
回路４に接続されている。論理和回路４は、各論理積回
路２から出力される検索信号のいずれかが活性化されて
いれば、全検索信号を活性化して出力し、検索信号が全
て非活性化されている場合にのみ、全検索信号を非活性
化して出力する回路である。
ロック１ｂ…１ｍは、他の検索ブロック１のいずれか１
個ずつの記憶ブロック１ｂ…１ｍと組を構成している。
そして、各組ごとに論理積回路２が設けられて、それぞ
れの組の記憶ブロック１ｂ…１ｍの出力が接続されてい
る。また、これら各組の論理積回路２の出力は、論理和
回路４に接続されている。論理和回路４は、各論理積回
路２から出力される検索信号のいずれかが活性化されて
いれば、全検索信号を活性化して出力し、検索信号が全
て非活性化されている場合にのみ、全検索信号を非活性
化して出力する回路である。
【００３５】上記構成によれば、検索データがいずれか
の組の記憶ブロック１ｂ…１ｍに記憶された登録データ
と一致すれば、いずれかの論理積回路２から出力される
検索信号が活性化され、論理和回路４から出力される全
検索信号も活性化される。
の組の記憶ブロック１ｂ…１ｍに記憶された登録データ
と一致すれば、いずれかの論理積回路２から出力される
検索信号が活性化され、論理和回路４から出力される全
検索信号も活性化される。
【００３６】この結果、本実施例によれば、新たに記憶
ブロック１ｃ…１ｍの組を増設することにより、もとの
記憶ブロック１ｂの組に追加して記憶を行わなくても登
録データを容易に追加できるようになる。
ブロック１ｃ…１ｍの組を増設することにより、もとの
記憶ブロック１ｂの組に追加して記憶を行わなくても登
録データを容易に追加できるようになる。
【００３７】なお、本実施例のデータ検索回路に上記図
２に示したマスク回路３を挿入すれば、さらに柔軟な検
索が可能になるという効果も同時に奏するようになる。
２に示したマスク回路３を挿入すれば、さらに柔軟な検
索が可能になるという効果も同時に奏するようになる。
【００３８】
【発明の効果】以上の説明から明らかなように、請求項
１に規定したデータ検索回路を使用すれば、比較的回路
規模の小さい検索ブロックの組み合わせによって長ビッ
トの検索データを容易に検索することができるようにな
ると共に、検索データのビット長の変更にも柔軟に対応
することができるようになる。
１に規定したデータ検索回路を使用すれば、比較的回路
規模の小さい検索ブロックの組み合わせによって長ビッ
トの検索データを容易に検索することができるようにな
ると共に、検索データのビット長の変更にも柔軟に対応
することができるようになる。
【００３９】また、請求項２に規定したデータ検索回路
を使用すれば、検索データの特定の部分だけが登録デー
タに一致する場合を検索できるので、完全一致する場合
のみならずより柔軟な検索を行うことができるようにな
る。
を使用すれば、検索データの特定の部分だけが登録デー
タに一致する場合を検索できるので、完全一致する場合
のみならずより柔軟な検索を行うことができるようにな
る。
【００４０】さらに、請求項３又は請求項４に規定した
データ検索回路を使用すれば、新たな記憶ブロックの組
を増設することにより、登録データを容易に追加するこ
とができるようになる。
データ検索回路を使用すれば、新たな記憶ブロックの組
を増設することにより、登録データを容易に追加するこ
とができるようになる。
【図１】本発明の一実施例を示すデータ検索回路のブロ
ック図である。
ック図である。
【図２】本発明の他の実施例を示すデータ検索回路のブ
ロック図である。
ロック図である。
【図３】本発明のさらに他の実施例を示すデータ検索回
路のブロック図である。
路のブロック図である。
１ 検索ブロック １ａ デコーダ １ｂ〜１ｍ 記憶ブロック ２ 論理積回路 ３ マスク回路 ４ 論理和回路
Claims (4)
- 【請求項１】 検索データの一部を部分検索データとし
て入力し、該検索データをデコードした結果に応じて複
数の出力のいずれかを活性化するデコーダと、該デコー
ダの各出力に対応する記憶領域を有し活性化されたデコ
ーダの出力に対応する記憶領域がセットされていた場合
に部分検索信号を活性化して出力する記憶ブロックとを
有する検索ブロックを複数備え、各検索ブロックの記憶
ブロックから出力される部分検索信号の論理積を検索信
号として出力する論理積回路が設けられたことを特徴と
するデータ検索回路。 - 【請求項２】 各検索ブロックの記憶ブロックから出力
される部分検索信号の一部を強制的に活性化してから論
理積回路に送るマスク回路が挿入されたことを特徴とす
る、請求項１に記載されたデータ検索回路。 - 【請求項３】 各検索ブロックが１個のデコーダとそれ
ぞれ複数個であり且つ同数の記憶ブロックを有すると共
に、各検索ブロックの対応する記憶ブロックから出力さ
れる部分検索信号がそれぞれ入力される複数個の論理積
回路が設けられ、各論理積回路から出力される検索信号
の論理和を全検索信号として出力する論理和回路が設け
られたことを特徴とする、請求項１に記載されたデータ
検索回路。 - 【請求項４】 各検索ブロックが１個のデコーダとそれ
ぞれ複数個であり且つ同数の記憶ブロックを有すると共
に、各検索ブロックの対応する記憶ブロックから出力さ
れる部分検索信号がそれぞれ入力される複数個のマスク
回路と複数個の論理積回路が設けられ、各論理積回路か
ら出力される検索信号の論理和を全検索信号として出力
する論理和回路が設けられたことを特徴とする、請求項
２に記載されたデータ検索回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4077714A JPH05282362A (ja) | 1992-03-31 | 1992-03-31 | データ検索回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4077714A JPH05282362A (ja) | 1992-03-31 | 1992-03-31 | データ検索回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05282362A true JPH05282362A (ja) | 1993-10-29 |
Family
ID=13641563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4077714A Withdrawn JPH05282362A (ja) | 1992-03-31 | 1992-03-31 | データ検索回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05282362A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007537626A (ja) * | 2004-04-19 | 2007-12-20 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア | 深いパケットフィルタリングのためのプログラム可能なハードウエア |
| JP2012514789A (ja) * | 2009-01-07 | 2012-06-28 | マイクロン テクノロジー， インク． | パターン認識プロセッサの電力消費管理のための方法およびシステム |
| JP2015508588A (ja) * | 2011-12-15 | 2015-03-19 | マイクロン テクノロジー， インク． | ステートマシンラチスにおけるブール型論理 |
| US11151140B2 (en) | 2009-12-15 | 2021-10-19 | Micron Technology, Inc. | Methods and apparatuses for reducing power consumption in a pattern recognition processor |
-
1992
- 1992-03-31 JP JP4077714A patent/JPH05282362A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007537626A (ja) * | 2004-04-19 | 2007-12-20 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア | 深いパケットフィルタリングのためのプログラム可能なハードウエア |
| JP4755175B2 (ja) * | 2004-04-19 | 2011-08-24 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア | 深いパケットフィルタリングのためのプログラム可能なハードウエア |
| JP2012514789A (ja) * | 2009-01-07 | 2012-06-28 | マイクロン テクノロジー， インク． | パターン認識プロセッサの電力消費管理のための方法およびシステム |
| US9389833B2 (en) | 2009-01-07 | 2016-07-12 | Micron Technology, Inc. | Method and system to dynamically power-down a block of a pattern-recognition processor |
| US10152113B2 (en) | 2009-01-07 | 2018-12-11 | Micron Technology, Inc. | Dynamic power-down of a block of a pattern-recognition processor |
| US11151140B2 (en) | 2009-12-15 | 2021-10-19 | Micron Technology, Inc. | Methods and apparatuses for reducing power consumption in a pattern recognition processor |
| JP2015508588A (ja) * | 2011-12-15 | 2015-03-19 | マイクロン テクノロジー， インク． | ステートマシンラチスにおけるブール型論理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6728743B2 (en) | Modulo remainder generator | |
| US4622653A (en) | Block associative memory | |
| JP2812262B2 (ja) | 連想記憶装置 | |
| US5329405A (en) | Associative cam apparatus and method for variable length string matching | |
| US6845024B1 (en) | Result compare circuit and method for content addressable memory (CAM) device | |
| US4095283A (en) | First in-first out memory array containing special bits for replacement addressing | |
| JPS635839B2 (ja) | ||
| US20150070957A1 (en) | Semiconductor device and method of writing/reading entry address into/from semiconductor device | |
| KR900005469A (ko) | 시리얼 입출력 반도체 메모리 | |
| US4520453A (en) | Address transformation system having an address shuffler | |
| US4800535A (en) | Interleaved memory addressing system and method using a parity signal | |
| US4188669A (en) | Decoder for variable-length codes | |
| JPS60501628A (ja) | メモリ−管理システム | |
| US3890603A (en) | Associative store | |
| JPH05282362A (ja) | データ検索回路 | |
| US5881076A (en) | Comparator utilizing redundancy | |
| US5668525A (en) | Comparator circuit using two bit to four bit encoder | |
| US4035766A (en) | Error-checking scheme | |
| US6577520B1 (en) | Content addressable memory with programmable priority weighting and low cost match detection | |
| US4488260A (en) | Associative access-memory | |
| JPH10106274A (ja) | 内容参照可能メモリ・エンコーダ | |
| US4803649A (en) | Modulo-2-adder for the logic-linking of three input signals | |
| JPH03212896A (ja) | 連想記憶装置 | |
| KR900702450A (ko) | 미니컴퓨터용 병렬 스트링 프로세서 및 방법 | |
| US7336517B2 (en) | Physical priority encoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |