TWI409695B - 用於配置裝置之系統、方法及裝置 - Google Patents

用於配置裝置之系統、方法及裝置 Download PDF

Info

Publication number
TWI409695B
TWI409695B TW098144804A TW98144804A TWI409695B TW I409695 B TWI409695 B TW I409695B TW 098144804 A TW098144804 A TW 098144804A TW 98144804 A TW98144804 A TW 98144804A TW I409695 B TWI409695 B TW I409695B
Authority
TW
Taiwan
Prior art keywords
registers
data
register
memory
capability
Prior art date
Application number
TW098144804A
Other languages
English (en)
Other versions
TW201033896A (en
Inventor
Harold B Noyes
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201033896A publication Critical patent/TW201033896A/zh
Application granted granted Critical
Publication of TWI409695B publication Critical patent/TWI409695B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/94—Hardware or software architectures specially adapted for image or video understanding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

用於配置裝置之系統、方法及裝置
本發明之實施例大體而言係關於電子裝置，且更具體而言，在某些實施例中，係關於此等電子裝置之配置。
在計算領域中，型樣辨識任務越來越具有挑戰性。電腦之間傳輸之資料量不斷增大，且使用者期望識別之型樣數目日益增加。舉例而言，垃圾郵件或惡意軟體通常藉由搜尋一資料串流中之型樣(例如，特定短語或片段程式碼)來偵測。型樣數目隨著垃圾郵件及惡意軟體之變化而增加，此乃因可實施新型樣以搜尋新變體。針對此等型樣中之每一者搜尋一資料串流可形成一計算瓶頸。通常，在接收該資料串流時，針對每一型樣對其進行搜尋，一次一個。在系統準備對該資料串流之下一部分進行搜尋之前的延遲隨著型樣之數目增加。因此，型樣辨識可使資料之接收減慢。
計算硬體(例如，執行上述型樣辨識任務之硬體)可與多個其他裝置或系統介接。舉例而言，型樣辨識裝置可包含在基於處理器的系統中以在一資料串流中偵測所期望型樣。此計算硬體可提供於具有不同於彼此之能力之各種不同裝置中。一製造者可選取製作一電子裝置「家族」，其提供至少有些類似的功能性，但其在能力或其他特性方面具有差異。在某些實例中，此一家族可包含(按能力增加之次序)一基本裝置、一標準裝置、一高級裝置及一超高級裝置。然而，此等裝置之不同能力經常需要每一裝置以一統一且嚴格之方式進行配置。據信，此將限制設計及配置一裝置家族中之構件之靈活性，且據信，此將增加與此等裝置相關聯之設計及實施方案成本。
圖1繪示對一資料串流12進行搜尋之一系統10之一實例。系統10可包含一型樣辨識處理器14，該型樣辨識處理器根據搜尋準則16對資料串流12進行搜尋。
每一搜尋準則可規定一個或多個目標表達(亦即，型樣)。短語「目標表達」係指型樣辨識處理器14所搜尋之一資料序列。目標表達之實例包含拼寫某一字之一字元序列、詳細說明一基因之一遺傳鹼基對序列、形成一影像之一部分之一圖像或視訊檔案中之一位元序列、形成一程式之一部分之一可執行檔案中之一位元序列或形成一歌曲或一口語短語之一部分之一音訊檔案中之一位元序列。
一搜尋準則可規定多於一個之目標表達。舉例而言，一搜尋準則可規定以字母序列「cl」開頭之所有五個字母之字、以字母序列「cl」開頭之任一字、包含字「cloud」多於三次之一段落等。目標表達之可能組之數目係任意大，例如，可存在與資料串流可呈現之資料排列同樣多之目標表達。搜尋準則可以各種格式來表達，包含正規表達、簡明地規定若干組目標表達而不必列舉每一目標表達之一程式化語言。
每一搜尋準則可由一個或多個搜尋項構成。因此，一搜尋準則之每一目標表達可包含一個或多個搜尋項且某些目標表達可使用共同搜尋項。如本文中所使用，短語「搜尋項」係指在一單個搜尋循環期間所搜尋之一資料序列。該資料序列可包含呈一二進制格式或其他格式(例如，十進位、ASCII等)之多個資料位元。該序列可用一單個數位或多個數位(例如，數個二進制數位)對資料進行編碼。舉例而言，型樣辨識處理器14可一次一個字元地對一文字資料串流12進行搜尋，且搜尋項可規定一組單字元，例如，字母「a」，字母「a」或「e」，或規定一組所有單字元之一通配符搜尋項。
搜尋項可小於或大於規定一字元(或其他字形─亦即，資料串流所表達之資訊之基礎單元，例如，一音符、一遺傳鹼基對、一10進位數位或一子像素)之位元之數目。舉例而言，一搜尋項可係8個位元且一單個字元可係16個位元，在此情形下，兩個連續搜尋項可規定一單個字元。
搜尋準則16可由一編譯器18進行格式化以用於型樣辨識處理器14。格式化可包含自該等搜尋準則解構搜尋項。舉例而言，若資料串流12所表達之字形大於該等搜尋項，則該編譯器可將搜尋準則解構成多個搜尋項以搜尋一單個字形。類似地，若資料串流12所表達之字形小於該等搜尋項，則編譯器18可針對每一單獨字形為一單個搜尋項提供未使用位元。編譯器18亦可對搜尋準則16進行格式化以支援型樣辨識處理器14未本地支援之各種規則表達運算子。
型樣辨識處理器14可藉由評估來自資料串流12之每一新項來對資料串流12進行搜尋。此處，措辭「項」係指可匹配一搜尋項之資料量。在一搜尋循環期間，型樣辨識處理器14可確定當前所呈現之項是否匹配搜尋準則中之當前搜尋項。若該項匹配該搜尋項，則評估被「推進」，亦即，將下一項與搜尋準則中之下一搜尋項進行比較。若該項不匹配，則將下一項與搜尋準則中之第一項進行比較，藉此重設該搜尋。
可將每一搜尋準則編譯至型樣辨識處理器14中之一不同有限狀態機中。該等有限狀態機可並行運行，從而根據搜尋準則16對資料串流12進行搜尋。當資料串流12匹配在前搜尋項時，該等有限狀態機可步進穿過一搜尋準則中之每一連續搜尋項，或若未匹配該搜尋項，則該等有限狀態機可開始搜尋該搜尋準則之第一搜尋項。
型樣辨識處理器14可(例如)在一單個裝置循環期間在約相同時間根據數個搜尋準則及其各別搜尋項評估每一新項。該等並行有限狀態機各自可在約相同時間接收來自資料串流12之項，且該等並行有限狀態機中之每一者可確定該項是否將該並行有限狀態機推進至其搜尋準則中之下一搜尋項。該等並行有限狀態機可根據一相對大數目之搜尋準則(例如，多於100、多於1000或多於10,000)來評估項。由於其並行運作，因此其可將該等搜尋準則應用至具有一相對高頻寬之一資料串流12(例如，大於或大體等於每秒64MB或每秒128MB之一資料串流12)，而不使該資料串流減慢。在某些實施例中，搜尋循環持續時間不隨搜尋準則之數目按比例調整，因此搜尋準則之數目對型樣辨識處理器14之效能可幾乎沒有影響。
當滿足一搜尋準則時(亦即，在推進至最後一個搜尋項且與其匹配之後)，型樣辨識處理器14可將對該準則之滿足報告給一處理單元，諸如，一中央處理單元(CPU)20。中央處理單元20可控制系統10之型樣辨識處理器14及其他部分。
系統10可係對一資料串流進行搜尋之各種系統或裝置中之任一者。舉例而言，系統10可係監視資料串流12之一桌上型電腦、膝上型電腦、手持式或其他類型之電腦。系統10亦可係一網路節點，例如，一路由器、一伺服器或一用戶端(例如，先前所闡述類型之電腦中之一者)。系統10可係某一其他類別之電子裝置，例如，一複印機、一掃描器、一列印機、一遊戲控制臺、一電視機、一機上視訊分佈或記錄系統、一電纜盒、一個人數位媒體播放器、一工廠自動化系統、一汽車電腦系統或一醫療裝置。(用來闡述系統之此等各種實例之術語(如同本文中所使用之諸多其他術語)可共用某些參照物，且因此不應狹隘地僅根據所列舉之其他物項來理解)。
資料串流12可係一使用者或其他實體可期望搜尋之各種類型之資料串流中之一者或多者。舉例而言，資料串流12可係經由一網路接收之一資料串流，例如，經由網際網路接收之封包或經由一蜂巢式網路接收之話音或資料。資料串流12可係自與系統10通信之一感測器(例如，一成像感測器、一溫度感測器、一加速度計或類似物或其組合)接收之資料。資料串流12可作為一串列資料串流由系統10接收，其中資料係以具有意義之一次序(例如，以一明顯的時間、詞法或語義次序)被接收。另一選擇係，資料串流12可並行地或無序地被接收，且然後(例如)藉由將在網際網路上接收之封包重新排序被轉換為一串列資料串流。在某些實施例中，資料串流12可以串列方式呈現項，但表達該等項中之每一者之位元可並行地被接收。資料串流12可自系統10外部之一源被接收，或可藉由訊問一記憶體裝置且由所儲存之資料形成資料串流12來形成。
端視資料串流12中之資料之類型，一設計者可挑選不同類型之搜尋準則。舉例而言，搜尋準則16可係一病毒定義檔案。可表徵病毒或其他惡意軟體，且可使用惡意軟體之態樣來形成指示資料串流12是否可能正在遞送惡意軟體之搜尋準則。可將所得搜尋準則儲存於一伺服器上，且一用戶端系統之一操作者可預訂將該等搜尋準則下載至系統10之一服務。在不同類型之惡意軟體出現時，搜尋準則16可自該伺服器週期性地更新。該等搜尋準則亦可用以規定可經由一網路接收之不期望內容，例如，不需要之電子郵件(通常稱作垃圾郵件)或一使用者所反感之其他內容。
資料串流12可由對系統10正在接收之資料感興趣之一第三方來搜尋。舉例而言，可針對在一版權作品中出現之文字、一音訊序列或一視訊序列而監視資料串流12。可針對與一刑事調查或民事訴訟有關或一雇主感興趣之言論而監視資料串流12。
搜尋準則16亦可包含資料串流12中之型樣，例如，在可由CPU 20或型樣辨識處理器14定址之記憶體中可得到該等型樣之一轉譯。舉例而言，搜尋準則16可各自規定一英語字，對於該英語字，一對應西班牙語字儲存於記憶體中。在另一實例中，搜尋準則16可規定資料串流12之經編碼版本(例如，MP3、MPEG 4、FLAC、Ogg Vorbis等)，對於該等經編碼版本可得到資料串流12之一經解碼版本，或反之亦然。
型樣辨識處理器14可係與CPU 20一起整合至一單個組件(例如，一單個裝置)中之硬體或可形成為一單獨組件。舉例而言，型樣辨識處理器14可係一單獨積體電路。型樣辨識處理器14可稱作一「協同處理器」或一「型樣辨識協同處理器」。
圖2繪示型樣辨識處理器14之一實例。型樣辨識處理器14可包含一辨識模組22及一聚合模組24。辨識模組22可經配置以將所接收之項與搜尋項進行比較，且辨識模組22與聚合模組24兩者可協作以確定將一項與一搜尋項匹配是否滿足一搜尋準則。
辨識模組22可包含一列解碼器28及複數個特徵胞30。每一特徵胞30可規定一搜尋項，且特徵胞30群組可形成形成一搜尋準則之一並行有限狀態機。特徵胞30之組件可形成一搜尋項陣列32、一偵測陣列34及一啟動路由矩陣36。搜尋項陣列32可包含複數個輸入導體37，其每一者可使特徵胞30中之每一者與列解碼器28通信。
列解碼器28可基於資料串流12之內容在該複數個輸入導體37中選擇特定導體。舉例而言，列解碼器28可係基於可表示一個項之一所接收位元組之值啟動256個列中之一者之一一個位元組至256列解碼器。一一位元組項0000 0000可對應於該複數個輸入導體37中之頂列，且一一位元組項1111 1111可對應於該複數個輸入導體37中之底列。因此，端視自資料串流12接收到哪些項，可選擇不同輸入導體37。在接收到不同項時，列解碼器28可去啟動對應於先前項之列且啟動對應於新項之列。
偵測陣列34可耦合至一偵測匯流排38，該偵測匯流排將指示搜尋準則之完全或部分滿足之信號輸出至聚合模組24。啟動路由矩陣36可基於一搜尋準則中之已被匹配之搜尋項之數目選擇性地啟動及去啟動特徵胞30。
聚合模組24可包含一鎖存器矩陣40、一聚合路由矩陣42、一臨限邏輯矩陣44、一邏輯積矩陣46、一邏輯總和矩陣48及一初始化路由矩陣50。
鎖存器矩陣40可實施某些搜尋準則之部分。某些搜尋準則(例如，某些規則表達)僅計數一匹配或一匹配群組之第一次發生。鎖存器矩陣40可包含記錄是否已發生一匹配之鎖存器。可在初始化期間對鎖存器進行清除，且在運作期間週期性地重新初始化，此乃因經確定滿足了或不再滿足搜尋準則─亦即，一較早搜尋項可需要在可滿足該搜尋準則之前被再次匹配。
聚合路由矩陣42可類似於啟動路由矩陣36而運行。聚合路由矩陣42可在偵測匯流排38上接收指示匹配之信號且可將該等信號路由至連接至臨限邏輯矩陣44之不同群組邏輯線53。聚合路由矩陣42亦可將初始化路由矩陣50之輸出路由至偵測陣列34以當確定滿足或不可進一步滿足一搜尋準則時重設偵測陣列34之部分。
臨限邏輯矩陣44可包含複數個計數器，例如，經配置以遞增計數或遞減計數之32位元計數器。臨限邏輯矩陣44可載入有一初始計數且其可基於由辨識模組發訊之匹配而自該計數遞增計數或遞減計數。舉例而言，臨限邏輯矩陣44可計數一字在某一長度之文字中出現之數目。
臨限邏輯矩陣44之輸出可係邏輯積矩陣46之輸入。邏輯積矩陣46可選擇性地產生「積」結果(例如，布林邏輯(Boolean logic)中之「AND」函數)。邏輯積矩陣46可實施為一方矩陣，其中輸出積之數目等於來自臨限邏輯矩陣44之輸入線之數目，或邏輯積矩陣46可具有不同於輸出之數目之輸入。可將所得積值輸出至邏輯總和矩陣48。
邏輯總和矩陣48可選擇性地產生和(例如，布林邏輯中之「OR」函數)。邏輯總和矩陣48亦可係一方矩陣，或邏輯總和矩陣48可具有不同於輸出之數目之輸入。由於該等輸入係邏輯積，因此邏輯總和矩陣48之輸出可係積的邏輯總和(例如，布林積的邏輯總和(SOP)形式)。邏輯總和矩陣48之輸出可由初始化路由矩陣50接收。
初始化路由矩陣50可經由聚合路由矩陣42重設偵測陣列34及聚合模組24之部分。初始化路由矩陣50亦可實施為一方矩陣，或初始化路由矩陣50可具有不同於輸出之數目之輸入。(例如)當滿足一搜尋準則或確定不可進一步滿足該搜尋準則時，初始化路由矩陣50可回應於來自邏輯總和矩陣48之信號且重新初始化型樣辨識處理器14之其他部分。
聚合模組24可包含一輸出緩衝器51，其接收臨限邏輯矩陣44、聚合路由矩陣42及邏輯總和矩陣48之輸出。聚合模組24之輸出可在輸出匯流排26上自輸出緩衝器51傳輸至CPU 20(圖1)。在某些實施例中，一輸出多工器可對來自此等組件42、44及48之信號進行多工且將指示滿足準則或匹配搜尋項之信號輸出至CPU 20(圖1)。在其他實施例中，可在不透過該輸出多工器傳輸該等信號之情形下報告來自型樣辨識處理器14之結果，此並非暗示亦不可省略本文中所闡述之任一其他特徵。舉例而言，可在輸出匯流排26上將來自臨限邏輯矩陣44、邏輯積矩陣46、邏輯總和矩陣48或初始化路由矩陣50之信號並行傳輸至該CPU。
圖3圖解闡釋搜尋項陣列32(圖2)中之一單個特徵胞30之一部分(本文中稱為一搜尋項胞54之一組件)。搜尋項胞54可包含一輸出導體56及複數個記憶體胞58。記憶體胞58中之每一者皆可耦合至輸出導體56及複數個輸入導體37中之導體中之一者兩者。回應於其輸入導體37被選擇，記憶體胞58中之每一者可輸出指示其所儲存值之一值，從而透過輸出導體56輸出資料。在某些實施例中，該複數個輸入導體37可稱為「字線」，且輸出導體56可稱為一「資料線」。
記憶體胞58可包含各種類型之記憶體胞中之任一類型。舉例而言，記憶體胞58可係揮發性記憶體，諸如，具有一電晶體及一電容器之動態隨機存取記憶體(DRAM)胞。該電晶體之源極及汲極可分別連接至該電容器之一板及輸出導體56，且該電晶體之間極可連接至輸入導體37中之一者。在揮發性記憶體之另一實例中，記憶體胞58中之每一者可包含一靜態隨機存取記憶體(SRAM)胞。該SRAM胞可具有一輸出，該輸出藉由受輸入導體37中之一者控制之一存取電晶體選擇性地耦合至輸出導體56。記憶體胞58亦可包含非揮發性記憶體，例如，相變記憶體(例如，一雙向裝置)、快閃記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、磁阻式記憶體或其他類型之非揮發性記憶體。記憶體胞58亦可包含正反器(例如，由邏輯閘極製成之記憶體胞)。
圖4及圖5繪示運作中之搜尋項胞54之一實例。圖4圖解闡釋搜尋項胞54接收不匹配該胞之搜尋項之一項，且圖5圖解闡釋一匹配。
如圖4所圖解闡釋，搜尋項胞54可經配置以藉由將資料儲存於記憶體胞58中來搜尋一個或多個項。記憶體胞58各自可表示資料串流12可呈現之一項，例如，在圖3中，每一記憶體胞58表示一單個字母或數字，以字母「a」開始且以數字「9」結束。表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一第一值，且不表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一不同值。在所圖解闡釋之實例中，搜尋項胞54經配置以搜尋字母「b」。表示「b」之記憶體胞58可儲存一1或邏輯高，且不表示「b」之記憶體胞58可經程式化以儲存一0或邏輯低。
為將來自資料串流12之一項與搜尋項進行比較，列解碼器28可選擇耦合至表示所接收項之記憶體胞58之輸入導體37。在圖4中，資料串流12呈現一小寫「e」。此項可由資料串流12以一八位元ASCII程式碼之形式呈現，且列解碼器28可將此位元組解譯為一列位址，從而藉由給導體60通電而在其上輸出一信號。
作為回應，由導體60控制之記憶體胞58可輸出指示記憶體胞58所儲存之資料之一信號，且該信號可由輸出導體56傳送。在此情況下，由於字母「e」不係由搜尋項胞54規定之項中之一者，因此其不匹配搜尋項，且搜尋項胞54輸出一0值，從而指示未發現匹配。
在圖5中，資料串流12呈現一字元「b」。同樣，列解碼器28可將此項解譯為一位址，且列解碼器28可選擇導體62。作為回應，表示字母「b」之記憶體胞58輸出其所儲存值，在此情形下該值係一1，從而指示一匹配。
搜尋項胞54可經配置以一次搜尋多於一個項。多個記憶體胞58可經程式化以儲存一1，從而規定與多於一個項匹配之一搜尋項。舉例而言，表示小寫字母「a」及大寫字母「A」之記憶體胞58可經程式化以儲存一1，且搜尋項胞54可搜尋任一項。在另一實例中，搜尋項胞54可經配置以在接收到任一字元之情形下輸出一匹配。所有記憶體胞58可經程式化以儲存一1，以使得搜尋項胞54可充當一搜尋準則中之一通配符項。
圖6至圖8繪示辨識模組22根據一多項搜尋準則進行搜尋(例如，搜尋一字)。具體而言，圖6圖解闡釋辨識模組22偵測一字之第一字母，圖7圖解闡釋第二字母之偵測，且圖8圖解闡釋最後一個字母之偵測。
如圖6所圖解闡釋，辨識模組22可經配置以搜尋字「big」。對三個毗鄰特徵胞63、64及66進行圖解闡釋。特徵胞63經配置以偵測字母「b」。特徵胞64經配置以偵測字母「i」。特徵胞66經配置以既偵測字母「g」又指示搜尋準則被滿足。
圖6亦繪示偵測陣列34之額外細節。偵測陣列34可包含特徵胞63、64及66中之每一者中之一偵測胞68。偵測胞68中之每一者皆可包含一記憶體胞70(諸如，上述記憶體胞類型中之一者(例如，一正反器))，其指示特徵胞63、64或66是活動還是不活動。偵測胞68可經配置以將指示偵測胞68是否係活動之一信號輸出至啟動路由矩陣36且已自其相關聯搜尋項胞54接收到指示一匹配之一信號。不活動特徵胞63、64及66可忽視匹配。偵測胞68中之每一者皆可包含一AND閘，其具有來自記憶體胞70及輸出導體56之輸入。可將該AND閘之輸出路由至偵測匯流排38及啟動路由矩陣36兩者或一者或另一者。
啟動路由矩陣36又可藉由寫入至偵測陣列34中之記憶體胞70來選擇性地啟動特徵胞63、64及66。啟動路由矩陣36可根據搜尋準則及其次在資料串流12中搜尋哪一搜尋項來啟動特徵胞63、64或66。
在圖6中，資料串流12呈現字母「b」。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體62(其表示字母「b」)之記憶體胞58中之值之一信號。然後，偵測胞56各自可確定其等是否已接收到指示一匹配之一信號及其等是否係活動。由於特徵胞63經配置以偵測字母「b」且係活動(如其記憶體胞70所指示)，因此特徵胞63中之偵測胞68可將指示搜尋準則之第一搜尋項已被匹配之一信號輸出至啟動路由矩陣36。
如圖7所圖解闡釋，在匹配第一搜尋項之後，啟動路由矩陣36可藉由將一1寫入至下一特徵胞64之偵測胞68中之記憶體胞70來啟動該特徵胞。在下一項滿足第一搜尋項之情況下(例如，若接收到項序列「bbig」)，啟動路由矩陣36亦可維持特徵胞63之活動狀態。在對資料串流12進行搜尋期間之一部分時間或大致所有時間期間，搜尋準則之第一搜尋項可維持處於一活動狀態中。
在圖7中，資料串流12將字母「i」呈現給辨識模組22。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體72(其表示字母「i」)之記憶體胞58中之值之一信號。然後，偵測胞56各自可確定其等是否已接收到指示一匹配之一信號及其等是否係活動。由於特徵胞64經配置以偵測字母「i」且係活動(如其記憶體胞70所指示)，因此特徵胞64中之偵測胞68可將指示已匹配其搜尋準則之下一搜尋項之一信號輸出至啟動路由矩陣36。
接下來，啟動路由矩陣36可啟動特徵胞66，如圖8所圖解闡釋。在評估下一項之前，可去啟動特徵胞64。可藉由特徵胞64之偵測胞68在偵測循環之間重設其記憶體胞70來去啟動特徵胞64，或啟動路由矩陣36可去啟動特徵胞64(舉例而言)。
在圖8中，資料串流12將項「g」呈現給列解碼器28，該列解碼器選擇表示項「g」之導體74。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體74(其表示字母「g」)之記憶體胞58中之值之一信號。然後，偵測胞68各自可確定其等是否已接收到指示一匹配之一信號及其等是否係活動。由於特徵胞66經配置以偵測字母「g」且係活動(如其記憶體胞70所指示)，因此特徵胞66中之偵測胞68可將指示已匹配其搜尋準則之最後一個搜尋項之一信號輸出至啟動路由矩陣36。
一搜尋準則之末端或一搜尋準則之一部分可由啟動路由矩陣36或偵測胞68來識別。此等組件36或68可包含指示其特徵胞63、64或66規定一搜尋準則之最後一個搜尋項還是一搜尋準則之一組成部分之記憶體。舉例而言，一搜尋準則可規定其中字「cattle」出現兩次之所有句子，且辨識模組可將指示「cattle」在一句子內之每一出現之一信號輸出至聚合模組，該聚合模組可計數該等出現以確定是否滿足該搜尋準則。
可在數個條件下啟動特徵胞63、64或66。一特徵胞63、64或66可係「始終活動」，此意指其在整個或大致整個搜尋期間保持活動。一始終活動特徵胞63、64或66之一實例係搜尋準則之第一特徵胞(例如，特徵胞63)。
一特徵胞63、64或66可係「在請求時活動」，此意指特徵胞63、64或66在匹配某一在前條件時(例如，在匹配一搜尋準則中之在前搜尋項時)係活動的。一實例係在由圖6至圖8中之特徵胞63請求時係活動之特徵胞64及在由特徵胞64請求時係活動之特徵胞66。
一特徵胞63、64或66可係「自啟動」，此意指一旦其被啟動，則只要其搜尋項被匹配其即啟動其自身。舉例而言，具有由任一數值數位匹配之一搜尋項之一自啟動特徵胞可在序列「123456xy」中保持活動直至到達字母「x」為止。每當匹配該自啟動特徵胞之搜尋項時，其可啟動搜尋準則中之下一特徵胞。因此，一始終活動特徵胞可由一自啟動特徵胞及一在請求時活動之特徵胞形成。該自啟動特徵胞可與其儲存一1之所有記憶體胞58一起程式化，且其可在每一項後重複啟動在請求時活動之特徵胞。在某些實施例中，每一特徵胞63、64及66可在其偵測胞68中或在啟動路由矩陣36中包含規定該特徵胞是否係始終活動之一記憶體胞，藉此由一單個特徵胞形成一始終活動特徵胞。
圖9繪示經配置以根據一第一搜尋準則75及一第二搜尋準則76並行進行搜尋之一辨識模組22之一實例。在此實例中，第一搜尋準則75規定字「big」，且第二搜尋準則76規定字「cab」。指示來自資料串流12之當前項之一信號可在大體相同時間傳遞至每一搜尋準則75及76中之特徵胞。輸入導體37中之每一者跨越搜尋準則75及76兩者。結果，在某些實施例中，搜尋準則75及76兩者可大體同時評估當前項。據信，此加速對搜尋準則之評估。其他實施例可包含經配置以並行評估更多搜尋準則之更多特徵胞。舉例而言，某些實施例可包含並行運作之多於100、500、1000、5000、或10,000個特徵胞。此等特徵胞可大體同時評估數百個或數千個搜尋準則。
具有不同數目之搜尋項之搜尋準則可藉由將更多或更少之特徵胞分配至該等搜尋準則來形成。簡單搜尋準則可消耗比複雜搜尋準則更少之呈特徵胞形式之資源。據信，相對於具有大量大體相同之核心之處理器(全部經配置以評估複雜搜尋準則)，此減小型樣辨識處理器14(圖2)之成本。
圖10至圖12繪示一更複雜搜尋準則之一實例及啟動路由矩陣36之特徵兩者。啟動路由矩陣36可包含複數個啟動路由胞78，其群組可與特徵胞63、64、66、80、82、84及86中之每一者相關聯。舉例而言，該等特徵胞中之每一者皆可包含5、10、20、50個或更多個啟動路由胞78。啟動路由胞78可經配置以在匹配一搜尋準則中之一在前搜尋項時將啟動信號傳輸至下一搜尋項。啟動路由胞78可經配置以將啟動信號路由至毗鄰特徵胞或同一特徵胞內之其他啟動路由胞78。啟動路由胞78可包含指示哪些特徵胞對應於一搜尋準則中之下一搜尋項之記憶體。
如圖10至圖12所圖解闡釋，辨識模組22可經配置以根據複雜搜尋準則而非規定單個字之準則進行搜尋。舉例而言，辨識模組22可經配置以搜尋以一首碼88開頭且以兩個尾碼90或92中之一者結束之字。所圖解闡釋之搜尋準則規定以字母序列「c」及「l」開頭且以字母序列「ap」或字母序列「oud」結束之字。此係規定多個目標表達之一搜尋準則(例如，字「clap」或字「cloud」)之一實例。
在圖10中，資料串流12將字母「c」呈現給辨識模組22，且特徵胞63既係活動又偵測一匹配。作為回應，啟動路由矩陣36可啟動下一特徵胞64。啟動路由矩陣36亦可維持特徵胞63之活動狀態，此乃因特徵胞63係搜尋準則中之第一搜尋項。
在圖11中，資料串流12呈現一字母「l」，且特徵胞64辨識一匹配且係活動。作為回應，啟動路由矩陣36可將一啟動信號傳輸至第一尾碼90之第一特徵胞66及第二尾碼92之第一特徵胞82兩者。在其他實例中，可啟動更多尾碼，或多個首碼可啟動一個或多個尾碼。
接下來，如圖12所圖解闡釋，資料串流12將字母「o」呈現給辨識模組22，且第二尾碼92之特徵胞82偵測一匹配且係活動。作為回應，啟動路由矩陣36可啟動第二尾碼92之下一特徵胞84。在允許特徵胞66變成不活動時，對第一尾碼90之搜尋可停止。圖10至圖12所圖解闡釋之步驟可繼續通過字母「u」及「d」，或搜尋可停止直至下一次匹配首碼88為止。
在某些實施例(例如，圖13中所圖解闡釋之實施例)中，型樣辨識處理器14可係由一控制器或某一其他裝置或系統(例如，一主機電腦系統94)存取之一型樣辨識裝置93之部分。舉例而言，電腦系統94可包含諸如一中央處理單元(CPU)20之一處理器，該處理器經由一記憶體管理單元(MMU)96存取一記憶體95。記憶體95可包含任一適合記憶體裝置，其包含但不限於靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)或雙倍資料速率(DDR)記憶體代(例如，DDR1、DDR2、DDR3或DDR4)。此外，MMU 96可提供於系統94之一單獨硬體組件(例如，一母板晶片組之一北橋)中或可整合至CPU 20中。
系統94亦可包含一個或多個儲存媒體103，其可儲存可下載至記憶體95中且可由CPU 20執行之各種資料及應用程式指令。此等應用程式指令可包含，但不限於，作業系統例程、韌體、軟體驅動器及適於配置裝置93之指令(如下文將更詳細地對其進行論述)。而且，該儲存媒體103可包含能夠儲存此等指令之任何適當裝置或製件，包含一磁性或固態硬驅動器、一CD-ROM、一快閃記憶體或一些其他光學、磁性或固態媒體。而且，該儲存媒體103可包含具有所有用於提供本文中所述之功能性之應用程式指令之一單個此裝置，或可包含共同包含該等應用程式指令之多個裝置。雖然當前將裝置93圖解闡釋為與電腦系統94分離，但應瞭解，可將裝置93及電腦系統94之某些或所有組件(包含但不限於圖13中所明確地圖解闡釋且本文中所論述之彼等組件)整合至一單個裝置中。
在某些實施例中，型樣辨識處理器14或具有型樣辨識處理器14之裝置94可包含複數個暫存器97以儲存與以上所闡述之型樣辨識系統相關之資訊。為促進自暫存器97讀取資料及將資料寫入至暫存器97，暫存器存取邏輯98可管理對暫存器97之存取。可在硬體中或以任一其他適合方式實施暫存器存取邏輯98。在各種實施例中，暫存器97及/或暫存器存取邏輯98可係型樣辨識處理器14之一部分，或可與型樣辨識處理器14分離但可由其存取。
該複數個暫存器97可包含儲存匹配結果、計數、配置資訊、控制資訊及狀態、除錯資訊等之暫存器。與以上所闡述之型樣辨識過程相關之任何期望之資訊皆可儲存於暫存器97中。可儲存於暫存器97中之大量資料可導致一相對大數目之暫存器。
MMU 96可使用包含可由CPU 20直接存取之實體記憶體位址之一位址映射99來促進CPU 20對各種記憶體位置(例如，在記憶體95及暫存器97內)之直接存取。然而，位址映射99可具有可映射至系統94及其他裝置(例如，裝置93)之實體記憶體位置之一有限數目之位址。舉例而言，在某些實施例中，系統94可包含一32位元位址匯流排，其允許232 個相異位址映射至位址映射99中之實體記憶體位置。在此一實施例中，且假定一固定大小之一位址空間，可映射至記憶體95中之實體位置之位址之數目與可映射至記憶體95外部(例如，在暫存器97中)之實體位置之位址之數目呈反比關係。舉例而言，若將每一位址映射至一一位元組實體記憶體位置，則232 個可用位址可映射至4GB之記憶體，且允許CPU 20對4GB之記憶體之直接存取。若將位址映射99內一相當數目之位址分配至暫存器97，則較少位址將可用於映射至記憶體95，此可減小可由CPU 20存取之記憶體95之量且導致系統94之效能降低。在某些實施例中，系統94及位址映射99之位址空間可透過下文所論述之間接定址技術來節約。
根據本發明之某些實施例，大多數暫存器97可由系統94間接存取(且不包含於系統94之位址空間或位址映射99內)，而一特定子組之暫存器97可由系統94直接存取且包含於系統94之記憶體空間內。此兩種類型之暫存器可分別稱為「間接暫存器」及「直接暫存器」。亦即，為節約一處理系統(例如，系統94)之記憶體位址空間，大量暫存器可經邏輯及/或實體定位以使得其等不可由處理單元直接存取。此等暫存器可具有任一期望之大小，例如，8位元暫存器、16位元暫存器、32位元暫存器、36位元暫存器、64位元暫存器等等。
在一個實施例中，裝置93包含一單獨位址映射101，其可用於促進對暫存器97之實體位址之存取，且通常提供至不包含於系統94之位址映射99中之間接暫存器之一映射。如下文所進一步論述，直接暫存器亦允許對間接暫存器之存取，且可用於彙集對透過容易存取之直接暫存器存取該等間接暫存器之所有請求。直接暫存器允許系統94(例如，CPU 20)之快速存取，但將直接暫存器限定為一子組暫存器97減少系統94內用於暫存器97之記憶體位址空間量。本文中所揭示之間接定址技術在某些實施例中可與一型樣辨識處理器結合採用，而在不包含此一型樣辨識處理器之其他實施例中，亦可使用此間接定址。
圖14根據本發明一實施例圖解闡釋具有型樣辨識處理器14或裝置93之直接及間接暫存器之一系統100。系統100包含一直接暫存器組(或群組)102(亦稱為一「基本暫存器組」)及一間接暫存器組(或群組)104。基本暫存器組102可包含任一數目之「臨界」暫存器，亦即，系統94(或某一其他控制器、系統或裝置)之直接可存取性係最合意之彼等暫存器。在圖14中所圖解闡釋之實施例中，基本暫存器組102包含六個暫存器，但在其他實施例中基本暫存器組102中可使用任一數目之暫存器。此外，應瞭解，對基本暫存器組102中所使用之「臨界」暫存器之選擇可基於型樣辨識處理器14及該系統來配置。因此，在其他實施例中，可省略圖14中之基本暫存器組102之某些暫存器，且其他暫存器可包含於基本暫存器組102中。
在所圖解闡釋之實施例中，基本暫存器組102包含以下暫存器：一臨界狀態暫存器106；一臨界控制暫存器108；一刺激位元組輸入暫存器110；一間接庫選擇暫存器112；一間接位址選擇暫存器114；及一間接資料輸入/輸出暫存器116。在一個實施例中，基本暫存器組102中之每一暫存器可係一32位元暫存器，且可經由一32位元位址匯流排存取。此外，暫存器組102中之暫存器可係讀取/寫入暫存器，從而允許讀取及寫入兩者。如下文所進一步闡述，間接庫選擇暫存器112、間接位址選擇暫存器114及間接資料輸入/輸出暫存器116幫助存取間接暫存器104。此等三個暫存器112、114及116可統稱為「間接定址存取暫存器」。
臨界狀態暫存器106、臨界控制暫存器108及刺激位元組輸入暫存器110提供對可由系統94或某一其他控制器快速存取之功能及資訊之存取，從而防止與經由間接暫存器104提供此等功能及資訊相關聯之存取延遲。臨界控制暫存器108在處理速度係臨界時之型樣匹配作業期間提供臨界控制位元。舉例而言，此等位元可包含停止/運行、重設、DMA開始/停止、模式選擇等。任何其他臨界控制位元可用於臨界控制暫存器108中。
臨界狀態暫存器106在型樣匹配作業期間提供臨界狀態資訊。儲存於暫存器106中之狀態資訊位元可係「黏性」位元(僅在明確請求時才更新)，可係「自動更新」，或可係從不更新。儲存於暫存器106中之狀態位元之實例可包含位元組排序模式、位元組排序選擇、DMA模式、DMA狀態、匹配狀態、匹配偵測等。
刺激位元組輸入暫存器110提供欲自資料串流12搜尋之資料之儲存。將該資料儲存於刺激位元組輸入暫存器110中允許發生並行功能，從而加速型樣辨識處理器14之作業。舉例而言，可在與讀取間接「匹配結果」庫暫存器相同之時間處理來自資料串流12之資料。
間接暫存器組104可包含包括一個或多個暫存器120之任一數目之暫存器庫118。下文闡述各種類型之間接暫存器群組。然而，應瞭解，所闡述之群組僅係例示性且可包含任何其他暫存器、暫存器群組及/或暫存器庫。間接暫存器組104可包含一流動保存及恢復群組122、一匹配結果及除錯群組124、一通電配置群組126及一型樣配置群組128。流動保存及恢復群組122可包含狀態指示符及計數器值，例如，臨限計數器、經處理位元組計數器等。匹配結果及除錯群組124可包含群組邏輯輸出、辨識陣列輸出以及任何其他結果及輸出。通電配置群組126包含識別且配置型樣辨識處理器14(例如，裝置能力庫150(圖16)、製造商識別程式碼、系統參數等)之暫存器。最後，型樣配置群組128包含與型樣辨識過程一起使用之功能及資訊，例如，辨識陣列狀態、聚合功能等。
間接庫選擇暫存器112選擇間接暫存器組104中欲存取之庫118。可藉由一特定位址值來選擇各種庫118中之每一者，如一庫選擇匯流排線119所指示。在一個實施例中，間接庫選擇暫存器112可係一32位元暫存器。間接位址選擇暫存器114又將特定暫存器120設定為欲在由間接庫暫存器選擇112選擇之暫存器之庫內存取，如暫存器位址匯流排121所指示。在每一選定庫中，該等暫存器以一零位址開始。間接資料輸入/輸出暫存器116為間接暫存器組104提供寫入或讀取功能性，如暫存器資料輸入/輸出匯流排123所指示。向間接資料輸入/輸出暫存器116寫入即將資料寫入至由間接庫選擇暫存器112及間接位址選擇暫存器114規定之位址處之暫存器中。自間接資料輸入/輸出暫存器116讀取即讀取由間接庫選擇暫存器112及間接位址選擇暫存器114之組合規定之位址處之暫存器。因此，藉由使用間接庫選擇暫存器112、間接位址選擇暫存器114及間接資料輸入/輸出暫存器116，可將資料寫入至間接暫存器104或自間接暫存器104讀取資料。
儘管上文提供型樣辨識處理器14及裝置93之各種特徵之某些實例，但應注意此等處理器及裝置或其他非型樣辨識裝置之特定能力及特性可依不同實施例而不同。在某些實施例中，一家族之裝置可共享一組大體類似功能性(例如，型樣辨識功能性)，但所述家族中之每一裝置可包含不同數目之組件來提供此等功能性。舉例而言，除了下文所提供之其他實例外，一家族中的一個此裝置可包含大約100,000個特徵胞30(圖2)，而該家族中之另外兩個裝置可分別包含大約500,000個特徵胞及1,000,000個特徵胞。如可瞭解，一特定裝置之期望運作通常將相依於該裝置之適當配置。而且，在一型樣辨識實施例中，型樣辨識裝置93之準確性將相依於除其他組件外之特徵胞30之一恰當配置及控制。
因此，根據一個實施例，在圖15中大體繪示配置一裝置93之一方法130。儘管下文將更詳細地論述方法130之各種步驟，但方法130大體包含自一記憶體位置(例如，自暫存器97中之一個或多個暫存器)存取資料之一步驟132，及在一步驟134中依據所存取資料確定裝置93之能力。方法130還大體包含基於步驟134中所確定之裝置能力配置裝置93之一步驟136。如決定區塊138所指示，可在結束區塊140處終止之前針對欲配置之任何額外裝置重複步驟132、134及136。
舉例說明，在一個實施例中，方法130可用於將暫存器97中之至少某些暫存器之位元位置索引(例如，映射)至型樣辨識處理器14之特定電路。一個實施例之暫存器97通常可劃分成兩種類型之暫存器庫：全異暫存器庫146及公式暫存器庫148。全異暫存器庫146通常包含一個或多個暫存器庫(例如，一裝置能力庫150)，其中此等庫中之每一者中之暫存器在定義上可明顯不同於該庫中之其他暫存器。應注意，裝置能力庫150中之一個或多個暫存器通常以指示裝置93之能力之值編碼，且可包含唯讀暫存器。對於此等全異暫存器庫146而言，裝置功能性至暫存器之映射可透過一表來完成，例如如下表：
一全異暫存器庫146中之每一暫存器可包含一獨特說明，且間接暫存器位址可以一非公式方式直接與此等獨特說明相關聯。
然而，不同於全異暫存器庫146，公式暫存器庫148可包含具有在定義上與該庫內之其他暫存器大致相同之暫存器之暫存器庫。舉例而言，用於配置型樣辨識處理器14以搜尋特定資料型樣之暫存器(例如，型樣配置群組128)，或用於管理資料流動保存及恢復作業之暫存器(例如，暫存器群組122)可僅在暫存器(及其位元)至一個或多個邏輯胞(例如，特徵胞30、搜尋項胞54、偵測胞68、啟動路由胞78、其他陣列之邏輯胞)或其它組件之映射方面彼此不同。在某些實施例中，一些或所有公式暫存器庫148可與上文關於圖2至圖12所闡述之各種邏輯胞陣列相關聯。此等邏輯胞可包含，但不限於，搜尋項陣列32、偵測陣列34、啟動路由矩陣36、聚合路由矩陣42、臨限邏輯矩陣44、邏輯積矩陣46、邏輯總和矩陣48及初始化路由矩陣50之邏輯胞。裝置93之各種邏輯胞(例如，型樣辨識處理器14之彼等邏輯胞)可分別接收獨特控制或配置信號以促進裝置功能性，且此等信號可儲存在暫存器97中。
舉例而言，一暫存器庫中之某些暫存器位元可用於設定特徵胞63(圖6)來偵測字母「b」，該庫中之其他暫存器位元可設定特徵胞64來偵測字母「i」，而該庫中之又其他暫存器位元可設定特徵胞66來偵測字母「g」。同樣，另一暫存器庫中之其他暫存器位元可控制透過一邏輯胞陣列之前向路由及向後路由信號，例如，啟動路由矩陣36(圖10)。在至少一個實施例中，方法130可用於藉由將一些或所有公式暫存器庫148索引至型樣辨識處理器14之邏輯胞或其他組件以使得將儲存在公式暫存器庫148之暫存器中之控制信號路由到適當邏輯胞或組件來配置裝置93。
一既定庫中之暫存器之數目可由每一暫存器之寬度及欲被配置之一陣列中之邏輯胞之行數目及列數目支配。舉例而言，在一個實施例中，啟動路由矩陣36可包含512個行及8個列的啟動路由胞78，總共達4,096個啟動路由胞78。每一啟動路由胞78可分別藉由對該啟動路由胞係獨特之某一數目之一個或多個控制信號控制，例如一組三個控制信號CTL-1、CTL-2及CTL-3。
在此一實例中，該等控制信號可儲存在個別暫存器庫中。若三個控制信號暫存器庫中之每一者包含32位元暫存器，且需要一個暫存器位元來儲存一特定啟動路由胞之每一控制信號，每控制信號暫存器庫之位元數目將等於啟動路由胞78之數目，且每一庫中之暫存器之數目將等於單元78之總數目除以暫存器之寬度。因此，在本實例中，暫存器97中之某些暫存器可組織成一128個暫存器之CTL-1暫存器庫，其包含用於啟動路由矩陣78之全部4,096個CTL-1控制信號位元；一128個暫存器之CTL-2暫存器庫，其包含用於啟動路由矩陣78之全部CTL-2控制信號位元；及一128個暫存器之CTL-3暫存器庫，其類似地包含用於啟動路由矩陣78之全部CTL-3控制信號位元。儘管本文中出於清晰之目的已提供了某些實例，但應注意一裝置可具有根據儲存在該裝置之暫存器中之控制信號控制之眾多其他邏輯胞或組件。
如上文大體所述，不同裝置93可具有不同特性、能力或用於提供此等能力之不同數目之組件。相關於型樣辨識實施例，此等裝置之型樣辨識處理器14可包含除其特徵胞30之總數目外之眾多差異。舉例而言，如在圖17中所大體繪示，型樣辨識處理器14之電路可被劃分成一個或多個邏輯區塊154，其每一者皆具有如上文關於圖2到圖12所論述之一辨識模組22及一聚合模組24。此外，此等型樣辨識處理器可在其所包含之邏輯區塊之數目以及該等邏輯區塊中之每一者之特性方面不同。此等差異之非限制實例可係每區塊特徵胞30之數目、每區塊前向及反向啟動及/或路由線之數目(例如，圖10中在啟動路由胞78之間傳遞信號之線)、每區塊邏輯積之數目、每區塊積之邏輯總和之數目或每區塊臨限計數器之數目。
為促進此等各種裝置93之配置，一特定裝置93之特性及能力可儲存在裝置93之裝置能力庫150中，從而允許在方法130(圖15)之步驟132中從裝置能力庫150之一個或多個暫存器存取該等特性及能力。在一個實施例中，每一裝置93之能力及特性通常由裝置製造商儲存在其能力庫150中之一個或多個暫存器中。表示此等能力之暫存器資料可由一配置系統94根據儲存在系統94中(例如，在儲存媒體103中)且經配置以讀取及解譯此資料之裝置驅動器或其他軟體來存取。在一型樣辨識裝置93之一個實例中，一裝置能力庫150可包含以下暫存器：
當然，將瞭解，裝置能力庫150可包含少於上文表中所指示之所有暫存器，或除上文所指示之彼等暫存器外或代替上文所指示之彼等暫存器，可包含其他暫存器。基於此資料，一配置系統(例如，圖13之系統94)可在步驟134中確定裝置93之特性及能力且然後在步驟136中配置裝置93。如將瞭解，此確定及配置可由系統94根據儲存在裝置94內且由CPU 20執行之各種軟體或韌體來執行。
在一個實施例中，配置裝置93之步驟136可經由圖18中所大體圖解闡釋之方法160來自動執行。特定而言，在此實施例中，可在一步驟162中提供各種配置方程式。舉例而言，此等配置方程式可儲存於系統94之儲存媒體103中。此等配置方程式可包含通常與欲被配置之一裝置93特之性相關聯之各種參數。舉例而言，在一個實施例中，此等參數可包含以下參數：
步驟162中所提供之該等配置方程式可適於根據裝置93之特定能力來配置裝置93。在具有上文在表3及表4中所闡述之參數之一實施例中，步驟162中所提供之配置方程式可包含以下表中所提供之用於計算欲包含於公式暫存器庫148之各種暫存器庫中之暫存器數目之彼等配置方程式。
對於上文方程式，因數RC 可指代暫存器行數目且包含在對一特定暫存器庫所需之暫存器數目可相依於一邏輯區塊中之特徵胞數目及一單個暫存器中位元之數目之考量中。RC 之廣義方程式(其允許特徵胞(I )之數目不相依於暫存器中位元之數目(INT ))可由以下提供：
(I +INT -1)/INT =RC
此廣義方程式允許將針對一特定暫存器庫之所有資料位元「封包」在最小數目之暫存器中。然而，在一些實施例中，I 可限為INT 之整數倍，且RC 可定義為如下：
(I /INT )=RC
此外，應注意表5之暫存器庫中之每一者可包含與上述裝置中之每一區塊之功能相關聯之所有暫存器，其中一鄰接位址空間跨越區塊邊界。舉例而言，用於一型樣辨識處理器之多個邏輯區塊之所有AF暫存器可包含於AF暫存器庫中。同樣，根據上文方程式，將明瞭，各種暫存器庫彼此相比較可具有相同或不同數目之暫存器。
在一步驟164中，配置系統或裝置(例如，系統94)可依據從裝置能力庫150存取之暫存器資料來界定各種裝置參數之值，包含但不限於上文所論述之彼等參數。然後，可使用該等配置方程式在一步驟166中配置裝置93。舉例而言，在一個實施例中，該等方程式可促進公式暫存器庫148之位元至本文所論述之型樣辨識電路之特定部分之映射。在此一實施例中，步驟162中所提供之該等配置方程式可進一步包含用於索引(例如，映射)公式暫存器庫148中之每一位元之方程式。
如從上文對某些實施例實例之論述中將瞭解，系統94可從裝置93本身讀取裝置93之能力，且然後基於其自身獨特能力配置裝置93。在一額外實施例中，系統94可配置具有不同特性或能力之一裝置家族168中之任何或所有裝置。舉例而言，除了能夠配置可具有100,000個特徵胞之一裝置93之外，系統94亦可配置分別具有(例如)500,000個及1,000,000個特徵胞之裝置170及172。系統94可存取家族168中之每一裝置之能力且基於其自身獨特能力配置彼裝置。由於每一裝置之配置係基於該裝置之能力可適應，因此，系統94能夠實現靈活且適應性地配置裝置家族168中之每一裝置而不需要修改用於與此等裝置通信之系統94之軟體或驅動器。此外，與其中迫使用於各種功能之暫存器處於一預定位址處之一僵硬配置系統相比，本技術促進對家族168中之其他裝置之實驗及此後之開發，而亦不需要修改配置軟體。最後，應注意，在至少一個實施例中，本文所揭示之技術中之任一者或所有者皆可與以下共同未決專利中所述之技術中之一者或多者結合使用：2008年10月18日提出申請且名稱為「System and Method of Indirect Register Access」之第12/253,966號共同未決美國專利申請案及2008年10月18日提出申請且名稱為「Indirect Register Access Method and System」之第12/253,967號共同未決美國專利申請案。
儘管可易於對本發明作出各種修改及替代形式，但特定實施例已經以實例方式顯示於圖式中並詳細闡述於本文中。然而，應理解，並不意欲將本發明限定於所揭示之特定形式。而是，本發明將涵蓋歸屬於下文隨附申請專利範圍所界定之本發明精神及範疇內之所有修改、等效內容及替代方案。
10．．．系統
12．．．資料串流
14．．．型樣辨識處理器
16．．．搜尋準則
18．．．編譯器
20．．．中央處理單元
22．．．辨識模組
24．．．聚合模組
26．．．輸出匯流排
28．．．列解碼器
30．．．特徵胞
32．．．搜尋項陣列
34．．．偵測陣列
36．．．啟動路由矩陣
37．．．輸入導體
38．．．偵測匯流排
40．．．鎖存器矩陣
42．．．聚合路由矩陣
44．．．臨限邏輯矩陣
46．．．邏輯積矩陣
48．．．邏輯總和矩陣
50．．．初始化路由矩陣
51．．．輸出緩衝器
53．．．群組邏輯線
54．．．搜尋項胞
56．．．輸出導體
58．．．記憶體胞
60．．．導體
62．．．導體
63．．．特徵胞
64．．．特徵胞
66．．．特徵胞
68．．．偵測胞
70．．．記憶體胞
72．．．導體
74．．．導體
75．．．第一搜尋準則
76．．．第二搜尋準則
78．．．啟動路由胞
80．．．特徵胞
82．．．特徵胞
84．．．特徵胞
86．．．特徵胞
88．．．首碼
90．．．尾碼
92．．．尾碼
93．．．型樣辨識裝置
94．．．系統
95．．．記憶體
96．．．記憶體管理單元
97．．．暫存器
98．．．暫存器存取邏輯
99．．．位址映射
100．．．系統
101．．．單獨位址映射
102．．．直接暫存器組(或群組)
103．．．儲存媒體
104．．．間接暫存器組(或群組)
106．．．臨界狀態暫存器
108．．．臨界控制暫存器
110．．．刺激位元組輸入暫存器
112．．．間接庫選擇暫存器
114．．．間接位址選擇暫存器
116．．．間接資料輸入/輸出暫存器
118．．．暫存器庫
120．．．暫存器
121．．．暫存器位址匯流排
122．．．流動保存及恢復群組
123．．．暫存器資料輸入/輸出匯流排
124．．．匹配結果及除錯群組
126．．．通電配置群組
128．．．型樣配置群組
146．．．全異暫存器庫
148．．．公式暫存器庫
150．．．裝置能力庫
154．．．邏輯區塊
168．．．裝置家族
170．．．裝置
172．．．裝置
圖1繪示搜尋一資料串流之系統之一實例；
圖2繪示圖1之系統中之一型樣辨識處理器之一實例；
圖3繪示圖2之型樣辨識處理器中之一搜尋項胞之一實例；
圖4及圖5繪示針對一單個字元搜尋資料串流之圖3之搜尋項胞；
圖6至圖8繪示包含數個搜尋項胞之一辨識模組針對一字對資料串流進行搜尋；
圖9繪示經配置以針對兩個字並行地對資料串流進行搜尋之辨識模組；
圖10至圖12繪示根據規定具有相同首碼之多個字之一搜尋準則進行搜尋之辨識模組；
圖13根據本發明之一實施例繪示一型樣辨識裝置，其包含圖2之該型樣辨識處理器及與一基於處理器之系統通信之一組暫存器；
圖14根據一個實施例圖解闡釋具有圖13之型樣辨識裝置之直接及間接暫存器之一系統；
圖15是根據本發明之一實施例配置一裝置(例如，圖13之型樣辨識裝置)之一方法之一流程圖；
圖16根據一個實施例圖解闡釋將全異暫存器庫及公式暫存器庫包含在圖13之裝置之暫存器中；
圖17根據一個實施例繪示圖2之型樣辨識處理器之額外細節；
圖18圖解闡釋藉由使用參數方程式以一可適應方式配置圖13之裝置之一方法之一個實例；及
圖19根據一個實施例大體繪示系統94配置一裝置家族中之一個或多個不同裝置之能力。
14．．．型樣辨識處理器
20．．．中央處理單元
93．．．型樣辨識裝置
94．．．系統
95．．．記憶體
96．．．記憶體管理單元
97．．．暫存器
98．．．暫存器存取邏輯
99．．．位址映射
101．．．單獨位址映射
103．．．儲存媒體

Claims (31)

  1. 一種用以組態一電子裝置之系統，其包括：一裝置，其包含複數個記憶體位置，該複數個記憶體位置包含以裝置能力資料編碼之一組記憶體位置，其中該裝置能力資料與該裝置之元件之一數目或該裝置之該元件之特性相關；其中該系統經配置以自該組記憶體位置存取該裝置能力資料且基於該裝置能力資料配置該裝置。
  2. 如請求項1之系統，其中該裝置係一裝置家族中之一個裝置，該裝置家族包含具有與該一個裝置不同之能力之一額外裝置，且其中該系統經配置以基於自該額外裝置之一個或多個記憶體位置存取之額外裝置能力資料自動地配置該額外裝置。
  3. 如請求項1之系統，其包括一處理器，其中該系統經配置以使該處理器能夠自該組記憶體位置存取該裝置能力資料。
  4. 如請求項3之系統，其包括以可執行指令編碼之一儲存媒體，該等可執行指令經配置以在由該處理器執行時實施以下作業：自該組記憶體位置存取該裝置能力資料；及基於該裝置能力資料及編碼於該儲存媒體中之一方程式自動地配置該裝置。
  5. 如請求項4之系統，其中該等可執行指令包含經配置以依據該所存取裝置能力資料界定該方程式之參數值之指 令。
  6. 如請求項3之系統，其中該裝置包含該處理器或一儲存媒體中之至少一者。
  7. 如請求項1之系統，其中該複數個記憶體位置包含一組額外記憶體位置。
  8. 如請求項7之系統，其中該組額外記憶體位置包含一組暫存器，且該系統經配置以基於該裝置能力資料將該組暫存器在邏輯上組織成複數個暫存器庫。
  9. 如請求項8之系統，其中該複數個暫存器庫之該等暫存器庫中之至少兩者具有不同數目之暫存器。
  10. 如請求項1之系統，其中該裝置包含複數個邏輯區塊，且以裝置能力資料編碼之該組記憶體裝置包含以表示該複數個邏輯區塊中之一邏輯區塊之能力之裝置能力資料編碼的至少一個記憶體位置。
  11. 如請求項1之系統，其中該組記憶體位置包含以裝置能力資料編碼之一唯讀記憶體位置。
  12. 如請求項1之系統，其中該裝置係一型樣辨識裝置。
  13. 如請求項1之系統，其中該系統經配置以基於該裝置能力資料自動地配置該裝置。
  14. 如請求項1之系統，其中該系統經配置以唯獨基於該裝置能力資料配置該裝置。
  15. 一種用以組態一電子裝置之方法，其包括：存取儲存在複數個暫存器中之一個或多個暫存器中之資料，該所存取資料包含表示一裝置之能力之能力資 料，該能力資料與該裝置之元件之一數目或該裝置之該元件之特性相關；及部分地基於該所存取能力資料自動地配置該裝置。
  16. 如請求項15之方法，其中存取儲存在複數個暫存器中之一個或多個暫存器中之資料包含存取儲存在該裝置之一個或多個暫存器中之資料。
  17. 如請求項15之方法，其中存取儲存在複數個暫存器中之一個或多個暫存器中之資料包含存取表示一型樣辨識裝置之能力之能力資料。
  18. 如請求項17之方法，其中存取能力資料包含存取表示該型樣辨識裝置之邏輯區塊數目為元件之該數目之資料。
  19. 如請求項17之方法，其中存取能力資料包含存取表示該型樣辨識裝置之每邏輯區塊之特徵胞數目為元件之該數目之資料。
  20. 如請求項17之方法，其中存取能力資料包含存取表示該型樣辨識裝置之每邏輯區塊之前向啟動線數目或每邏輯區塊之反向啟動線數目中之至少一者為元件之該數目之資料。
  21. 如請求項15之方法，其中自動地配置該裝置包含將該複數個暫存器自動地索引至該裝置之間接暫存器位址。
  22. 如請求項21之方法，其中自動地映射該複數個暫存器至間接暫存器位址包含：基於該所存取能力資料界定至少一個方程式之參數；及 基於該至少一個方程式，將該複數個暫存器中之一暫存器中之一位元索引至一間接暫存器位址。
  23. 如請求項15之方法，其中自動地配置該裝置包含自動地計算欲包含在一間接暫存器庫中之裝置暫存器數目。
  24. 一種可組態之電子裝置，其包括：一電腦可讀儲存媒體，其上編碼有可執行指令，該等可執行指令包括：用以自一裝置之一暫存器存取資料之指令；用以依據該所存取資料確定該裝置之能力之指令，其中該資料與該裝置之元件之一數目或該裝置之該等元件之特性相關；及用以基於該等所確定能力配置該裝置之指令。
  25. 如請求項24之方法，其中該等用以配置該裝置之指令包含用以將複數個裝置暫存器映射至邏輯暫存器庫之指令。
  26. 如請求項24之裝置，其中該等用以配置該裝置之指令包含用以基於該等所確定能力界定一配置方程式之一參數且用以基於該配置方程式配置該裝置之指令。
  27. 如請求項24之裝置，其中該電腦可讀儲存媒體包含一磁性記憶體裝置、一光學記憶體裝置或一固態記憶體裝置中之至少一者。
  28. 如請求項24之裝置，其中該電腦可讀儲存媒體包括其上至少共同儲存有該等可執行指令之複數個電腦可讀儲存媒體。
  29. 一種用以組態一電子裝置之方法，其包括：自一裝置之一暫存器輸出指示該裝置之能力之能力資料，該能力資料與該裝置之邏輯胞之一數目或該裝置之該等邏輯胞之特性相關；及接收根據該輸出之能力資料及編碼於一記憶體儲存媒體中之一個或多個配置公式的該裝置之複數個暫存器之位元至該裝置之該等邏輯胞之映射。
  30. 如請求項29之方法，其包括用該等所接收之該等位元之映射更新該裝置之一位址映射。
  31. 如請求項30之方法，其中更新該裝置之一位址映射包括更新儲存在該裝置內之一位址映射。
TW098144804A 2008-12-31 2009-12-24 用於配置裝置之系統、方法及裝置 TWI409695B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/347,403 US8140780B2 (en) 2008-12-31 2008-12-31 Systems, methods, and devices for configuring a device

Publications (2)

Publication Number Publication Date
TW201033896A TW201033896A (en) 2010-09-16
TWI409695B true TWI409695B (zh) 2013-09-21

Family

ID=42061995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098144804A TWI409695B (zh) 2008-12-31 2009-12-24 用於配置裝置之系統、方法及裝置

Country Status (3)

Country Link
US (2) US8140780B2 (zh)
TW (1) TWI409695B (zh)
WO (1) WO2010077770A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8209521B2 (en) * 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US8938590B2 (en) * 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US10007486B2 (en) 2008-12-01 2018-06-26 Micron Technology, Inc. Systems and methods to enable identification of different data sets
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US9626190B2 (en) * 2010-10-07 2017-04-18 Advanced Micro Devices, Inc. Method and apparatus for floating point register caching
KR101607736B1 (ko) 2011-01-25 2016-03-30 마이크론 테크놀로지, 인크. 오토마톤의 진입 차수 및/또는 진출 차수를 제어하기 위한 양화 언롤링
KR101640295B1 (ko) 2011-01-25 2016-07-15 마이크론 테크놀로지, 인크. 정규 표현을 컴파일하기 위한 방법 및 장치
WO2012103151A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. State grouping for element utilization
EP2668574B1 (en) 2011-01-25 2021-11-24 Micron Technology, INC. Utilizing special purpose elements to implement a fsm
US8782624B2 (en) 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US9443156B2 (en) 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8648621B2 (en) 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US8593175B2 (en) 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US8680888B2 (en) 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9304968B2 (en) 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9389841B2 (en) 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
WO2014046974A2 (en) 2012-09-20 2014-03-27 Case Paul Sr Case secure computer architecture
US20150370721A1 (en) * 2013-01-31 2015-12-24 Hewlett-Packard Development Company, L.P. Mapping mechanism for large shared address spaces
US9122622B1 (en) * 2013-02-26 2015-09-01 Digital Dynamics, Inc. Configurable input/output controller system
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
US10430210B2 (en) 2014-12-30 2019-10-01 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705266A (en) * 2005-04-14 2007-02-01 Qualcomm Inc System and method wherein conditional instructions unconditionally provide output
US20070150623A1 (en) * 2004-01-14 2007-06-28 Kravec Kerry A Parallel Pattern Detection Engine
TW200835347A (en) * 2006-10-12 2008-08-16 Qualcomm Inc Variable length coding table selection based on video block type for refinement coefficient coding

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL38603A (en) * 1972-01-21 1975-10-15 Bar Lev H Automatic pattern recognition method and apparatus particularly for optically recognizing alphanumeric characters
JPS4891935A (zh) * 1972-03-08 1973-11-29
US4011547A (en) * 1972-07-17 1977-03-08 International Business Machines Corporation Data processor for pattern recognition and the like
GB1518093A (en) * 1974-10-04 1978-07-19 Mullard Ltd Mark detection apparatus
JPS51112236A (en) * 1975-03-28 1976-10-04 Hitachi Ltd Shape position recognizer unit
JPS5313840A (en) * 1976-07-23 1978-02-07 Hitachi Ltd Analogy calculator
US4204193A (en) * 1978-11-03 1980-05-20 International Business Machines Corporation Adaptive alignment for pattern recognition system
US4414685A (en) * 1979-09-10 1983-11-08 Sternberg Stanley R Method and apparatus for pattern recognition and detection
US4748674A (en) * 1986-10-07 1988-05-31 The Regents Of The University Of Calif. Pattern learning and recognition device
US5014327A (en) * 1987-06-15 1991-05-07 Digital Equipment Corporation Parallel associative memory having improved selection and decision mechanisms for recognizing and sorting relevant patterns
US5216748A (en) * 1988-11-30 1993-06-01 Bull, S.A. Integrated dynamic programming circuit
US5617574A (en) * 1989-05-04 1997-04-01 Texas Instruments Incorporated Devices, systems and methods for conditional instructions
US6400996B1 (en) * 1999-02-01 2002-06-04 Steven M. Hoffberg Adaptive pattern recognition based control system and method
US5331227A (en) * 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5300830A (en) * 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5459798A (en) * 1993-03-19 1995-10-17 Intel Corporation System and method of pattern recognition employing a multiprocessing pipelined apparatus with private pattern memory
US20050251638A1 (en) * 1994-08-19 2005-11-10 Frederic Boutaud Devices, systems and methods for conditional instructions
JP3345515B2 (ja) * 1994-08-31 2002-11-18 アイワ株式会社 ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置
US6279128B1 (en) * 1994-12-29 2001-08-21 International Business Machines Corporation Autonomous system for recognition of patterns formed by stored data during computer memory scrubbing
US5680640A (en) * 1995-09-01 1997-10-21 Emc Corporation System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state
US5754878A (en) * 1996-03-18 1998-05-19 Advanced Micro Devices, Inc. CPU with DSP function preprocessor having pattern recognition detector that uses table for translating instruction sequences intended to perform DSP function into DSP macros
JP2940496B2 (ja) * 1996-11-05 1999-08-25 日本電気株式会社 パタンマッチング符号化装置及び方法
US6362868B1 (en) * 1997-07-15 2002-03-26 Silverbrook Research Pty Ltd. Print media roll and ink replaceable cartridge
US6041405A (en) * 1997-12-18 2000-03-21 Advanced Micro Devices, Inc. Instruction length prediction using an instruction length pattern detector
US6219776B1 (en) * 1998-03-10 2001-04-17 Billions Of Operations Per Second Merged array controller and processing element
US6052766A (en) * 1998-07-07 2000-04-18 Lucent Technologies Inc. Pointer register indirectly addressing a second register in the processor core of a digital processor
US6317849B1 (en) 1999-04-28 2001-11-13 Intel Corporation Method and apparatus for controlling available capabilities of a device
US6880087B1 (en) * 1999-10-08 2005-04-12 Cisco Technology, Inc. Binary state machine system and method for REGEX processing of a data stream in an intrusion detection system
US6640262B1 (en) * 1999-12-20 2003-10-28 3Com Corporation Method and apparatus for automatically configuring a configurable integrated circuit
US7080359B2 (en) * 2002-01-16 2006-07-18 International Business Machines Corporation Stack unique signatures for program procedures and methods
US6240003B1 (en) * 2000-05-01 2001-05-29 Micron Technology, Inc. DRAM content addressable memory using part of the content as an address
US7146643B2 (en) * 2002-10-29 2006-12-05 Lockheed Martin Corporation Intrusion detection accelerator
US7292572B2 (en) 2002-12-11 2007-11-06 Lsi Corporation Multi-level register bank based configurable ethernet frame parser
US7089352B2 (en) * 2002-12-23 2006-08-08 Micron Technology, Inc. CAM modified to be used for statistic calculation in network switches and routers
US6944710B2 (en) * 2002-12-30 2005-09-13 Micron Technology, Inc. Multiple category CAM
US6906938B2 (en) * 2003-08-15 2005-06-14 Micron Technology, Inc. CAM memory architecture and a method of forming and operating a device according to a CAM memory architecture
US7849119B2 (en) * 2003-12-29 2010-12-07 Xilinx, Inc. Digital signal processing circuit having a pattern detector circuit
US7487542B2 (en) * 2004-01-14 2009-02-03 International Business Machines Corporation Intrusion detection using a network processor and a parallel pattern detection engine
US7392229B2 (en) * 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
US7672529B2 (en) * 2005-05-10 2010-03-02 Intel Corporation Techniques to detect Gaussian noise
US7376782B2 (en) 2005-06-29 2008-05-20 Intel Corporation Index/data register pair for indirect register access
FR2891075B1 (fr) * 2005-09-21 2008-04-04 St Microelectronics Sa Circuit de memoire pour automate de reconnaissance de caracteres de type aho-corasick et procede de memorisation de donnees dans un tel circuit
US7360063B2 (en) * 2006-03-02 2008-04-15 International Business Machines Corporation Method for SIMD-oriented management of register maps for map-based indirect register-file access
US7512634B2 (en) * 2006-06-05 2009-03-31 Tarari, Inc. Systems and methods for processing regular expressions
US7725510B2 (en) * 2006-08-01 2010-05-25 Alcatel-Lucent Usa Inc. Method and system for multi-character multi-pattern pattern matching
US8065249B1 (en) 2006-10-13 2011-11-22 Harris Curtis L GPSTP with enhanced aggregation functionality
US7774286B1 (en) 2006-10-24 2010-08-10 Harris Curtis L GPSTP with multiple thread functionality
US7890923B2 (en) * 2006-12-01 2011-02-15 International Business Machines Corporation Configurable pattern detection method and apparatus
US7797521B2 (en) * 2007-04-12 2010-09-14 International Business Machines Corporation Method, system, and computer program product for path-correlated indirect address predictions
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
WO2012103151A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. State grouping for element utilization
KR101640295B1 (ko) 2011-01-25 2016-07-15 마이크론 테크놀로지, 인크. 정규 표현을 컴파일하기 위한 방법 및 장치
KR101607736B1 (ko) 2011-01-25 2016-03-30 마이크론 테크놀로지, 인크. 오토마톤의 진입 차수 및/또는 진출 차수를 제어하기 위한 양화 언롤링
EP2668574B1 (en) 2011-01-25 2021-11-24 Micron Technology, INC. Utilizing special purpose elements to implement a fsm

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070150623A1 (en) * 2004-01-14 2007-06-28 Kravec Kerry A Parallel Pattern Detection Engine
TW200705266A (en) * 2005-04-14 2007-02-01 Qualcomm Inc System and method wherein conditional instructions unconditionally provide output
TW200835347A (en) * 2006-10-12 2008-08-16 Qualcomm Inc Variable length coding table selection based on video block type for refinement coefficient coding

Also Published As

Publication number Publication date
TW201033896A (en) 2010-09-16
US8725961B2 (en) 2014-05-13
US8140780B2 (en) 2012-03-20
WO2010077770A1 (en) 2010-07-08
US20120179854A1 (en) 2012-07-12
US20100169538A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI409695B (zh) 用於配置裝置之系統、方法及裝置
US10020033B2 (en) Indirect register access method and system
TWI442318B (zh) 間接暫存器存取之系統及方法
US11782859B2 (en) Methods and systems for devices with self-selecting bus decoder
TWI519963B (zh) 用以完成可變寬度資料輸入之方法及系統
TWI488108B (zh) 用以同步一單一資料串流之平行處理的裝置、系統及方法
TWI419045B (zh) 用於管理裝置之端序模式之系統及方法
US10157208B2 (en) Methods and apparatuses for reducing power consumption in a pattern recognition processor
TWI416332B (zh) 藉由多個裝置同步化單一資料串流之同時直接記憶體存取平行處理之裝置、系統及方法
TWI489300B (zh) 用於傳達平行型樣搜尋引擎之型樣匹配結果之裝置、系統及方法
TWI507977B (zh) 啟用不同資料集之識別之系統及方法
TWI414998B (zh) 型樣辨識處理器之電力消耗管理之方法及系統
TWI419002B (zh) 具有資料匹配報告模組之型樣辨識處理器
TWI590059B (zh) 用於型樣辨識處理器之匯流排