TWI419045B - 用於管理裝置之端序模式之系統及方法 - Google Patents

Description

用於管理裝置之端序模式之系統及方法

本發明之實施例一般而言係關於數位資料處理，且更具體而言，在某些實施例中，係關於管理一電子裝置或系統之一端序模式。

在計算領域中，型樣辨識任務越來越具有挑戰性。電腦之間傳輸之資料量不斷增大，且使用者期望識別之型樣之數目日益增加。舉例而言，垃圾郵件或惡意軟體通常藉由搜尋一資料串流中之型樣(例如，特定短語或多筆代碼)來偵測。型樣之數目隨著垃圾郵件及惡意軟體之變化而增加，此乃因可實施新型樣以搜尋新變體。針對此等型樣中之每一者對一資料串流進行搜尋可形成一計算瓶頸。通常，在接收到資料串流時，針對每一型樣對其進行搜尋，一次一個。在系統準備對資料串流之下一部分進行搜尋之前的延遲隨著型樣之數目增加。因此，型樣辨識可使資料之接收減慢。

計算硬體(例如，執行上述型樣辨識任務之硬體)可與多個其他裝置介接。舉例而言，型樣辨識硬體可耦合至各種處理器，例如，不同類型之微處理器。此等不同類型之微處理器可彼此不同地解譯及儲存一資料序列。舉例而言，某些微處理器或其他裝置可以一「大端序(big-endian)」模式運作，其中將首先讀取、儲存及解譯一資料序列中之最高有效部分(例如，一大端序之位元組次序模式中之最高有效位元組)。其他微處理器或裝置可以一「小端序(little-endian)」模式運作，其中將首先讀取、儲存及解譯該資料序列中之最低有效部分(例如，一小端序之位元組次序模式中之最低有效位元組)。由於此等裝置之適當運行可依賴於其中其解譯資料之次序，因此該系統將通常經設計以經由硬體或軟體轉譯自此一裝置接收或正發送至此一裝置之資料。然而，據信，由該系統進行之此轉譯增加系統設計成本且此轉譯可影響系統效能。

圖1繪示對一資料串流12進行搜尋之一系統10之一實例。系統10可包含一型樣辨識處理器14，其根據搜尋準則16對資料串流12進行搜尋。

每一搜尋準則可規定一個或多個目標表達(亦即，型樣)。短語「目標表達」係指型樣辨識處理器14正在搜尋之一資料序列。目標表達之實例包含拼寫某一字之一字元序列、詳細說明一基因之一遺傳鹼基對序列、形成一影像之一部分之一圖像或視訊檔案中之一位元序列、形成一程式之一部分之一可執行檔案中之一位元序列或形成一歌曲或一口語短語之一部分之一音訊檔案中之一位元序列。

一搜尋準則可規定一筆以上目標表達。舉例而言，一搜尋準則可規定以字母序列「cl」開頭之所有五個字母之字、以字母序列「cl」開頭之任一字、包含字「cloud」多於三次之一段落等。可能組之目標表達之數目係任意大的，例如，可存在與資料串流可呈現之資料排列同樣多之目標表達。搜尋準則可以多種格式來表達，包含正規表達、簡明地規定若干組目標表達而不必列舉每一目標表達之一程式設計語言。

每一搜尋準則可由一個或多個搜尋項構成。因此，一搜尋準則之每一目標表達可包含一個或多個搜尋項且某些目標表達可使用共同搜尋項。如本文中所使用，短語「搜尋項」係指在一單個搜尋循環期間所搜尋之一資料序列。該資料序列可包含呈一二進制格式或其他格式(例如，十進位、ASCII等)之多個資料位元。該序列可用一單個數位或多個數位(例如，數個二進制數位)編碼資料。舉例而言，型樣辨識處理器14可一次一個字元地對一文字資料串流12進行搜尋，且搜尋項可規定一組單個字元，例如，字母「a」，字母「a」或「e」，或規定一組所有單個字元之一萬用字元搜尋項。

搜尋項可小於或大於規定一字元(或資料串流所表達之資訊之其他形素(grapheme)(亦即，基礎單位)，例如，一音符、一遺傳鹼基對、一10進位數位或一子像素)之位元之數目。舉例而言，一搜尋項可係8個位元且一單個字元可係16個位元，在此情況下，兩個連續搜尋項可規定一單個字元。

搜尋準則16可由一編譯器18進行格式化以用於型樣辨識處理器14。格式化可包含自該等搜尋準則解構出搜尋項。舉例而言，若資料串流12所表達之形素大於該等搜尋項，則該編譯器可將搜尋準則解構為多個搜尋項以搜尋一單個形素。類似地，若資料串流12所表達之形素小於該等搜尋項，則編譯器18可為每一單獨形素提供具有未使用位元之一單個搜尋項。編譯器18亦可對搜尋準則16進行格式化以支援型樣辨識處理器14本機不支援之各種正規表達運算子。

型樣辨識處理器14可藉由評估來自資料串流12之每一新項來對資料串流12進行搜尋。此處，字「項」係指可匹配一搜尋項之資料量。在一搜尋循環期間，型樣辨識處理器14可判定當前所呈現之項是否匹配搜尋準則中之當前搜尋項。若該項匹配該搜尋項，則評估被「推進」，亦即，比較下一項與搜尋準則中之下一搜尋項。若該項不匹配，則比較下一項與搜尋準則中之第一項，藉此重設搜尋。

可將每一搜尋準則編譯至型樣辨識處理器14中之一不同有限狀態機中。該等有限狀態機可並行運行，從而根據搜尋準則16對資料串流12進行搜尋。當在前搜尋項由資料串流12匹配時，該等有限狀態機可步進遍及一搜尋準則中之每一連續搜尋項，或若該搜尋項未被匹配，則該等有限狀態機可開始搜尋該搜尋準則之第一搜尋項。

型樣辨識處理器14可在約相同時間(例如，在一單個裝置循環期間)根據數個搜尋準則及其各別搜尋項評估每一新項。該等並行有限狀態機可各自在約相同時間接收來自資料串流12之項，且該等並行有限狀態機中之每一者可判定該項是否將該並行有限狀態機推進至其搜尋準則中之下一搜尋項。該等並行有限狀態機可根據相對大數目個搜尋準則(例如，多於100、多於1000或多於10,000)來評估項。由於其等並行運作，因此其等可將該等搜尋準則應用至具有一相對高頻寬之一資料串流12(例如，大於或大體等於每秒64MB或每秒128MB之一資料串流12)而不會使該資料串流減慢。在某些實施例中，搜尋-循環持續時間不隨搜尋準則之數目按比例調整，因此搜尋準則之數目對型樣辨識處理器14之效能可幾乎沒有影響。

當滿足一搜尋準則時(亦即，在推進至最後一個搜尋項且與其匹配之後)，型樣辨識處理器14可將該準則之滿足報告給一處理單元，例如，一中央處理單元(CPU)20。中央處理單元20可控制系統10之型樣辨識處理器14及其他部分。

系統10可係對一資料串流進行搜尋之各種系統或裝置中之任一者。舉例而言，系統10可係監視資料串流12之一桌上型電腦、膝上型電腦、手持式或其他類型之電腦。系統10亦可係一網路節點，例如，一路由器、一伺服器或一用戶端(例如，先前所述類型之電腦中之一者)。系統10可係某一其他類別之電子裝置，例如，一影印機、一掃描器、一印表機、一遊戲控制臺、一電視、一視訊轉換視訊散佈或記錄系統、一電纜盒(cable box)、一個人數位媒體播放器、一工廠自動化系統、一汽車電腦系統或一醫療裝置。(用來闡述系統之此等各種實例之術語(如同本文中所使用之諸多其他術語)可共用某些所指物，且因此不應僅根據所列舉之其他物件來理解)。

資料串流12可係一使用者或其他實體可期望對其進行搜尋之各種類型之資料串流中之一者或多者。舉例而言，資料串流12可係在一網路上接收之一資料串流，例如，在網際網路上接收之封包或在一蜂巢式網路上接收之語音或資料。資料串流12可係自與系統10通信之一感測器(例如，一成像感測器、一溫度感測器、一加速度計或類似物或其組合物)接收之資料。資料串流12可作為一串列資料串流由系統10接收，其中資料係以具有意義之一次序(例如，以一明顯的時間、詞法或語義次序)被接收。另一選擇係，資料串流12可並行地或無序地被接收，且然後(例如)藉由將在網際網路上接收之封包重新排序被轉換為一串列資料串流。在某些實施例中，資料串流12可以串列方式呈現項，但表達該等項中之每一者之位元可並行地被接收。資料串流12可係自在系統10外部之一源接收，或可藉由訊問一記憶體裝置且由所儲存之資料形成資料串流12來形成。

端視資料串流12中之資料之類型，一設計者可挑選不同類型之搜尋準則。舉例而言，搜尋準則16可係一病毒定義檔案。可表徵病毒或其他惡意軟體，且可使用惡意軟體之態樣來形成指示資料串流12是否可能正在遞送惡意軟體之搜尋準則。可將所得搜尋準則儲存於一伺服器上，且一用戶端系統之一操作者可預訂將該等搜尋準則下載至系統10之一服務。由於會出現不同類型之惡意軟體，因此搜尋準則16可自該伺服器週期性地更新。該等搜尋準則亦可用來規定可在一網路上接收之不期望之內容，舉例而言，不需要之電子郵件(通常稱為垃圾郵件)或一使用者發現係令人反感之其他內容。

資料串流12可由對系統10正在接收之資料感興趣之一第三方來搜尋。舉例而言，可針對在一版權作品中出現之文字、一音訊序列或一視訊序列而監視資料串流12。可針對與一刑事調查或民事訴訟有關或一雇主感興趣之言論而監視資料串流12。

搜尋準則16亦可包含資料串流12中若干型樣，例如，在可由CPU 20或型樣辨識處理器14定址之記憶體中，可對該等型樣進行一轉譯。舉例而言，搜尋準則16可各自規定一英語字，對於該英語字，一對應西班牙語字儲存於記憶體中。在另一實例中，搜尋準則16可規定資料串流12之經編碼版本，例如，MP3、MPEG4、FLAC、Ogg Vorbis等，對於該等經編碼版本，可得到資料串流12之一經解碼版本，或反之亦然。

型樣辨識處理器14可係與CPU 20一起整合至一單個組件(例如，一單個裝置)中之硬體或可形成為一單獨組件。舉例而言，型樣辨識處理器14可係一單獨積體電路。型樣辨識處理器14可稱為一「共處理器」或一「型樣辨識共處理器」。

圖2繪示型樣辨識處理器14之一實例。型樣辨識處理器14可包含一辨識模組22及一彙總模組24。辨識模組22可經組態以比較所接收之項與搜尋項，且辨識模組22與彙總模組24兩者可協作以判定將一項與一搜尋項匹配是否滿足一搜尋準則。

辨識模組22可包含一列解碼器28及複數個特徵胞30。每一特徵胞30可規定一搜尋項，且特徵胞30之群組可形成一形成一搜尋準則之並行有限狀態機。特徵胞30之組件可形成一搜尋項陣列32、一偵測陣列34及一啟動路由矩陣36。搜尋項陣列32可包含複數個輸入導體37，其每一者皆可使特徵胞30中之每一者與列解碼器28通信。

列解碼器28可基於資料串流12之內容在該複數個輸入導體37中選擇特定導體。舉例而言，列解碼器28可係一種一位元組對256列型解碼器，其基於可表示一個項之一所接收位元組之值啟動256個列中之一者。一0000 0000之一位元組項可對應於該複數個輸入導體37中之頂列，且一1111 1111之一位元組項可對應於該複數個輸入導體37中之底列。因此，端視自資料串流12接收到哪些項，可選擇不同輸入導體37。在接收到不同項時，列解碼器28可撤銷啟動對應於先前項之列且啟動對應於新項之列。

偵測陣列34可耦合至一偵測匯流排38，其將指示搜尋準則之全部或部分滿足之信號輸出至彙總模組24。啟動路由矩陣36可基於一搜尋準則中之已被匹配之搜尋項之數目選擇性地啟動及撤銷啟動特徵胞30。

彙總模組24可包含一鎖存器矩陣40、一彙總路由矩陣42、一臨限邏輯矩陣44、一邏輯積矩陣46、一邏輯和矩陣48及一初始化路由矩陣50。

鎖存器矩陣40可實施某些搜尋準則之部分。某些搜尋準則(例如，某些正規表達)僅計數一匹配或一匹配群組之第一次出現。鎖存器矩陣40可包含記錄是否已出現一匹配之鎖存器。可在初始化期間對鎖存器進行清除，且在運作期間週期性地重新初始化，此乃因經判定將滿足或不再滿足搜尋準則－亦即，一較早搜尋項可需要在可滿足該搜尋準則之前被再次匹配。

彙總路由矩陣42可類似於啟動路由矩陣36運行。彙總路由矩陣42可在偵測匯流排38上接收指示匹配之信號且可將該等信號路由至連接至臨限邏輯矩陣44之不同群組邏輯線53。彙總路由矩陣42亦可將初始化路由矩陣50之輸出路由至偵測陣列34以在經判定將滿足或不再滿足一搜尋準則時重設偵測陣列34之部分。

臨限邏輯矩陣44可包含複數個計數器，例如，經組態以遞增計數或遞減計數之32位元計數器。臨限邏輯矩陣44可載入有一初始計數且其可基於由辨識模組發訊之匹配而自該計數遞增計數或遞減計數。舉例而言，臨限邏輯矩陣44可計數某一長度之文字中一字之出現數目。

臨限邏輯矩陣44之輸出可係至邏輯積矩陣46之輸入。邏輯積矩陣46可選擇性地產生「積」結果(例如，布林邏輯(Boolean logic)中之「AND」函數)。邏輯積矩陣46可實施為一正方形矩陣，其中輸出積之數目等於來自臨限邏輯矩陣44之輸入線之數目，或邏輯積矩陣46可具有數目不同於輸出之輸入。可將所得積值輸出至邏輯和矩陣48。

邏輯和矩陣48可選擇性地產生和(例如，布林邏輯中之「OR」函數)。邏輯和矩陣48亦可係一正方形矩陣，或邏輯和矩陣48可具有數目不同於輸出之輸入。由於該等輸入係邏輯積，因此邏輯和矩陣48之輸出可係積的邏輯和(例如，布林積的邏輯和(SOP)形式)。可由初始化路由矩陣50接收邏輯和矩陣48之輸出。

初始化路由矩陣50可經由彙總路由矩陣42重設偵測陣列34及彙總模組24之部分。初始化路由矩陣50亦可實施為一正方形矩陣，或初始化路由矩陣50可具有數目不同於輸出之輸入。初始化路由矩陣50可回應於來自邏輯和矩陣48之信號且重新初始化型樣辨識處理器14之其他部分(例如，在已滿足了一搜尋準則或經判定不再滿足該搜尋準則時)。

彙總模組24可包含一輸出緩衝器51，其接收臨限邏輯矩陣44、彙總路由矩陣42及邏輯和矩陣48之輸出。彙總模組24之輸出可在輸出匯流排26上自輸出緩衝器51傳輸至CPU 20(圖1)。在某些實施例中，一輸出多工器可對來自此等組件42、44及48之信號進行多工處理且將指示準則之滿足或搜尋項之匹配之信號輸出至CPU 20(圖1)。在其他實施例中，可在不將該等信號傳輸通過該輸出多工器之情況下報告來自型樣辨識處理器14之結果，此並非暗示亦不可省略本文中所闡述之任一其他特徵。舉例而言，可將來自臨限邏輯矩陣44、邏輯積矩陣46、邏輯和矩陣48或初始化路由矩陣50之信號在輸出匯流排26上並行傳輸至該CPU。

圖3圖解闡釋搜尋項陣列32(圖2)中之一單個特徵胞30之一部分(本文中稱為一搜尋項胞54之一組件)。搜尋項胞54可包含一輸出導體56及複數個記憶體胞58。記憶體胞58中之每一者皆可耦合至輸出導體56及複數個輸入導體37中之導體中之一者兩者。回應於其輸入導體37被選擇，記憶體胞58中之每一者可輸出指示其所儲存值之一值，從而透過輸出導體56輸出資料。在某些實施例中，該複數個輸入導體37可稱為「字線」，且輸出導體56可稱為一「資料線」。

記憶體胞58可包含各種類型之記憶體胞中之任一者。舉例而言，記憶體胞58可係揮發性記憶體，例如，具有一電晶體及一電容器之動態隨機存取記憶體(DRAM)胞。該電晶體之源極與汲極可分別連接至該電容器之一板及輸出導體56，且該電晶體之閘極可連接至輸入導體37中之一者。在揮發性記憶體之另一實例中，記憶體胞58中之每一者可包含一靜態隨機存取記憶體(SRAM)胞。該SRAM胞可具有一輸出，該輸出係藉由受控於輸入導體37中之一者的一存取電晶體而選擇性地耦合至輸出導體56。記憶體胞58亦可包含非揮發性記憶體，例如，相變記憶體(例如，一雙向(ovonic)裝置)、快閃記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、磁阻式記憶體或其他類型之非揮發性記憶體。記憶體胞58亦可包含正反器，例如，由邏輯閘製成之記憶體胞。

圖4及圖5繪示運作中之搜尋項胞54之一實例。圖4圖解闡釋搜尋項胞54接收不匹配該胞之搜尋項之一項，且圖5圖解闡釋一匹配情形。

如圖4所圖解闡釋，搜尋項胞54可經組態以藉由將資料儲存於記憶體胞58中來搜尋一個或多個項。記憶體胞58可各自表示資料串流12可呈現之一項，例如，在圖3中，每一記憶體胞58表示一單個字母或數字，以字母「a」開始且以數字「9」結束。表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一第一值，且不表示滿足搜尋項之項之記憶體胞58可經程式化以儲存一不同值。在所圖解闡釋之實例中，搜尋項胞54經組態以搜尋字母「b」。表示「b」之記憶體胞58可儲存一1或邏輯高，且不表示「b」之記憶體胞58可經程式化以儲存一0或邏輯低。

為比較來自資料串流12之一項與搜尋項，列解碼器28可選擇耦合至表示所接收項之記憶體胞58之輸入導體37。在圖4中，資料串流12呈現一小寫「e」。此項可由資料串流12以八位元ASCII碼之形式呈現，且列解碼器28可將此位元組解譯為一列位址，從而藉由對其激勵而在導體60上輸出一信號。

作為回應，由導體60控制之記憶體胞58可輸出指示記憶體胞58所儲存之資料之一信號，且該信號可由輸出導體56傳送。在此情況下，由於字母「e」不係由搜尋項胞54規定之項中之一者，因此其不匹配搜尋項，且搜尋項胞54輸出一0值，從而指示未發現匹配。

在圖5中，資料串流12呈現一字元「b」。同樣，列解碼器28可將此項解譯為一位址，且列解碼器28可選擇導體62。作為回應，表示字母「b」之記憶體胞58輸出其所儲存值，在此情況下，其係一1，從而指示一匹配。

搜尋項胞54可經組態以一次搜尋一筆以上項。多個記憶體胞58可經程式化以儲存一1，從而規定與一筆以上項匹配之一搜尋項。舉例而言，表示小寫字母「a」及大寫字母「A」之記憶體胞58可經程式化以儲存一1，且搜尋項胞54可搜尋任一項。在另一實例中，搜尋項胞54可經組態以在接收到任一字元之情況下輸出一匹配。所有記憶體胞58可經程式化以儲存一1，以使得搜尋項胞54可充當一搜尋準則中之一萬用字元項。

圖6至圖8繪示辨識模組22根據一多項搜尋準則進行搜尋(例如，搜尋一字)。具體而言，圖6圖解闡釋辨識模組22偵測一字之第一字母，圖7圖解闡釋第二字母之偵測，且圖8圖解闡釋最後一個字母之偵測。

如圖6所圖解闡釋，辨識模組22可經組態以搜尋字「big」。對三個毗鄰特徵胞63、64及66進行圖解闡釋。特徵胞63經組態以偵測字母「b」。特徵胞64經組態以偵測字母「i」。特徵胞66經組態以既偵測字母「g」又指示搜尋準則被滿足。

圖6亦繪示偵測陣列34之額外細節。偵測陣列34可包含特徵胞63、64及66中之每一者中之一偵測胞68。偵測胞68中之每一者皆可包含一記憶體胞70(例如，上述類型之記憶體胞中之一者(例如，一正反器))，其指示特徵胞63、64或66是作用中還是非作用中。偵測胞68可經組態以將指示偵測胞68是否係作用中之一信號輸出至啟動路由矩陣36且已自其相關聯搜尋項胞54接收到指示一匹配之一信號。非作用中特徵胞63、64及66可忽視匹配。偵測胞68中之每一者皆可包含具有來自記憶體胞70及輸出導體56之輸入之一AND閘。可將該AND閘之輸出路由至偵測匯流排38及啟動路由矩陣36兩者或一者或另一者。

繼而，啟動路由矩陣36可藉由向偵測陣列34中之記憶體胞70寫入來選擇性地啟動特徵胞63、64及66。啟動路由矩陣36可根據搜尋準則及接下來在資料串流12中搜尋哪個搜尋項來啟動特徵胞63、64或66。

在圖6中，資料串流12呈現字母「b」。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體62(其表示字母「b」)之記憶體胞58中之值之一信號。然後，偵測胞56可各自判定其等是否已接收到指示一匹配之一信號及其等是否係作用中。由於特徵胞63經組態以偵測字母「b」且係作用中(如其記憶體胞70所指示)，因此特徵胞63中之偵測胞68可將指示搜尋準則之第一搜尋項已被匹配之一信號輸出至啟動路由矩陣36。

如圖7所圖解闡釋，在匹配第一搜尋項之後，啟動路由矩陣36可藉由將一1寫入至下一特徵胞64之偵測胞68中之其記憶體胞70來啟動該特徵胞。啟動路由矩陣36亦可維持特徵胞63之作用中狀態，以防下一項滿足第一搜尋項(例如，若接收到項序列「bbig」)。在對資料串流12進行搜尋期間之一部分時間或大致所有時間期間，搜尋準則之第一搜尋項可維持於一作用中狀態中。

在圖7中，資料串流12將字母「i」呈現給辨識模組22。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體72(其表示字母「i」)之記憶體胞58中之值之一信號。然後，偵測胞56可各自判定其等是否已接收到指示一匹配之一信號及其等是否係作用中。由於特徵胞64經組態以偵測字母「i」且係作用中(如其記憶體胞70所指示)，因此特徵胞64中之偵測胞68可將指示其搜尋準則之下一搜尋項已被匹配之一信號輸出至啟動路由矩陣36。

接下來，啟動路由矩陣36可啟動特徵胞66，如圖8所圖解闡釋。在評估下一項之前，可撤銷啟動特徵胞64。特徵胞64可由其偵測胞68在偵測循環之間重設其記憶體胞70來撤銷啟動或啟動路由矩陣36可撤銷啟動特徵胞64，舉例而言。

在圖8中，資料串流12將項「g」呈現給列解碼器28，該列解碼器選擇表示項「g」之導體74。作為回應，特徵胞63、64及66中之每一者可在其輸出導體56上輸出指示儲存於連接至導體74(其表示字母「g」)之記憶體胞58中之值之一信號。然後，偵測胞68可各自判定其等是否已接收到指示一匹配之一信號及其等是否係作用中。由於特徵胞66經組態以偵測字母「g」且係作用中(如其記憶體胞70所指示)，因此特徵胞66中之偵測胞68可將指示其搜尋準則之最後一個搜尋項已被匹配之一信號輸出至啟動路由矩陣36。

一搜尋準則之末端或一搜尋準則之一部分可由啟動路由矩陣36或偵測胞68來識別。此等組件36或68可包含指示其特徵胞63、64或66是規定一搜尋準則之最後一個搜尋項還是一搜尋準則之一組分之記憶體。舉例而言，一搜尋準則可規定其中字「cattle」出現兩次之所有句子，且辨識模組可將指示「cattle」在一句子內之每一出現之一信號輸出至彙總模組，該彙總模組可計數該等出現以判定該搜尋準則是否被滿足。

特徵胞63、64或66可在數個條件下被啟動。一特徵胞63、64或66可係「始終作用中」，此意指其在整個或大致整個搜尋期間保持作用中。一始終作用中特徵胞63、64或66之一實例係搜尋準則之第一特徵胞(例如，特徵胞63)。

一特徵胞63、64或66可係「在請求時作用中」，此意指特徵胞63、64或66在某一在先條件被匹配時(例如，在一搜尋準則中之在前搜尋項被匹配時)係作用中。一實例係在由圖6至8中之特徵胞63請求時係作用中之特徵胞64及在由特徵胞64請求時係作用中之特徵胞66。

一特徵胞63、64或66可係「自啟動」，此意指一旦其被啟動，則只要其搜尋項被匹配其即啟動其自身。舉例而言，具有由任一數值數位匹配之一搜尋項之一自啟動特徵胞可在序列「123456xy」中保持作用中直至到達字母「x」為止。每當該自啟動特徵胞之搜尋項被匹配時，其可啟動搜尋準則中之下一特徵胞。因此，一始終作用中特徵胞可由一自啟動特徵胞及一在請求時作用中之特徵胞形成。該自啟動特徵胞可經程式化而其所有記憶體胞58皆儲存一1，且其可在每一項後重複啟動在請求時作用中之特徵胞。在某些實施例中，每一特徵胞63、64及66可在其偵測胞68中或在啟動路由矩陣36中包含規定該特徵胞是否係始終作用中之一記憶體胞，藉此由一單個特徵胞形成一始終作用中特徵胞。

圖9繪示經組態以根據一第一搜尋準則75及一第二搜尋準則76並行進行搜尋之一辨識模組22之一實例。在此實例中，第一搜尋準則75規定字「big」，且第二搜尋準則76規定字「cab」。指示來自資料串流12之當前項之一信號可在大體相同時間傳遞至每一搜尋準則75及76中之特徵胞。輸入導體37中之每一者皆跨越搜尋準則75及76兩者。因此，在某些實施例中，搜尋準則75及76兩者可大體同時評估當前項。據信，此加速搜尋準則之評估。其他實施例可包含經組態以並行評估更多搜尋準則之更多特徵胞。舉例而言，某些實施例可包含並行運作之多於100、500、1000、5000、10,000個特徵胞。此等特徵胞可大體同時評估數百個或數千個搜尋準則。

具有不同數目筆搜尋項之搜尋準則可藉由將更多或更少之特徵胞分配至該等搜尋準則來形成。簡單搜尋準則可消耗比複雜搜尋準則更少之呈特徵胞形式之資源。據信，相對於具有大數目個大體相同之核心之處理器(全部經組態以評估複雜搜尋準則)，此減少型樣辨識處理器14(圖2)之成本。

圖10至圖12繪示一更複雜搜尋準則之一實例及啟動路由矩陣36之特徵兩者。啟動路由矩陣36可包含複數個啟動路由胞78，其群組可與特徵胞63、64、66、80、82、84及86中之每一者相關聯。舉例而言，該等特徵胞中之每一者皆可包含5、10、20、50個或更多個啟動路由胞78。啟動路由胞78可經組態以在一在先搜尋項被匹配時將啟動信號傳輸至一搜尋準則中之下一搜尋項。啟動路由胞78可經組態以將啟動信號路由至毗鄰特徵胞或相同特徵胞內之其他啟動路由胞78。啟動路由胞78可包含指示哪些特徵胞對應於一搜尋準則中之下一搜尋項之記憶體。

如圖10至圖12所圖解闡釋，辨識模組22可經組態以根據複雜搜尋準則而非規定單個字之準則進行搜尋。舉例而言，辨識模組22可經組態以搜尋以一前置字88開頭且以兩個後置字90或92中之一者結束之字。所圖解闡釋之搜尋準則規定依次以字母「c」及「l」開頭且以字母序列「ap」或字母序列「oud」結束之字。此係規定多個目標表達(例如，字「clap」或字「cloud」)之一搜尋準則之一實例。

在圖10中，資料串流12將字母「c」呈現給辨識模組22，且特徵胞63既係作用中又偵測一匹配。作為回應，啟動路由矩陣36可啟動下一特徵胞64。啟動路由矩陣36亦可維持特徵胞63之作用中狀態，此乃因特徵胞63係搜尋準則中之第一搜尋項。

在圖11中，資料串流12呈現一字母「l」，且特徵胞64辨識一匹配且係作用中。作為回應，啟動路由矩陣36可將一啟動信號傳輸至第一後置字90之第一特徵胞66及第二後置字92之第一特徵胞82兩者。在其他實例中，可啟動更多後置字，或多個前置字可啟動一個或多個後置字。

接下來，如圖12所圖解闡釋，資料串流12將字母「o」呈現給辨識模組22，且第二後置字92之特徵胞82偵測一匹配且係作用中。作為回應，啟動路由矩陣36可啟動第二後置字92之下一特徵胞84。在允許特徵胞66變成非作用中時，對第一後置字90之搜尋可停止。圖10至圖12所圖解闡釋之步驟可繼續通過字母「u」及「d」，或搜尋可停止直至下一次前置字88被匹配為止。

圖13係根據一項實施例之一電子裝置或系統之一方塊圖。通常由參考編號100指代之電子裝置或系統可係具有圖13中所繪示之組件中之某些組件或所有組件之各種類型之系統中之任一者。舉例而言，在各種實施例中，系統100可包含各種電腦(例如，個人電腦、伺服器或網路器具)、一網路裝置(例如，存取點、路由器或數據機)、一個人組織器、一行動電話或類似物中之任一者。在某些實施例中，一處理器102(例如，一微處理器)控制系統功能及請求之運作。

系統100可包含一電源104，舉例而言，其可包含一電池、一AC電力轉接器或一DC電力轉接器。端視系統100執行之功能，可將各種其它裝置耦合至處理器102。舉例而言，可將一輸入裝置106耦合至處理器102以接收來自一使用者之輸入。輸入裝置106可包含一使用者介面，其可包含按鈕、開關、一鍵盤、一光筆、一滑鼠、一數位化器、一語音辨識系統或多個其他輸入裝置中之任一者。亦可將一顯示器108耦合至處理器102以向使用者提供資訊。舉例而言，顯示器108可包含一LCD顯示器、一CRT顯示器或LED。

可將一RF子系統/基頻處理器110耦合至處理器102以提供無線通信能力。RF子系統/基頻處理器110可包含耦合至一RF接收器及一RF傳輸器之一天線(未顯示)。此外，一通信埠112可適於在電子系統100與一周邊裝置114之間提供一通信介面。周邊裝置114可包含一塢站、擴展槽或其他外部組件。在某些實施例中，周邊裝置114可提供型樣辨識功能性，例如，以上結合圖1至12所闡述之功能性。

處理器102可耦合至各種類型之記憶體裝置以促進其運作。舉例而言，處理器102可連接至各種記憶體裝置，例如，揮發性記憶體116、非揮發性記憶體118或兩者。揮發性記憶體116可包含各種記憶體類型，例如，靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)或一雙倍資料速率(DDR)記憶體的世代(例如，DDR1、DDR2、DDR3等)。非揮發性記憶體118可包含各種類型之記憶體，例如，電可程式化唯讀記憶體(EPROM)或快閃記憶體，舉例而言。此外，替代固態記憶體儲存裝置或除固態記憶體儲存裝置以外，非揮發性記憶體可包含一個或多個光或磁儲存裝置，例如，一磁帶或磁碟式驅動記憶體。此儲存媒體可包含可由處理器102執行以能夠實現或執行眾多功能(包含下文關於管理一裝置之端序所論述之彼等功能)之各種應用指令。

在某些實施例中，系統100可與一額外裝置122通信，通常如圖14中所圖解闡釋。在某些實施例中，雖然亦構想其他裝置，但額外裝置122可係一路由器、一數據機或某一其他網路裝置。系統100(或其組件)與裝置122之間的通信可透過任一適合資料匯流排124來實現。在某些實施例中，資料匯流排124可包含，但不限於一同步動態隨機存取記憶體(SDRAM)匯流排、一DDR記憶體匯流排(例如，一DDR1匯流排、一DDR2匯流排、一DDR3匯流排等)或某一其他多位元組並行匯流排。雖然在當前所圖解闡釋之實施例中，將裝置122繪示為與系統100不同，但應注意，裝置122與系統100(或裝置122或系統100之各種組件)可整合至一共同裝置或系統中。舉例而言，在一項實施例中，系統100可包含與包含一數據機之一裝置122通信之一電腦。然而，在另一實施例中，裝置122可整合至一電腦系統100中。

裝置122可包含一核心邏輯模組126及一個或多個暫存器128，該兩者協作以允許裝置122執行其所計劃之功能。舉例而言，在一項實施例中，裝置122可包含一型樣辨識裝置，其中核心邏輯模組126及暫存器128提供(除其他功能以外)以上結合圖1至12所闡述之功能性。

通常如上所述，各種電子裝置可根據一大端序模式或一小端序模式讀取、寫入及解譯一資料序列。雖然關於大端序及小端序之位元組次序闡述且圖解闡釋本文中所提供之實例，但根據此等實例應瞭解，本技術亦可應用至管理大端序及小端序之位元次序、字次序或類似物。

在一項實施例中，核心邏輯模組126包含一暫存器介面130，其使得資料能夠根據各種裝置端序模式被寫入至暫存器128或自暫存器128被讀取，該等裝置端序模式可基於一硬體輸入或經由軟體而選擇，如下文所更加詳細論述。在當前所圖解闡釋之實施例中，輸入/輸出電路132經由資料匯流排124促進裝置122與系統100之組件之間的通信。同樣應注意，裝置122(或其組件)可與系統100分離或整合至系統100中，且應瞭解，輸入/輸出電路132可經組態以經由各種類型之內部或外部資料匯流排中之任一者通信，包含上述彼等並行匯流排。

裝置122可包含硬體輸入接針134，其經組態以將控制信號提供至核心邏輯模組126或裝置122之其他組件。此外，在一項實施例中，硬體輸入接針134可包含一「端序」輸入接針136以控制裝置122之端序模式。舉例而言，裝置122可經組態以在端序輸入接針136上之一信號係「低」時(例如，係接至接地)以一小端序模式運作且在輸入接針136上之信號係「高」時以一大端序模式運作。

出於說明性目的，在圖15中繪示將如何根據一大端序模式及一小端序模式中之每一者儲存一32位元資料值142之一實例。在本實例中，將值142以十六進制格式寫入為：0x0a0b0c0d。為儲存此一值，一大端序系統通常將在一個位元組位址處儲存最高有效位元組(亦即，0x0a)，而其他位元組(亦即，0x0b、0x0c、0x0d)將儲存於連續遞增之位元組位址處，如表144中大體所示。相反地，一小端序系統通常將在一特定位元組位址處儲存最低有效位元組(亦即，0x0d)，且然後將根據其餘位元組之相對有效位元位序在連續遞增之位元組位址處儲存其餘位元組，如表146中大體所示。

由於大端序及小端序系統期望以不同次序寫入、讀取及解譯循序資料，因此若系統100及裝置122以彼此不同端序模式運作，則自系統100或裝置122中之一者傳輸之資料可被另一者錯誤解譯。舉例而言，在其中循序發送值142(例如，一次一個位元組或一次一個位元)之一實施例中，一大端序裝置122可首先在資料匯流排124上發送值142之0x0a組分(亦即，最高有效位元組)，隨後依次係0x0b、0x0c及(然後)0x0d組分(其具有遞減的有效位元位序)。然而，若系統100係以一小端序模式運作，則其將首先接收0x0a組分，但將此位元組解譯為最低有效位元組(而非如大端序裝置122所解譯之最高有效位元組)，且將0x0b、0x0c及0x0d組分解譯為遞增的有效位元位序(而非遞減的有效位元位序)。因此，在沒有某一校正形式之情況下，大端序裝置122將已將所發送資料解譯為：0x0a0b0c0d，但小端序系統100將把所接收資料解譯為具有一值：0x0d0c0b0a。

在某些實施例中，裝置122之暫存器介面130可經組態以轉譯在以不同端序模式運作之一系統100與裝置122之間通信之資料。在一項實施例中，裝置122之端序模式可根據一方法148來管理，通常如圖16中所圖解闡釋。方法148通常可包含存取裝置122之一個或多個暫存器128之一步驟150，且在一步驟152中，判定其中裝置122正運作之當前端序模式，如下文結合圖17及圖18所更加詳細論述。一旦判定裝置122之當前端序模式，則可在一步驟154中改變裝置122之端序模式，亦如下文所論述。

在步驟150中所存取之一個或多個暫存器可包含根據一項實施例大體繪示於圖17中之一狀態暫存器156。雖然應瞭解，可完全根據本技術採用其他暫存器寬度，但將狀態暫存器156圖解闡釋為一32位元暫存器。狀態暫存器156包含32個位元位置(位元位置0至位元位置31)，每一者與能夠儲存一各別資料位元E0-E31之一記憶體胞相關聯。在一項實施例中，資料位元E0-E31可以所圖解闡釋之方式分組成位元組158、160、162及164，且可以任何適合增量(例如，以一個位元組增量)被讀取或寫入。

狀態暫存器156之每一位元位置及/或位元位置群組可與一特定特性或功能相關聯。舉例而言，位元位置7可與裝置122之當前端序模式相關聯，其中資料位元E7之值經設定以指示當前裝置端序模式，通常如表166中所圖解闡釋。在此實施例中，資料位元E7可設定為「0」以指示該裝置正以一小端序模式運作，或可設定為「1」以指示該裝置正以一大端序模式運作。如上所論述，若系統100及裝置122正以相同端序模式運作，則位元組158、160、162及164之資料可傳輸至系統100，其將把資料位元E7辨識為正儲存於狀態暫存器156之位元位置7中。然而，若系統100及裝置122正以不同端序模式運作，則系統100一接收到該資料即將以相反次序解譯此等位元組且使資料位元E7與位元位置31相關聯。因此，系統100讀取來自裝置122之狀態暫存器156之位元位置7中之資料位元之一嘗試可在系統100及裝置122對一共同端序模式達成協議時準確地返回資料位元E7，但在系統100及裝置122在不同端序模式下運作時，不準確地返回資料位元E7。

因此，在一項實施例中，狀態暫存器156在位元位置31處包含一複製的當前裝置端序模式位元，通常如表168中所圖解闡釋。以此方式，甚至在位元組158、160、162及164之次序由系統100不同地解譯時(例如，以相反之有效位元位序次序)，系統100讀取位元位置7之任一嘗試亦將返回資料位元E7或資料位元E31，其每一者相同地指示裝置122之當前端序模式。因此，不管位元組次序之端序之差異，系統100可基於其讀取位元位置7中一資料位元之值之嘗試來偵測裝置122之端序模式。類似地，在其他實施例中，可在更進一步之位元位置中提供裝置之當前端序模式以計及其他類型之端序，例如，位元次序之端序。

如上所述，裝置122及系統100以不同端序模式運作可導致通信錯誤。此外，若以一第一端序模式運作之一系統100欲嘗試組態以一不同端序模式運作之一裝置122(例如，藉由向暫存器128寫入值)，則裝置122可錯誤解譯來自系統100之組態資料，從而致使裝置122以與所計劃之方式相反之一方式組態。因此，在一項實施例中，裝置122經組態以通電或重設為允許讀取狀態暫存器156(例如，由系統100)而不必對該裝置執行任何組態寫入之一預設模式。除其他優勢以外，此促進系統100對裝置122之端序之提早判定，且通常在減小因不匹配之端序導致之組態錯誤之可能性時促進裝置122之組態。

應瞭解，狀態暫存器156亦可提供其他功能或特性之指示。在某些實施例中，裝置122之端序可由一硬體輸入(本文中稱為一硬體端序模式)或由一軟體輸入(本文中稱為一軟體端序模式)控制，且狀態暫存器156之其他位元位置可指示當前控制方式之細節。舉例而言，狀態暫存器156之位元位置29可經讀取以判定裝置122之端序是正由硬體(例如，由輸入接針136)還是由一軟體暫存器位元控制，通常如表170中所圖解闡釋。雖然在其他實施例中控制軟體暫存器位元可包含於狀態暫存器156中，但在一項實施例中該控制軟體暫存器位元包含於一不同暫存器中，例如，下文結合圖18所論述之控制暫存器186。

狀態暫存器156之位元位置28及30可經讀取以分別判定軟體及硬體端序模式。在此一實施例中，資料位元E7及E31之裝置端序模式在資料位元E29設定為「0」(指示裝置端序之硬體控制)時將與E30匹配，且在資料位元E29設定為「1」(指示裝置端序之軟體控制)時將與資料位元E28匹配。狀態暫存器156之其他資料位元可用於其他功能或特性，或可保持未使用(或保留以供未來使用)，通常如表176及178中所圖解闡釋。

如上所述，裝置122可係可組態來以一大端序模式或一小端序模式中之任一者運作。在某些實施例中，暫存器介面130基於一選定裝置端序模式提供至裝置122之資料輸入及來自裝置122之資料輸出之硬體轉譯。該裝置端序模式可由對裝置122之一硬體輸入(例如，經由端序輸入接針136)、由對裝置122之一軟體輸入或兩者選擇。舉例而言，裝置122可在暫存器128中包含一個或多個暫存器位元以用於為裝置122選擇一端序模式且用於指示該裝置端序模式是欲受控於硬體輸入還是受控於軟體輸入。

進一步舉例而言，暫存器128可包含具有此等暫存器位元之一控制暫存器186，通常如圖18中根據一項實施例所圖解闡釋。出於說明性目的，控制暫存器186亦圖解闡釋為一32位元暫存器，但在其他實施例中可使用其他暫存器寬度。此外，應注意，當出於說明性目的而在本文中提供狀態暫存器156及控制暫存器186之某些實例時，與此等暫存器之位元位置相關聯之各種特性及功能可在每一暫存器內變化、在不同暫存器之間切換或組合成一單個暫存器。所圖解闡釋之控制暫存器186包含能夠儲存各別資料位元F0-F31之32個位元位置(位元位置0至位元位置31)。在本實施例中，控制暫存器186之資料位元分組成位元組188、190、192及194。此等資料位元組可以一個位元組增量或以任何其他適合增量(例如，一個或多個位元、一個或多個半位元組之增量或多個位元組之增量)寫入至控制暫存器186或自控制暫存器186讀取。

通常如表196中所指示，在一項實施例中，資料位元F29可設定(例如，由系統100)為「0」以致使裝置之端序模式由一硬體輸入控制(例如，基於端序輸入接針136上之一信號位準)，或設定為「1」以致使裝置之端序模式由軟體控制(例如，藉由設定另一暫存器位元以選擇裝置122之端序模式)。舉例而言，資料位元F28可設定為「0」以選擇裝置122之小端序運作且可設定為「1」以選擇裝置122之大端序運作，通常如表198中所指示。在此一實施例中，裝置122可根據在資料位元F29設定為「0」時由端序輸入接針136上之信號控制之一預設端序模式來運作，但可藉由將資料位元F29設定為「1」來更動(override)此預設模式。控制暫存器186之其他資料位元可用於控制其他功能，或可保持未使用且保留以供未來使用，通常如表200及202中所表示。此外，資料位元F28，或暫存器128之其他資料位元中之任一者可由一軟體驅動程式、韌體或系統100或裝置122之其他軟體自動設定，或可由一使用者經由此軟體手動設定。

由於某些實施例之暫存器介面130可經組態以控制裝置122之端序模式，因此應瞭解，此等實施例在不需要系統100或某一其他裝置執行所通信資料之軟體或硬體轉譯之情況下實現裝置122與系統100之間的有效通信。此外，此等實施例通常可提供控制裝置122之端序之一靈活方式，從而允許其結合一大端序系統或一小端序系統中之任一者有效運作。

儘管可易於對本發明作出各種修改及替代形式，但具體實施例已以實例方式顯示於圖式中並已詳細闡述於本文中。然而，應理解，本發明並非意欲限定於所揭示之特定形式。相反，本發明將涵蓋歸屬於如以下隨附申請專利範圍所界定之本發明精神及範疇內之所有修改、等效及替代形式。

10．．．系統

12．．．資料串流

14．．．型樣辨識處理器

16．．．搜尋準則

18．．．編譯器

20．．．中央處理單元

22．．．辨識模組

24．．．彙總模組

26．．．輸出匯流排

28．．．列解碼器

30．．．特徵胞

32．．．搜尋項陣列

34．．．偵測陣列

36．．．啟動路由矩陣

37．．．輸入導體

38．．．偵測匯流排

40．．．鎖存器矩陣

42．．．彙總路由矩陣

44．．．臨限邏輯矩陣

46．．．邏輯積矩陣

48．．．邏輯和矩陣

50．．．初始化路由矩陣

51．．．輸出緩衝器

53．．．群組邏輯線

54．．．搜尋項胞

56．．．輸出導體

58．．．記憶體胞

60．．．導體

62．．．導體

63．．．特徵胞

64．．．特徵胞

66．．．特徵胞

68．．．偵測胞

70．．．記憶體胞

72．．．導體

74．．．導體

75．．．第一搜尋準則

76．．．第二搜尋準則

78．．．啟動路由胞

80．．．特徵胞

82．．．特徵胞

84．．．特徵胞

86．．．特徵胞

88．．．前置字

90．．．後置字

92．．．後置字

100．．．系統

102．．．處理器

104．．．電源

106．．．輸入裝置

108．．．顯示器

110．．．RF子系統/基頻處理器

112．．．通信埠

114．．．周邊裝置

116．．．揮發性記憶體

118．．．非揮發性記憶體

122．．．額外裝置

124．．．資料匯流排

126．．．核心邏輯模組

128．．．暫存器

130．．．暫存器介面

132．．．輸入/輸出電路

134．．．硬體輸入接針

136．．．端序輸入接針

142．．．值

144．．．表

146．．．表

156．．．狀態暫存器

158．．．位元組

160．．．位元組

162．．．位元組

164．．．位元組

166．．．表

168．．．表

170．．．表

176．．．表

178．．．表

186．．．控制暫存器

188．．．位元組

190．．．位元組

192．．．位元組

194．．．位元組

196．．．表

198．．．表

200．．．表

202．．．表

圖1繪示對一資料串流進行搜尋之系統之一實例；

圖2繪示圖1之系統中之一型樣辨識處理器之一實例；

圖3繪示圖2之型樣辨識處理器中之一搜尋項胞之一實例；

圖4及圖5繪示圖3之搜尋項胞針對一單個字元對資料串流進行搜尋；

圖6至圖8繪示包含針對一字對資料串流進行搜尋之數個搜尋項胞之一辨識模組；

圖9繪示經組態以針對兩個字並行地對資料串流進行搜尋之辨識模組；

圖10至圖12繪示根據規定具有相同前置字之多個字之一搜尋準則進行搜尋之辨識模組；

圖13係根據一項實施例之可以一特定端序模式運作之一電子系統之一方塊圖；

圖14圖解闡釋可與圖13之電子系統通信且可在不同端序模式之間切換之一裝置之一實例；

圖15繪示根據一項實施例根據一小端序模式及一大端序模式中之每一者儲存一32位元值；

圖16係根據一項實施例之改變圖14之裝置之端序模式之一方法之一流程圖；

圖17繪示根據一項實施例圖14之裝置之一狀態暫存器之某些特徵；及

圖18繪示根據一個實例圖14之裝置之一控制暫存器之某些特徵。

100．．．系統

122．．．額外裝置

124．．．資料匯流排

126．．．核心邏輯模組

128．．．暫存器

130．．．暫存器介面

132．．．輸入/輸出電路

134．．．硬體輸入接針

136．．．端序輸入接針

Claims (31)

1. 一種裝置，其包括：一暫存器，其包括複數個記憶體胞，該暫存器經組態以接收及儲存複數個資料位元，其中端序藉由儲存於該暫存器之至少兩個非鄰近位元位置中之一共同資料值所表示該裝置之一端序模式；及輸入/輸出電路，其經組態以促進該複數個資料位元自該裝置之通信，其中該裝置經組態以通電或重設為一能夠實現讀取該暫存器之預設模式，此係在不首先判定是否在讀取該暫存器之前進入該裝置之一第二模式之情況下。
2. 如請求項1之裝置，其中該至少兩個非鄰近位元位置經組態以使接收來自該裝置之該複數個資料位元之一組件能夠在該組件以一第一端序模式運作時將該共同資料值辨識為表示該裝置之該端序模式，及/或在該組件以一第二端序模式運作時將該共同資料值辨識為表示該裝置之該端序模式。
3. 如請求項2之裝置，其中該第一端序模式係一小端序模式，且該第二端序模式係一大端序模式。
4. 如請求項1之裝置，其中該裝置經組態以選擇性地以兩個不同端序模式中之一者運作。
5. 如請求項4之裝置，其中該裝置經組態以回應於在該裝置之一硬體輸入上接收之一信號而以該兩個不同端序模式中之一選定者運作。
6. 如請求項5之裝置，其中該裝置經組態以能夠實現在該硬體輸入上所接收之該信號之一軟體更動。
7. 如請求項6之裝置，其包括一記憶體媒體，該記憶體媒體包含經組態以更動在該硬體輸入上所接收之該信號之可執行常式。
8. 如請求項6之裝置，其中該裝置經組態以使得能夠根據儲存於該暫存器之一特定位元位置中及/或一額外暫存器之一特定位元位置中之一軟體更動資料位元實現該軟體更動。
9. 如請求項8之裝置，其中該裝置經組態以使得在能夠實現該軟體更動時根據一軟體端序選擇位元控制該裝置之該端序模式。
10. 如請求項9之裝置，其中該軟體端序選擇位元儲存於該額外暫存器之一位元位置中。
11. 如請求項1之裝置，其中該輸入/輸出電路經組態以連接至一資料匯流排。
12. 如請求項11之裝置，其中該資料匯流排包含一同步動態隨機存取記憶體匯流排、一雙倍資料速率記憶體匯流排或某一其他多位元組並行匯流排中之至少一者。
13. 如請求項1之裝置，其中該裝置包含一型樣辨識裝置。
14. 一種裝置，其包括：複數個暫存器，其經組態以儲存該裝置之由儲存在該暫存器之至少兩個非鄰近位元位置中之一共同資料值所表示之一端序模式； 一暫存器介面，其經組態以自該複數個暫存器讀取資料且將資料寫入至該複數個暫存器，其中該暫存器介面經組態以選擇性地以一小端序模式或一大端序模式中之一者運作；及一專用端序模式硬體接針，其中該暫存器介面經組態以基於在該專用端序模式硬體接針上所接收之一信號而以一預設端序模式運作。
15. 如請求項14之裝置，其中該裝置經組態以使得該預設端序模式能夠被更動，以使該暫存器介面以不同於該預設端序模式之一端序模式運作。
16. 如請求項15之裝置，其中該複數個暫存器中之一暫存器包含用於控制該預設端序模式之更動之一暫存器位元。
17. 如請求項14之裝置，其中該暫存器介面經組態以基於一選定裝置端序模式轉譯自該複數個暫存器讀取及/或寫入至該複數個暫存器之資料。
18. 一種系統，其包括：一處理器；一儲存裝置，其包含儲存於其中以供該處理器執行之應用指令；及一額外裝置，其由一資料匯流排以通信方式耦合至該處理器；其中該處理器及該資料匯流排經組態以根據由儲存在該系統之一暫存器之至少兩個非鄰近位元位置中之一共同資料值所表示之一特定端序模式運作且該額外裝置可 組態以該特定端序模式或一不同端序模式中之任一者運作，且其中該系統經組態以自動組態該額外裝置以該特定端序模式運作，其中儲存於該儲存裝置中之該應用指令包括用以更動在該額外裝置之一專用硬體接針上輸入之一端序模式選擇信號之多個指令。
19. 如請求項18之系統，其包括包含該處理器之一電腦。
20. 如請求項19之系統，其中該額外裝置包含以通信方式耦合至該電腦之一路由器或一數據機中之至少一者。
21. 如請求項19之系統，其中該電腦包含該儲存裝置。
22. 如請求項19之系統，其中該電腦包含該額外裝置。
23. 如請求項18之系統，其中儲存於該儲存裝置內之該等應用指令包含用於偵測該額外裝置之一當前端序模式之指令。
24. 如請求項18之系統，其中儲存於該儲存裝置內之該等應用指令包含用於更動在該額外裝置之一硬體接針上輸入之一端序模式選擇信號之指令。
25. 一種方法，其包括：存取儲存於一裝置之一暫存器中之資料；及根據儲存於該暫存器中之複數個端序模式資料位元中之至少一個端序模式資料位元判定該裝置之一端序模式，其中判定該裝置之該端序模式包括經由一處理器讀取：若該所存取資料係根據一第一端序模式讀取時儲存於該暫存器中之一第一位元位置之一資料值或若該所存取資料係根據一第二端序模式讀取時儲存於該暫存器中 之一第二位元位置之該資料值之任一者，其中該第一及第二位元位置係非鄰近且儲存在一第一位元位置之該資料值及儲存在該第二位元位置之該資料值包含一共同資料值。
26. 如請求項25之方法，其包括改變該裝置之該端序模式。
27. 如請求項26之方法，其中改變該裝置之該端序模式包含：經由軟體更動一預設端序模式。
28. 如請求項27之方法，其中更動一預設端序模式包含：更動藉由該裝置之一硬體輸入上之一信號所選擇之一預設端序模式。
29. 如請求項26之方法，其中改變該裝置之該端序模式包含：根據該共同資料值改變該端序模式。
30. 如請求項29之方法，其包括經由一軟體驅動程式、韌體或其他軟體自動設定該共同資料值之該值。
31. 如請求項29之方法，其包括經由一軟體驅動程式、韌體或其他軟體手動設定該共同資料值。