KR20130129310A - 장치의 엔디안 모드 관리 시스템 및 방법 - Google Patents

Abstract

엔디안-니스를 관리하는 시스템, 방법 및 장치가 개시된다. 일 실시예에서, 장치가 빅-엔디안 동작 모드 또는 리틀-엔디안 동작 모드 중 하나에서 선택적으로 동작하도록 구성된다. 장치는 장치의 현재 엔디안 모드가 레지스터 내의 적어도 2개의 상이한 비트 위치에 나타내어져 있는 레지스터를 포함할 수 있다. 장치 및 시스템이 동일한 엔디안 모드에서 동작하는 경우 비트 위치들 중 하나에 있는 데이터 비트가 시스템에 의해 판독되는 반면, 장치 및 시스템이 서로 다른 엔디안 모드에서 동작하고 있는 경우 선택된 비트 위치들 중 다른 것에 있는 데이터 비트가 시스템에 의해 판독되도록 적어도 2개의 상이한 비트 위치가 선택될 수 있다. 일부 실시예에서, 장치의 엔디안 모드가 하드웨어 입력 또는 소프트웨어 입력에 의해 제어될 수 있다.

Description

장치의 엔디안 모드 관리 시스템 및 방법{SYSTEMS AND METHODS FOR MANAGING ENDIAN MODE OF A DEVICE}

본 발명의 실시예는 일반적으로 디지털 데이터 처리에 관한 것이며, 보다 구체적으로는, 특정 실시예에서, 전자 장치 또는 시스템의 엔디안 모드(endian mode)를 관리하는 것에 관한 것이다.

컴퓨팅 분야에서, 패턴 인식 작업이 점점 어려워지고 있다. 계속하여 더 많은 양의 데이터가 컴퓨터들 간에 전송되고, 사용자가 식별하고자 하는 패턴의 수가 증가하고 있다. 예를 들어, 스팸 또는 멀웨어는 종종 데이터 스트림에서 패턴, 예를 들어, 특정의 문구 또는 코드를 검색함으로써 검출된다. 스팸 및 멀웨어가 다양함에 따라 패턴의 수가 증가하는데, 그 이유는 새로운 변형을 검색하기 위해 새로운 패턴이 구현될 수 있기 때문이다. 이들 패턴 각각이 있는지 데이터 스트림을 검색하는 것은 컴퓨팅 병목현상을 생기게 할 수 있다. 종종, 데이터 스트림이 수신될 때, 한번에 하나씩 각각의 패턴이 있는지 데이터 스트림이 검색된다. 시스템이 데이터 스트림의 그 다음 부분을 검색할 준비가 되기 전의 지연은 패턴의 수에 따라 증가한다. 따라서, 패턴 인식은 데이터의 수신을 느리게 할 수 있다.

상기한 패턴 인식 작업을 수행하는 하드웨어와 같은 컴퓨팅 하드웨어는 다수의 다른 장치와 인터페이스할 수 있다. 예를 들어, 패턴 인식 하드웨어는 상이한 유형의 마이크로프로세서와 같은 다양한 프로세서에 연결되어 있을 수 있다. 이들 상이한 유형의 마이크로프로세서는 데이터 시퀀스를 서로 다르게 해석하고 저장할 수 있다. 예를 들어, 일부 마이크로프로세서 또는 다른 장치는 데이터 시퀀스의 최상위 부분(예를 들어, 빅-엔디안 바이트 순서 모드에서 최상위 바이트)이 먼저 읽히고 저장되며 해석되는 "빅-엔디안(big-endian)" 모드에서 동작할 수 있다. 다른 마이크로프로세서 또는 장치는 데이터 시퀀스의 최하위 부분(예를 들어, 리틀-엔디안 바이트 순서 모드에서 최하위 바이트)이 먼저 읽히고 저장되며 해석되는 "리틀-엔디안(little-endian)" 모드에서 동작할 수 있다. 이러한 장치가 적절히 기능하는 것이 데이터를 해석하는 순서에 의존할 수 있기 때문에, 시스템은 종종 이러한 장치로부터 수신되거나 이러한 장치로 전송되는 데이터를, 하드웨어 또는 소프트웨어를 통해, 변환하도록 설계될 것이다. 그러나, 시스템에 의한 이러한 변환은 시스템 설계 비용을 증가시킬 것이며 시스템 성능에 영향을 줄 수 있다.

도 1은 데이터 스트림을 검색하는 시스템의 예를 나타낸 도면이다.
도 2는 도 1의 시스템에서의 패턴 인식 프로세서의 예를 나타낸 도면이다.
도 3은 도 2의 패턴 인식 프로세서에서의 검색어 셀의 예를 나타낸 도면이다.
도 4 및 도 5는 단일 문자가 있는지 데이터 스트림을 검색하는 도 3의 검색어 셀을 나타낸 도면이다.
도 6 내지 도 8은 단어가 있는지 데이터 스트림을 검색하는 몇개의 검색어 셀을 포함하는 인식 모듈을 나타낸 도면이다.
도 9는 병렬로 2개의 단어가 있는지 데이터 스트림을 검색하도록 구성되는 인식 모듈을 나타낸 도면이다.
도 10 내지 도 12는 동일한 접두사를 갖는 다수의 단어를 지정하는 검색 조건에 따라 검색하는 인식 모듈을 나타낸 도면이다.
도 13은 일 실시예에 따른, 특정의 엔디안 모드에서 동작할 수 있는 전자 시스템의 블록도이다.
도 14는 도 13의 전자 시스템과 통신할 수 있고 상이한 엔디안 모드 간에 전환할 수 있는 장치의 예를 나타낸 도면이다.
도 15는 일 실시예에 따른, 리틀-엔디안 모드 및 빅-엔디안 모드 각각에 따라 32-비트 값을 저장하는 것을 나타낸 도면이다.
도 16은 일 실시예에 따른, 도 14의 장치의 엔디안 모드를 변경하는 방법의 흐름도이다.
도 17은 일 실시예에 따른, 도 14의 장치의 상태 레지스터의 특정의 특징을 나타낸 도면이다.
도 18은 일 실시예에 따른, 도 14의 장치의 제어 레지스터의 특정의 특징을 나타낸 도면이다.

도 1은 데이터 스트림(12)을 검색하는 시스템(10)의 예를 나타낸 것이다. 시스템(10)은 검색 조건(16)에 따라 데이터 스트림(12)을 검색하는 패턴 인식 프로세서(14)를 포함할 수 있다.

각각의 검색 조건은 하나 이상의 대상 표현식(target expression), 즉 패턴을 지정할 수 있다. "대상 표현식"이라는 문구는 패턴 인식 프로세서(14)가 검색하고 있는 데이터 시퀀스를 말한다. 대상 표현식의 예는 특정의 단어를 철자하는 문자 시퀀스, 유전자를 지정하는 유전 염기쌍 서열, 이미지의 일부분을 형성하는 화상 또는 비디오 파일에서의 비트 시퀀스, 프로그램의 일부를 형성하는 실행가능 파일에서의 비트 시퀀스, 또는 노래 또는 구두 표현의 일부를 형성하는 오디오 파일에서의 비트 시퀀스를 포함한다.

검색 조건은 2개 이상의 대상 표현식을 지정할 수 있다. 예를 들어, 검색 조건은 문자 시퀀스 "cl"로 시작하는 5문자 단어들 전부, 문자 시퀀스 "cl"로 시작하는 임의의 단어, 단어 "cloud"를 4번 이상 포함하는 단락 등을 지정할 수 있다. 가능한 일련의 대상 표현식의 수는 임의의 크기이며, 예를 들어, 데이터 스트림이 나타낼 수 있는 데이터의 순열이 있는 만큼의 대상 표현식이 있을 수 있다. 검색 조건이 각각의 대상 표현식을 꼭 열거할 필요없이 일련의 대상 표현식을 간결하게 지정하는 프로그래밍 언어인 정규식(regular expression)을 비롯한 다양한 형식으로 표현될 수 있다.

각각의 검색 조건이 하나 이상의 검색어로 구성될 수 있다. 따라서, 검색 조건의 각각의 대상 표현식은 하나 이상의 검색어를 포함할 수 있고, 일부 대상 표현식은 공통의 검색어를 사용할 수 있다. 본 명세서에서 사용되는 바와 같이, "검색어"라는 문구는 하나의 검색 사이클 동안에 검색되는 데이터 시퀀스를 말한다. 데이터 시퀀스는 이진 형식 또는 다른 형식(예를 들어, 십진수, ASCII 등)으로 된 다수의 데이터 비트를 포함할 수 있다. 이 시퀀스는 데이터를 하나의 숫자 또는 다수의 숫자(예를 들어, 몇개의 이진 숫자)로 인코딩할 수 있다. 예를 들어, 패턴 인식 프로세서(14)는 한번에 한 문자씩 텍스트 데이터 스트림(12)을 검색할 수 있고, 검색어는 일련의 단일 문자, 예를 들어, 문자 "a", 문자 "a" 또는 "e" 중 어느 하나, 또는 일련의 모든 단일 문자를 지정하는 와일드카드 검색어를 지정할 수 있다.

검색어는 문자를 지정하는 비트 수(또는 데이터 스트림에 의해 표현되는 정보의 다른 자소 - 즉, 기본 단위 -, 예를 들어, 음표, 유전 염기쌍, 십진수 또는 서브픽셀)보다 작거나 클 수 있다. 예를 들어, 검색어는 8 비트일 수 있고, 단일 문자는 16 비트일 수 있으며, 이 경우 2개의 연속적인 검색어가 단일 문자를 지정할 수 있다.

컴파일러(18)에 의해 패턴 인식 프로세서(14)에 대해 검색 조건(16)이 형식 설정될 수 있다. 형식 설정은 검색 조건으로부터 검색어를 분해하는 것을 포함할 수 있다. 예를 들어, 데이터 스트림(12)에 의해 표현된 자소가 검색어보다 큰 경우, 컴파일러는 단일 자소를 검색하기 위해 검색 조건을 다수의 검색어로 분해할 수 있다. 유사하게, 데이터 스트림(12)에 의해 표현된 자소가 검색어보다 작은 경우, 컴파일러(18)는 각각의 개별 자소에 대한 단일 검색어(미사용 비트를 가짐)를 제공할 수 있다. 컴파일러(18)는 또한 패턴 인식 프로세서(14)에 의해 본래 지원되지 않는 다양한 정규식 연산자를 지원하도록 검색 조건(16)을 형식 설정할 수 있다.

패턴 인식 프로세서(14)는 데이터 스트림(12)으로부터 각각의 새로운 용어를 평가함으로써 데이터 스트림(12)을 검색할 수 있다. 여기서 "용어"라는 단어는 검색어와 일치할 수 있는 데이터의 양을 말한다. 검색 사이클 동안, 패턴 인식 프로세서(14)는 현재 제시되는 용어가 검색 조건에서의 현재 검색어와 일치하는지를 판정할 수 있다. 용어가 검색어와 일치하는 경우, 평가가 "진행"되는데, 즉 그 다음 용어가 검색 조건에서의 그 다음 검색어와 비교된다. 용어가 일치하지 않는 경우, 그 다음 용어가 검색 조건에서의 첫번째 용어와 비교되고, 그로써 검색을 재설정한다.

각각의 검색 조건이 패턴 인식 프로세서(14)에서의 상이한 유한 상태 기계로 컴파일될 수 있다. 유한 상태 기계가 병렬로 실행되어, 검색 조건(16)에 따라 데이터 스트림(12)을 검색할 수 있다. 이전의 검색어가 데이터 스트림(12)과 일치하는 경우, 유한 상태 기계는 검색 조건에서의 각각의 연속적인 검색어를 지나갈 수 있거나, 검색어가 일치하지 않는 경우, 유한 상태 기계는 검색 조건의 첫번째 검색어를 검색하기 시작할 수 있다.

패턴 인식 프로세서(14)는 몇개의 검색 조건에 따라 각각의 새로운 용어를 평가하고, 거의 동시에, 예를 들어, 단일 장치 사이클 동안 그 각자의 검색어를 평가할 수 있다. 병렬 유한 상태 기계 각각은 거의 동시에 데이터 스트림(12)으로부터 용어를 수신할 수 있고, 각각의 병렬 유한 상태 기계는 용어가 병렬 유한 상태 기계를 그의 검색 조건에서의 그 다음 검색어로 진행시킬지를 결정할 수 있다. 병렬 유한 상태 기계는 비교적 많은 수, 예를 들어, 100개 초과, 1000개 초과 또는 10,000개 초과의 검색 조건에 따라 용어를 평가할 수 있다. 병렬 유한 상태 기계는, 병렬로 동작하기 때문에, 데이터 스트림을 느리게 하지 않고 비교적 높은 대역폭을 가지는 데이터 스트림(12), 예를 들어, 초당 64 MB 또는 초당 128 MB보다 크거나 일반적으로 같은 데이터 스트림(12)에 검색 조건을 적용할 수 있다. 일부 실시예에서, 검색 사이클 기간은 검색 조건의 수에 따라 스케일링되지 않으며, 따라서 검색 조건의 수는 패턴 인식 프로세서(14)의 성능에 거의 또는 전혀 영향을 미치지 않을 수 있다.

검색 조건이 만족될 때(즉, 마지막 검색어로 진행하여 그와 일치한 후에), 패턴 인식 프로세서(14)는 중앙 처리 장치(CPU)(20)와 같은 처리 장치에 기준이 만족됨을 보고할 수 있다. 중앙 처리 장치(20)는 시스템(10)의 패턴 인식 프로세서(14) 및 기타 부분을 제어할 수 있다.

시스템(10)은 데이터 스트림을 검색하는 각종의 시스템 또는 장치 중 어느 것이라도 될 수 있다. 예를 들어, 시스템(10)은 데이터 스트림(12)을 모니터링하는 데스크톱, 랩톱, 핸드헬드 또는 기타 유형의 컴퓨터일 수 있다. 시스템(10)은 또한 라우터, 서버, 또는 클라이언트(예를 들어, 이전에 기술한 유형의 컴퓨터들 중 하나)와 같은 네트워크 노드일 수 있다. 시스템(10)은 복사기, 스캐너, 프린터, 게임 콘솔, 텔레비전, 셋톱 비디오 배포 또는 녹화 시스템, 케이블 박스, 개인 디지털 미디어 플레이어, 공장 자동화 시스템, 자동차 컴퓨터 시스템, 또는 의료 장치와 같은 일부 다른 종류의 전자 장치일 수 있다. (본 명세서에서 사용되는 다른 용어들 중 다수와 같이 이들 다양한 시스템 예를 기술하는 데 사용되는 용어는 일부 지시대상을 공유할 수 있고, 그 자체로서, 열거된 다른 항목들로 인해 좁게 해석되어서는 안 된다.)

데이터 스트림(12)은 사용자 또는 다른 엔티티가 검색하고자 할 수도 있는 각종의 유형의 데이터 스트림 중 하나 이상일 수 있다. 예를 들어, 데이터 스트림(12)은 인터넷을 통해 수신되는 패킷 또는 셀룰러 네트워크를 통해 수신되는 음성 또는 데이터와 같은, 네트워크를 통해 수신되는 데이터 스트림일 수 있다. 데이터 스트림(12)은 이미징 센서, 온도 센서, 가속도계 등 또는 이들의 조합과 같은, 시스템(10)과 통신을 하는 센서로부터 수신되는 데이터일 수 있다. 데이터 스트림(12)은 직렬 데이터 스트림으로서 시스템(10)에 의해 수신될 수 있고, 여기서 데이터는 시간적으로, 어휘적으로 또는 의미적으로 의미있는 순서와 같이, 의미를 가지는 순서로 수신된다. 대안으로서, 데이터 스트림(12)이 병렬로 또는 비순차적으로 수신될 수 있고, 이어서, 예를 들어, 인터넷을 통해 수신된 패킷을 재정렬하는 것에 의해, 직렬 데이터 스트림으로 변환될 수 있다. 일부 실시예에서, 데이터 스트림(12)은 직렬로 용어를 제시할 수 있지만, 각각의 용어를 표현하는 비트는 병렬로 수신될 수 있다. 데이터 스트림(12)은 시스템(10) 외부의 소스로부터 수신될 수 있거나, 메모리 장치를 조회하고 저장된 데이터로부터 데이터 스트림(12)을 형성함으로써 형성될 수 있다.

데이터 스트림(12)에서의 데이터의 유형에 따라, 상이한 유형의 검색 조건이 설계자에 의해 선택될 수 있다. 예를 들어, 검색 조건(16)은 바이러스 정의 파일일 수 있다. 바이러스 또는 기타 멀웨어가 특징지워질 수 있고, 데이터 스트림(12)이 멀웨어를 전달하는 것 같은지를 나타내는 멀웨어의 측면이 검색 조건을 형성하는 데 사용될 수 있다. 얻어진 검색 조건이 서버에 저장될 수 있고, 클라이언트 시스템의 조작자는 검색 조건을 시스템(10)에 다운로드하는 서비스에 가입할 수 있다. 상이한 유형의 멀웨어가 등장할 때 검색 조건(16)이 서버로부터 주기적으로 업데이트될 수 있다. 검색 조건은 또한 네트워크를 통해 수신될 수도 있는 바람직하지 않은 콘텐츠, 예를 들어, 원하지 않는 전자메일(통상적으로 스팸이라고 함) 또는 사용자가 못마땅하게 생각하는 기타 콘텐츠를 지정하는 데 사용될 수 있다.

데이터 스트림(12)은 시스템(10)에 의해 수신되는 데이터에 관심이 있는 제3 당사자에 의해 검색될 수 있다. 예를 들어, 데이터 스트림(12)은 저작권있는 작품에 나오는 텍스트, 오디오 시퀀스, 또는 비디오 시퀀스가 있는지 모니터링될 수 있다. 데이터 스트림(12)은 범죄 수사 또는 민사상 절차에 관련되어 있거나 고용주가 관심을 가지는 발언이 있는지 모니터링될 수 있다.

검색 조건(16)은 또한, 예를 들어, CPU(20) 또는 패턴 인식 프로세서(14)에 의해 주소지정가능한 메모리에, 변환될 수 있는 데이터 스트림(12)에서의 패턴을 포함할 수 있다. 예를 들어, 검색 조건(16) 각각이 영어 단어를 지정할 수 있고, 영어 단어에 대한 대응하는 스페인어 단어가 메모리에 저장되어 있다. 다른 예에서, 검색 조건(16)이 데이터 스트림(12)의 인코딩된 버전, 예를 들어, MP3, MPEG 4, FLAC, Ogg Vorbis 등을 지정할 수 있고, 그에 대한 데이터 스트림(12)의 디코딩된 버전이 이용가능하거나, 그 반대도 마찬가지이다.

패턴 인식 프로세서(14)는 CPU(20)에 일체화되어 단일 구성요소(단일 장치 등)로 되어 있는 하드웨어일 수 있거나, 개별 구성요소로서 형성될 수 있다. 예를 들어, 패턴 인식 프로세서(14)는 개별 집적 회로일 수 있다. 패턴 인식 프로세서(14)는 "코프로세서" 또는 "패턴 인식 코프로세서"라고 할 수 있다.

도 2는 패턴 인식 프로세서(14)의 예를 나타낸 것이다. 패턴 인식 프로세서(14)는 인식 모듈(22) 및 집계 모듈(24)을 포함할 수 있다. 인식 모듈(22)은 수신된 용어를 검색어와 비교하도록 구성될 수 있고, 인식 모듈(22) 및 집계 모듈(24) 둘다는 협력하여 용어와 검색어를 매칭시키는 것이 검색 조건을 만족시키는지를 판정할 수 있다.

인식 모듈(22)은 행 디코더(28) 및 복수의 피처 셀(30)을 포함할 수 있다. 각각의 피처 셀(30)은 검색어를 지정할 수 있고, 피처 셀(30)의 그룹이 검색 조건을 형성하는 병렬 유한 상태 기계를 형성할 수 있다. 피처 셀(30)의 구성요소는 검색어 어레이(32), 검출 어레이(34) 및 활성화 라우팅 매트릭스(activation-routing matrix)(36)를 형성할 수 있다. 검색어 어레이(32)는 복수의 입력 도체(37)를 포함할 수 있고, 각각의 입력 도체는 각각의 피처 셀(30)을 행 디코더(28)와 통신할 수 있게 할 수 있다.

행 디코더(28)는 데이터 스트림(12)의 콘텐츠에 기초하여 복수의 입력 도체(37) 중에서 특정의 도체를 선택할 수 있다. 예를 들어, 행 디코더(28)는 하나의 용어를 나타낼 수 있는 수신된 바이트의 값에 기초하여 256개 행 중 하나를 활성화시키는 1 바이트-256 행 디코더일 수 있다. 1-바이트 용어 0000 0000은 복수의 입력 도체(37) 중에서 상단 행에 대응할 수 있고, 1-바이트 용어 1111 1111은 복수의 입력 도체(37) 중 하단 행에 대응할 수 있다. 따라서, 데이터 스트림(12)으로부터 어느 용어가 수신되는지에 따라, 상이한 입력 도체(37)가 선택될 수 있다. 상이한 용어가 수신될 때, 행 디코더(28)는 이전의 용어에 대응하는 행을 비활성화시키고 새로운 용어에 대응하는 행을 활성화시킬 수 있다.

검출 어레이(34)는 검색 조건의 전체적인 또는 부분적인 만족을 나타내는 신호를 집계 모듈(24)에 출력하는 검출 버스(38)에 연결될 수 있다. 활성화 라우팅 매트릭스(36)는 일치한 검색 조건에서의 검색어의 수에 기초하여 피처 셀(30)을 선택적으로 활성화 및 비활성화시킬 수 있다.

집계 모듈(24)은 래치 매트릭스(40), 집계 라우팅 매트릭스(42), 문턱값 논리 매트릭스(44), 논리 곱 매트릭스(46), 논리 합 매트릭스(48) 및 초기화 라우팅 매트릭스(50)를 포함할 수 있다.

래치 매트릭스(40)는 특정 검색 조건의 일부분을 구현할 수 있다. 일부 검색 조건, 예를 들어, 일부 정규식은 첫번째로 나오는 일치하는 것 또는 일치하는 것의 그룹만을 카운트한다. 래치 매트릭스(40)는 일치하는 것이 나왔는지를 기록하는 래치를 포함할 수 있다. 래치가 초기화 동안에 소거되고 동작 동안에 주기적으로 재초기화될 수 있는데, 그 이유는 검색 조건이 만족되거나 더 이상 만족가능하지 않은 것으로 판정되기 때문이다 - 즉, 검색 조건이 만족될 수 있기 전에 이전의 검색어가 또 다시 매칭될 필요가 있을 수도 있기 때문이다.

집계 라우팅 매트릭스(42)는 활성화 라우팅 매트릭스(36)와 유사하게 기능할 수 있다. 집계 라우팅 매트릭스(42)는 검출 버스(38)를 통해 일치를 나타내는 신호를 수신할 수 있고, 문턱값 논리 매트릭스(44)에 연결되어 있는 상이한 그룹 논리 라인(53)으로 신호를 라우팅할 수 있다. 집계 라우팅 매트릭스(42)는 또한, 검색 조건이 만족되거나 더 이상 만족가능하지 않은 것으로 판정될 때, 검출 어레이(34)의 일부분을 리셋시키기 위해 초기화 라우팅 매트릭스(50)의 출력을 검출 어레이(34)로 라우팅할 수 있다.

문턱값 논리 매트릭스(44)는 복수의 카운터, 예를 들어, 카운트 업 또는 다운하도록 구성된 32-비트 카운터를 포함할 수 있다. 문턱값 논리 매트릭스(44)는 초기 카운트로 로드될 수 있고, 인식 모듈에 의해 신호되는 일치하는 것에 기초한 카운트로부터 카운트 업 또는 다운될 수 있다. 예를 들어, 문턱값 논리 매트릭스(44)는 어떤 길이의 텍스트에서 단어의 출현 횟수를 카운트할 수 있다.

문턱값 논리 매트릭스(44)의 출력은 논리 곱 매트릭스(46)에 대한 입력이 될 수 있다. 논리 곱 매트릭스(46)는 선택적으로 "곱" 결과(예를 들어, 부울 논리에서의 "AND" 함수)를 생성할 수 있다. 논리 곱 매트릭스(46)는 출력 곱의 수가 문턱값 논리 매트릭스(44)로부터의 입력 라인의 수와 같은 정방 매트릭스(square matrix)로서 구현될 수 있거나, 논리 곱 매트릭스(46)가 출력과 상이한 수의 입력을 가질 수 있다. 얻어지는 곱 값이 논리 합 매트릭스(48)에 출력될 수 있다.

논리 합 매트릭스(48)는 선택적으로 합(예를 들어, 부울 논리에서의 "OR" 함수)을 생성할 수 있다. 논리 합 매트릭스(48)도 역시 정방 매트릭스일 수 있거나, 논리 합 매트릭스(48)는 출력과 상이한 수의 입력을 가질 수 있다. 입력이 논리 곱이기 때문에, 논리 합 매트릭스(48)의 출력은 곱의 논리 합(logical-Sum-of-Product)[예를 들어, 부울 논리 SOP(Sum-of-Product) 형태]일 수 있다. 논리 합 매트릭스(48)의 출력은 초기화 라우팅 매트릭스(50)에 의해 수신될 수 있다.

초기화 라우팅 매트릭스(50)는 집계 라우팅 매트릭스(42)를 통해 집계 모듈(24) 및 검출 어레이(34)의 일부분을 리셋시킬 수 있다. 초기화 라우팅 매트릭스(50)도 역시 정방 매트릭스로서 구현될 수 있거나, 초기화 라우팅 매트릭스(50)는 출력과 상이한 수의 입력을 가질 수 있다. 초기화 라우팅 매트릭스(50)는 논리 합 매트릭스(48)로부터의 신호에 응답하고, 검색 조건이 만족되거나 더 이상 만족가능하지 않은 것으로 판정될 때 등에, 패턴 인식 프로세서(14)의 다른 부분을 재초기화할 수 있다.

집계 모듈(24)은 문턱값 논리 매트릭스(44), 집계 라우팅 매트릭스(42) 및 논리 합 매트릭스(48)의 출력을 수신하는 출력 버퍼(51)를 포함할 수 있다. 집계 모듈(24)의 출력은 출력 버스(26)를 통해 출력 버퍼(51)로부터 CPU(20)(도 1)로 전송될 수 있다. 일부 실시예에서, 출력 멀티플렉서는 이들 구성요소(42, 44, 48)로부터의 신호를 멀티플렉싱하고 조건의 만족 또는 검색어의 일치를 나타내는 신호를 CPU(20)(도 1)에 출력할 수 있다. 다른 실시예에서, 출력 멀티플렉서를 통해 신호를 전송하는 일 없이 패턴 인식 프로세서(14)로부터의 결과가 보고될 수 있으며, 이는 본 명세서에 기술된 임의의 다른 특징이 또한 생략될 수 없다는 것을 암시하기 위한 것이 아니다. 예를 들어, 문턱값 논리 매트릭스(44), 논리 곱 매트릭스(46), 논리 합 매트릭스(48) 또는 초기화 라우팅 매트릭스(50)로부터의 신호가 출력 버스(26)를 통해 병렬로 CPU로 전송될 수 있다.

도 3은 검색어 어레이(32)(도 2) 내의 단일 피처 셀(30)의 일부분[본 명세서에서 검색어 셀(54)이라고 하는 구성요소]을 나타낸 것이다. 검색어 셀(54)은 출력 도체(56) 및 복수의 메모리 셀(58)을 포함할 수 있다. 각각의 메모리 셀(58)은 출력 도체 및 복수의 입력 도체(37) 중의 도체들 중 하나의 도체 둘다에 연결되어 있을 수 있다. 그의 입력 도체(37)가 선택된 것에 응답하여, 각각의 메모리 셀(58)은 그의 저장된 값을 나타내는 값을 출력하고, 출력 도체(56)를 통해 데이터를 출력할 수 있다. 일부 실시예에서, 복수의 입력 도체(37)는 "워드 라인"이라고 할 수 있고, 출력 도체(56)는 "데이터 라인"이라고 할 수 있다.

메모리 셀(58)은 각종의 유형의 메모리 셀 중 임의의 메모리 셀을 포함할 수 있다. 예를 들어, 메모리 셀(58)은 트랜지스터 및 커패시터를 가지는 DRAM(dynamic random access memory) 셀과 같은 휘발성 메모리일 수 있다. 트랜지스터의 소스 및 드레인은 커패시터의 플레이트 및 출력 도체(56)에 각각 연결될 수 있고, 트랜지스터의 게이트는 입력 도체들(37) 중 하나에 연결될 수 있다. 휘발성 메모리의 다른 예에서, 각각의 메모리 셀(58)은 SRAM(static random access memory) 셀을 포함할 수 있다. SRAM 셀은 입력 도체들(37) 중 하나에 의해 제어되는 액세스 트랜지스터에 의해 출력 도체(56)에 선택적으로 연결되는 출력을 가질 수 있다. 메모리 셀(58)은 또한 상변화 메모리(예를 들어, 오보닉 장치), 플래시 메모리, SONOS(silicon-oxide-nitride-oxide-silicon) 메모리, 자기-저항 메모리, 또는 기타 유형의 비휘발성 메모리와 같은 비휘발성 메모리를 포함할 수 있다. 메모리 셀(58)은 또한 플립 플롭(예를 들어, 논리 게이트로 이루어진 메모리 셀)을 포함할 수 있다.

도 4 및 도 5는 동작 중인 검색어 셀(54)의 예를 나타낸 것이다. 도 4는 셀의 검색어와 일치하지 않는 용어를 수신하는 검색어 셀(54)을 나타낸 것이고, 도 5는 일치를 나타낸 것이다.

도 4에 예시된 바와 같이, 검색어 셀(54)은 메모리 셀(58)에 데이터를 저장함으로써 하나 이상의 용어를 검색하도록 구성될 수 있다. 메모리 셀(58) 각각은 데이터 스트림(12)이 제시할 수 있는 용어를 나타낼 수 있으며, 예를 들어, 도 3에서, 각각의 메모리 셀(58)은 단일 문자 또는 숫자를 나타내며, 문자 "a"로 시작하여 숫자 "9"로 끝난다. 검색어를 만족시키는 용어를 나타내는 메모리 셀(58)은 제1 값을 저장하도록 프로그램될 수 있고, 검색어를 만족시키는 용어를 나타내지 않는 메모리 셀(58)은 다른 값을 저장하도록 프로그램될 수 있다. 예시된 예에서, 검색어 셀(54)은 문자 "b"를 검색하도록 구성된다. "b"를 나타내는 메모리 셀(58)은 1 또는 논리 하이(logic high)를 저장할 수 있고, "b"를 나타내지 않는 메모리 셀(58)은 0 또는 논리 로우(logic low)를 저장하도록 프로그램될 수 있다.

데이터 스트림(12)으로부터의 용어를 검색어와 비교하기 위해, 행 디코더(28)는 수신된 용어를 나타내는 메모리 셀(58)에 연결된 입력 도체(37)를 선택할 수 있다. 도 4에서, 데이터 스트림(12)은 소문자 "e"를 제시한다. 이 용어는 8-비트 ASCII 코드의 형태로 데이터 스트림(12)에 의해 제시될 수 있고, 행 디코더(28)는 이 바이트를 행 주소로서 해석하고, 도체(60)에 전원을 공급함으로써 도체(60)를 통해 신호를 출력할 수 있다.

그에 응답하여, 도체(60)에 의해 제어되는 메모리 셀(58)은 메모리 셀(58)이 저장하고 있는 데이터를 나타내는 신호를 출력할 수 있고, 신호가 출력 도체(56)에 의해 전달될 수 있다. 이 경우에, 문자 "e"가 검색어 셀(54)에 의해 지정된 용어들 중 하나가 아니기 때문에, 이 문자는 검색어와 일치하지 않고, 검색어 셀(54)은 일치하는 것이 발견되지 않았다는 것을 나타내는 0 값을 출력한다.

도 5에서, 데이터 스트림(12)은 소문자 "b"를 제시한다. 다시 말하지만, 행 디코더(28)는 이 용어를 주소로서 해석할 수 있고, 행 디코더(28)는 도체(62)를 선택할 수 있다. 그에 응답하여, 문자 "b"를 나타내는 메모리 셀(58)은 그의 저장된 값을 출력하고, 이 경우에 이 값은 일치를 나타내는 1이다.

검색어 셀(54)은 한번에 2개 이상의 용어를 검색하도록 구성될 수 있다. 다수의 메모리 셀(58)은 2개 이상의 용어와 일치하는 검색어를 지정하는 1을 저장하도록 프로그램될 수 있다. 예를 들어, 소문자 "a" 및 대문자 "A"를 나타내는 메모리 셀(58)은 1을 저장하도록 프로그램될 수 있고, 검색어 셀(54)은 어느 한 용어를 검색할 수 있다. 다른 예에서, 검색어 셀(54)은 임의의 문자가 수신되는 경우 일치를 출력하도록 구성될 수 있다. 모든 메모리 셀(58)은 검색어 셀(54)이 검색 조건에서의 와일드카드 용어로서 기능할 수 있도록 1을 저장하게 프로그램될 수 있다.

도 6 내지 도 8은 다중 용어 검색 조건에 따라, 예를 들어, 단어를 검색하는 인식 모듈(22)을 나타낸 것이다. 구체적으로는, 도 6은 단어의 첫번째 문자를 검출하는 인식 모듈(22)을 나타낸 것이고, 도 7은 두번째 문자의 검출을 나타낸 것이며, 도 8은 마지막 문자의 검출을 나타낸 것이다.

도 6에 나타낸 바와 같이, 인식 모듈(22)은 단어 "big"을 검색하도록 구성될 수 있다. 3개의 인접한 피처 셀(63, 64, 66)이 예시되어 있다. 피처 셀(63)은 문자 "b"를 검출하도록 구성된다. 피처 셀(64)은 문자 "i"를 검출하도록 구성된다. 피처 셀(66)은 문자 "g"를 검출하기도 하고 검색 조건이 만족되었다는 것을 나타내기도 하도록 구성된다.

도 6은 또한 검출 어레이(34)의 부가적인 상세를 나타낸 것이다. 검출 어레이(34)는 각각의 피처 셀(63, 64, 66)에서의 검출 셀(68)을 포함할 수 있다. 각각의 검출 셀(68)은 피처 셀(63, 64 또는 66)이 활성인지 비활성인지를 나타내는 전술한 유형의 메모리 셀(예를 들어, 플립 플롭) 중 하나와 같은 메모리 셀(70)을 포함할 수 있다. 검출 셀(68)은 검출 셀(68)이 활성이고 일치를 나타내는 신호를 그의 연관된 검색어 셀(54)로부터 수신했는지를 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력하도록 구성될 수 있다. 비활성 피처 셀(63, 64, 66)은 일치를 무시할 수 있다. 각각의 검출 셀(68)은 메모리 셀(70)로부터의 입력 및 출력 도체(56)를 갖는 AND 게이트를 포함할 수 있다. AND 게이트의 출력은 검출 버스(38) 및 활성화 라우팅 매트릭스(36) 둘다 또는 한쪽 또는 다른 쪽으로 라우팅될 수 있다.

활성화 라우팅 매트릭스(36)는 또한 검출 어레이(34)에서의 메모리 셀(70)에 기입함으로써 피처 셀(63, 64, 66)을 선택적으로 활성화시킬 수 있다. 활성화 라우팅 매트릭스(36)는 검색 조건 및 데이터 스트림(12)에서 그 다음에 어느 검색어가 검색되는지에 따라 피처 셀(63, 64 또는 66)을 활성화시킬 수 있다.

도 6에서, 데이터 스트림(12)은 소문자 "b"를 제시한다. 그에 응답하여, 각각의 피처 셀(63, 64, 66)은 문자 "b"를 나타내는 도체(62)에 연결된 메모리 셀(58)에 저장된 값을 나타내는 신호를 그의 출력 도체(56)를 통해 출력할 수 있다. 검출 셀(56) 각각은 이어서 검출 셀이 일치를 나타내는 신호를 수신했는지 및 검출 셀이 활성인지를 판정할 수 있다. 피처 셀(63)이, 그의 메모리 셀(70)에 의해 나타낸 바와 같이, 문자 "b"를 검출하도록 구성되어 있고 활성이기 때문에, 피처 셀(63)에서의 검출 셀(68)은 검색 조건의 첫번째 검색어가 일치되었다는 것을 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력할 수 있다.

도 7에 예시된 바와 같이, 첫번째 검색어가 일치된 후에, 활성화 라우팅 매트릭스(36)는, 그의 검출 셀(68)에서의 그의 메모리 셀(70)에 1을 기입함으로써, 그 다음 피처 셀(64)을 활성화시킬 수 있다. 활성화 라우팅 매트릭스(36)는 또한, 그 다음 용어가 첫번째 검색어를 만족시키는 경우, 예를 들어, 용어 시퀀스 "bbig"가 수신되는 경우, 피처 셀(63)의 활성 상태를 유지할 수 있다. 검색 조건의 첫번째 검색어는 데이터 스트림(12)이 검색되는 시간의 일부분 또는 거의 전부 동안에 활성 상태로 유지될 수 있다.

도 7에서, 데이터 스트림(12)은 문자 "i"를 인식 모듈(22)에 제시한다. 그에 응답하여, 각각의 피처 셀(63, 64, 66)은 문자 "i"를 나타내는 도체(72)에 연결된 메모리 셀(58)에 저장된 값을 나타내는 신호를 그의 출력 도체(56)를 통해 출력할 수 있다. 검출 셀(56) 각각은 이어서 검출 셀이 일치를 나타내는 신호를 수신했는지 및 검출 셀이 활성인지를 판정할 수 있다. 피처 셀(64)이, 그의 메모리 셀(70)에 의해 나타낸 바와 같이, 문자 "i"를 검출하도록 구성되어 있고 활성이기 때문에, 피처 셀(64)에서의 검출 셀(68)은 그의 검색 조건의 그 다음 검색어가 일치되었다는 것을 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력할 수 있다.

그 다음에, 활성화 라우팅 매트릭스(36)는, 도 8에 나타낸 바와 같이, 피처 셀(66)을 활성화할 수 있다. 그 다음 용어를 평가하기 전에, 피처 셀(64)이 비활성화될 수 있다. 피처 셀(64)은 그의 검출 셀(68)이 검출 사이클 사이에서 그의 메모리 셀(70)을 리셋하는 것에 의해 비활성화될 수 있거나, 활성화 라우팅 매트릭스(36)가, 예를 들어, 피처 셀(64)을 비활성화시킬 수 있다.

도 8에서, 데이터 스트림(12)은 용어 "g"를 행 디코더(28)에 제시하고, 행 디코더(28)는 용어 "g"를 나타내는 도체(74)를 선택한다. 그에 응답하여, 각각의 피처 셀(63, 64, 66)은 문자 "g"를 나타내는 도체(74)에 연결된 메모리 셀(58)에 저장된 값을 나타내는 신호를 그의 출력 도체(56)를 통해 출력할 수 있다. 검출 셀(68) 각각은 이어서 검출 셀이 일치를 나타내는 신호를 수신했는지 및 검출 셀이 활성인지를 판정할 수 있다. 피처 셀(66)이, 그의 메모리 셀(70)에 의해 나타낸 바와 같이, 문자 "g"를 검출하도록 구성되어 있고 활성이기 때문에, 피처 셀(66)에서의 검출 셀(68)은 그의 검색 조건의 마지막 검색어가 일치되었다는 것을 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력할 수 있다.

검색 조건의 끝 또는 검색 조건의 일부분이 활성화 라우팅 매트릭스(36) 또는 검출 셀(68)에 의해 식별될 수 있다. 이들 구성요소(36 또는 68)는 그의 피처 셀(63, 64 또는 66)이 검색 조건의 마지막 검색어 또는 검색 조건의 구성요소를 지정하는지를 나타내는 메모리를 포함할 수 있다. 예를 들어, 검색 조건은 단어 "cattle"이 두번 나오는 모든 문장을 지정할 수 있고, 인식 모듈은 문장 내에서 "cattle"의 각각의 출현을 나타내는 신호를 집계 모듈에 출력할 수 있으며, 집계 모듈은 검색 조건이 만족되는지를 판정하기 위해 출현을 카운트할 수 있다.

피처 셀(63, 64 또는 66)은 몇가지 조건 하에서 활성화될 수 있다. 피처 셀(63, 64 또는 66)은 "항상 활성"일 수 있으며, 이는 검색의 전부 또는 거의 전부 동안에 활성인 채로 있다는 것을 의미한다. 항상 활성인 피처 셀(63, 64 또는 66)의 예는 검색 조건의 제1 피처 셀, 예를 들어, 피처 셀(63)이다.

피처 셀(63, 64 또는 66)은 "요청될 때 활성"일 수 있으며, 이는 어떤 선행 조건이 일치될 때, 예를 들어, 검색 조건에서의 선행 검색어가 일치될 때, 피처 셀(63, 64 또는 66)이 활성인 것을 의미한다. 예는 도 6 내지 도 8에서의 피처 셀(63)에 의해 요청될 때 활성인 피처 셀(64) 및 피처 셀(64)에 의해 요청될 때 활성인 피처 셀(66)이다.

피처 셀(63, 64 또는 66)은 "자기 활성화(self activated)"될 수 있고, 이는 피처 셀이 활성화되면, 그의 검색어가 일치되는 한, 자신을 활성화시킨다는 것을 의미한다. 예를 들어, 임의의 숫자와 일치되는 검색어를 가지는 자기 활성화 피처 셀(self activated feature cell)은 문자 "x"에 도달할 때까지 시퀀스 "123456xy"에 걸쳐 활성인 채로 있을 수 있다. 자기 활성화 피처 셀의 검색어가 일치될 때마다, 이는 검색 조건에서의 그 다음 피처 셀을 활성화시킬 수 있다. 따라서, 항상 활성인 피처 셀(always active feature cell)이 자기 활성화 피처 셀 및 요청될 때 활성인 피처 셀(active when requested feature cell)로부터 형성될 수 있다. 자기 활성화 피처 셀이 그의 메모리 셀(58) 모두가 1을 저장하는 것으로 프로그램될 수 있고, 각각의 용어 이후에 요청될 때 활성인 피처 셀을 반복하여 활성화시킬 수 있다. 일부 실시예에서, 각각의 피처 셀(63, 64, 66)은 피처 셀이 항상 활성인지를 지정하는 지정하는 메모리 셀을 그의 검출 셀(68)에 또는 활성화 라우팅 매트릭스(36)에 포함할 수 있으며, 그로써 단일 피처 셀로부터 항상 활성인 피처 셀을 형성한다.

도 9는 제1 검색 조건(75) 및 제2 검색 조건(76)에 따라 병렬로 검색하도록 구성된 인식 모듈(22)의 예를 나타낸 것이다. 이 예에서, 제1 검색 조건(75)은 단어 "big"을 지정하고, 제2 검색 조건(76)은 단어 "cab"을 지정한다. 데이터 스트림(12)으로부터의 현재 용어를 나타내는 신호가 각각의 검색 조건(75, 76)에서 일반적으로 동시에 피처 셀로 전달될 수 있다. 각각의 입력 도체(37)는 검색 조건(75, 76) 둘다에 걸쳐 있다. 그 결과, 일부 실시예에서, 검색 조건(75, 76) 둘다는 현재 용어를 일반적으로 동시에 평가할 수 있다. 이것이 검색 조건의 평가를 빠르게 하는 것으로 생각된다. 다른 실시예는 더 많은 검색 조건을 병렬로 평가하도록 구성된 더 많은 피처 셀을 포함할 수 있다. 예를 들어, 일부 실시예는 병렬로 동작하는 100, 500, 1000, 5000 또는 10,000개 초과의 피처 셀을 포함할 수 있다. 이들 피처 셀은 수백 또는 수천개의 검색 조건을 일반적으로 동시에 평가할 수 있다.

보다 많은 또는 보다 적은 수의 피처 셀을 검색 조건에 할당함으로써 상이한 수의 검색어를 갖는 검색 조건이 형성될 수 있다. 간단한 검색 조건은 복잡한 검색 조건보다 적은 수의 피처 셀 형태의 리소스를 소비할 수 있다. 이것이 모두가 복잡한 검색 조건을 평가하도록 구성된 많은 수의 일반적으로 동일한 코어를 갖는 프로세서에 비해 패턴 인식 프로세서(14)(도 2)의 비용을 감소시키는 것으로 생각된다.

도 10 내지 도 12 모두는 활성화 라우팅 매트릭스(36)의 보다 복잡한 검색 조건 및 특징의 예를 나타낸 것이다. 활성화 라우팅 매트릭스(36)는 복수의 활성화 라우팅 셀(78)을 포함할 수 있고, 이들의 그룹이 각각의 피처 셀(63, 64, 66, 80, 82, 84, 86)과 연관되어 있을 수 있다. 예를 들어, 각각의 피처 셀은 5개, 10개, 20개, 50개 또는 그 이상의 활성화 라우팅 셀(78)을 포함할 수 있다. 활성화 라우팅 셀(78)은, 이전의 검색어가 일치될 때, 검색 조건에서의 그 다음 검색어로 활성화 신호를 전송하도록 구성될 수 있다. 활성화 라우팅 셀(78)은 활성화 신호를 인접한 피처 셀 또는 동일한 피처 셀 내의 다른 활성화 라우팅 셀(78)로 라우팅하도록 구성될 수 있다. 활성화 라우팅 셀(78)은 어느 피처 셀이 검색 조건에서의 그 다음 검색어에 대응하는지를 나타내는 메모리를 포함할 수 있다.

도 10 내지 도 12에 나타낸 바와 같이, 인식 모듈(22)은 단일 단어를 지정하는 조건보다 복잡한 검색 조건에 따라 검색하도록 구성될 수 있다. 예를 들어, 인식 모듈(22)은 접두사(88)로 시작하고 2개의 접미사(90 또는 92) 중 하나로 끝나는 단어를 검색하도록 구성될 수 있다. 예시된 검색 조건은 순서대로 문자 "c" 및 "l"로 시작하고 문자 시퀀스 "ap" 또는 문자 시퀀스 "oud"로 끝나는 단어를 지정한다. 이것은 다수의 대상 표현식, 예를 들어, 단어 "clap" 또는 단어 "cloud"를 지정하는 검색 조건의 예이다.

도 10에서, 데이터 스트림(12)은 문자 "c"를 인식 모듈(22)에 제시하고, 피처 셀(63)은 활성이기도 하고 일치를 검출하기도 한다. 그에 응답하여, 활성화 라우팅 매트릭스(36)는 그 다음 피처 셀(64)을 활성화시킬 수 있다. 활성화 라우팅 매트릭스(36)는 또한 피처 셀(63)의 활성 상태를 유지할 수 있는데, 그 이유는 피처 셀(63)이 검색 조건에서의 첫번째 검색어이기 때문이다.

도 11에서, 데이터 스트림(12)은 문자 "l"을 제시하고, 피처 셀(64)은 일치를 인식하고 활성이다. 그에 응답하여, 활성화 라우팅 매트릭스(36)는 활성화 신호를 제1 접미사(90)의 제1 피처 셀(66) 및 제2 접미사(92)의 제1 피처 셀(82) 둘다에 전송할 수 있다. 다른 예에서, 더 많은 접미사가 활성화될 수 있거나, 다수의 접두사가 하나 이상의 접미사를 활성화시킬 수 있다.

그 다음에, 도 12에 예시된 바와 같이, 데이터 스트림(12)은 문자 "o"를 인식 모듈(22)에 제시하고, 제2 접미사(92)의 피처 셀(82)은 일치를 검출하고 활성이다. 그에 응답하여, 활성화 라우팅 매트릭스(36)는 제2 접미사(92)의 그 다음 피처 셀(84)을 활성화시킬 수 있다. 제1 접미사(90)에 대한 검색이 중단될 수 있는데, 피처 셀(66)이 비활성으로 될 수 있기 때문이다. 도 10 내지 도 12에 예시된 단계들이 문자 "u" 및 "d"에 걸쳐 계속될 수 있거나, 그 다음에 접두사(88)가 일치될 때까지 검색이 중단될 수 있다.

도 13은 일 실시예에 따른 전자 장치 또는 시스템의 블록도이다. 전자 장치 또는 시스템(전체적으로 참조 번호 100으로 지칭함)은 도 13에 도시된 구성요소들 중 일부 또는 전부를 가지는 각종의 유형의 시스템 중 어느 것이라도 될 수 있다. 예를 들어, 다양한 실시예에서, 시스템(100)은 다양한 컴퓨터(예를 들어, 개인용 컴퓨터, 서버 또는 네트워크 기기), 네트워크 장치(예를 들어, 액세스 지점, 라우터 또는 모뎀), 개인 수첩(personal organizer), 휴대폰 등 중 임의의 것을 포함할 수 있다. 일부 실시예에서, 마이크로프로세서와 같은 프로세서(102)는 시스템 기능 및 요청의 동작을 제어한다.

시스템(100)은, 예를 들어, 배터리, AC 전원 어댑터, 또는 DC 전원 어댑터를 포함할 수 있는 전원 공급 장치(104)를 포함할 수 있다. 시스템(100)이 수행하는 기능에 따라, 다양한 다른 장치가 프로세서(102)에 연결될 수 있다. 예를 들어, 입력 장치(106)는 사용자로부터 입력을 수신하기 위해 프로세서(102)에 연결될 수 있다. 입력 장치(106)는 버튼, 스위치, 키보드, 라이트 펜, 마우스, 디지타이저, 음성 인식 시스템, 또는 다수의 다른 입력 장치 중 임의의 것을 포함할 수 있는 사용자 인터페이스를 포함할 수 있다. 디스플레이(108)는 또한 사용자에게 정보를 제공하기 위해 프로세서(102)에 연결될 수 있다. 디스플레이(108)는, 예를 들어, LCD 디스플레이, CRT 디스플레이, 또는 LED를 포함할 수 있다.

RF 서브시스템/기저대역 프로세서(110)는 무선 통신 기능을 제공하기 위해 프로세서(102)에 연결될 수 있다. RF 서브시스템/기저대역 프로세서(110)는 RF 수신기 및 RF 송신기에 연결되어 있는 안테나(도시 생략)를 포함할 수 있다. 게다가, 통신 포트(112)는 전자 시스템(100)과 주변 장치(114) 사이에 통신 인터페이스를 제공하도록 구성되어 있을 수 있다. 주변 장치(114)는 도킹 스테이션, 확장 베이, 또는 기타 외부 구성요소를 포함할 수 있다. 일부 실시예에서, 주변 장치(114)는 도 1 내지 도 12와 관련하여 전술한 것과 같은 패턴 인식 기능을 제공할 수 있다.

프로세서(102)는 그의 동작을 용이하게 하도록 다양한 유형의 메모리 장치에 연결될 수 있다. 예를 들어, 프로세서(102)는 휘발성 메모리(116), 비휘발성 메모리(118) 또는 둘다와 같은 다양한 메모리 장치에 연결될 수 있다. 휘발성 메모리(116)는 SRAM(static random access memory), DRAM(dynamic random access memory), 또는 DDR(Double Data Rate) 메모리 세대(예를 들어, DDR1, DDR2, DDR3 등)와 같은 각종의 메모리 유형을 포함할 수 있다. 비휘발성 메모리(118)는, 예를 들어, EPROM(electrically programmable read only memory) 또는 플래시 메모리와 같은 다양한 유형의 메모리를 포함할 수 있다. 또한, 비휘발성 메모리는, 고상 메모리 저장 장치 대신에 또는 그에 부가하여, 테이프 또는 디스크 드라이브 메모리와 같은 하나 이상의 광 또는 자기 저장 장치를 포함할 수 있다. 이러한 저장 매체는 장치의 엔디안-니스(endian-ness)를 관리하는 것과 관련하여 이하에서 기술되는 기능을 비롯한 다양한 기능을 가능하게 하거나 수행하기 위해 프로세서(102)에 의해 실행될 수 있는 다양한 애플리케이션 명령어를 포함할 수 있다.

일부 실시예에서, 시스템(100)은 도 14에 전체적으로 예시되어 있는 부가의 장치(122)와 통신할 수 있다. 일부 실시예에서, 부가의 장치(122)는 라우터, 모뎀, 또는 일부 다른 네트워크 장치일 수 있지만, 다른 장치들도 생각되고 있다. 시스템(100)(또는 그의 구성요소)과 장치(122) 간의 통신은 임의의 적당한 데이터 버스(124)를 통해 수행될 수 있다. 일부 실시예에서, 데이터 버스(124)는 SDRAM(synchronous dynamic random access memory) 버스, DDR 메모리 버스(예를 들어, DDR1 버스, DDR2 버스, DDR3 버스 등) 또는 일부 다른 다중-바이트 병렬 버스를 포함할 수 있지만, 이들로 제한되지 않는다. 현재 예시된 실시예에서 장치(122)가 시스템(100)과 별개인 것으로 도시되어 있지만, 유의할 점은 장치(122) 및 시스템(100)[또는 장치(122) 또는 시스템(100)의 다양한 구성요소]이 공통의 장치 또는 시스템 내에 통합되어 있을 수 있다는 것이다. 예를 들어, 일 실시예에서, 시스템(100)은 모뎀을 포함하는 장치(122)와 통신하는 컴퓨터를 포함할 수 있다. 그러나, 다른 실시예에서, 장치(122)는 컴퓨터 시스템(100)에 통합되어 있을 수 있다.

장치(122)는 장치(122)가 그의 의도된 기능을 수행할 수 있게 하도록 협력하는 코어 논리 모듈(126) 및 하나 이상의 레지스터(128)를 포함할 수 있다. 예를 들어, 일 실시예에서, 장치(122)는 코어 논리 모듈(126) 및 레지스터(128)가, 그 중에서도 특히, 도 1 내지 도 12와 관련하여 전술한 기능을 제공하는 패턴 인식 장치를 포함할 수 있다.

이상에서 전반적으로 살펴본 바와 같이, 다양한 전자 장치가 빅-엔디안 모드 또는 리틀-엔디안 모드에 따라 데이터 시퀀스를 읽고, 기입하며 해석할 수 있다. 본 명세서에 제공된 예가 빅-엔디안 및 리틀-엔디안 바이트 순서와 관련하여 기술되고 예시되어 있지만, 이들 예로부터 본 기술이 또한 빅-엔디안 및 리틀-엔디안 비트-순서, 워드-순서 등을 관리하는 데에도 적용될 수 있다는 것을 잘 알 것이다.

일 실시예에서, 코어 논리 모듈(126)은 하드웨어 입력에 기초하여 또는 이하에서 더 상세히 기술되는 소프트웨어를 통해 선택될 수 있는 다양한 장치 엔디안 모드에 따라 데이터가 레지스터(128)에 기입되거나 그로부터 판독될 수 있게 하는 레지스터 인터페이스(130)를 포함한다. 현재 예시된 실시예에서, 입/출력 회로(132)는 데이터 버스(124)를 통해 장치(122)와 시스템(100)의 구성요소 간의 통신을 용이하게 한다. 또 다시 유의할 점은 장치(122)(또는 그의 구성요소)가 시스템(100)과 별개이거나 시스템(100)에 통합되어 있을 수 있다는 것이며, 입/출력 회로(132)가 상기한 병렬 버스를 비롯한 다양한 유형의 내부 또는 외부 데이터 버스 중 임의의 것을 통해 통신하도록 구성되어 있을 수 있다는 것을 잘 알 것이다.

장치(122)는 장치(122)의 코어 논리 모듈(126) 또는 다른 구성요소에 제어 신호를 제공하도록 구성되는 하드웨어 입력 핀(134)을 포함할 수 있다. 게다가, 일 실시예에서, 하드웨어 입력 핀(134)은 장치(122)의 엔디안 모드를 제어하는 "엔디안-니스" 입력 핀(136)을 포함할 수 있다. 예를 들어, 장치(122)는 엔디안-니스 입력 핀(136) 상의 신호가 "로우"(예를 들어, 접지에 연결됨)인 경우 리틀-엔디안 모드에서 동작하고 입력 핀(136) 상의 신호가 "하이"인 경우 빅-엔디안 모드에서 동작하도록 구성될 수 있다.

설명을 위해, 32-비트 데이터 값(142)이 빅-엔디안 모드 및 리틀-엔디안 모드 각각에 따라 어떻게 저장되는지의 예가 도 15에 나타내어져 있다. 본 예에서, 값(142)은 다음과 같이 16진수 형식으로 기입된다: 0x0a0b0c0d. 이러한 값을 저장하기 위해, 빅-엔디안 시스템은 통상적으로 최상위 바이트(즉, 0x0a)를 1 바이트 주소에 저장하는 반면, 나머지 바이트(즉, 0x0b, 0x0c, 0x0d)는 연속하여 증가하는 바이트 주소에 저장되며, 이는 표 144에 전체적으로 나타내어져 있다. 이와 달리, 리틀-엔디안 시스템은 통상적으로 최하위 바이트(즉, 0x0d)를 특정의 바이트 주소에 저장하고 이어서 나머지 바이트를 그의 상대적 중요성(relative significance)에 따라 연속하여 증가하는 바이트 주소에 저장하며, 이는 표 146에 전체적으로 나타내어져 있다.

빅-엔디안 및 리틀-엔디안 시스템이 순차적 데이터가 상이한 순서로 기입, 판독 및 해석될 것으로 예상하기 때문에, 시스템(100) 및 장치(122)가 서로 상이한 엔디안 모드로 동작하는 경우, 시스템(100) 또는 장치(122) 중 하나로부터 전송된 데이터가 다른 하나에 의해 잘못 해석될 수 있다. 예를 들어, 값(142)이 (예를 들어, 한번에 한 바이트씩 또는 한번에 한 비트씩) 순차적으로 전송되는 실시예에서, 빅-엔디안 장치(122)는 데이터 버스(124)를 통해 값(142)의 0x0a 구성요소(즉, 최상위 바이트)를 먼저 전송하고 그 다음에 (중요성이 감소하는) 0x0b, 0x0c, 이어서 0x0d 구성요소의 순서로 전송된다. 그러나, 시스템(100)이 리틀-엔디안 모드에서 동작하는 경우, 시스템은 0x0a 구성요소를 먼저 수신하지만 (빅-엔디안 장치(122)에 의해 최상위 바이트로 해석되는 것과는 달리) 이 바이트를 최하위 바이트로서 해석하고, 0x0b, 0x0c, 및 0x0d 구성요소를 (중요성이 감소하는 것이 아니라) 중요성이 증가하는 것으로 해석한다. 따라서, 어떤 형태의 정정이 없는 경우, 빅-엔디안 장치(122)는 보내진 데이터를 0x0a0b0c0d로서 해석할 것이지만, 리틀-엔디안 시스템(100)은 수신된 데이터를 0x0d0c0b0a의 값을 갖는 것으로 해석할 것이다.

일부 실시예에서, 장치(122)의 레지스터 인터페이스(130)는 상이한 엔디안 모드에서 동작하는 시스템(100)과 장치(122) 사이에서 전달되는 데이터를 변환하도록 구성될 수 있다. 일 실시예에서, 장치(122)의 엔디안 모드는 도 16에 전체적으로 나타낸 방법(148)에 따라 관리될 수 있다. 방법(148)은 일반적으로 장치(122)의 하나 이상의 레지스터(128)에 액세스하는 단계(150), 및 장치(122)가 동작하고 있는 현재 엔디안 모드를 결정하는 단계(152)를 포함할 수 있으며, 이에 대해서는 도 17 및 도 18과 관련하여 이하에서 더 상세히 기술된다. 장치(122)의 현재 엔디안 모드가 결정된 경우, 단계(154)에서 장치(122)의 엔디안 모드가 변경될 수 있으며, 이에 대해서도 역시 이하에서 기술된다.

단계(150)에서 액세스된 하나 이상의 레지스터는 일 실시예에 따른 도 17에 전체적으로 나타내어져 있는 상태 레지스터(156)를 포함할 수 있다. 상태 레지스터(156)는 32-비트 레지스터로 나타내어져 있지만, 본 기술에 따라 다른 레지스터-폭이 완전히 이용될 수 있다는 것을 잘 알 것이다. 상태 레지스터(156)는 32개 비트 위치(비트 위치 0 내지 비트 위치 31)를 포함하며, 각각의 비트 위치는 각자의 데이터 비트 E0-E31을 저장할 수 있는 메모리 셀과 연관되어 있다. 일 실시예에서, 데이터 비트 E0-E31은 예시된 방식으로 바이트(158, 160, 162, 164)로 그룹화될 수 있고, 1-바이트 증분과 같은 임의의 적당한 증분으로 판독 또는 기입될 수 있다.

상태 레지스터(156)의 각각의 비트 위치 및/또는 비트 위치의 그룹이 특정의 특성 또는 기능과 연관되어 있을 수 있다. 예를 들어, 비트 위치 7은 장치(122)의 현재 엔디안 모드와 연관되어 있을 수 있으며, 여기서 데이터 비트 E7의 값은 현재 장치 엔디안 모드를 나타내도록 설정되어 있고, 이에 대해서는 표 166에 전체적으로 나타내어져 있다. 이 실시예에서, 데이터 비트 E7은 장치가 리틀-엔디안 모드에서 동작하고 있다는 것을 나타내기 위해 "0"으로 설정될 수 있거나, 장치가 빅-엔디안 모드에서 동작하고 있다는 것을 나타내기 위해 "1"로 설정될 수 있다. 앞서 논의된 바와 같이, 시스템(100) 및 장치(122)가 동일한 엔디안 모드로 동작하고 있는 경우, 바이트(158, 160, 162, 164)의 데이터가 시스템(100)에 전송될 수 있고, 시스템(100)은 데이터 비트 E7를 상태 레지스터(156)의 비트 위치 7에 저장되는 것으로 인식할 것이다. 그러나, 시스템(100) 및 장치(122)가 상이한 엔디안 모드에서 동작하는 경우, 시스템(100)은, 데이터를 수신할 때, 이들 바이트를 역순으로 해석하고 데이터 비트 E7을 비트 위치 31과 연관시킨다. 따라서, 시스템(100)이 장치(122)로부터 상태 레지스터(156)의 비트 위치 7에서 데이터 비트를 판독하려는 시도는, 시스템(100) 및 장치(122)가 공통의 엔디안 모드에 합의하는 경우, 데이터 비트 E7을 정확하게 반환할 수 있지만, 시스템(100) 및 장치(122)가 상이한 엔디안 모드 하에서 동작하는 경우 그렇지 않을 수 있다.

결과적으로, 일 실시예에서, 상태 레지스터(156)는 비트 위치 31에 중복하는 현재 장치 엔디안 모드 비트를 포함하고 있으며, 이에 대해서는 표 168에 전체적으로 나타내어져 있다. 이러한 방식으로, 바이트(158, 160, 162, 164)의 순서가 시스템(100)에 의해 상이하게(예를 들어, 중요성의 역순으로) 해석되는 경우에도, 시스템(100)이 비트 위치 7을 판독하려는 임의의 시도는 데이터 비트 E7 또는 데이터 비트 E31을 반환할 것이며, 이들 각각은 똑같이 장치(122)의 현재 엔디안 모드를 나타낸다. 따라서, 시스템(100)은, 바이트-순서 엔디안-니스의 차이에 상관없이, 비트 위치 7에 있는 데이터 비트의 값을 판독하려는 시도에 기초하여 장치(122)의 엔디안 모드를 검출할 수 있다. 유사하게, 다른 실시예에서, 비트-순서 엔디안-니스와 같은 다른 유형의 엔디안-니스를 고려하기 위해, 장치의 현재 엔디안 모드가 또 다른 비트 위치에 제공될 수 있다.

앞서 살펴본 바와 같이, 상이한 엔디안 모드에서의 장치(122) 및 시스템(100)의 동작으로 인해 통신 오류가 생길 수 있다. 게다가, 제1 엔디안 모드에서 동작하는 시스템(100)이 [예를 들어, 레지스터(128)에 값을 기입함으로써] 상이한 엔디안 모드에서 동작하는 장치(122)를 구성하려고 시도하는 경우, 장치(122)는 시스템(100)으로부터의 구성 데이터를 잘못 해석할 수 있으며, 이로 인해 장치(122)가 의도된 것과 정반대의 방식으로 구성될 수 있다. 결과적으로, 일 실시예에서, 장치(122)는, 장치에 대한 임의의 구성 기입을 수행할 필요없이, [시스템(100) 등에 의해] 상태 레지스터(156)의 판독을 가능하게 하는 디폴트 모드로 전원이 켜지거나 리셋하도록 구성된다. 그 중에서도 특히, 이것은 시스템(100)에 의한 장치(122)의 엔디안-니스의 조기 결정을 용이하게 하고, 부정합된 엔디안-니스로 인해 구성 오류의 가능성을 감소시키면서 일반적으로 장치(122)의 구성을 용이하게 한다.

상태 레지스터(156)가 또한 다른 기능 또는 특성의 표시를 제공할 수 있다는 것을 잘 알 것이다. 일부 실시예에서, 장치(122)의 엔디안-니스는 하드웨어 입력에 의해(본 명세서에서 하드웨어 엔디안 모드라고 함) 또는 소프트웨어 입력에 의해(본 명세서에서 소프트웨어 엔디안 모드라고 함) 제어될 수 있고, 상태 레지스터(156)의 다른 비트 위치는 현재 제어 방식의 상세를 나타낼 수 있다. 예를 들어, 장치(122)의 엔디안-니스가 하드웨어에 의해[예를 들어, 입력 핀(136)에 의해] 또는 소프트웨어 레지스터 비트에 의해 제어되는지를 판정하기 위해 상태 레지스터(156)의 비트 위치(29)가 판독될 수 있으며, 이는 표 170에 전체적으로 나타내어져 있다. 일 실시예에서, 제어측 소프트웨어 레지스터 비트는 도 18과 관련하여 이하에서 논의되는 제어 레지스터(186)와 같은 상이한 레지스터에 포함되어 있지만, 다른 실시예에서 이러한 제어 레지스터 비트는 상태 레지스터(156)에 포함될 수 있다.

소프트웨어 및 하드웨어 엔디안 모드를 판정하기 위해 상태 레지스터(156)의 비트 위치(28 및 30)가 각각 판독될 수 있다. 이러한 실시예에서, 데이터 비트 E7 및 E31의 장치 엔디안 모드는, 데이터 비트 E29가 "0"으로 설정되어 있는 경우, E30과 일치할 것이고(장치 엔디안-니스의 하드웨어 제어를 나타냄), 데이터 비트 E29가 "1"로 설정되어 있는 경우, 데이터 비트 E28과 일치할 것이다(장치 엔디안-니스의 소프트웨어 제어를 나타냄). 상태 레지스터(156)의 나머지 데이터 비트는 다른 기능 또는 특성을 위해 사용될 수 있거나, 미사용인 채로(또는 장래의 사용을 위해 예약되어 있는 채로) 있을 수 있으며, 이에 대해서는 표 176 및 표 178에 전체적으로 나타내어져 있다.

앞서 살펴본 바와 같이, 장치(122)는 빅-엔디안 모드 또는 리틀-엔디안 모드에서 동작하도록 구성가능할 수 있다. 일부 실시예에서, 레지스터 인터페이스(130)는 선택된 장치 엔디안 모드에 기초하여 장치(122)에의 데이터 입력 및 장치(122)로부터의 데이터 출력의 하드웨어 변환을 제공한다. 장치(122)에의 하드웨어 입력에 의해[예를 들어, 엔디안-니스 입력 핀(136)을 통해], 장치(122)에의 소프트웨어 입력에 의해 또는 둘다에 의해 장치 엔디안 모드가 선택될 수 있다. 예를 들어, 장치(122)는 장치(122)에 대한 엔디안 모드를 선택하기 위한 그리고 장치 엔디안 모드가 하드웨어 입력 또는 소프트웨어 입력에 의해 제어되어야 하는지를 나타내기 위한 하나 이상의 레지스터 비트를 레지스터(128)에 포함할 수 있다.

추가의 예로서, 레지스터(128)는 이러한 레지스터 비트를 가지는 제어 레지스터(186)를 포함할 수 있으며, 이에 대해서는 일 실시예에 따른 도 18에 전체적으로 나타내어져 있다. 제어 레지스터(186)는 또한 설명을 위해 32-비트 레지스터로서 나타내어져 있지만, 다른 실시예에서 다른 레지스터 폭이 사용될 수 있다. 또한, 유의할 점은, 상태 레지스터(156) 및 제어 레지스터(186)의 특정 예가 설명을 위해 본 명세서에 제공되어 있지만, 이들 레지스터의 비트 위치와 연관된 다양한 특성 및 기능이 각각의 레지스터 내에서 변경되거나, 상이한 레지스터 간에 전환되거나, 단일 레지스터 내에 결합될 수 있다는 것이다. 예시된 제어 레지스터(186)는 각자의 데이터 비트 F0-F31을 저장할 수 있는 32개의 비트 위치(비트 위치 0 내지 비트 위치 31)를 포함한다. 이 실시예에서, 제어 레지스터(186)의 데이터 비트는 바이트(188, 190, 192, 194)로 그룹화되어 있다. 이들 데이터 바이트는 1-바이트 증분으로 또는 임의의 다른 적당한 증분으로(예를 들어, 하나 이상의 비트의 증분, 하나 이상의 니블의 증분, 또는 다중 바이트의 증분으로) 제어 레지스터(186)에 기입되거나 그로부터 판독될 수 있다.

표 196에 전체적으로 나타낸 바와 같이, 데이터 비트 F29는 [시스템(100) 등에 의해] 일 실시예에서 장치의 엔디안 모드가 하드웨어 입력에 의해[예를 들어, 엔디안-니스 입력 핀(136) 상의 신호 레벨에 기초하여] 제어되도록 "0"으로 설정될 수 있거나, 장치의 엔디안 모드가 소프트웨어에 의해[장치(122)의 엔디안 모드를 선택하기 위해 다른 레지스터 비트를 설정함으로써] 제어될 수 있도록 "1"로 설정될 수 있다. 예를 들어, 데이터 비트 F28은 장치(122)의 리틀-엔디안 동작을 선택하기 위해 "0"으로 설정될 수 있고 장치(122)의 빅-엔디안 동작을 선택하기 위해 "1"로 설정될 수 있으며, 이에 대해서는 표 198에 전체적으로 나타내어져 있다. 이러한 실시예에서, 장치(122)는 데이터 비트 F29가 "0"으로 설정되는 경우 엔디안-니스 입력 핀(136) 상의 신호에 의해 제어되는 디폴트 엔디안 모드에 따라 동작할 수 있지만, 이 디폴트 모드는 데이터 비트 F29를 "1"로 설정함으로써 오버라이드될 수 있다. 제어 레지스터(186)의 나머지 데이터 비트는 다른 기능을 제어하는 데 사용될 수 있거나, 미사용되고 장래의 사용을 위해 예약되어 있는 채로 있을 수 있으며, 이에 대해서는 표 200 및 표 202에 전체적으로 나타내어져 있다. 또한, 데이터 비트 F28 또는 레지스터(128)의 나머지 데이터 비트 중 임의의 것이 시스템(100) 또는 장치(122)의 소프트웨어 드라이버, 펌웨어, 또는 다른 소프트웨어에 의해 자동으로 설정될 수 있거나, 이러한 소프트웨어를 통해 사용자에 의해 수동으로 설정될 수 있다.

일부 실시예의 레지스터 인터페이스(130)가 장치(122)의 엔디안 모드를 제어하도록 구성될 수 있기 때문에, 시스템(100) 또는 일부 다른 장치가 통신된 데이터의 소프트웨어 또는 하드웨어 변환을 수행할 필요없이, 이러한 실시예가 장치(122)와 시스템(100) 간의 효율적인 통신을 가능하게 한다는 것을 잘 알 것이다. 게다가, 이러한 실시예는 일반적으로 장치(122)의 엔디안-니스를 제어하는 유연한 방식을 제공할 수 있으며, 이에 따라 장치(122)가 빅-엔디안 시스템 또는 리틀-엔디안 시스템 중 하나와 관련하여 효과적으로 동작할 수 있게 한다.

본 발명이 다양한 수정 및 대안의 형태를 가질 수 있지만, 특정의 실시예가 도면에 예시로서 도시되어 있으며 본 명세서에 상세히 기술되어 있다. 그러나, 본 발명이 개시된 특정의 형태로 제한되는 것으로 보아서는 안 된다는 것을 잘 알 것이다. 오히려, 본 발명은 이하의 첨부된 청구항에 의해 한정되는 본 발명의 사상 및 범위 내에 속하는 모든 수정, 등가물 및 대안을 포함한다.

Claims (1)

1. 장치로서,
   복수의 메모리 셀을 포함하는 레지스터; 및
   상기 장치로부터의 복수의 데이터 비트의 통신을 용이하게 하도록 구성된 입/출력 회로
   를 포함하는 장치.

Images