KR101474598B1 - 패턴 인식을 위한 장치, 방법 및 시스템 - Google Patents

패턴 인식을 위한 장치, 방법 및 시스템 Download PDF

Info

Publication number
KR101474598B1
KR101474598B1 KR1020117012863A KR20117012863A KR101474598B1 KR 101474598 B1 KR101474598 B1 KR 101474598B1 KR 1020117012863 A KR1020117012863 A KR 1020117012863A KR 20117012863 A KR20117012863 A KR 20117012863A KR 101474598 B1 KR101474598 B1 KR 101474598B1
Authority
KR
South Korea
Prior art keywords
data stream
search
data
pattern recognition
recognition processor
Prior art date
Application number
KR1020117012863A
Other languages
English (en)
Other versions
KR20110088553A (ko
Inventor
해롤드 비 노이즈
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20110088553A publication Critical patent/KR20110088553A/ko
Application granted granted Critical
Publication of KR101474598B1 publication Critical patent/KR101474598B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0709—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0748—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a remote unit communicating with a single-box computer node experiencing an error/fault
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

방법들 및 장치들이 개시되며, 이들 중에는 패턴 인식 프로세서를 포함하는 장치가 있다. 패턴 인식 프로세서는 결과 버퍼를 포함하거나 그에 결합될 수 있으며, 결과 버퍼는 복수의 레코드, 검색 결과들에 관한 데이터를 복수의 레코드에 기입하도록 구성되는 기입 제어 모듈 및 복수의 레코드로부터 데이터를 판독하도록 구성되는 판독 제어 모듈을 구비할 수 있다.

Description

패턴 인식을 위한 장치, 방법 및 시스템{DEVICE, METHOD AND SYSTEM FOR PATTERN-RECOGNITION}
본 발명의 실시예들은 일반적으로 패턴 인식 프로세서들에 관한 것으로서, 보다 상세하게는 소정의 실시예들에 결과 버퍼를 구비하는 패턴 인식 프로세서들에 관한 것이다.
컴퓨팅 분야에서, 패턴 인식 작업들은 점점 더 도전 과제가 되고 있다. 훨씬 더 큰 볼륨의 데이터가 컴퓨터들 사이에 전송되며, 사용자들이 식별하기를 원하는 패턴들의 수가 증가하고 있다. 예컨대, 스팸 또는 악성 소프트웨어는 종종 데이터 스트림 내의 패턴들, 예컨대 코드의 특정 문구들 또는 부분들을 검색함으로써 검출된다. 새로운 변형들을 검색하기 위해 새로운 패턴들이 구현될 수 있으므로, 패턴들의 수는 다양한 스팸 및 악성 소프트웨어와 더불어 증가한다. 이러한 패턴들의 각각에 대해 데이터 스트림을 검색하는 것은 컴퓨팅 병목 현상을 일으킬 수 있다. 종종, 데이터 스트림이 수신될 때, 데이터 스트림은 한 번에 하나씩 각각의 패턴에 대해 검색된다. 시스템이 데이터 스트림의 다음 부분을 검색하려고 준비하기 전의 지연은 패턴들의 수와 더불어 증가한다. 따라서, 패턴 인식은 데이터의 수신을 느리게 할 수 있다.
패턴 인식 작업들은 종종 매치들의 불규칙한 발생에 의해 복잡해진다. 소정의 데이터 스트림들은 짧은 간격으로 여러 패턴들과 매칭될 수 있으며, 이러한 매치들의 보고 또는 이러한 매치들 상의 작용은 어려울 수 있는데, 그 이유는 시스템의 다른 부분들이 새로운 매치들이 발생하고 있는 것만큼 빠르게 대응하지 못할 수 있기 때문이다. 다른 경우들에서는, 매치가 발생하기 전에 비교적 긴 기간 동안에 데이터 스트림이 수신될 수 있어서, 매치들을 처리하기 위한 다른 컴포넌트들의 용량을 사용되지 않은 상태로 남길 수 있다. 패턴 인식 동안의 결과 데이터의 불규칙한 흐름은 패턴 인식 하드웨어와 인터페이스하는 시스템들의 설계를 어렵게 한다.
도 1은 데이터 스트림을 검색하는 시스템의 일례를 나타내는 도면이다.
도 2는 도 1의 시스템 내의 패턴 인식 프로세서의 일례의 도면이다.
도 3은 도 2의 패턴 인식 프로세서 내의 검색 용어 셀의 일례의 도면이다.
도 4 및 5는 단일 문자에 대해 데이터 스트림을 검색하는 도 3의 검색 용어 셀의 도면이다.
도 6-8은 단어에 대해 데이터 스트림을 검색하는 여러 검색 용어 셀을 포함하는 인식 모듈의 도면이다.
도 9는 2개의 단어에 대해 데이터 스트림을 병렬로 검색하도록 구성되는 인식 모듈의 도면이다.
도 10-12는 동일 프리픽스를 갖는 다수의 단어를 지정하는 검색 기준에 따라 검색하는 인식 모듈의 도면이다.
도 13은 도 2의 패턴 인식 프로세서 내의 결과 버퍼의 일례의 도면이다.
도 1은 데이터 스트림(12)을 검색하는 시스템(10)의 일례를 도시한다. 시스템(10)은 검색 기준들(16)에 따라 데이터 스트림(12)을 검색하는 패턴 인식 프로세서(14)를 포함할 수 있다.
각각의 검색 기준은 하나 이상의 타겟 표현들, 즉 패턴들을 지정할 수 있다. "타겟 표현"이라는 문구는 패턴 인식 프로세서(14)가 검색하고 있는 데이터의 시퀀스를 지칭한다. 타겟 표현들의 예들은 소정 단어의 스펠링을 이루는 문자들의 시퀀스, 유전자를 지정하는 유전자 염기 쌍들의 시퀀스, 이미지의 일부를 형성하는 픽처 또는 비디오 파일의 비트들의 시퀀스, 프로그램의 일부를 형성하는 실행 가능 파일의 비트들의 시퀀스, 또는 노래 또는 발음된 문구의 일부를 형성하는 오디오 파일의 비트들의 시퀀스를 포함한다.
검색 기준은 둘 이상의 타겟 표현을 지정할 수 있다. 예컨대, 검색 기준은 문자들의 시퀀스 "cl"로 시작하는 모든 5문자 단어들, 문자들의 시퀀스 "cl"로 시작하는 임의의 단어, 단어 "cloud"를 세 번보다 많이 포함하는 단락 등을 지정할 수 있다. 타겟 표현들의 가능한 세트들의 수는 임의로 큰데, 예컨대 데이터 스트림이 제공할 수 있는 데이터의 순열(permutation)들이 존재하는 것만큼 많은 타겟 표현들이 존재할 수 있다. 검색 기준들은 일반적인(regular) 표현들로서, 각각의 타겟 표현을 리스팅할 필요 없이 타겟 표현들의 세트들을 간단히 지정하는 프로그래밍 언어를 포함하는 다양한 포맷들로 표현될 수 있다.
각각의 검색 기준은 하나 이상의 검색 용어들로부터 구성될 수 있다. 따라서, 검색 기준의 각각의 타겟 표현은 하나 이상의 검색 용어들을 포함할 수 있으며, 일부 타겟 표현들은 공통 검색 용어들을 사용할 수 있다. 본 명세서에서 사용될 때, "검색 용어"라는 문구는 단일 검색 사이클 동안에 검색되는 데이터의 시퀀스를 지칭한다. 데이터의 시퀀스는 이진 포맷 또는, 예컨대 베이스 10, ASCII 등의 다른 포맷들로데이터의 다수 비트를 포함할 수 있다. 시퀀스는 데이터를 단일 디지트 또는 다수의 디지트, 예컨대 여러 개의 이진 디지트를 이용하여 인코딩할 수 있다. 예를 들어, 패턴 인식 프로세서(14)는 텍스트 데이터 스트림(12)을 한 번에 한 문자씩 검색할 수 있으며, 검색 용어들은 한 세트의 단일 문자들, 예컨대 문자 "a", 문자들 "a" 또는 "e", 또는 한 세트의 모든 단일 문자들을 지정하는 와일드카드 검색 용어를 지정할 수 있다.
검색 용어들은 문자(또는 데이터 스트림, 예컨대 뮤지컬 노트, 유전자 염기쌍, 베이스 10 디지트 또는 서브픽셀에 의해 표현되는 정보의 다른 문자소(grapheme), 즉 기본 단위)를 지정하는 비트들의 수보다 적거나 많을 수 있다. 예를 들어, 검색 용어는 8 비트일 수 있고, 단일 문자는 16 비트일 수 있으며, 이 경우에 2개의 연속하는 검색 용어는 단일 문자를 지정할 수 있다.
검색 기준들(16)은 컴파일러(18)에 의해 패턴 인식 프로세서(14)에 대해 포맷팅될 수 있다. 포맷팅은 검색 기준들로부터의 검색 용어들의 해체를 포함할 수 있다. 예컨대, 데이터 스트림(12)에 의해 표현되는 문자소들이 검색 용어들보다 큰 경우, 컴파일러는 검색 기준을 다수의 검색 용어로 해체하여 단일 문자소를 검색하게 할 수 있다. 마찬가지로, 데이터 스트림(12)에 의해 표현되는 문자소들이 검색 용어들보다 작은 경우, 컴파일러(18)는 각각의 개별 문자소에 대해 미사용 비트들을 갖는 단일 검색 용어를 제공할 수 있다. 컴파일러(18)는 패턴 인식 프로세서(14)에 의해 본질적으로 지원되지 않는 다양한 규칙 표현 연산자들을 지원하도록 검색 기준들(16)을 포맷팅할 수도 있다.
패턴 인식 프로세서(14)는 데이터 스트림(12)으로부터 각각의 새로운 용어를 평가함으로써 데이터 스트림(12)을 검색할 수 있다. 여기서 "용어"라는 단어는 검색 용어와 매칭될 수 있는 데이터의 양을 지칭한다. 검색 사이클 동안, 패턴 인식 프로세서(14)는 현재 제공되는 용어가 검색 기준 내의 현재 검색 용어와 매칭되는 지를 결정할 수 있다. 용어가 검색 용어와 매칭되는 경우, 평가는 "진행"되는데, 즉, 다음 용어가 검색 기준 내의 다음 검색 용어와 비교된다. 용어가 매칭되지 않는 경우, 다음 용어가 검색 기준 내의 처음 용어와 비교되며, 따라서 검색이 리셋된다.
각각의 검색 기준은 패턴 인식 프로세서(14) 내의 상이한 유한 상태 머신 내에 컴파일될 수 있다. 유한 상태 머신들은 병렬로 실행되어, 검색 기준(16)에 따라 데이터 스트림(12)을 검색할 수 있다. 유한 상태 머신들은 이전 검색 용어가 데이터 스트림(12)에 의해 매칭될 때 검색 기준 내의 각각의 연속적인 검색 용어를 통해 진행하거나, 검색 용어가 매칭되는 않는 경우에는 검색 기준의 처음 검색 용어에 대한 검색을 개시할 수 있다.
패턴 인식 프로세서(14)는 거의 동시에, 예를 들어 단일 장치 사이클 동안에, 여러 검색 기준에 따라 각각의 새로운 용어를, 그리고 그들 각각의 검색 용어들을 평가할 수 있다. 병렬 유한 상태 머신들은 각각 거의 동시에 데이터 스트림(12)으로부터 용어를 수신할 수 있으며, 병렬 유한 상태 머신들의 각각은 용어가 병렬 유한 상태 머신을 그의 검색 기준 내의 다음 검색 용어로 진행시키는지를 결정할 수 있다. 병렬 유한 상태 머신들은 비교적 많은 수, 예컨대 100개 초과, 1000개 초과, 또는 10,000개 초과의 검색 기준에 따라 용어들을 평가할 수 있다. 이들은 병렬로 동작하므로, 데이터 스트림을 느리게 하지 않고 비교적 큰 대역폭을 갖는 데이터 스트림(12), 예컨대 초당 64 MB 또는 초당 128 MB보다 크거나 일반적으로 동일한 데이터 스트림(12)에 검색 기준들을 적용할 수 있다. 일부 실시예들에서, 검색 사이클 지속 기간은 검색 기준들의 수와 비례하지 않으며, 따라서 검색 기준들의 수는 패턴 인식 프로세서(14)의 성능에 거의 또는 전혀 영향을 미치지 않을 수 있다.
검색 기준이 충족될 때(즉, 최종 검색 용어로 진행하여 그와 매칭된 후에), 패턴 인식 프로세서(14)는 기준의 충족을 중앙 처리 유닛(CPU; 20)과 같은 처리 유닛에 보고할 수 있다. 중앙 처리 유닛(20)은 패턴 인식 프로세서(14) 및 시스템(10)의 다른 부분들을 제어할 수 있다.
시스템(10)은 데이터 스트림을 검색하는 임의의 다양한 시스템 또는 장치일 수 있다. 예컨대, 시스템(10)은 데이터 스트림(12)을 모니터링하는 데스크탑, 랩탑, 핸드헬드 또는 다른 타입의 컴퓨터일 수 있다. 시스템(10)은 라우터, 서버 또는 클라이언트와 같은 네트워크 노드(예컨대, 전술한 타입의 컴퓨터들 중 하나)일 수도 있다. 시스템(10)은 복사기, 스캐너, 프린터, 게임 콘솔, 텔레비전, 셋톱 비디오 배포 또는 기록 시스템, 케이블 박스, 개인용 디지털 미디어 플레이어, 공장 자동화 시스템, 자동차 컴퓨터 시스템 또는 의료 장치와 같은 소정의 다른 유형의 전자 장치일 수 있다. (이러한 다양한 시스템 예들을 설명하는 데 사용되는 용어들은 여기서 사용되는 많은 다른 용어들과 같이 일부 지시 대상들을 공유할 수 있으며, 따라서 나열되는 다른 용어들에 의해 좁게 해석되지 않아야 한다.)
데이터 스트림(12)은 사용자 또는 다른 엔티티가 검색하기를 원할 수 있는 다양한 타입의 데이터 스트림들 중 하나 이상일 수 있다. 예컨대, 데이터 스트림(12)은 인터넷을 통해 수신되는 패킷들 또는 셀룰러 네트워크를 통해 수신되는 데이터 또는 음성과 같은, 네트워크를 통해 수신되는 데이터의 스트림일 수 있다. 데이터 스트림(12)은 이미징 센서, 온도 센서, 가속도계 등 또는 이들의 조합들과 같은, 시스템(10)과 통신하는 센서로부터 수신되는 데이터일 수 있다. 데이터 스트림(12)은 시스템(10)에 의해 직렬 데이터 스트림으로서 수신될 수 있으며, 여기서 데이터는 시간적으로, 사전적으로 또는 어의적으로 중요한 순서와 같은, 의미를 갖는 순서로 수신된다. 또는, 데이터 스트림(12)은 병렬로 또는 순서 없이 수신된 후에, 예컨대 인터넷을 통해 수신된 패킷들을 재배열함으로써 직렬 데이터 스트림으로 변환될 수 있다. 일부 실시예들에서, 데이터 스트림(12)은 용어들을 직렬로 제공할 수 있지만, 용어들 각각을 표현하는 비트들은 병렬로 수신될 수 있다. 데이터 스트림(12)은 시스템(10) 외부의 소스로부터 수신될 수 있거나, 메모리 장치에 조회하여, 저장된 데이터로부터 데이터 스트림(12)을 형성함으로써 형성될 수 있다.
데이터 스트림(12) 내의 데이터의 타입에 따라, 상이한 타입의 검색 기준들이 설계자에 의해 선택될 수 있다. 예컨대, 검색 기준들(16)은 바이러스 정의 파일일 수 있다. 바이러스들 또는 다른 악성 소프트웨어는 특성화될 수 있으며, 악성 소프트웨어의 양태들은 데이터 스트림(12)이 혹시 악성 소프트웨어를 전달하고 있는지를 지시하는 검색 기준들을 형성하는 데 이용될 수 있다. 결과적인 검색 기준들은 서버 상에 저장될 수 있으며, 클라이언트 시스템의 운영자는 검색 기준들을 시스템(10)으로 다운로드하는 서비스에 가입할 수 있다. 검색 기준들(16)은 상이한 타입의 악성 소프트웨어들이 나타남에 따라 서버로부터 주기적으로 갱신될 수 있다. 검색 기준들은 네트워크를 통해 수신될 수 있는 바람직하지 않은 콘텐츠, 예컨대 (일반적으로 스팸으로 알려진) 원하지 않는 이메일들 또는 사용자가 불쾌해 하는 다른 콘텐츠를 지정하는 데 사용될 수도 있다.
데이터 스트림(12)은 시스템(10)에 의해 수신되는 데이터에 관심이 있는 제삼자에 의해 검색될 수 있다. 예컨대, 데이터 스트림(12)은 저작권이 있는 저작물에 나오는 텍스트, 오디오의 시퀀스 또는 비디오의 시퀀스에 대해 모니터링될 수 있다. 데이터 스트림(12)은 범죄 수사 또는 민사 소송과 관련되거나 고용주가 관심을 갖는 발언들에 대해 모니터링될 수 있다.
검색 기준들(16)은 예컨대 CPU(20) 또는 패턴 인식 프로세서(14)에 의해 어드레스 가능한 메모리 내에, 번역문(translation)이 이용 가능한 데이터 스트림(12) 내의 패턴들도 포함할 수 있다. 예컨대, 검색 기준들(16)은 대응하는 스페인어 단어가 메모리에 저장되어 있는 영어 단어를 각각 지정할 수 있다. 다른 예에서, 검색 기준들(16)은 데이터 스트림(12)의 디코딩된 버전이 이용 가능한 데이터 스트림(12)의 인코딩된 버전들, 예컨대 MP3, MPEG4, FLAC, Ogg Vorbis 등을 지정할 수 있으며, 그 반대도 가능하다.
패턴 인식 프로세서(14)는 CPU(20)와 함께 단일 컴포넌트(단일 장치 등) 내에 통합되는 하드웨어이거나, 개별 컴포넌트로서 형성될 수 있다. 예컨대, 패턴 인식 프로세서(14)는 개별 집적 회로일 수 있다. 패턴 인식 프로세서(14)는 "코-프로세서" 또는 "패턴 인식 코-프로세서"로서 지칭될 수 있다.
도 2는 패턴 인식 프로세서(14)의 일례를 도시한다. 패턴 인식 프로세서(14)는 인식 모듈(22) 및 출력 버퍼(51)를 갖는 수집 모듈(24)을 포함할 수 있다. 출력 버퍼(51)는 결과 버퍼(25)를 포함할 수 있다. 인식 모듈(22)은 수신된 용어들을 검색 용어들과 비교하도록 구성될 수 있으며, 인식 모듈(22) 및 수집 모듈(24) 양자는 협력하여, 용어와 검색 용어의 매칭이 검색 기준을 충족시키는지를 결정할 수 있다. 결과 버퍼(25)는 도 13과 관련하여 아래에 더 설명되는 바와 같이 패턴 인식 프로세서(14)의 다른 부분들로부터의 결과 데이터를 버퍼링할 수 있다.
인식 모듈(22)은 행 디코더(28) 및 복수의 특징 셀(30)을 포함할 수 있다. 각각의 특징 셀(30)은 검색 용어를 지정할 수 있으며, 특징 셀들(30)의 그룹들은 검색 기준을 형성하는 병렬 유한 상태 머신을 형성할 수 있다. 특징 셀들(30)의 컴포넌트들은 검색 용어 어레이(32), 검출 어레이(34) 및 활성화-라우팅 행렬(36)을 형성할 수 있다. 검색 용어 어레이(32)는 복수의 입력 컨덕터(37)를 포함할 수 있으며, 이들 각각은 특징 셀들(30)의 각각이 행 디코더(28)와 통신하게 할 수 있다.
행 디코더(28)는 데이터 스트림(12)의 콘텐츠에 기초하여 복수의 입력 컨덕터(37) 중 특정 컨덕터들을 선택할 수 있다. 예컨대, 행 디코더(28)는 하나의 용어를 나타낼 수 있는 수신된 바이트의 값에 기초하여 256개의 행 중 하나를 활성화하는 1 바이트 대 256 행 디코더일 수 있다. 1 바이트 용어 0000 0000은 복수의 입력 컨덕터(37) 중 최상위 행에 대응할 수 있으며, 1 바이트 용어 1111 1111은 복수의 입력 컨덕터(37) 중 최하위 행에 대응할 수 있다. 따라서, 데이터 스트림(12)으로부터 어느 용어들이 수신되는지에 따라 상이한 입력 컨덕터들(37)이 선택될 수 있다. 상이한 용어들이 수신될 때, 행 디코더(28)는 이전 용어에 대응하는 행을 비활성화하고, 새로운 용어에 대응하는 행을 활성화할 수 있다.
검출 어레이(34)는 검색 기준들의 완전한 또는 부분적인 충족을 지시하는 신호들을 수집 모듈(24)로 출력하는 검출 버스(38)에 결합될 수 있다. 활성화-라우팅 행렬(36)은 매칭된 검색 기준 내의 검색 용어들의 수에 기초하여 특징 셀들(30)을 선택적으로 활성화 및 비활성화할 수 있다.
수집 모듈(24)은 래치 행렬(40), 수집-라우팅 행렬(42), 임계-논리 행렬(44), 논리곱 행렬(46), 논리합 행렬(48) 및 초기화-라우팅 행렬(50)을 포함할 수 있다.
래치 행렬(40)은 소정의 검색 기준들의 부분들을 구현할 수 있다. 일부 검색 기준들, 예컨대 일부 규칙적인 표현들은 매치 또는 매치들의 그룹의 최초 발생만을 카운트한다. 래치 행렬(40)은 매치가 발생하였는지를 기록하는 래치들을 포함할 수 있다. 래치들은 초기화 동안에 소거될 수 있으며, 검색 기준들이 충족되거나 더 이상 충족될 수 없는 것으로 결정됨에 따라, 동작 동안에 주기적으로 다시 초기화될 수 있는데, 즉 검색 기준이 충족될 수 있기 전에 초기 검색 용어가 다시 매칭되는 것이 필요할 수 있다.
수집 라우팅 행렬(42)은 활성화 라우팅 행렬(36)과 유사한 기능을 할 수 있다. 수집 라우팅 모듈(42)은 검출 버스(38) 상에서 매치들을 지시하는 신호들을 수신할 수 있으며, 신호들을 임계 논리 행렬(44)에 접속하는 상이한 그룹 논리 라인들(53)로 라우팅할 수 있다. 수집 라우팅 행렬(42)은 검색 기준이 충족되거나 더 이상 충족될 수 없는 것으로 결정될 때 검출 어레이(34)의 부분들을 리셋하기 위해 초기화 라우팅 행렬(50)의 출력들도 검출 어레이(34)로 라우팅할 수 있다.
임계 논리 행렬(44)은 카운트 업 또는 다운하도록 구성되는 복수의 카운터, 예컨대 32 비트 카운터들을 포함할 수 있다. 임계 논리 행렬(44)에는 초기 카운트가 로딩될 수 있으며, 인식 모듈에 의해 시그널링된 매치들에 기초하여 그 카운트로부터 카운트 업 또는 다운할 수 있다. 예컨대, 임계 논리 행렬(44)은 텍스트의 소정 길이 내에서의 단어의 발생 횟수를 카운트할 수 있다.
임계 논리 행렬(44)의 출력들은 논리곱 행렬(46)로의 입력들일 수 있다. 논리곱 행렬(46)은 "곱" 결과들(예컨대, 부울 논리의 "AND" 함수)을 선택적으로 생성할 수 있다. 논리곱 행렬(46)은 출력 곱들의 수가 임계 논리 행렬(44)로부터의 입력 라인들의 수와 동일한 정방 행렬로서 구현될 수 있거나, 논리곱 행렬(46)은 출력들과 다른 수의 입력들을 가질 수 있다. 결과적인 곱 값들은 논리합 행렬(48)로 출력될 수 있다.
논리합 행렬(48)은 합들(예컨대, 부울 논리의 "OR" 함수)을 선택적으로 생성할 수 있다. 논리합 행렬(48)도 정방 행렬일 수 있거나, 논리합 행렬(48)은 출력들과 다른 수의 입력들을 가질 수 있다. 입력들이 논리곱들이므로, 논리합 행렬(48)의 출력들은 곱들의 논리합들(예컨대, 부울 논리 곱의 합(SOP) 형태)일 수 있다. 논리합 행렬(48)의 출력은 초기화 라우팅 행렬(50)에 의해 수신될 수 있다.
초기화 라우팅 행렬(50)은 수집 라우팅 행렬(42)을 통해 검출 어레이(34) 및 수집 모듈(24)의 부분들을 리셋할 수 있다. 초기화 라우팅 행렬(50)도 정방 행렬로서 구현될 수 있거나, 초기화 라우팅 행렬(50)은 출력들과 다른 수의 입력들을 가질 수 있다. 초기화 라우팅 행렬(50)은 예를 들어 검색 기준이 충족되거나 더 이상 충족될 수 없는 것으로 결정될 때 논리합 행렬(48)로부터의 신호들에 응답하여, 패턴 인식 프로세서(14)의 다른 부분들을 다시 초기화할 수 있다.
수집 모듈(24)은 임계 논리 행렬(44), 수집 라우팅 행렬(42) 및 논리합 행렬(48)의 출력들을 수신하는 출력 버퍼(51)를 포함할 수 있다. 수집 모듈(24)의 출력은 출력 버스(26) 상에서 출력 버퍼(51)로부터 CPU(20)(도 1)로 전송될 수 있다. 아래에 더 설명되는 바와 같이, 출력 버퍼(51)는 결과 버퍼(25)를 포함하거나, 그 자신이 결과 버퍼일 수 있다. 일부 실시예들에서는, 출력 다중화기가 이들 컴포넌트(42, 44, 48)로부터의 신호들을 다중화하고, 기준들의 충족 또는 검색 용어들의 매치들을 지시하는 신호들을 CPU(20)(도 1)로 출력할 수 있다. 다른 실시예들에서, 패턴 인식 프로세서(14)로부터의 결과들은 출력 다중화기를 통해 신호들을 전송하지 않고 보고될 수 있는데, 이는 여기에 설명되는 어떠한 다른 특징도 생략될 수 없음을 시사하기 위한 것은 아니다. 예컨대, 임계 논리 행렬(44), 논리곱 행렬(46), 논리합 행렬(48) 또는 초기화 라우팅 행렬(50)로부터의 신호들은 출력 버스(26) 상에서 병렬로 CPU로 전송될 수 있다.
도 3은 검색 용어 어레이(32)(도 2) 내의 단일 특징 셀(30)의 일부, 즉 본 명세서에서 검색 용어 셀(54)로 지칭되는 컴포넌트를 도시한다. 검색 용어 셀들(54)은 출력 컨덕터(56) 및 복수의 메모리 셀(58)을 포함할 수 있다. 메모리 셀들(58)의 각각은 출력 컨덕터(56) 및 복수의 입력 컨덕터(37) 중의 컨덕터들 중 하나 양쪽에 결합될 수 있다. 메모리 셀들(58)의 각각은 그의 입력 컨덕터(37)가 선택되는 것에 응답하여 그의 저장된 값을 나타내는 값을 출력하여, 데이터를 출력 컨덕터(56)를 통해 출력할 수 있다. 일부 실시예들에서, 복수의 입력 컨덕터(37)는 "워드 라인들"로서 지칭될 수 있으며, 출력 컨덕터(56)는 "데이터 라인"으로 지칭될 수 있다.
메모리 셀들(58)은 임의의 다양한 타입의 메모리 셀들을 포함할 수 있다. 예컨대, 메모리 셀들(58)은 트랜지스터와 커패시터를 갖는 동적 랜덤 액세스 메모리(DRAM) 셀들과 같은 휘발성 메모리일 수 있다. 트랜지스터의 소스 및 드레인은 커패시터의 플레이트 및 출력 컨덕터(56)에 각각 접속될 수 있으며, 트랜지스터의 게이트는 입력 컨덕터들(37) 중 하나에 접속될 수 있다. 휘발성 메모리의 다른 예에서, 메모리 셀들(58)의 각각은 정적 랜덤 액세스 메모리(SRAM) 셀을 포함할 수 있다. SRAM 셀은 입력 컨덕터들(37) 중 하나에 의해 제어되는 액세스 트랜지스터에 의해 출력 컨덕터(56)에 선택적으로 결합되는 출력을 가질 수 있다. 메모리 셀들(58)은 상변화 메모리(예컨대, 오보닉 장치), 플래시 메모리, 실리콘-산화물-질화물-산화물-실리콘(SONOS) 메모리, 자기 저항성 메모리 또는 다른 타입의 비휘발성 메모리와 같은 비휘발성 메모리도 포함할 수 있다. 메모리 셀들(58)은 플립플롭들, 예컨대 논리 게이트들로 구성된 메모리 셀들도 포함할 수 있다.
도 4 및 5는 동작중인 검색 용어 셀(54)의 일례를 도시한다. 도 4는 셀의 검색 용어와 매칭되지 않는 용어를 수신하는 검색 용어 셀(54)을 도시하며, 도 5는 매치를 도시한다.
도 4에 도시된 바와 같이, 검색 용어 셀(54)은 메모리 셀들(58)에 데이터를 저장함으로써 하나 이상의 용어를 검색하도록 구성될 수 있다. 메모리 셀들(58)은 각각 예를 들어 도 3에서 데이터 스트림(12)이 제공할 수 있는 용어를 나타낼 수 있으며, 각각의 메모리 셀(58)은 문자 "a"로 시작하고 숫자 "9"로 끝나는 단일 문자 또는 숫자를 나타낸다. 검색 용어를 충족시키는 용어들을 나타내는 메모리 셀들(58)은 제1 값을 저장하도록 프로그래밍될 수 있으며, 검색 용어를 충족시키는 용어들을 나타내지 않는 메모리 셀들(58)은 다른 값을 저장하도록 프로그래밍될 수 있다. 도시된 예에서, 검색 용어 셀(54)은 문자 "b"를 검색하도록 구성된다. "b"를 나타내는 메모리 셀들(58)은 1 또는 논리 하이를 저장할 수 있으며, "b"를 나타내지 않는 메모리 셀들(58)은 0 또는 논리 로우를 저장하도록 프로그래밍될 수 있다.
데이터 스트림(12)으로부터의 용어를 검색 용어와 비교하기 위하여, 행 디코더(28)는 수신된 용어를 나타내는 메모리 셀들(58)에 결합되는 입력 컨덕터(37)를 선택할 수 있다. 도 4에서, 데이터 스트림(12)은 소문자 "e"를 제공한다. 이 용어는 데이터 스트림(12)에 의해 8 비트 ASCII 코드의 형태로 제공될 수 있으며, 행 디코더(28)는 이 바이트를 행 어드레스로서 해석하여, 컨덕터(60) 상에서 이를 활성화함으로써 신호를 출력할 수 있다.
이에 응답하여, 컨덕터(60)에 의해 제어되는 메모리 셀(58)은 메모리 셀(58)이 저장하는 데이터를 지시하는 신호를 출력할 수 있으며, 이 신호는 출력 컨덕터(56)에 의해 전송될 수 있다. 이 경우, 문자 "e"는 검색 용어 셀(54)에 의해 지정된 용어들 중 하나가 아니므로, 검색 용어와 매칭되지 않으며, 검색 용어 셀(54)은 매치가 발견되지 않음을 지시하는 0의 값을 출력한다.
도 5에서, 데이터 스트림(12)은 문자 "b"를 제공한다. 다시, 행 디코더(28)는 이 용어를 어드레스로서 해석할 수 있고, 행 디코더(28)는 컨덕터(62)를 선택할 수 있다. 이에 응답하여, 문자 "b"를 나타내는 메모리 셀(58)은 이 예에서 매치를 지시하는 1인 그의 저장 값을 출력한다.
검색 용어 셀들(54)은 한 번에 둘 이상의 용어를 검색하도록 구성될 수 있다. 다수의 메모리 셀(58)이 둘 이상의 용어와 매칭되는 검색 용어를 지정하는 1을 저장하도록 프로그래밍될 수 있다. 예컨대, 문자들 소문자 "a" 및 대문자 "A"를 나타내는 메모리 셀들(58)은 1을 저장하도록 프로그래밍될 수 있으며, 검색 용어 셀(54)은 어느 하나의 용어를 검색할 수 있다. 다른 예에서, 검색 용어 셀(54)은 임의의 문자가 수신되는 경우에 매치를 출력하도록 구성될 수 있다. 모든 메모리 셀들(58)은 1을 저장하도록 프로그래밍될 수 있으며, 따라서 검색 용어 셀(54)은 검색 조건 내의 와일드카드 용어로서 기능할 수 있다.
도 6-8은 예컨대 단어에 대한 다중 용어 검색 기준에 따라 검색하는 인식모듈(22)을 나타낸다. 구체적으로, 도 6은 단어의 첫 번째 분자를 검출하는 인식 모듈(22)을 도시하고, 도 7은 제2 문자의 검출을 도시하고, 도 8은 최종 문자의 검출을 도시한다.
도 6에 도시된 바와 같이, 인식 모듈(22)은 단어 "big"을 검색하도록 구성될 수 있다. 3개의 인접하는 특징 셀(63, 64, 66)이 도시된다. 특징 셀(63)은 문자 "b"를 검출하도록 구성된다. 특징 셀(64)은 문자 "i"를 검출하도록 구성된다. 그리고, 특징 셀(66)은 문자 "g"를 검출하고, 검색 기준이 충족됨을 지시하도록 구성된다.
도 6은 검출 어레이(34)의 추가적인 상세들도 도시한다. 검출 어레이(34)는 특징 셀들(63, 64, 66) 각각 내에 검출 셀(68)을 포함할 수 있다. 검출 셀들(68)의 각각은 특징 셀(63, 64, 66)이 활성 또는 비활성 상태인지를 지시하는 전술한 메모리 셀들의 타입 중 하나(예컨대, 플립플롭)와 같은 메모리 셀(70)을 포함할 수 있다. 검출 셀들(68)은 검출 셀이 활성 상태이고 매치를 지시하는 그와 관련된 검색 용어 셀(54)로부터 신호를 수신하였는지를 지시하는 신호를 활성화 라우팅 행렬(36)로 출력하도록 구성될 수 있다. 비활성 특징 셀들(63, 64, 66)은 매치들을 무시할 수 있다. 검출 셀들(68) 각각은 메모리 셀(70) 및 출력 컨덕터(56)로부터의 입력들을 갖는 AND 게이트를 포함할 수 있다. AND 게이트의 출력은 검출 버스(38) 및 활성화 라우팅 행렬(36) 모두로, 또는 이들 중 하나 또는 다른 하나로 라우팅될 수 있다.
활성화 라우팅 행렬(36)은 또한 검출 어레이(34) 내의 메모리 셀들(70)에 기입함으로써 특징 셀들(63, 64, 66)을 선택적으로 활성화할 수 있다. 활성화 라우팅 행렬(36)은 검색 기준 및 데이터 스트림(12)에서 어느 검색 용어가 다음에 검색되는지에 따라 특징 셀들(63, 64, 66)을 활성화할 수 있다.
도 6에서, 데이터 스트림(12)은 문자 "b"를 제공한다. 이에 응답하여, 특징 셀들(63, 64, 66)의 각각은 문자 "b"를 나타내는 컨덕터(62)에 접속된 메모리 셀(58)에 저장된 값을 지시하는 신호를 그들의 출력 컨덕터(56) 상에서 출력할 수 있다. 이어서, 검출 셀들(56)은 각각 그들이 매치를 지시하는 신호를 수신하였는지 그리고 그들이 활성 상태인지를 결정할 수 있다. 특징 셀(63)은 문자 "b"를 검출하도록 구성되고, 그의 메모리 셀(70)에 의해 지시되는 바와 같이 활성 상태이므로, 특징 셀(63) 내의 검출 셀(68)은 검색 기준의 제1 검색 용어가 매칭되었음을 지시하는 신호를 활성화 라우팅 행렬(36)로 출력할 수 있다.
도 7에 도시된 바와 같이, 첫 번째 검색 용어가 매칭된 후에, 활성화 라우팅 행렬(36)은 그의 검출 셀(68) 내의 그의 메모리 셀(70)에 1을 기입함으로써 다음 특징 셀(64)을 활성화할 수 있다. 활성화 라우팅 행렬(36)은 또한 다음 용어가 첫 번째 검색 용어를 충족시키는 경우에, 예를 들어 용어들의 시퀀스 "bbig"가 수신되는 경우에 특징 셀(63)의 활성 상태를 유지할 수 있다. 검색 기준들의 첫 번째 검색 용어는 데이터 스트림(12)이 검색되는 시간의 일부 또는 실질적으로 전부 동안에 활성 상태로 유지될 수 있다.
도 7에서, 데이터 스트림(12)은 문자 "i"를 인식 모듈(22)에 제공한다. 이에 응답하여, 특징 셀들(63, 64, 66)의 각각은 문자 "i"를 나타내는 컨덕터(72)에 접속된 메모리 셀(58)에 저장된 값을 지시하는 신호를 그들의 출력 컨덕터(56) 상에서 출력할 수 있다. 이어서, 검출 셀들(56)은 각각 그들이 매치를 지시하는 신호를 수신하였는지 그리고 그들이 활성 상태인지를 결정할 수 있다. 특징 셀(64)은 문자 "i"를 검출하도록 구성되고, 그의 메모리 셀(70)에 의해 지시되는 바와 같이 활성 상태이므로, 특징 셀(64) 내의 검출 셀(68)은 그의 검색 기준의 다음 검색 용어가 매칭되었음을 지시하는 신호를 활성화 라우팅 행렬(36)로 출력할 수 있다.
이어서, 활성화 라우팅 행렬(36)은 도 8에 도시된 바와 같이 특징 셀(66)을 활성화할 수 있다. 다음 용어를 평가하기 전에, 특징 셀(64)이 비활성화될 수 있다. 특징 셀(64)은 검출 사이클들 사이에 그의 메모리 셀(70)을 리셋하는 그의 검출 셀(68)에 의해 비활성화될 수 있거나, 활성화 라우팅 행렬(36)은 예컨대 특징 셀(64)을 비활성화할 수 있다.
도 8에서, 데이터 스트림(12)은 용어 "g"를 행 디코더(28)에 제공하며, 이 행 디코더는 용어 "g"를 나타내는 컨덕터(74)를 선택한다. 이에 응답하여, 특징 셀들(63, 64, 66)의 각각은 문자 "g"를 나타내는 컨덕터(74)에 접속된 메모리 셀(58)에 저장된 값을 지시하는 신호를 그들의 출력 컨덕터(56) 상에서 출력할 수 있다. 이어서, 검출 셀들(56)은 각각 그들이 매치를 수신하는 신호를 수신하였는지 그리고 그들이 활성 상태인지를 결정할 수 있다. 특징 셀(66)은 문자 "g"를 검출하도록 구성되고, 그의 메모리 셀(70)이 지시하는 바와 같이 활성 상태이므로, 특징 셀(66) 내의 검출 셀(68)은 그의 검색 기준의 최종 검색 용어가 매칭되었음을 지시하는 신호를 활성화 라우팅 행렬(36)로 출력할 수 있다.
검색 기준의 끝 또는 검색 기준의 일부는 활성화 라우팅 행렬(36) 또는 검출 셀(68)에 의해 식별될 수 있다. 이러한 컴포넌트들(36, 68)은 그들의 특징 셀(63, 64 또는 66)이 검색 기준의 최종 검색 용어 또는 검색 기준의 컴포넌트를 지정하는지를 지시하는 메모리를 포함할 수 있다. 예컨대, 검색 기준은 단어 "cattle"이 두 번 나오는 모든 문장들을 지정할 수 있으며, 인식 모듈은 문장 내의 "cattle"의 각각의 발생을 지시하는 신호를 수집 모듈로 출력할 수 있고, 수집 모듈은 발생들을 카운트하여 검색 기준이 충족되는지를 결정할 수 있다.
특징 셀들(63, 64, 66)은 여러 조건들 하에서 활성화될 수 있다. 특징 셀(63, 64 또는 66)은 "항상 활성"일 수 있으며, 이는 특징 셀이 검색의 전부 또는 실질적으로 전부 동안 활성 상태로 유지됨을 의미한다. 항상 활성 특징 셀(63, 64 또는 66)의 일례는 검색 기준의 제1 특징 셀, 예컨대 특징 셀(63)이다.
특징 셀(63, 64 또는 66)은 "요청시 활성"일 수 있으며, 이는 특징 셀(63, 64 또는 66)이 소정의 선행 조건이 매칭될 때, 예컨대 검색 기준 내의 이전 검색 용어들이 매칭될 때 활성 상태임을 의미한다. 그 일례는 도 6-8에서 특징 셀(63)에 의해 요청될 때 활성화되는 특징 셀(64) 및 특징 셀(64)에 의해 요청될 때 활성화되는 특징 셀(66)이다.
특징 셀(63, 64 또는 66)은 "자기 활성화"될 수 있는데, 이는 그가 활성화되면, 그의 검색 용어가 매칭되는 한 그 자신을 활성화한다는 것을 의미한다. 예를 들어, 임의의 숫자에 의해 매칭되는 검색 용어를 갖는 자기 활성화된 특징 셀은 시퀀스 "123456xy"를 통해 문자 "x"에 도달할 때까지 활성 상태를 유지할 수 있다. 자기 활성화된 특징 셀의 검색 용어가 매칭될 때마다, 이것은 검색 기준 내의 다음 특징 셀을 활성화할 수 있다. 따라서, 항상 활성 특징 셀은 자기 활성화 특징 셀 및 요청시 활성 특징 셀로부터 형성될 수 있으며, 자기 활성화 특징 셀은 그의 메모리 셀들(58) 모두가 1을 저장하도록 프로그래밍될 수 있고, 이것은 각각의 용어 후에 요청시 활성 특징 셀을 반복적으로 활성화할 수 있다. 일부 실시예들에서, 각각의 특징 셀(63, 64, 66)은 특징 셀이 항상 활성인지를 지정하는 메모리 셀을 그의 검출 셀(68) 또는 활성화 라우팅 행렬(36) 내에 포함할 수 있으며, 따라서 단일 특징 셀로부터 항상 활성 특징 셀을 형성할 수 있다.
도 9는 제1 검색 기준(75) 및 제2 검색 기준(76)에 따라 병렬로 검색하도록 구성되는 인식 모듈(22)의 일례를 도시한다. 이 예에서, 제1 검색 기준(75)은 단어 "big"을 지정하며, 제2 검색 기준(76)은 단어 "cab"을 지정한다. 데이터 스트림(12)으로부터의 현재 용어를 지시하는 신호가 일반적으로 동시에 각각의 검색 기준(75, 76) 내의 특징 셀들로 전달(communicate)될 수 있다. 입력 컨덕터들(37)의 각각은 검색 기준들(75, 76) 모두에 걸쳐 존재한다(span). 결과적으로, 일부 실시예들에서, 검색 기준들(75, 76) 모두는 현재 용어를 일반적으로 동시에 평가할 수 있다. 이것은 검색 기준들의 평가를 고속화하는 것으로 여겨진다. 다른 실시예들은 더 많은 검색 기준들을 병렬로 평가하도록 구성되는 더 많은 특징 셀들을 포함할 수 있다. 예컨대, 일부 실시예들은 100, 500, 1000, 5000 또는 10,000개 초과의 병렬로 동작하는 셀들을 포함할 수 있다. 이러한 특징 셀들은 수백 또는 수천 개의 검색 기준을 일반적으로 동시에 평가할 수 있다.
상이한 수의 검색 용어를 갖는 검색 기준들은 더 많거나 적은 특징 셀들을 검색 기준들에 할당함으로써 형성될 수 있다. 간단한 검색 기준들은 복잡한 검색 기준들보다 특징 셀들의 형태의 더 적은 자원들을 소비할 수 있다. 이것은 복잡한 검색 기준들을 평가하도록 모두가 구성되는 많은 수의 일반적으로 동일한 코어들을 갖는 프로세서들에 비해 패턴 인식 프로세서(14)(도 2)의 비용을 줄이는 것으로 여겨진다.
도 10-12는 활성화 라우팅 행렬(36)의 더 복잡한 검색 기준 및 특징들의 일례를 모두 도시한다. 활성화 라우팅 행렬(36)은 복수의 활성화 라우팅 셀(78)을 포함할 수 있으며, 이들의 그룹들은 특징 셀들(63, 64, 66, 80, 82, 84, 86)의 각각과 연관될 수 있다. 예컨대, 특징 셀들의 각각은 5, 10, 20, 50 또는 그 이상의 활성화 라우팅 셀들(78)을 포함할 수 있다. 활성화 라우팅 셀들(78)은 이전 검색 용어가 매칭될 때 활성화 신호들을 검색 기준 내의 다음 검색 용어로 전송하도록 구성될 수 있다. 활성화 라우팅 셀들(78)은 활성화 신호들을 인접하는 특징 셀들 또는 동일 특징 셀 내의 다른 활성화 라우팅 셀들(78)로 라우팅하도록 구성될 수 있다. 활성화 라우팅 셀들(78)은 어느 특징 셀들이 검색 기준 내의 다음 검색 용어에 대응하는지를 지시하는 메모리를 포함할 수 있다.
도 10-12에 도시된 바와 같이, 인식 모듈(22)은 단일 단어들을 지정하는 기준들보다 복잡한 검색 기준들에 따라 검색하도록 구성될 수 있다. 예컨대, 인식 모듈(22)은 프리픽스 88로 시작하고 2개의 서픽스 90 또는 92 중 하나로 끝나는 단어들을 검색하도록 구성될 수 있다. 도시된 검색 기준은 순차적으로 문자들 "c" 및 "l"로 시작되고 문자들 "ap"의 시퀀스 또는 문자들 "oud"의 시퀀스로 끝나는 단어들을 지정한다. 이것은 다수의 타겟 표현들, 예컨대 단어 "clap" 또는 단어 "cloud"을 지정하는 검색 기준의 일례이다.
도 10에서, 데이터 스트림(12)은 문자 "c"를 인식 모듈(22)에 제공하며, 특징 셀(63)은 활성 상태이며 매치를 검출한다. 이에 응답하여, 활성화 라우팅 행렬(36)은 다음 특징 셀(64)을 활성화할 수 있다. 활성화 라우팅 행렬(36)은 특징 셀(63)이 검색 기준 내의 첫 번째 검색 용어이므로 특징 셀(63)의 활성 상태를 유지할 수도 있다.
도 11에서, 데이터 스트림(12)은 문자 "l"을 제공하며, 특징 셀(64)은 매치를 인식하고, 활성 상태이다. 이에 응답하여, 활성화 라우팅 행렬(36)은 활성화 신호를 제1 서픽스(90)의 제1 특징 셀(66)로 그리고 제2 서픽스(92)의 제1 특징 셀(82)로 전송할 수 있다. 다른 예들에서는 더 많은 서픽스가 활성화될 수 있거나, 다수의 프리픽스가 하나 이상의 서픽스를 활성화할 수 있다.
이어서, 도 12에 도시된 바와 같이, 데이터 스트림(12)은 문자 "o"를 인식 모듈(22)에 제공하며, 제2 서픽스(92)의 특징 셀(82)은 매치를 검출하고 활성 상태이다. 이에 응답하여, 활성화 라우팅 행렬(36)은 제2 서픽스(92)의 다음 특징 셀(84)을 활성화할 수 있다. 제1 서픽스(90)에 대한 검색은 특징 셀(66)이 비활성 상태가 되는 것이 허가됨에 따라 소멸할 수 있다. 도 10-12에 도시된 단계들은 문자들 "u" 및 "d"를 통해 계속될 수 있거나, 프리픽스(88)가 다음 번에 매칭될 때까지 검색이 소멸될 수 있다.
도 13은 패턴 인식 프로세서(14)에 결합된 결과 버퍼(25)의 일례를 도시한다. 도 2와 관련하여 전술한 바와 같이, 결과 버퍼(25)는 출력 버퍼(51) 내에 포함될 수 있다. 결과 버퍼(25)는 선입선출(FIFO) 버퍼(94), 버퍼 기입 제어 모듈(96), 버퍼 판독 제어 모듈(98) 및 버퍼 구성 모듈(100)을 포함할 수 있다. 결과 버퍼(25)는 패턴 인식 프로세서(14)의 일부로서 (예컨대, 동일 실리콘 본체 상에) 일체로 형성되거나, 개별 컴포넌트 또는 개별 컴포넌트의 일부일 수 있다. 결과 버퍼(25)는 업스트림 결과 버스(102)를 통해 패턴 인식 프로세서(14)로부터 결과 데이터를 수신할 수 있으며, 결과 버퍼(25)는 결과 데이터를 다운스트림 버스(104)를 통해 CPU(20)(도 1)로 출력할 수 있다. 구성 버스(106)는 CPU(20)가 결과 버퍼(25) 내의 버퍼 구성 모듈(100) 및 패턴 인식 프로세서(14)를 구성하는 데 사용될 수 있는 패턴 인식 프로세서 구성 모듈(108)과 통신하게 할 수 있다.
FIFO 버퍼(94)는 복수의 레코드(110)를 저장하도록 구성될 수 있다. 각각의 레코드(110)는 결과 데이터, 예컨대 기준의 충족에 관한 데이터를 저장할 수 있다. 각각의 레코드(110)는 하나의 기준의 충족의 일례에 대응할 수 있거나, 기준의 충족에 관한 데이터는 여러 개의 레코드(110), 예컨대 여러 개의 인접하는 또는 순차적인 레코드들(110)에 저장될 수 있다.
각각의 레코드(110)는 결과 상태 정보(112), 하우스키핑 정보(114) 및 결과 데이터(116)를 저장하기 위한 필드들을 포함할 수 있다. 다른 실시예들은 추가 필드들 또는 더 적은 필드들을 포함할 수 있다. 결과 상태 필드들(112)은 데이터 스트림(12)을 식별하고 데이터 스트림(12)을 패턴 인식 프로세서(14)가 수신하고 있을 수 있는 다른 데이터 스트림들과 구별하는 데이터를 저장할 수 있다.
하우스키핑 필드들(14)은 기준이 충족될 때 패턴 인식 프로세서(14)의 상태를 지시하는 데이터를 저장할 수 있다. 예컨대, 하우스키핑 필드들(114)은 에러 조건이 발생하였는지를 지시하는 데이터를 저장할 수 있다. 에러 조건들의 예는 입력 데이터 오버플로우 또는 FIFO 버퍼 충만 조건을 포함한다. FIFO 버퍼(94)는 예컨대 약 32개 초과의 레코드, 약 64개 초과의 레코드, 약 128개 초과의 레코드, 약 256개 초과의 레코드 또는 약 512개 초과의 레코드를 포함할 수 있다.
결과 데이터(116)는 어떤 기준이 충족되었는지, 기준을 충족시킨 데이터 스트림(12)으로부터의 용어들의 시퀀스, 기준을 충족시킨 데이터 스트림(12)의 부분을 지시하는 용어 카운트(예컨대, 비트 카운트) 또는 기준을 충족시킨 데이터 스트림의 부분이 수신된 기간과 같은 데이터를 포함할 수 있다.
버퍼 기입 제어 모듈(96)은 업스트림 결과 버스(102)로부터의 어느 데이터가 FIFO 버퍼(94) 내의 어느 레코드(110)에 기입될지를 제어하도록 구성될 수 있다. 버퍼 기입 제어 모듈(96)은 기준이 충족될 때마다 또는 결과 데이터가 새로운 레코드(110)에 기입될 때마다 증가 또는 감소하는 카운터를 포함할 수 있다. 버퍼 기입 제어 모듈은 어느 레코드(110)가 가장 최근에 CPU(20)로 출력되었는지를 지시하는 메모리도 포함할 수 있으며, 버퍼 기입 제어 모듈(96)은 CPU(20)로 이미 전송된 데이터를 포함하는 레코드들(110)에 업스트림 결과 버스(102)로부터의 데이터를 기입하도록 구성될 수 있다.
마찬가지로, 버퍼 판독 제어 모듈(98)은 어느 레코드(110)가 FIFO 버퍼(94)로부터 판독되지 않은 가장 오래된 레코드인지를 지시하도록 구성될 수 있다. 예컨대, 버퍼 판독 제어 모듈(98)은 FIFO 버퍼(94)로부터 레코드가 판독될 때마다 증가 또는 감소하는 카운터를 포함할 수 있으며, 카운터의 카운트는 가장 오래된 판독되지 않은 레코드(110)를 식별할 수 있다. 버퍼 판독 제어 모듈(98)은 CPU(20)로부터 판독 명령 신호(118)를 수신하고, FIFO 버퍼(94)가 가장 오래된 판독되지 않은 레코드(110)에 의해 저장된 데이터를 출력하게 함으로써 판독 명령에 응답하도록 구성될 수 있다.
결과 버스(104)는 데이터 스트림(12)을 운반하는 버스와 상이한 컨덕터들을 포함할 수 있으며, 따라서 데이터 스트림(12)은 다운스트림 결과 버스(104)가 데이터를 출력하는 것과 동시에 데이터를 입력할 수 있다. 결과 버퍼(25)가 패턴 인식 프로세서(14)와 일체로 형성되는 실시예들에서, 패턴 인식 프로세서(14)는 데이터 스트림(12)을 안으로 그리고 결과들을 밖으로 운반하기 위한 개별 핀들을 포함할 수 있다. 따라서, 결과 데이터는 데이터 스트림이 입력되는 것과 동시에 출력될 수 있다. 또한, 검색 결과들은 데이터 스트림이 동시에 검색되는 동안 결과 버퍼(25)에 저장될 수 있으며, 버퍼의 레코드에 저장된 검색 결과들의 일부가 출력될 수 있다.
동작에 있어서, 패턴 인식 프로세서(14)는 도 2-12와 관련하여 전술한 방식으로 데이터 스트림(12)을 검색할 수 있으며, 검색 결과들은 CPU(20)로 전송되기 전에 결과 버퍼(25)에 버퍼링될 수 있다. 기준이 충족될 때, 어느 기준이 충족되었는지를 지시하는 데이터, 데이터 스트림(12) 내의 어느 용어들이 기준을 충족시켰는지를 지시하는 데이터, 및 어느 데이터 스트림이 검색되고 있는지를 지시하는 데이터와 같은 기준 충족에 관한 데이터가 업스트림 결과 버스(102)를 통해 결과 버퍼(25)로 전송될 수 있다.
이러한 데이터의 수신시, 버퍼 기입 제어 모듈(96)은 FIFO 버퍼(94) 내에 임의의 자유 레코드들, 예컨대 CPU(20)로 이미 전송된 데이터를 저장하는 레코드들(110) 또는 어떠한 데이터도 저장하지 않은 레코드들(110)이 존재하는지를 결정할 수 있다. 자유 레코드들이 이용 가능하지 않은 경우, 버퍼 기입 제어 모듈(96)은 데이터 스트림 검색을 중지하도록 패턴 인식 프로세서(14)에 시그널링하고, CPU(20)가 FIFO 버퍼(94) 내의 레코드들을 통해 작업하고 공간을 생성하는 동안에 데이터 스트림(12)의 전송을 중지하도록 CPU(20)에 시그널링할 수 있다. 버퍼 기입 제어 모듈(96)은 또한 패턴 인식 프로세서(14)가 결과 버퍼 오버플로우 상태를 입력하였음을 지시하는 데이터를 현재 또는 후속 레코드 엔트리들의 하우스키핑 정보 필드들(114)에 저장할 수 있다.
버퍼 기입 제어 모듈(96)이 적어도 하나의 자유 레코드(110)가 이용 가능한 것으로 결정하는 경우, 버퍼 기입 제어 모듈(96)은 업스트림 결과 데이터 버스(102)로부터의 결과 데이터를 자유 레코드(110)에 기입할 수 있다. 버퍼 기입 제어 모듈(96)은 레코드(110)를 기입은 되었지만 아직 판독되지 않은 것으로서 표시할 수 있으며, 버퍼 기입 제어 모듈(96)은 레코드(110)를 다른 기입된 레코드들에 비해 가장 새로운 레코드인 것으로서 표시할 수 있다.
실질적으로 동시에 또는 다른 시간들에, CPU(20)는 판독 제어 신호(118)를 버퍼 판독 제어 모듈(98)로 전송할 수 있으며, 따라서 아직 판독되지 않은 가장 오래된 레코드(110) 내의 데이터를 출력하도록 버퍼 판독 제어 모듈(98)에 시그널링할 수 있다. 버퍼 판독 제어 모듈(98)은 임의의 판독되지 않은 레코드들(110)이 존재하는지를 결정할 수 있다. 판독되지 않은 레코드가 존재하지 않는 경우, 버퍼 판독 제어 모듈(98)은 판독되지 않은 레코드들이 현재 존재하지 않음을 CPU(20)에 시그널링할 수 있다. 판독되지 않은 레코드(110)가 존재하는 경우, 버퍼 판독 제어 모듈(98)은 가장 오래된 판독되지 않은 레코드를 식별하고, 가장 오래된 판독되지 않은 레코드(110)에 저장된 데이터를 CPU(20)로 전송할 수 있다. 다른 실시예들에서, 버퍼 판독 제어 모듈(98)은 가장 오래된 판독되지 않은 레코드(110)에 의해 저장된 데이터의 일부, 예컨대 어느 기준이 충족되었는지를 전송할 수 있으며, CPU(20)는 레코드(110)에 의해 저장된 데이터의 더 많은 부분, 예컨대 데이터 스트림(12)으로부터의 어느 용어들이 기준을 충족시켰는지를 요청할지를 결정할 수 있다. 이어서, 버퍼 판독 제어 모듈(98)은 그 레코드를 판독된 것으로서 그리고 버퍼 기입 제어 모듈(96)에 의해 중복 기입되는 것이 안전한 것으로서 표시할 수 있다.
결과 버퍼(25)는 데이터 스트림(12)의 검색의 중단을 줄일 수 있다. 데이터 스트림(12)이 CPU(20)가 검색 결과들을 수신 또는 처리할 수 있는 것보다 빠르게 검색 기준들을 충족시킬 때, 결과 버퍼(25)는 CPU(20)가 따라오는(catch up) 동안에 미처리 결과 데이터를 저장할 수 있다. 결과 버퍼(25)는 여러 검색 기준이 거의 동시에 충족될 때에도 CPU(20)로의 결과 데이터의 흐름을 부드럽게 할 수 있으며, 결과적으로 패턴 인식 프로세서(14)는 CPU(20)가 결과 버퍼(25)에 의해 저장된 검색 결과들의 백로그를 처리하는 동안에 데이터 스트림(12)을 계속 검색할 수 있다.
본 발명은 다양한 변경들 및 대안 형태들이 가능할 수 있지만, 도면들 내에 예시적으로 특정 실시예들이 도시되었으며, 본 명세서에서 상세히 설명되었다. 그러나, 본 발명은 개시된 특정 형태들로 한정되는 것을 의도하지 않는다. 오히려, 본 발명은 아래에 첨부된 청구항들에 의해 정의되는 바와 같은 본 발명의 사상 및 범위 내에 있는 모든 변경들, 균등물들 및 대안들을 커버한다.

Claims (42)

  1. 패턴 인식을 위한 장치로서,
    검색 결과들을 생성하도록 구성되는 패턴 인식 프로세서 - 상기 패턴 인식 프로세서는 검색될 데이터 스트림을 수신하도록 구성되는 입력을 갖는 디코더와 상기 디코더에 결합되는 복수의 특징 셀을 포함하고, 상기 복수의 특징 셀 각각은 상기 디코더의 출력에 결합되는 컨덕터에 의해 각각 어드레스 가능한 복수의 메모리 셀을 포함함 -; 및
    결과 버퍼
    를 포함하고,
    상기 결과 버퍼는,
    복수의 레코드;
    상기 복수의 레코드에 검색 기준들에 따라 상기 데이터 스트림을 검색한 검색 결과들에 관한 데이터를 기입하도록 구성되는 기입 제어 모듈; 및
    상기 복수의 레코드로부터 데이터를 판독하도록 구성되는 판독 제어 모듈을 포함하고,
    상기 디코더는 상기 데이터 스트림 내의 검색 용어들을 기초로 출력을 선택하도록 구성되며,
    상기 검색 결과들은 상기 검색 기준들의 충족에 관한 데이터를 포함하고,
    상기 복수의 레코드에 검색 기준들에 따라 상기 데이터 스트림을 검색한 검색 결과들에 관한 데이터를 기입하는 것은 상기 데이터 스트림의 용어 카운트 및 상기 검색 기준을 충족시킨 상기 데이터 스트림으로부터의 데이터가 수신된 기간 중 적어도 하나를 기입하는 것을 포함하는 패턴 인식을 위한 장치.
  2. 제1항에 있어서, 상기 결과 버퍼는 선입선출(FIFO) 버퍼를 포함하는 패턴 인식을 위한 장치.
  3. 제1항에 있어서, 결과 버스 및 상기 결과 버퍼를 통해 상기 패턴 인식 프로세서와 통신하는 처리 유닛(PU)을 포함하는 패턴 인식을 위한 장치.
  4. 제3항에 있어서, 상기 패턴 인식 프로세서에 결합되는 데이터 스트림 버스를 포함하고, 상기 데이터 스트림 버스는 상기 패턴 인식 프로세서의 디코더에 데이터 스트림을 제공하는 패턴 인식을 위한 장치.
  5. 제4항에 있어서, 상기 데이터 스트림 버스는 상기 결과 버스로부터 분리된 패턴 인식을 위한 장치.
  6. 제1항에 있어서, 상기 패턴 인식 프로세서는 그 안에 상기 결과 버퍼를 포함하는 패턴 인식을 위한 장치.
  7. 제1항에 있어서, 상기 기입 제어 모듈은 카운터, 메모리 또는 이들의 조합을 포함하는 패턴 인식을 위한 장치.
  8. 제1항에 있어서, 상기 기입 제어 모듈은 상기 결과 버퍼 내의 상기 복수의 레코드 중에 임의의 자유 레코드들이 존재하는지를 결정하도록 구성되는 패턴 인식을 위한 장치.
  9. 제1항에 있어서, 상기 기입 제어 모듈은 데이터의 검색을 중지할 것을 상기 패턴 인식 프로세서에 시그널링하도록 구성되는 패턴 인식을 위한 장치.
  10. 제1항에 있어서, 상기 기입 제어 모듈은 상기 결과 버퍼의 상태를 지시하는 데이터를 저장하도록 구성되는 패턴 인식을 위한 장치.
  11. 제1항에 있어서, 상기 판독 제어 모듈은 상기 복수의 레코드 중 어느 레코드들이 상기 결과 버퍼로부터 판독되지 않았는지를 지시하도록 구성되는 패턴 인식을 위한 장치.
  12. 제1항에 있어서, 상기 판독 제어 모듈은 상기 복수의 레코드 각각의 판독들의 수를 카운트하도록 구성되는 카운터를 포함하는 패턴 인식을 위한 장치.
  13. 제3항에 있어서, 상기 판독 제어 모듈은 상기 PU로부터 신호를 수신하고, 상기 결과 버퍼가 상기 복수의 레코드 중 가장 오래된 레코드에 의해 저장된 데이터를 출력하게 함으로써 상기 신호에 응답하도록 구성되는 패턴 인식을 위한 장치.
  14. 패턴 인식 프로세서의 디코더에서 데이터 스트림을 수신하는 단계 - 상기 패턴 인식 프로세서는 상기 디코더에 결합되는 복수의 특징 셀을 포함하고, 상기 복수의 특징 셀 각각은 상기 디코더의 출력에 결합되는 컨덕터에 의해 각각 어드레스 가능한 복수의 메모리 셀을 포함함 -;
    검색 기준들에 따라 상기 데이터 스트림을 검색하는 단계; 및
    상기 검색 기준들에 따라 상기 데이터 스트림을 검색하는 동시에 검색 결과들을 버퍼에 저장하는 단계
    를 포함하고,
    상기 디코더는 상기 데이터 스트림 내의 검색 용어들을 기초로 출력을 선택하도록 구성되고,
    상기 검색 결과들은 상기 검색 기준들의 충족에 관한 데이터를 포함하며,
    상기 검색 결과들을 저장하는 단계는 상기 데이터 스트림의 용어 카운트 및 상기 검색 기준을 충족시킨 상기 데이터 스트림으로부터의 데이터가 수신된 기간 중 적어도 하나를 저장하는 단계를 포함하는 패턴 인식을 위한 방법.
  15. 제14항에 있어서, 상기 데이터 스트림을 수신하는 단계는 인터넷을 통해 데이터의 패킷들을 수신하는 단계를 포함하는 패턴 인식을 위한 방법.
  16. 제14항에 있어서, 상기 검색 기준들에 따라 상기 데이터 스트림을 검색하는 단계는 동시에 상기 검색 기준들 각각에 따라 검색하는 단계를 포함하는 패턴 인식을 위한 방법.
  17. 제14항에 있어서,
    상기 검색 결과들을 버퍼에 저장하는 단계는,
    상기 버퍼가 기입되지 않았거나 판독된 임의의 자유 레코드들을 포함하는지를 결정하는 단계; 및
    자유 레코드가 이용 가능하다는 결정에 응답하여, 검색 결과들을 상기 자유 레코드에 저장하는 단계
    를 포함하는 패턴 인식을 위한 방법.
  18. 제17항에 있어서, 이용 가능한 자유 레코드가 없다는 결정에 응답하여 에러 조건을 지시하는 신호를 출력하는 단계를 포함하는 패턴 인식을 위한 방법.
  19. 삭제
  20. 제14항에 있어서, 상기 검색 결과들을 저장하는 단계는 상기 데이터 스트림에 의해 충족된 검색 기준을 식별하는 데이터를 저장하는 단계를 포함하는 패턴 인식을 위한 방법.
  21. 제14항에 있어서, 상기 검색 결과들을 저장하는 단계는 상기 데이터 스트림으로부터의 어느 데이터가 상기 검색 기준을 충족시켰는지를 식별하는 데이터를 저장하는 단계를 포함하는 패턴 인식을 위한 방법.
  22. 제21항에 있어서, 상기 데이터는 상기 데이터 스트림 내의 용어들을 포함하는 패턴 인식을 위한 방법.
  23. 삭제
  24. 제14항에 있어서, 상기 검색 결과들을 저장하는 단계는 에러 조건이 발생하였는지를 지시하는 데이터를 저장하는 단계를 포함하는 패턴 인식을 위한 방법.
  25. 제14항에 있어서, 상기 버퍼의 레코드에 저장된 상기 검색 결과들의 일부를 출력하는 단계를 포함하는 패턴 인식을 위한 방법.
  26. 제14항에 있어서, 상기 데이터 스트림을 식별하는 데이터를 저장하는 단계를 포함하는 패턴 인식을 위한 방법.
  27. 제14항에 있어서, 상기 검색 기준들이 충족될 때 패턴 인식 프로세서의 상태를 지시하는 데이터를 저장하는 단계를 포함하는 패턴 인식을 위한 방법.
  28. 처리 유닛(PU);
    패턴 인식 프로세서 - 상기 패턴 인식 프로세서는, 검색 기준에 따라 데이터 스트림을 검색하고 검색 결과들을 생성하도록 각각 구성되는 복수의 병렬 유한 상태 머신, 및 상기 데이터 스트림에 결합된 입력을 갖는 디코더를 포함함 -; 및
    검색 기준들에 따라 상기 데이터 스트림을 검색한 검색 결과들을 상기 패턴 인식 프로세서로부터 상기 PU로 전송하도록 구성되는 결과 버퍼
    를 포함하고,
    상기 디코더는 상기 데이터 스트림 내의 검색 용어들을 기초로 출력을 선택하도록 구성되고,
    상기 검색 결과들은 상기 검색 기준들의 충족에 관한 데이터를 포함하고,
    상기 검색 기준들에 따라 상기 데이터 스트림을 검색한 검색 결과들을 상기 패턴 인식 프로세서로부터 상기 PU로 전송하는 것은 상기 데이터 스트림의 용어 카운트 및 상기 검색 기준을 충족시킨 상기 데이터 스트림으로부터의 데이터가 수신된 기간 중 적어도 하나를 전송하는 것을 포함하는 패턴 인식을 위한 시스템.
  29. 제28항에 있어서, 상기 결과 버퍼는 상기 패턴 인식 프로세서의 일부로서 일체로 형성되는 패턴 인식을 위한 시스템.
  30. 제28항에 있어서, 상기 결과 버퍼는 상기 PU 및 상기 패턴 인식 프로세서와 별개의 장치인 패턴 인식을 위한 시스템.
  31. 제28항에 있어서, 상기 결과 버퍼는 상기 PU와 일체로 형성되는 패턴 인식을 위한 시스템.
  32. 제28항에 있어서, 상기 결과 버퍼는 FIFO 버퍼를 포함하는 패턴 인식을 위한 시스템.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
KR1020117012863A 2008-11-05 2009-10-22 패턴 인식을 위한 장치, 방법 및 시스템 KR101474598B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/265,465 US9639493B2 (en) 2008-11-05 2008-11-05 Pattern-recognition processor with results buffer
US12/265,465 2008-11-05
PCT/US2009/061650 WO2010053715A1 (en) 2008-11-05 2009-10-22 Pattern-recognition processor with results buffer

Publications (2)

Publication Number Publication Date
KR20110088553A KR20110088553A (ko) 2011-08-03
KR101474598B1 true KR101474598B1 (ko) 2014-12-18

Family

ID=41693205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117012863A KR101474598B1 (ko) 2008-11-05 2009-10-22 패턴 인식을 위한 장치, 방법 및 시스템

Country Status (7)

Country Link
US (1) US9639493B2 (ko)
EP (1) EP2350921B1 (ko)
JP (1) JP5753091B2 (ko)
KR (1) KR101474598B1 (ko)
CN (1) CN102203802B (ko)
TW (1) TWI436271B (ko)
WO (1) WO2010053715A1 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US7970964B2 (en) 2008-11-05 2011-06-28 Micron Technology, Inc. Methods and systems to accomplish variable width data input
US7917684B2 (en) * 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US10007486B2 (en) 2008-12-01 2018-06-26 Micron Technology, Inc. Systems and methods to enable identification of different data sets
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
US9053562B1 (en) 2010-06-24 2015-06-09 Gregory S. Rabin Two dimensional to three dimensional moving image converter
US8843911B2 (en) 2011-01-25 2014-09-23 Micron Technology, Inc. Utilizing special purpose elements to implement a FSM
US8726253B2 (en) 2011-01-25 2014-05-13 Micron Technology, Inc. Method and apparatus for compiling regular expressions
EP2668577B1 (en) 2011-01-25 2019-08-14 Micron Technology, INC. Unrolling quantifications to control in-degree and/or out degree of automaton
JP5763784B2 (ja) 2011-01-25 2015-08-12 マイクロン テクノロジー， インク． 要素利用のための状態のグループ化
US9697174B2 (en) * 2011-12-08 2017-07-04 Oracle International Corporation Efficient hardware instructions for processing bit vectors for single instruction multiple data processors
US9342314B2 (en) 2011-12-08 2016-05-17 Oracle International Corporation Efficient hardware instructions for single instruction multiple data processors
US9792117B2 (en) 2011-12-08 2017-10-17 Oracle International Corporation Loading values from a value vector into subregisters of a single instruction multiple data register
US8648621B2 (en) 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US9443156B2 (en) * 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8593175B2 (en) 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US8782624B2 (en) * 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US8680888B2 (en) 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9389841B2 (en) 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9304968B2 (en) 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9992021B1 (en) 2013-03-14 2018-06-05 GoTenna, Inc. System and method for private and point-to-point communication between computing devices
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US9606921B2 (en) 2013-09-21 2017-03-28 Oracle International Corporation Granular creation and refresh of columnar data
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
WO2016109570A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Systems and devices for accessing a state machine
US10073885B2 (en) 2015-05-29 2018-09-11 Oracle International Corporation Optimizer statistics and cost model for in-memory tables
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
US10061714B2 (en) 2016-03-18 2018-08-28 Oracle International Corporation Tuple encoding aware direct memory access engine for scratchpad enabled multicore processors
US10055358B2 (en) 2016-03-18 2018-08-21 Oracle International Corporation Run length encoding aware direct memory access filtering engine for scratchpad enabled multicore processors
US10402425B2 (en) 2016-03-18 2019-09-03 Oracle International Corporation Tuple encoding aware direct memory access engine for scratchpad enabled multi-core processors
US10061832B2 (en) 2016-11-28 2018-08-28 Oracle International Corporation Database tuple-encoding-aware data partitioning in a direct memory access engine
US10599488B2 (en) 2016-06-29 2020-03-24 Oracle International Corporation Multi-purpose events for notification and sequence control in multi-core processor systems
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10380058B2 (en) 2016-09-06 2019-08-13 Oracle International Corporation Processor core to coprocessor interface with FIFO semantics
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10783102B2 (en) 2016-10-11 2020-09-22 Oracle International Corporation Dynamically configurable high performance database-aware hash engine
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
US10459859B2 (en) 2016-11-28 2019-10-29 Oracle International Corporation Multicast copy ring for database direct memory access filtering engine
US10176114B2 (en) 2016-11-28 2019-01-08 Oracle International Corporation Row identification number generation in database direct memory access engine
US10725947B2 (en) 2016-11-29 2020-07-28 Oracle International Corporation Bit vector gather row count calculation and handling in direct memory access engine
TWI789103B (zh) * 2021-11-08 2023-01-01 旺宏電子股份有限公司 記憶體裝置及其操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050108943A1 (en) * 2003-11-25 2005-05-26 Martin Harold M. Network message processing using inverse pattern matching

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152762A (en) * 1976-03-03 1979-05-01 Operating Systems, Inc. Associative crosspoint processor system
JPS61145798A (ja) 1984-12-20 1986-07-03 Nec Corp 記号列連想メモリ装置とその動作制御方式
US4805093A (en) * 1986-10-14 1989-02-14 Ward Calvin B Content addressable memory
JP2802064B2 (ja) * 1987-08-19 1998-09-21 松下電器産業株式会社 データベースプロセツサ
JPS6448130A (en) * 1987-08-19 1989-02-22 Matsushita Electric Ind Co Ltd Data base processor
JPH01148131A (ja) 1987-12-04 1989-06-09 Yarakuen:Kk 家庭用水耕栽培装置
JPH0727543B2 (ja) 1988-04-28 1995-03-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーション 文字認識装置
JPH0276071A (ja) 1988-09-13 1990-03-15 Nec Corp データ検索回路
US6757809B1 (en) * 1989-12-16 2004-06-29 Renesas Technology Corp. Data processor having 2n bits width data bus for context switching functions
US5300830A (en) 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5331227A (en) 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5586266A (en) * 1993-10-15 1996-12-17 International Business Machines Corporation System and method for adaptive, active monitoring of a serial data stream having a characteristic pattern
US5572208A (en) * 1994-07-29 1996-11-05 Industrial Technology Research Institute Apparatus and method for multi-layered decoding of variable length codes
US6292911B1 (en) * 1998-12-17 2001-09-18 Cirrus Logic, Inc. Error detection scheme for a high-speed data channel
US6880087B1 (en) 1999-10-08 2005-04-12 Cisco Technology, Inc. Binary state machine system and method for REGEX processing of a data stream in an intrusion detection system
US6240003B1 (en) 2000-05-01 2001-05-29 Micron Technology, Inc. DRAM content addressable memory using part of the content as an address
US6721826B2 (en) * 2001-09-25 2004-04-13 Lsi Logic Corporation Buffer partitioning for managing multiple data streams
US7146643B2 (en) 2002-10-29 2006-12-05 Lockheed Martin Corporation Intrusion detection accelerator
US7089352B2 (en) 2002-12-23 2006-08-08 Micron Technology, Inc. CAM modified to be used for statistic calculation in network switches and routers
US6944710B2 (en) 2002-12-30 2005-09-13 Micron Technology, Inc. Multiple category CAM
JP2005044387A (ja) 2003-07-22 2005-02-17 Renesas Technology Corp Ｆｉｆｏ型メモリ
US6906938B2 (en) 2003-08-15 2005-06-14 Micron Technology, Inc. CAM memory architecture and a method of forming and operating a device according to a CAM memory architecture
US7392229B2 (en) 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
FR2891075B1 (fr) 2005-09-21 2008-04-04 St Microelectronics Sa Circuit de memoire pour automate de reconnaissance de caracteres de type aho-corasick et procede de memorisation de donnees dans un tel circuit
US7512634B2 (en) 2006-06-05 2009-03-31 Tarari, Inc. Systems and methods for processing regular expressions
JP2008217638A (ja) 2007-03-07 2008-09-18 Fujitsu Ltd Ｆｉｆｏメモリ制御装置及びｆｉｆｏメモリ制御方法
US7882202B2 (en) * 2008-04-01 2011-02-01 International Business Machines Corporation System to delegate virtual storage access method related file operations to a storage server using an in-band RPC mechanism

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050108943A1 (en) * 2003-11-25 2005-05-26 Martin Harold M. Network message processing using inverse pattern matching

Also Published As

Publication number Publication date
CN102203802A (zh) 2011-09-28
US9639493B2 (en) 2017-05-02
EP2350921B1 (en) 2014-04-16
EP2350921A1 (en) 2011-08-03
WO2010053715A1 (en) 2010-05-14
US20100115347A1 (en) 2010-05-06
KR20110088553A (ko) 2011-08-03
JP5753091B2 (ja) 2015-07-22
JP2012507792A (ja) 2012-03-29
TWI436271B (zh) 2014-05-01
CN102203802B (zh) 2013-11-06
TW201030604A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
KR101474598B1 (ko) 패턴 인식을 위한 장치, 방법 및 시스템
US10466966B2 (en) Systems and methods to enable identification of different data sets
JP5387866B2 (ja) 並列パターン検索エンジンのパターンマッチング結果を通信するための装置、システム、および方法
US8281395B2 (en) Pattern-recognition processor with matching-data reporting module
KR101694560B1 (ko) 패턴 인식 프로세서의 전력 소모 관리 방법 및 시스템
KR102004290B1 (ko) 패턴 인식 프로세서에서 전력 소비를 줄이기 위한 방법들 및 장치들
JP5753190B2 (ja) パターン認識プロセッサのための多重階層ルーティングマトリクス
WO2010151482A1 (en) Methods and devices for saving and/or restoring a state of a pattern-recognition processor

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 6