JP2802064B2 - データベースプロセツサ - Google Patents
データベースプロセツサInfo
- Publication number
- JP2802064B2 JP2802064B2 JP62205687A JP20568787A JP2802064B2 JP 2802064 B2 JP2802064 B2 JP 2802064B2 JP 62205687 A JP62205687 A JP 62205687A JP 20568787 A JP20568787 A JP 20568787A JP 2802064 B2 JP2802064 B2 JP 2802064B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- keywords
- unit
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は大量データの検索、並べ替えなどを行うデー
タベースシステム等における、データ列として順次入力
される大量のデータからキーワードに照合したデータの
検索を行うデータベースプロセッサに関するものであ
る。 従来の技術 最近、データベースシステムは事務処理等の分野で盛
んに利用されるようになってきた。これらの処理はおも
に大量のデータからの検索、並べ替え等である。特に近
年では大量のデータからの検索においてはキーワードが
複数存在し、いずれかにマッチするデータを検索すると
いった、複数キーワードのOR検索の処理も増加してい
る。 発明が解決しようとする問題点 しかしながらこれらの処理は一般的な汎用プロセッサ
を用いたソフトウェアによる処理であり、そのため特に
複数のキーワードのいずれかにマッチするデータの検索
においては時間が非常にかかるという欠点がある。 本発明は、従来技術の以上のような問題点に鑑み、簡
単な回路構成により、高速な複数キーワードのOR検索を
実現することを目的とするものである。 尚、検索には一般にOR検索とAND検索があるが、AND検
索は、本発明の装置を直列に接続することにより実現で
きる。 従って、本発明は検索の基本単位を簡単な回路構成で
実現するものといえる。 問題を解決するための手段 本発明は、外部から送られてくる検索の対象であるデ
ータ列を保持し、内部からのデータの要求信号に従い送
られてきたデータ列を順次出力する機能を備えたキュー
メモリと、検索したい複数のキーワードを記憶する記憶
部と、前記キューメモリから順次入力される検索の対象
であるデータと前記記憶部に記憶された複数のキーワー
ドとを比較する比較部と、前記比較部の比較結果に基づ
き入力されたデータにマーク付けを行い、入力データ及
び入力データにマーク付けされた入力されたデータ列と
同じ形式のデータ列を出力するマーク制御部とを備え、
前記マーク制御部からの出力を、送られてきたデータ列
を外部からのデータの要求信号に従い順次出力する機能
を備えたキューメモリに出力することを特徴とするもの
である。 作用 本発明は上記構成により、入力されたデータと記憶部
に記憶されている複数のキーワードを比較部で比較を行
い、入力データが複数のキーワードのいずれかに一致し
た場合はマーク付加部により入力データに対してマーク
付けを行うことにより、検索を行うものであり、かつ、
マーク制御部からの出力を、送られてきたデータ列を外
部からのデータの要求信号に従い順次出力する機能を備
えたキューメモリに出力することにより、この出力を次
の入力とし本装置を直列に接続することにより容易にAN
D検索を実現することを可能とするものである。 実 施 例 以下に本発明にかかるデータベースプロセッサをその
実施例を示す図面に基づいて説明する。 第２図は本発明の動作を説明するための原理図であ
る。 いま、第２図に示す如く、3,2,8,24,6,13という値の
データの列が順次入力データ11として伝達されるときの
マーク付けの動作を説明する。なお、データとしては文
字列でも同様である。また、各データはデータ全体とし
てではなく、その見出し（キーワードと同じ情報量の）
としてシンボル化されていてもよい。キーワードとして
あらかじめ2,24,6という値がキーワード記憶部10に記憶
されているとする。この場合、まず入力データ３がキー
ワード記憶部10に記憶されているキーワード2,24,6と順
に比較12される。このデータ３の場合には一致するキー
ワードが存在しないためマーク付けはされずそのまま出
力データ13として出力される。次に入力データとして２
が、キーワード記憶部10に記憶されているキーワード2,
24,6と順に比較される。この場合には一致するキーワー
ドが存在するため出力データ13のマークフィールド14に
マーク付けを行い出力される。 第１図は本発明の一実施例におけるデータベースプロ
セッサのブロック図である。 第１図において１は外部から入力されてくるデータ列
ハの速度と内部処理速度の整合を行う入力部としてのキ
ューであり、例えばFIFOで構成する。３は検索したい複
数のキーワードを記憶しておく記憶部、２は入力された
データを記憶部３に記憶されているキーワードとの間で
一致判定を行うための比較部、４は比較部２の結果に基
づき入力データにマーク付けを行うマーク制御部、５は
外部からの出力要求によりデータを出力するよう制御す
るキューであり、FIFOで構成する。５はまた、本装置を
直列に接続する場合の他の装置の入力部に相当するもの
である。６は各回路のタイミング信号を発生するタイミ
ング制御部である。 以上のような構成において上記実施例の動作を第３図
を参照して説明を行う。なお、入力データは第２図で用
いたデータ例3,2,8,24,6、キーワードは2,24,6を用い
る。 イは基準クロックであり、以下すべての信号は信号イ
に同期して動作するものとする。 タイミングt1において、まずキーワード登録信号ロに
より入力データ列ハのデータを読み込む。第３図に示す
ように登録信号ロの幅が３クロック分のため３個データ
を取込む動作を行っている。ニはFIFO1の出力であり、
キーワード書込みクロックホにてキーワードは記憶部３
に記憶される。次にタイミングｔでは、検知するデータ
が入力されるため、記憶部３へキーワード送出要求信号
へを送り信号チのようにキーワードを比較部２へ順次送
り出す。トは記憶部３がキーワードを送り出しているこ
とを表している信号であり、最後のキーワード６（タイ
ミングt7）で終了を表わす。この信号によりタイミング
制御部６ではキーワード送出要求信号ヘをOFFにすると
同時にFIFO1に対して入力データの要求信号リを出力す
る。以上の動作をくり返すことにより順次入力データの
比較を行なっていく。タイミングt9では入力データとキ
ーワードが一致したために比較部２より一致信号ヌが出
力され、信号ヌによりマーク制御部４においてデータ２
に対してマーク付けを行う。マーク付けは第２図で示し
たようにマークフィールドに対してフラッグ等の印をつ
けるものである。マーク付けされた出力ヲはタイミング
制御部６からの書込み制御信号ルによりFIFO5に書き込
まれる。FIFO5に書き込まれた信号は外部からの出力要
求ワにより出力される。このようにして高速にデータが
検索される。 なお、前記記憶部３及び比較部２を内容比較メモリす
なわち連想メモリで構成してもよい。また本実施例では
一致するデータに対しマーク付けを行ったが、一致しな
いデータに対してマーク付けを行うようにすることも容
易に可能である。さらに、本装置を直列に接続し、各々
の装置に異なったキーワード群を格納することにより、
複数のキーワード群のいずれかにマッチするデータの検
索を、高速に且つ容易に実現することが可能である。 発明の効果 以上述べたように本発明は、外部から送られてくる検
索の対象であるデータ列を保持し、内部からのデータの
要求信号に従い送られてきたデータ列を順次出力する機
能を備えたキューメモリと、検索したい複数のキーワー
ドを記憶する記憶部と、前記キューメモリから順次入力
される検索の対象であるデータと前記記憶部に記憶され
た複数のキーワードとを比較する比較部と、前記比較部
の比較結果に基づき入力されたデータにマーク付けを行
い、入力データ及び入力データにマーク付けされた入力
データ列と同じ形式のデータ列を出力するマーク制御部
とを備え、前記マーク制御部からの出力を、送られてき
たデータ列を外部からのデータ要求信号に従い順次出力
する機能を備えたキューメモリに出力することを特徴と
するものであり、簡単なハードウェアの構成のもとに高
速な複数キーワードのOR検索を行うことができる。 さらに、マーク制御部が、入力されたデータ列と同じ
形式で、キーワードと一致したデータと一致しないデー
タを混合して、外部からのデータの要求信号に従い順次
出力する機能を備えたキューメモリに出力することによ
り、本装置を直列に接続し、各々の装置に異なったキー
ワード群を格納することにより、複数のキーワード群の
パイプライン的なAND検索処理を簡単な構成により、容
易に実現するこを可能とするものである。
タベースシステム等における、データ列として順次入力
される大量のデータからキーワードに照合したデータの
検索を行うデータベースプロセッサに関するものであ
る。 従来の技術 最近、データベースシステムは事務処理等の分野で盛
んに利用されるようになってきた。これらの処理はおも
に大量のデータからの検索、並べ替え等である。特に近
年では大量のデータからの検索においてはキーワードが
複数存在し、いずれかにマッチするデータを検索すると
いった、複数キーワードのOR検索の処理も増加してい
る。 発明が解決しようとする問題点 しかしながらこれらの処理は一般的な汎用プロセッサ
を用いたソフトウェアによる処理であり、そのため特に
複数のキーワードのいずれかにマッチするデータの検索
においては時間が非常にかかるという欠点がある。 本発明は、従来技術の以上のような問題点に鑑み、簡
単な回路構成により、高速な複数キーワードのOR検索を
実現することを目的とするものである。 尚、検索には一般にOR検索とAND検索があるが、AND検
索は、本発明の装置を直列に接続することにより実現で
きる。 従って、本発明は検索の基本単位を簡単な回路構成で
実現するものといえる。 問題を解決するための手段 本発明は、外部から送られてくる検索の対象であるデ
ータ列を保持し、内部からのデータの要求信号に従い送
られてきたデータ列を順次出力する機能を備えたキュー
メモリと、検索したい複数のキーワードを記憶する記憶
部と、前記キューメモリから順次入力される検索の対象
であるデータと前記記憶部に記憶された複数のキーワー
ドとを比較する比較部と、前記比較部の比較結果に基づ
き入力されたデータにマーク付けを行い、入力データ及
び入力データにマーク付けされた入力されたデータ列と
同じ形式のデータ列を出力するマーク制御部とを備え、
前記マーク制御部からの出力を、送られてきたデータ列
を外部からのデータの要求信号に従い順次出力する機能
を備えたキューメモリに出力することを特徴とするもの
である。 作用 本発明は上記構成により、入力されたデータと記憶部
に記憶されている複数のキーワードを比較部で比較を行
い、入力データが複数のキーワードのいずれかに一致し
た場合はマーク付加部により入力データに対してマーク
付けを行うことにより、検索を行うものであり、かつ、
マーク制御部からの出力を、送られてきたデータ列を外
部からのデータの要求信号に従い順次出力する機能を備
えたキューメモリに出力することにより、この出力を次
の入力とし本装置を直列に接続することにより容易にAN
D検索を実現することを可能とするものである。 実 施 例 以下に本発明にかかるデータベースプロセッサをその
実施例を示す図面に基づいて説明する。 第２図は本発明の動作を説明するための原理図であ
る。 いま、第２図に示す如く、3,2,8,24,6,13という値の
データの列が順次入力データ11として伝達されるときの
マーク付けの動作を説明する。なお、データとしては文
字列でも同様である。また、各データはデータ全体とし
てではなく、その見出し（キーワードと同じ情報量の）
としてシンボル化されていてもよい。キーワードとして
あらかじめ2,24,6という値がキーワード記憶部10に記憶
されているとする。この場合、まず入力データ３がキー
ワード記憶部10に記憶されているキーワード2,24,6と順
に比較12される。このデータ３の場合には一致するキー
ワードが存在しないためマーク付けはされずそのまま出
力データ13として出力される。次に入力データとして２
が、キーワード記憶部10に記憶されているキーワード2,
24,6と順に比較される。この場合には一致するキーワー
ドが存在するため出力データ13のマークフィールド14に
マーク付けを行い出力される。 第１図は本発明の一実施例におけるデータベースプロ
セッサのブロック図である。 第１図において１は外部から入力されてくるデータ列
ハの速度と内部処理速度の整合を行う入力部としてのキ
ューであり、例えばFIFOで構成する。３は検索したい複
数のキーワードを記憶しておく記憶部、２は入力された
データを記憶部３に記憶されているキーワードとの間で
一致判定を行うための比較部、４は比較部２の結果に基
づき入力データにマーク付けを行うマーク制御部、５は
外部からの出力要求によりデータを出力するよう制御す
るキューであり、FIFOで構成する。５はまた、本装置を
直列に接続する場合の他の装置の入力部に相当するもの
である。６は各回路のタイミング信号を発生するタイミ
ング制御部である。 以上のような構成において上記実施例の動作を第３図
を参照して説明を行う。なお、入力データは第２図で用
いたデータ例3,2,8,24,6、キーワードは2,24,6を用い
る。 イは基準クロックであり、以下すべての信号は信号イ
に同期して動作するものとする。 タイミングt1において、まずキーワード登録信号ロに
より入力データ列ハのデータを読み込む。第３図に示す
ように登録信号ロの幅が３クロック分のため３個データ
を取込む動作を行っている。ニはFIFO1の出力であり、
キーワード書込みクロックホにてキーワードは記憶部３
に記憶される。次にタイミングｔでは、検知するデータ
が入力されるため、記憶部３へキーワード送出要求信号
へを送り信号チのようにキーワードを比較部２へ順次送
り出す。トは記憶部３がキーワードを送り出しているこ
とを表している信号であり、最後のキーワード６（タイ
ミングt7）で終了を表わす。この信号によりタイミング
制御部６ではキーワード送出要求信号ヘをOFFにすると
同時にFIFO1に対して入力データの要求信号リを出力す
る。以上の動作をくり返すことにより順次入力データの
比較を行なっていく。タイミングt9では入力データとキ
ーワードが一致したために比較部２より一致信号ヌが出
力され、信号ヌによりマーク制御部４においてデータ２
に対してマーク付けを行う。マーク付けは第２図で示し
たようにマークフィールドに対してフラッグ等の印をつ
けるものである。マーク付けされた出力ヲはタイミング
制御部６からの書込み制御信号ルによりFIFO5に書き込
まれる。FIFO5に書き込まれた信号は外部からの出力要
求ワにより出力される。このようにして高速にデータが
検索される。 なお、前記記憶部３及び比較部２を内容比較メモリす
なわち連想メモリで構成してもよい。また本実施例では
一致するデータに対しマーク付けを行ったが、一致しな
いデータに対してマーク付けを行うようにすることも容
易に可能である。さらに、本装置を直列に接続し、各々
の装置に異なったキーワード群を格納することにより、
複数のキーワード群のいずれかにマッチするデータの検
索を、高速に且つ容易に実現することが可能である。 発明の効果 以上述べたように本発明は、外部から送られてくる検
索の対象であるデータ列を保持し、内部からのデータの
要求信号に従い送られてきたデータ列を順次出力する機
能を備えたキューメモリと、検索したい複数のキーワー
ドを記憶する記憶部と、前記キューメモリから順次入力
される検索の対象であるデータと前記記憶部に記憶され
た複数のキーワードとを比較する比較部と、前記比較部
の比較結果に基づき入力されたデータにマーク付けを行
い、入力データ及び入力データにマーク付けされた入力
データ列と同じ形式のデータ列を出力するマーク制御部
とを備え、前記マーク制御部からの出力を、送られてき
たデータ列を外部からのデータ要求信号に従い順次出力
する機能を備えたキューメモリに出力することを特徴と
するものであり、簡単なハードウェアの構成のもとに高
速な複数キーワードのOR検索を行うことができる。 さらに、マーク制御部が、入力されたデータ列と同じ
形式で、キーワードと一致したデータと一致しないデー
タを混合して、外部からのデータの要求信号に従い順次
出力する機能を備えたキューメモリに出力することによ
り、本装置を直列に接続し、各々の装置に異なったキー
ワード群を格納することにより、複数のキーワード群の
パイプライン的なAND検索処理を簡単な構成により、容
易に実現するこを可能とするものである。
【図面の簡単な説明】
第１図は本発明の一実施例におけるデータベースプロセ
ッサのブロック図、第２図は本発明の動作を説明するた
めの原理図、第３図は同データベースプロセッサの動作
を表すタイミングチャート図である。 １……入力部、２……比較部、３……記憶部、４……マ
ーク付加部、５……FIFO、６……タイミング制御部。
ッサのブロック図、第２図は本発明の動作を説明するた
めの原理図、第３図は同データベースプロセッサの動作
を表すタイミングチャート図である。 １……入力部、２……比較部、３……記憶部、４……マ
ーク付加部、５……FIFO、６……タイミング制御部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 伊藤 正雄
神奈川県川崎市多摩区東三田３丁目10番
１号 松下技研株式会社内
(72)発明者 上田 謙一
神奈川県川崎市多摩区東三田３丁目10番
１号 松下技研株式会社内
(56)参考文献 特開 昭60−14324（ＪＰ，Ａ)
特開 昭60−54044（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．外部から送られてくる検索の対象であるデータ列を
保持し、内部からのデータの要求信号に従い送られてき
たデータ列を順次出力する機能を備えたキューメモリ
と、検索したい複数のキーワードを記憶する記憶部と、
前記キューメモリから順次入力される検索の対象である
データと前記記憶部に記憶された複数のキーワードとを
比較する比較部と、前記比較部の比較結果に基づき入力
されたデータにマーク付けを行い、入力データ及び入力
データにマーク付けされた入力されたデータ列と同じ形
式のデータ列を出力するマーク制御部とを備え、 前記マーク制御部からの出力を、送られてきたデータ列
を外部からのデータの要求信号に従い順次出力する機能
を備えたキューメモリに出力することを特徴とするデー
タベースプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205687A JP2802064B2 (ja) | 1987-08-19 | 1987-08-19 | データベースプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205687A JP2802064B2 (ja) | 1987-08-19 | 1987-08-19 | データベースプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6448131A JPS6448131A (en) | 1989-02-22 |
| JP2802064B2 true JP2802064B2 (ja) | 1998-09-21 |
Family
ID=16511042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205687A Expired - Fee Related JP2802064B2 (ja) | 1987-08-19 | 1987-08-19 | データベースプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802064B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9639493B2 (en) * | 2008-11-05 | 2017-05-02 | Micron Technology, Inc. | Pattern-recognition processor with results buffer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014324A (ja) * | 1983-07-04 | 1985-01-24 | Nec Corp | 連想記憶装置 |
| JPS6054044A (ja) * | 1983-09-05 | 1985-03-28 | Nec Corp | 内容検索装置 |
-
1987
- 1987-08-19 JP JP62205687A patent/JP2802064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6448131A (en) | 1989-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7308561B2 (en) | Fast, scalable pattern-matching engine | |
| US4916655A (en) | Method and apparatus for retrieval of a search string | |
| US20140244564A1 (en) | Pattern-recognition processor with matching-data reporting module | |
| EP0304302A3 (en) | Data retrieval system | |
| CN108268596B (zh) | 搜索存储在存储器中的数据的方法和系统 | |
| JP2802064B2 (ja) | データベースプロセツサ | |
| GB1533326A (en) | Storage arrangements | |
| KR970011898B1 (ko) | 데이터열 검색장치 | |
| KR930003599A (ko) | 데이터 전송의 고속 처리 장치 | |
| JP2865831B2 (ja) | 並列ストリング・サーチ装置 | |
| JP2588261B2 (ja) | Ｏｃｒによる住所データベース検索装置 | |
| JPH04308B2 (ja) | ||
| SU1256098A1 (ru) | Ассоциативное запоминающее устройство | |
| JPH0752451B2 (ja) | 情報検索装置 | |
| JPS6143734B2 (ja) | ||
| JPS60211540A (ja) | デ−タ検索回路 | |
| JPH06274701A (ja) | 単語照合装置 | |
| JPS6057849U (ja) | 情報検索装置 | |
| JPH0546663A (ja) | キーワード検索方式 | |
| JPH04245375A (ja) | 記号列照合装置の制御方式 | |
| JP2692345B2 (ja) | 記号列照合装置 | |
| JPS60211541A (ja) | デ−タ検索回路 | |
| GB2345556A (en) | Device for searching sorted list of data | |
| JPH01114962A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS5947669A (ja) | 辞書検索装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |