JP5714497B2 - 異なるデータセットの識別を可能とするシステムおよび方法 - Google Patents

異なるデータセットの識別を可能とするシステムおよび方法 Download PDF

Info

Publication number
JP5714497B2
JP5714497B2 JP2011538632A JP2011538632A JP5714497B2 JP 5714497 B2 JP5714497 B2 JP 5714497B2 JP 2011538632 A JP2011538632 A JP 2011538632A JP 2011538632 A JP2011538632 A JP 2011538632A JP 5714497 B2 JP5714497 B2 JP 5714497B2
Authority
JP
Japan
Prior art keywords
data
search
flow
pattern recognition
recognition processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011538632A
Other languages
English (en)
Other versions
JP2012510668A5 (ja
JP2012510668A (ja
Inventor
ビー ノイズ,ハロルド
ビー ノイズ,ハロルド
Original Assignee
マイクロン テクノロジー, インク.
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク., マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2012510668A publication Critical patent/JP2012510668A/ja
Publication of JP2012510668A5 publication Critical patent/JP2012510668A5/ja
Application granted granted Critical
Publication of JP5714497B2 publication Critical patent/JP5714497B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/02Indexing scheme relating to groups G06F7/02 - G06F7/026
    • G06F2207/025String search, i.e. pattern matching, e.g. find identical word or best match in a string
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明の実施形態は、概して、パターン認識プロセッサに関し、より詳細には、ある実施形態において、パターン認識プロセッサにおけるデータと結果(リザルト)の管理に関する。
コンピューティングの分野においては、パターン認識タスクは、ますます挑戦対象となっている。ますますより大量のデータがコンピュータ間で伝送され、ユーザが識別を望むパターンの数は増加している。例えば、スパムもしくはマルウェア(malware)は、しばしば、データストリームにおけるパターン(例えば、特定の句もしくはコードの一部)を検索することによって検出される。新規の変異形を検索するために新規のパターンが実装される可能性があるため、パターンの数は、スパムおよびマルウェアの多様性によって増加する。これらのパターンの各々に対してデータストリームを検索することは、コンピューティングボトルネック(障害)を形成する可能性がある。しばしば、データストリームが受信されると、一つずつ、各パターンを検索される。システムが、データストリームの次の部分を検索する状態になる前の遅延はパターン数に伴って増加する。したがって、パターン認識は、データの受信を遅延させる可能性がある。
パターン認識機能を実行する装置は、伝送制御プロトコル/インターネットプロトコル(TCP/IP)のようなパケットベースネットワークを介して、一つ以上のデータストリームを受信することができる。しかしながら、そのようなネットワークを介して受信されるデータのパケットは、他のデータストリームからの他のパケットと、混合されあるいは“多重化”される。加えて、そのようなパケットは、順番通りに受信されない可能性がある。さらに、そのようなデータストリームのパケットを処理した後、装置によって出力される、いかなる結果も、データストリームを特定できない可能性がある。いくつかのケースにおいては、数百のデータストリームが装置によって受信され処理される可能性がある。各データストリームを識別し追跡することは、非常に多くのリソースを使用し、装置のスループットと処理時間に強い影響を与える。
データストリームを検索するシステムの一実施例を示す。 図1のシステムにおけるパターン認識プロセッサの一実施例を示す。 図2のパターン認識プロセッサにおける検索タームセルの一実施例を示す。 単一の文字についてデータストリームを検索する、図3の検索タームセルを示す。 単一の文字についてデータストリームを検索する、図3の検索タームセルを示す。 一語についてデータストリームを検索する幾つかの検索タームセルを含む認識モジュールを示す。 一語についてデータストリームを検索する幾つかの検索タームセルを含む認識モジュールを示す。 一語についてデータストリームを検索する幾つかの検索タームセルを含む認識モジュールを示す。 二語についてパラレルにデータストリームを検索するように構成された認識モジュールを示す。 同一の接頭辞を有する複数語を特定する検索基準に従って検索する認識モジュールを示す。 同一の接頭辞を有する複数語を特定する検索基準に従って検索する認識モジュールを示す。 同一の接頭辞を有する複数語を特定する検索基準に従って検索する認識モジュールを示す。 本発明の実施形態に従って複数のデータストリームを受信する図1のシステムを示す。 本発明の実施形態に従う図2のパターン認識プロセッサのデータフロー識別レジスタおよびリザルトバッファを示す。 本発明の実施形態に従う図2のパターン認識プロセッサにおける多数のデータフローを処理するためのプロセスのフローチャートを示す。
図1は、データストリーム12を検索するシステム10の一実施例を示す。システム10は、検索基準16に従ってデータストリーム12を検索するパターン認識プロセッサ14を含んでもよい。
各検索基準は、一つ以上の対象表現、すなわちパターンを特定してもよい。“対象表現”という用語は、パターン認識プロセッサ14が検索するためのデータシーケンスのことを称する。対象表現の例は、ある単語を綴る文字配列、遺伝子を特定する遺伝子塩基対シーケンス、画像の一部を形成する画像ファイルもしくはビデオファイルにおけるビットシーケンス、プログラムの一部を形成する実行可能ファイルにおけるビットシーケンス、または、歌もしくは口語表現の一部を形成するオーディオファイルにおけるビットシーケンスを含む。
検索基準は、一つ以上の対象表現を特定してもよい。例えば、検索基準は、文字列“cl”で始まる全5文字の単語、文字列“cl”で始まるあらゆる単語、3回以上“cloud”という単語を含む段落などを特定してもよい。対象表現のうちで生じうる組の数は、任意の大きさであり、例えば、データストリームが表わすことが可能であるデータの順列が存在するのと同一数の対象表現が存在する可能性がある。検索基準は、種々のフォーマットで表現されてもよく、そのフォーマットは、正規表現として、各対象表現を必ずしも記載することなく、対象表現の組を簡潔に特定するプログラミング言語を含む。
各検索基準は、一つ以上の検索ターム(項目)から構成されてもよい。したがって、検索基準の各対象表現は一つ以上の検索タームを含み、幾つかの対象表現は、共通の検索タームを使用してもよい。本明細書で使用されるように、“検索ターム”という用語は、単一の検索周期の間に検索されるデータのシーケンスのことを称する。データのシーケンスは、バイナリフォーマットもしくは、例えば、10進法、ASCIIなどの他のフォーマットにおける複数ビットのデータを含んでもよい。シーケンスは、単一のディジットもしくは複数のディジット(例えば幾つかのバイナリディジット)でデータをエンコードしてもよい。例えば、パターン認識プロセッサ14は、一度に一文字をテキストデータストリーム12から検索し、検索タームは、例えば、文字“a”、文字“a”か“e”のいずれか、または、全ての単一文字の組を特定するワイルドカード検索タームなど、単一文字の組を特定してもよい。
検索タームは、文字(もしくは、データストリームによって表現される情報の他の書記素(grapheme)、すなわち基本単位、例えば、音符、遺伝子塩基対、10進法のディジット、サブピクセル)を特定するビット数よりも小さいか、または大きくてもよい。例えば、検索タームは8ビットであり、単一文字は16ビットであり、この場合には、二つの連続した検索タームは単一文字を特定してもよい。
検索基準16は、コンパイラ18によってパターン認識プロセッサ14のためにフォーマットされてもよい。フォーマットするステップは、検索基準から検索タームを分解するステップを含んでもよい。例えば、データストリーム12によって表現された書記素が検索タームよりも大きい場合、コンパイラは単一の書記素を検索するために、複数の検索タームへと検索基準を分解してもよい。同様に、データストリーム12によって表現された書記素が検索タームよりも小さい場合、コンパイラ18は、各個別の書記素に対して、使用されていないビットを単一の検索タームに提供してもよい。コンパイラ18は、パターン認識プロセッサ14によって本来サポートされていない種々の正規表現演算子をサポートするために、検索基準16をフォーマットしてもよい。
パターン認識プロセッサ14は、データストリーム12から各新規タームを評価することによって、データストリーム12を検索してもよい。本明細書における“ターム”という用語は、検索タームに一致しうるデータ量のことを称する。検索周期の間、パターン認識プロセッサ14は、現在提示されているタームが検索基準において現在の検索タームに一致するかどうかを決定してもよい。タームが検索タームと一致する場合には、評価は“進行”し、すなわち、次のタームが検索基準における次の検索タームと比較される。そのタームが一致しない場合には、次のタームは、検索基準における第一のタームと比較され、それによって検索をリセットする。
各検索基準は、パターン認識プロセッサ14における異なる有限ステートマシンへとコンパイルされてもよい。有限ステートマシンは、パラレルに(並行して)実行してもよく、検索基準16に従ってデータストリーム12を検索する。有限ステートマシンは、先行する検索タームがデータストリーム12によって一致する場合に検索基準における連続する各検索タームへと進んでもよい。または、検索タームが一致しない場合には、有限ステートマシンは検索基準における第一の検索タームの検索を開始してもよい。
パターン認識プロセッサ14は、幾つかの検索基準に従って各新規タームを評価し、ほぼ同時に、例えば、単一のデバイス周期の間に其々の検索タームを評価してもよい。パラレルな有限ステートマシンは、ほぼ同時にデータストリーム12からタームを各々受信し、パラレルな有限ステートマシンの各々は、そのタームが、パラレルな有限ステートマシンを検索基準における次の検索タームへと進めるかどうかを決定してもよい。パラレルな有限ステートマシンは、比較的多数例えば、100以上、1000以上、もしくは10000以上の検索基準に従って、タームを評価してもよい。それらはパラレルに動作するため、データストリームを遅延させることなく、例えば、64MB毎秒もしくは128MB毎秒より大きいかほぼ同一のデータストリーム12の比較的高いバンド幅を有するデータストリーム12に対して検索基準を適用してもよい。幾つかの実施形態においては、検索周期の継続期間は、検索基準の数によって増減しないため、検索基準の数はパターン認識プロセッサ14の性能にあまりまたは全く影響を与えることはない。
検索基準が充足されるとき(すなわち、最後の検索タームに進行してそれが一致した後)、パターン認識プロセッサ14は、中央処理装置(CPU)20などの処理装置に対して基準を充足したことを報告してもよい。中央処理装置20は、パターン認識プロセッサ14およびシステム10の他の部分を制御してもよい。
システム10は、データのストリームを検索する種々のシステムもしくはデバイスのうちのいずれであってもよい。例えば、システム10は、データストリーム12を監視するデスクトップ、ラップトップ、ハンドヘルドもしくは他のタイプのコンピュータであってもよい。システム10は、ルータ、サーバ、もしくはクライアント(例えば、前述されたタイプのコンピュータのうちの一つ)などのネットワークノードであってもよい。システム10は、コピー機、スキャナ、プリンタ、ゲーム機、テレビ、セットトップビデオ分配もしくは録画システム、ケーブルボックス、パーソナルデジタルメディアプレイヤー、工場自動化システム、自動車用コンピュータシステムもしくは医療デバイスなどの他の種類の何らかの電子デバイスであってもよい。(これらの種々のシステムの実施例を記述するために使用される用語は、本明細書で使用される他の多くの用語と同様に、幾つかの指示対象を共有し、それ自体は、列挙された他のタームによって、範囲を狭めて構成されるべきではない。)
データストリーム12は、ユーザもしくは他の主体が検索を望む可能性のある、種々のタイプの一つ以上のデータストリームであってもよい。例えば、データストリーム12は、インターネットを介して受信されたパケット、または、携帯電話ネットワークを介して受信された音声もしくはデータなど、ネットワークを介して受信されたデータのストリームであってもよい。データストリーム12は、画像センサ、温度センサ、加速度計などもしくはその組み合わせなど、システム10と通信するセンサから受信されたデータであってもよい。データストリーム12は、シリアルデータストリームとしてシステム10によって受信され、データは、時間的、語彙的、もしくは意味的に意義のある順序など、意味のある順序で受信される。または、データストリーム12は、パラレルにもしくはバラバラの順序で受信され、その後、例えば、インターネットを介して受信されたパケットを順序づけることによって、シリアルデータストリームへと変換される。幾つかの実施形態においては、データストリーム12は、タームをシリアルに提示してもよいが、各タームを表すビットはパラレルに受信されてもよい。データストリーム12は、システム10に対して外部ソースから受信されてもよいか、または、メモリデバイスにインテロゲート(伝送)し、格納されたデータからデータストリーム12を形成することによって形成されてもよい。
データストリーム12におけるデータのタイプに依存して、異なるタイプの検索基準が設計者によって選択されてもよい。例えば、検索基準16は、ウイルス定義ファイルであってもよい。ウイルスもしくは他のマルウェアは特徴づけられ、マルウェアの態様は、データストリーム12がマルウェアを伝送しうるかどうかを示す検索基準を形成するために使用されてもよい。結果として生じる検索基準はサーバに格納され、クライアントシステムのオペレータはシステム10へと検索基準をダウンロードするサービスに登録してもよい。検索基準16は、異なるタイプのマルウェアが現れたとき、サーバから定期的にアップデートされてもよい。検索基準は、ネットワークを介して受信される可能性のある望ましくないコンテンツ(例えば、(スパムとしてよく知られている)迷惑電子メールもしくはユーザが望まない他のコンテンツ)を特定するために使用されてもよい。
データストリーム12はシステム10によって受信されたデータに対して関心を持っている第三者によって検索されてもよい。例えば、データストリーム12は、著作物において生じる文字列、音声シーケンス、ビデオシーケンスに関して監視されてもよい。データストリーム12は、刑事捜査もしくは民事手続きに関係する発話、もしくは使用者にとって関心のある発話に対して監視されてもよい。
検索基準16は、例えば、CPU20もしくはパターン認識プロセッサ14によってアドレス可能なメモリにおいて、翻訳が可能であるデータストリーム12におけるパターンを含んでもよい。例えば、検索基準16は、対応するスペイン語がメモリに格納された英単語を各々特定してもよい。別の実施例においては、検索基準16は、例えば、デコードされたバージョンのデータストリーム12が使用可能であるMP3、MPEG4、FLAC、Ogg Vorbisなど、エンコードされたバージョンのデータストリーム12を特定してもよいし、その逆を特定してもよい。
パターン認識プロセッサ14は、CPU20と共に(単一のデバイスなどの)単一の構成部分に統合されたハードウェアであってもよいし、別個の構成部分として形成されてもよい。例えば、パターン認識プロセッサ14は別個の集積回路であってもよい。パターン認識プロセッサ14は、“コプロセッサ”もしくは“パターン認識コプロセッサ”と称されてもよい。
図2は、パターン認識プロセッサ14の一実施例を示す。パターン認識プロセッサ14は、認識モジュール22および出力バッファ51を有する集約モジュール24を含んでもよい。出力バッファ51は、リザルトバッファ25を含んでもよい。認識モジュール22は、受信されたタームを検索タームと比較するように構成され、認識モジュール22および集約モジュール24の双方は、検索タームとタームが一致することが検索基準を充足するかどうかを決定するように協力してもよい。リザルトバッファ25はパターン認識プロセッサ14の他の部分からのリザルトデータをバッファリングしてもよく、これは図14に関連して以下に説明される。
認識モジュール22は、行デコーダ28および複数のフィーチャセル30を含んでもよい。各フィーチャ(feature)セル30は検索タームを特定し、フィーチャセル30のグループは、検索基準を形成するパラレルな有限ステートマシンを形成してもよい。フィーチャセル30のコンポーネントは、検索タームアレイ32、検出アレイ34およびアクティブ化ルーティングマトリクス36を形成してもよい。検索タームアレイ32は複数の入力導体37を含み、入力導体37の各々は、行デコーダ28と通信する各フィーチャセル30を配置してもよい。
行デコーダ28は、データストリーム12のコンテンツに基づいて、複数の入力導体37中の特定の導体を選択してもよい。例えば、行デコーダ28は、1タームを表現する可能性がある受信されたバイトの値に基づいて、256行のうちの1つをアクティブ化する1バイトから256への行デコーダであってもよい。00000000の1バイトタームは、複数の入力導体37のうち最も上の行に対応し、11111111の1バイトタームは、複数の入力導体37のうちの最も下の行に対応してもよい。したがって、異なる入力導体37は、どのタームがデータストリーム12から受信されるかに依存して選択されてもよい。異なるタームが受信されると、行デコーダ28は、前のタームに対応する行を非アクティブ化し、新規タームに対応する行をアクティブ化してもよい。
検出アレイ34は、検索基準を完全にもしくは部分的に充足することを示す信号を集約モジュール24に対して出力する検出バス38に結合してもよい。アクティブ化ルーティングマトリクス36は、一致した検索基準における検索ターム数に基づいて、フィーチャセル30を選択的にアクティブ化する、ならびに非アクティブ化してもよい。
集約モジュール24は、ラッチマトリクス40、集約ルーティングマトリクス42、閾値論理マトリクス44、論理積マトリクス46、論理和マトリクス48および初期化ルーティングマトリクス50を含んでもよい。
ラッチマトリクス40は、ある検索基準の一部を実施してもよい。例えば、幾つかの正規表現などの幾つかの検索基準は、最初に一致(もしくは複数の一致)が発生したときのみ計算する。ラッチマトリクス40は、一致が生じたかどうかを記録するラッチを含んでもよい。検索基準が充足されたとき、もしくはそれ以上充足されないと判定された、すなわち、その検索基準が充足されるより前に前の検索タームを再度マッチングさせる必要があるとき、ラッチは初期化の間にクリアされ、動作中に定期的に再初期化されてもよい。
集約ルーティングマトリクス42は、アクティブ化ルーティングマトリクス36と類似した機能を果たしてもよい。集約ルーティングマトリクス42は、検出バス38における一致を示す信号を受信し、閾値論理マトリクス44に接続する異なるグループ論理ライン53へと信号を送信してもよい。集約ルーティングマトリクス42は、検索基準が充足された、もしくはこれ以上充足されないと判定されたとき、検出アレイ34の一部をリセットするために、検出アレイ34へと初期化ルーティングマトリクス50の出力を送信してもよい。
閾値論理マトリクス44は、例えば、数を数える(カウントアップする)、または数を逆に数える(カウントダウンする)ように構成された32ビットカウンタなどの、複数のカウンタを含んでもよい。閾値論理マトリクス44は、初期カウントでロードされ、認識モジュールによって信号通知された一致時のカウント値から、カウントアップもしくはカウントダウンしてもよい。例えば、閾値論理マトリクス44は、ある長さの文字列の単語が現れた数を数えてもよい。
閾値論理マトリクス44の出力は、論理積マトリクス46に対する入力であってもよい。論理積マトリクス46は、“積”の結果(例えば、ブール論理における“AND”関数)を選択的に生成してもよい。論理積マトリクス46は、正方行列として実施され、出力積の数は、閾値論理マトリクス44からの入力ラインの数と同一であるか、または、論理積マトリクス46は、出力とは異なる数の入力を有してもよい。結果として生じる積の値は、論理和マトリクス48に対する出力であってもよい。
論理和マトリクス48は、和(例えば、ブール論理における“OR”関数)を選択的に生成してもよい。論理和マトリクス48もまた、正方行列として実施されるか、または、論理和マトリクス48は、出力とは異なる数の入力を有してもよい。入力は論理積であるため、論理和マトリクス48の出力は、論理的な積和(例えば、ブール論理での積和(SOP)形)であってもよい。論理和マトリクス48の出力は、初期化ルーティングマトリクス50によって受信されてもよい。
初期化ルーティングマトリクス50は、集約ルーティングマトリクス42を介して、検出アレイ34および集約モジュール24の一部をリセットしてもよい。初期化ルーティングマトリクス50は、正方行列として実装されるか、または、初期化ルーティングマトリクス50は、出力とは異なる数の入力を有してもよい。初期化ルーティングマトリクス50は、論理和マトリクス48からの信号に応じて、例えば、検索基準が充足されたとき、または、検索基準がこれ以上充足されないと判定されたとき、パターン認識プロセッサ14の他の部分を再初期化してもよい。
集約モジュール24は、閾値論理マトリクス44、集約ルーティングマトリクス42、および論理和マトリクス48の出力を受信する出力バッファ51を含んでもよい。集約モジュール24の出力は、出力バッファ51から出力バス26上のCPU20(図1)へと伝送されてもよい。幾つかの実施形態においては、出力マルチプレクサは、これらのコンポーネント42、44および48からの信号を多重化し、基準を充足したことを示す信号、もしくは検索タームの一致を示す信号をCPU20(図1)へと出力してもよい。他の実施形態においては、パターン認識プロセッサ14からのリザルトは、出力マルチプレクサを介して信号を伝送することなく報告されてもよいが、このことは、本明細書で記述されたあらゆる他の特性が省略される可能性がないことを示唆するものではない。例えば、閾値論理マトリクス44、論理積マトリクス46、論理和マトリクス48もしくは初期化ルーティングマトリクス50からの信号は、出力バス26上をパラレルにCPUへと伝送されてもよい。
図3は、検索タームセル54として本明細書で称されるコンポーネントである、検索タームアレイ32(図2)における単一のフィーチャセル30の一部を示す。検索タームセル54は、出力導体56および複数のメモリセル58を含んでもよい。各メモリセル58は、出力導体56および複数の入力導体37の中の導体の一つの両方へと結合されてもよい。入力導体37が選択されるのに応じて、各メモリセル58は、格納された値を示す値を出力し、出力導体56を介してデータを出力する。幾つかの実施形態においては、複数の入力導体37は“ワード線”と称され、出力導体56は“データ線”と称されてもよい。
メモリセル58は、種々のタイプのメモリセルのうちのいずれを含んでもよい。例えば、メモリセル58は、トランジスタとキャパシタを有するダイナミックランダムアクセスメモリ(DRAM)セルなどの揮発性メモリであってもよい。トランジスタのソースおよびドレインは、其々、キャパシタのプレートおよび出力導体56へと接続され、トランジスタのゲートは入力導体37のうちの一つへと接続されてもよい。揮発性メモリの別の実施例においては、各メモリセル58は、スタティックランダムアクセスメモリ(SRAM)セルを含んでもよい。SRAMセルは、入力導体37の一つによって制御されるアクセストランジスタによって、出力導体56へと選択的に結合された出力を有してもよい。メモリセル58は、相変化メモリ(例えば、オボニック(ovonic)デバイス)、フラッシュメモリ、シリコン・酸化物・窒化物・酸化物・シリコン(SONOS)メモリ、磁気抵抗メモリもしくは他のタイプの不揮発性メモリなどの不揮発性メモリをも含んでもよい。メモリセル58は、フリップフロップ、例えば、論理ゲートによって形成されたメモリセルをも含んでもよい。
図4および図5は、検索タームセル54の一実施例の動作を示す。図4は、セルの検索タームに一致しないタームを受信する検索タームセル54を示し、図5は、セルの検索タームに一致するタームを受信する検索タームセル54を示す。
図4によって示されるように、検索タームセル54は、メモリセル58にデータを格納することによって、一つ以上のタームを検索するように構成されてもよい。メモリセル58は、例えば図3において、データストリーム12が提示する可能性のあるタームを各々表し、各メモリセル58は文字“a”で開始し、数字“9”で終了する単一の文字もしくは数字を表す。検索タームを充足するタームを表すメモリセル58は、第一の値を格納するようにプログラムされ、検索タームを充足するタームを表していないメモリセル58は、異なる値を格納するようにプログラムされてもよい。示された実施例においては、検索タームセル54は、文字“b”を検索するように構成される。“b”を表すメモリセル58は、1もしくは論理的なハイを格納し、“b”を表していないメモリセル58は、0、もしくは論理的なロウを格納するようにプログラムされてもよい。
データストリーム12からのタームを検索タームと比較するために、行デコーダ28は、受信されたタームを表すメモリセル58に結合された入力導体37を選択してもよい。図4においては、データストリーム12は、小文字の“e”を示す。このタームは、8ビットASCIIコード形式でデータストリーム12によって示され、行デコーダ28は、行アドレスとしてこのバイトを解釈し、導体60に電圧を印加することによって、導体60上に信号を出力する。
それに応じて、導体60によって制御されるメモリセル58は、メモリセル58が格納するデータを示す信号を出力し、その信号は出力導体56によって伝送されてもよい。この場合には、文字“e”は、検索タームセル54によって特定されたタームのうちの一つではないため、検索タームとは一致せず、検索タームセル54は0値を出力し、それは一致が見つからなかったことを示している。
図5においては、データストリーム12は、文字“b”を示す。再度、行デコーダ28はこのタームをアドレスとして解釈し、行デコーダ28は導体62を選択してもよい。それに応じて、文字“b”を表すメモリセル58は、格納された値を出力し、この場合には、それは1であり、一致を示している。
検索タームセル54は一度に一つ以上のタームを検索するように構成されてもよい。複数のメモリセル58は、1を格納するようにプログラムされ、一つ以上のタームと一致する検索タームを特定する。例えば、小文字“a”および大文字“A”を表すメモリセル58は、1を格納するようにプログラムされ、検索タームセル54は、いずれかのタームを検索してもよい。別の実施例においては、検索タームセル54は、いかなる文字が受信された場合にも一致を出力するように構成されてもよい。全メモリセル58は、1を格納するようにプログラムされてもよく、検索タームセル54は、検索基準におけるワイルドカードタームとして機能してもよい。
図6−図8は、例えば一単語など複数ターム検索基準に従って検索する認識モジュール22を示す。具体的には、図6は一単語の最初の文字を検出する認識モジュール22を示し、図7は、第二の文字の検出を示し、図8は、最後の文字の検出を示す。
図6によって示されるように、認識モジュール22は、単語“big”を検索するように構成されてもよい。3個の隣接するフィーチャセル63、64および66が示される。フィーチャセル63は、文字“b”を検出するように構成される。フィーチャセル64は、文字“i”を検出するように構成される。フィーチャセル66は、文字“g”を検出し、検索基準が充足されたことを示すように構成される。
図6は、検出アレイ34のさらなる詳細をも示す。検出アレイ34は、各フィーチャセル63、64および66における検出セル68を含んでもよい。各検出セル68は、上述されたタイプのメモリセルのうちの一つ(例えば、フリップフロップ)のような、メモリセル70を含んでもよく、メモリセル70は、フィーチャセル63、64もしくは66がアクティブか非アクティブかを示す。検出セル68は、両方の検出セルがアクティブであり、一致を示す関連付けられた検索タームセル54から信号を受信したかどうかを示す信号を、アクティブ化ルーティングマトリクス36へと出力するように構成されてもよい。非アクティブなフィーチャセル63、64および66は、一致を無視してもよい。各検出セル68は、メモリセル70および出力導体56からの入力を有する、ANDゲートを含んでもよい。ANDゲートの出力は、検出バス38およびアクティブ化ルーティングマトリクス36の両方へ、またはそのどちらか一方へと送信されてもよい。
今度は、アクティブ化ルーティングマトリクス36は、検出アレイ34におけるメモリセル70へと書き込むことによって、フィーチャセル63、64および66を選択的にアクティブ化してもよい。アクティブ化ルーティングマトリクス36は、検索基準ならびに次にどの検索タームがデータストリーム12において検索されるかに従って、フィーチャセル63、64もしくは66をアクティブ化してもよい。
図6においては、データストリーム12は文字“b”を示す。それに応じて、各フィーチャセル63、64および66は、その出力導体56上に信号を出力し、文字“b”を表す導体62に接続されたメモリセル58に格納された値を示す。検出セル56は、その後、一致を示す信号を受信したかどうか、ならびに検出セル56がアクティブかどうかを各々決定してもよい。フィーチャセル63は文字“b”を検出するように構成され、そのメモリセル70によって示されるようにアクティブであるため、フィーチャセル63における検出セル68は、アクティブ化ルーティングマトリクス36へと信号を出力して、検索基準のうちの第一の検索タームが一致したことを示す。
図7によって示されるように、第一の検索タームが一致した後、アクティブ化ルーティングマトリクス36は、検出セル68におけるメモリセル70へと1を書き込むことによって、次のフィーチャセル64をアクティブ化してもよい。次のタームが第一の検索タームを充足する場合(例えば、タームのシーケンス“bbig”が受信された場合)アクティブ化ルーティングマトリクス36はフィーチャセル63のアクティブ状態を維持してもよい。検索基準のうちの第一の検索タームは、データストリーム12が検索される時間のうちの一部もしくは実質的に全期間の間、アクティブ状態に維持されてもよい。
図7においては、データストリーム12は認識モジュール22へ文字“i”を出力する。それに応じて、各フィーチャセル63、64および66は、その出力導体56上に信号を出力し、文字“i”を表す導体72へと接続されたメモリセル58に格納された値を示す。検出セル56は、その後、一致を示す信号を受信したかどうか、ならびに検出セル56がアクティブかどうかを各々決定してもよい。フィーチャセル64は文字“i”を検出するように構成され、メモリセル70によって示されるようにアクティブであるため、フィーチャセル64における検出セル68は、アクティブ化ルーティングマトリクス36へと信号を出力し、検索基準の次の検索タームが一致したことを示す。
続いて、図8に示されるように、アクティブ化ルーティングマトリクス36はフィーチャセル66をアクティブ化してもよい。次のタームを評価する前に、フィーチャセル64は非アクティブ化されてもよい。フィーチャセル64は、その検出セル68によって非アクティブ化され、検出周期の間そのメモリセル70をリセットするか、または、例えば、アクティブ化ルーティングマトリクス36はフィーチャセル64を非アクティブ化してもよい。
図8においては、データストリーム12は行デコーダ28へと、ターム“g”を出力し、行デコーダ28はターム“g”を表す導体74を選択する。それに応じて、各フィーチャセル63、64および66は、その出力導体56上に信号を出力し、文字“g”を表す導体74へと接続されたメモリセル58に格納された値を示す。検出セル56は、その後、一致を示す信号を受信したかどうか、ならびに検出セル56がアクティブかどうかを各々決定してもよい。フィーチャセル66は文字“g”を検出するように構成され、そのメモリセル70によって示されるようにアクティブであるため、フィーチャセル66における検出セル68は、アクティブ化ルーティングマトリクス36へと信号を出力し、検索基準の最後の検索タームが一致したことを示す。
検索基準の終わりもしくは検索基準の一部は、アクティブ化ルーティングマトリクス36もしくは検出セル68によって識別されてもよい。これらのコンポーネント36もしくは68は、そのフィーチャセル63、64もしくは66が検索基準の最終検索タームか検索基準のコンポーネントかを識別するかを示すメモリを含んでもよい。例えば、検索基準は、“cattle”という単語が二度現れる全ての文を特定し、認識モジュールは、“cattle”の出現回数を数える集約モジュールへと、文内の各々の“cattle”の出現を示す信号を出力し、検索基準が充足されたかどうかを判定する。
フィーチャセル63、64もしくは66は幾つかの条件下でアクティブ化されてもよい。フィーチャセル63、64もしくは66は、“常にアクティブ”であってもよく、それは、全検索の間、もしくは実質的に全ての検索の間アクティブ状態のままであることを意味する。常にアクティブなフィーチャセル63、64もしくは66の一実施例は、検索基準の第一のフィーチャセル、例えば、フィーチャセル63である。
フィーチャセル63、63もしくは66は、“要求されたときアクティブ”であってもよく、それは、幾つかの先行する条件が一致したとき、例えば、検索基準における先行する検索タームが一致したときに、フィーチャセル63、64もしくは66がアクティブであることを意味する。一実施例は、図6−図8におけるフィーチャセル63によって要求されたときにアクティブであるフィーチャセル64と、フィーチャセル64によって要求されたときにアクティブであるフィーチャセル66である。
フィーチャセル63、64もしくは66は、“自己アクティブ化”されてもよく、それは、一度アクティブ化されればその検索タームが一致している限り、それ自身をアクティブ化することを意味する。例えば、いかなる数のディジットにでも一致した検索タームを有する自己アクティブ化されたフィーチャセルは、文字“x”に到達するまで、文章“123456xy”をアクティブ化したままであってもよい。自己アクティブ化されたフィーチャセルの検索タームが一致するたび、自己アクティブ化されたフィーチャセルは検索基準における次のフィーチャセルをアクティブ化してもよい。したがって、常にアクティブなフィーチャセルは、自己アクティブ化するフィーチャセルおよび要求されたときにアクティブなフィーチャセルから形成されてもよい。自己アクティブ化フィーチャセルは、1を格納するメモリセル58の全てにプログラムされてもよく、各ターム後に要求されたときアクティブなフィーチャセルを繰り返しアクティブ化してもよい。幾つかの実施形態においては、各フィーチャセル63、64および66は、フィーチャセルが常にアクティブかどうかを識別する検出セル68もしくはアクティブ化ルーティングマトリクス36におけるメモリセルを含んでもよく、それによって、単一のフィーチャセルから常にアクティブなフィーチャセルを形成する。
図9は、第一の検索基準75および第二の検索基準76に従ってパラレルに検索するように構成された認識モジュール22の一実施例を示す。本実施例においては、第一の検索基準75は、単語“big”を識別し、第二の検索基準76は、単語“cab”を識別する。データストリーム12からの現在のタームを示す信号は、ほぼ同時に各検索基準75および76におけるフィーチャセルへと通信されてもよい。各入力導体37は、検索基準75および76の双方へと及ぶ。結果として、幾つかの実施形態においては、検索基準75および76の双方は、ほぼ同時に現在のタームを評価してもよい。このことによって、検索基準の評価が加速すると考えられる。他の実施形態は、より多くの検索基準をパラレルに評価するように構成されたより多くのフィーチャセルを含んでもよい。例えば、幾つかの実施形態は、パラレルに動作する100、500、1000、5000もしくは10000以上のフィーチャセルを含んでもよい。これらのフィーチャセルは、ほぼ同時に何百、もしくは何千もの検索基準を評価してもよい。
異なる数の検索タームを有する検索基準は、より多くのもしくはより少ないフィーチャセルを検索基準へと割り当てることによって形成されてもよい。単純な検索基準は、フィーチャセルの形式で、複雑な検索基準よりも、より少ないリソースを消費してもよい。このことによって、ほぼ同一の多数のコアを有し、複雑な検索基準を評価するように全て構成されたプロセッサと比較して、パターン認識プロセッサ14(図2)のコストを低減すると考えられる。
図10−図12は、アクティブ化ルーティングマトリクス36のより複雑な検索基準とフィーチャの一実施例の双方を示す。アクティブ化ルーティングマトリクス36は、複数のアクティブ化ルーティングセル78を含んでもよく、アクティブ化ルーティングセル78のグループは、各フィーチャセル63、64、66、80、82、84および86に関連付けられてもよい。例えば、各フィーチャセルは、5、10、20、50もしくはそれ以上のアクティブ化ルーティングセル78を含んでもよい。アクティブ化ルーティングセル78は、先行する検索タームが一致するとき、検索基準における次の検索タームへとアクティブ化信号を送信するように構成されてもよい。アクティブ化ルーティングセル78は、同一のフィーチャセル内の隣接するフィーチャセルもしくは他のアクティブ化ルーティングセル78へとアクティブ化信号を送信するように構成されてもよい。アクティブ化ルーティングセル78は、どのフィーチャセルが検索基準における次の検索タームに対応するかを示すメモリを含んでもよい。
図10−図12に示されるように、認識モジュール22は、単一の単語を特定する基準よりも複雑な検索基準に従って検索するように構成されてもよい。例えば、認識モジュール22は、接頭辞88で開始し、2つの接尾辞90もしくは92のうちの一つで終了する単語を検索するように構成されてもよい。示された検索基準は、文字“c”および“l”のシーケンスで開始し、文字シーケンス“ap”もしくは文字シーケンス“oud”のいずれかで終了する単語を特定する。これは、複数の対象表現、例えば、単語“clap”もしくは単語“cloud”を特定する検索基準の一実施例である。
図10においては、データストリーム12は、認識モジュール22に対して文字“c”を示し、フィーチャセル63は両方アクティブであり、一致を検出する。それに応じて、アクティブ化ルーティングマトリクス36は、次のフィーチャセル64をアクティブ化してもよい。アクティブ化ルーティングマトリクス36は、フィーチャセル63が検索基準における第一の検索タームであるとき、フィーチャセル63のアクティブ状態を維持してもよい。
図11においては、データストリーム12は、文字“l”を示し、フィーチャセル64は、一致を認識してアクティブである。それに応じて、アクティブ化ルーティングマトリクス36は、第一の接尾辞90の第一のフィーチャセル66および第二の接尾辞92の第一のフィーチャセル82の双方へとアクティブ化信号を伝送してもよい。他の実施例においては、より多くの接尾辞がアクティブ化されてもよく、または、複数の接頭辞は一つ以上の接尾辞をアクティブ化してもよい。
続いて、図12においては、データストリーム12は、認識モジュール22に対して文字“o”を示し、第二の接尾辞92のフィーチャセル82は、一致を認識してアクティブである。それに応じて、アクティブ化ルーティングマトリクス36は、第二の接尾辞92の次のフィーチャセル84をアクティブ化してもよい。フィーチャセル66が非アクティブになると認められると、第一の接尾辞90の検索は終了してもよい。図10−図12に示されたステップは、文字“u”および“d”へと継続してもよいし、または、接頭辞88が一致する次の機会まで、検索は停止してもよい。
上述したように、パターン認識プロセッサ14は、データストリーム12を処理することが可能である。データストリーム12は、システム10により受信されパターン認識プロセッサ14に供給される複数のデータストリームからのデータを含んでもよい。図13は、本発明の実施形態に従って複数のデータストリーム92を受信するシステム10を示している。図13に示されるように、データストリーム92は、一つ以上のデータソース94から受信されてもよい。例えば、データソース1はデータストリーム1およびデータストリーム2を与え、データソース2はデータストリーム3を与え、データソース4はデータストリーム4を与えてもよい。データソース94は、ネットワーク96を介してシステム10と通信してもよい。パターン認識プロセッサを含むシステム10は、ネットワークインタフェースカード(NIC)98またはネットワーク96と通信可能な他の構成部品を含んでもよい。
データソース94は、システム10のユーザによりアクセス可能な単一のリソースを、集約して形成する。例えば、データソース94は、ウェブページに対するリクエストに応答してアクセスされてもよい。このとき、各データソース94は、例えばウェブページに対するコンテンツや広告などの、そのリクエスト対する異なるサーバ供給データである。あるいは、各データソース94は、多数のウェブページ、メールサーバ等のサーバ、ファイルサーバ、または任意のアプリケーションサーバ、またはピアツーピアアプリケーションを介して情報にアクセスするワークステーションなどの異なるリソースに独立に対応してもよい。データソース94がどのリソースに対応するかにかかわらず、データストリーム1,2,3,または4などの任意のデータストリームは、パターン認識プロセッサ14によって受信され処理されてもよい。上述のように、ストリームは、ウィルス、マルウェア、著作権情報、または関心のある任意の他のデータのために検索されてもよい。
幾つかの実施形態において、ネットワーク96は、インターネットにおいて一般的な伝送制御プロトコル/インターネットプロトコル(TCP/IP)を使用したネットワークであってもよい。そのような実施形態において、データストリーム92は、ネットワーク96を介してパターン認識プロセッサ14に、データパケットとして伝送される。そのような実施形態において、各データストリーム92からのパケットは、他のデータソースからの他のパケットと混合(すなわち多重化)されてもよい。すなわち、多数のストリーム92が図示されているが、各データストリームからのパケットは、全てのデータストリーム92からの連続するパケットの混合されたストリームにおいて装置10によって受信されるので、どの2つの連続するパケットも1つのデータストリーム92に属するという保証がない。各データストリーム92に対するパケットは、順番が特定されずにシステム10のNICに到達する。各データストリーム92のパケットのシーケンスは、データフロー(あるいはまた“セッション”)と称される。データフローは、パターン認識プロセッサ14によって処理される関連するパケットを参照する。このように、装置10によって受信される各データストリーム92に対して1つのデータフローが存在してもよい。あるいは、1つのデータストリームから処理される多数のデータフローが存在してもよい。
各ストリーム、およびパケットのフローは、パターン認識プロセッサ14によって受信され任意の順番で処理される。ストリーム92およびデータフローの処理は、1つのデータストリームの処理が一時的に停止されて他のデータストリームにスイッチすることができるというように、インターリーブ(交互処理)される。
各データフローを識別するために、パターン認識プロセッサ14は、“FlowID(フローID)”レジスタ100を含んでもよい。幾つかの実施形態において、FlowIDレジスタは、装置10の他の構成部分というように、パターン認識プロセッサ14から分離されしかしアクセス可能なようにされてもよい。FlowIDレジスタ100は、特定のデータフローを識別する任意の数の一意なフロー識別子をストア(蓄積)してもよい。例えば、新しいデータフローを受信したときに、プロセッサ14は、そのデータフローに一意なフロー識別子を割り当て、そのフロー識別子をレジスタ100に書き込む。FlowIDレジスタ100は、任意の適切なサイズを有し、そのレジスタ100のサイズは処理されるべきデータフローの数に基づいて選択されてもよい。例えば、幾つかの実施形態において、そのレジスタ100は、8ビット(例えば256個のフローIDを収容可能)、16ビット(例えば65,536個のフローIDを収容可能)、または32ビット(例えば4,294,967,296個のフローIDを収容可能)としてもよい。他の実施形態において、多数のレジスタが、FlowIDをストアするために使用されてもよい。
図14は、本発明の出力に基づくデータストリーム92の処理と出力を示す。上述のように、パターン認識プロセッサ14は、データストリーム1、データストリーム2、データストリーム3、およびデータストリーム4のようなデータストリーム92を受信してもよい。各データストリーム92からのパケットは、パターン認識プロセッサ14の異なるデータフロー(すなわち、セッション)として処理される。データストリーム92からのパケットの受信において、FlowIDレジスタ100は、各データストリーム92に対する各フローに一意なFlowID(フロー識別子)を割り当てる。例えば、図14に示されるように、FlowIDレジスタ100は、各データストリーム1,2,3,および4の各データフローに対してそれぞれ、FlowID1,FlowID2,FlowID3,およびFlowID4の値をストアする。
各データフローに対するデータの処理の後、上述のように、パターン認識プロセッサ14は、対応するリザルトストリーム104を出力する。このように、各データストリーム1,2,3,または4に対して、対応するリザルトストリーム1,2,3,および4が、パターン認識プロセッサ14から出力されてもよい。上述のように、リザルトストリーム104は、各データストリーム92のデータ上で実行される検索および/または任意の他の機能の結果を含んでよい。
パターン認識プロセッサ14からの出力は、出力バッファ51(図2)に与えてもよい。上述のように、出力バッファ51は、図14に示されるリザルトバッファ25を含んでよい。リザルトバッファ25は、ファーストインファーストアウト(FIFO)バッファ108、バッファ書込み制御モジュール110、バッファ読出し制御モジュール112、およびバッファ設定モジュール114を含んでよい。リザルトバッファ25は、パターン認識プロセッサ14の一部として(例えば、シリコンの同じ本体上に)一体に形成されてもよい。あるいは、それを分離された構成部分としてもよい。リザルトバッファ25は、リザルトストリーム1,2,3,および4を伝送する上りリザルトバス116を介して、パターン認識プロセッサ14からリザルトデータを受信してもよい。そして、リザルトバッファ25は、下りリザルトバス118を介してCPU20(図1)にリザルトデータを出力してよい。
FIFOバッファ108は、複数のレコード120をストアするように構成することができる。各レコード120は、リザルトデータ、例えば、基準の充足に関連するデータをストアしてよい。各レコード120は、1つの基準の充足の1つのインスタンスに対応する。あるいは、基準の充足に関連するデータが、幾つかのレコード120、例えば幾つかの隣接するさもなければ連続するレコード120にストアされてもよい。リザルトデータは、どの基準が充足されたか、基準を充足するそれぞれのデータストリームからのタームの連なり、基準を充足するそれぞれのデータストリームの位置を指し示すタームカウント(例えばビットカウント)、または基準を満たすデータストリームの部分が受信されている間の期間のようなデータを含んでよい。FIFOバッファ94の各レコードはまた、ステータス情報、管理情報等の任意の他の情報を含んでよい。
バッファ25にストアされたリザルトデータが特定のデータストリーム92に関連することを保証するために、リザルトバッファ25の各レコード120は、リザルトデータとそのリザルトに関連するデータストリーム92に対する関連するフロー識別子をストアしてよい。例えば、FIFOバッファ108中の第1番目のレコードは、FlowID4とデータストリーム4に関連するリザルトデータを含んでよい。同様に、バッファ108中の第2番目のレコード124は、FlowID3とデータストリーム923に関連するリザルトデータ3を含んでよい。この方法において、FIFOバッファ108の各レコード120は、バッファ25の任意の下り構成要素がバッファ25から受信されるリザルトデータをデータストリーム92のそれぞれの1つであると識別できるように、対応するフロー識別子を含んでよい。
バッファ書込み制御モジュール110は、上りリザルトバス116からのどのデータがFIFOバッファ108中の1つのレコード120に書き込まれるかを制御するように構成してよい。バッファ書込み制御モジュール110は、1つの基準が充足される毎にまたはリザルトデータが新しいレコードに書き込まれる毎にインクリメントまたはデクリメントするカウンタを含んでよい。バッファ書込み制御モジュールはまた、どのレコード120が最も最近にCPU20に出力されたかを指し示すメモリを含んでよい。そして、バッファ書込み制御モジュール110は、上りリザルトバス116からのデータを、既にCPU20に伝達されたデータを含むレコード120に書き込むように構成してもよい。
同様に、バッファ読出し制御モジュール112は、どのレコード120がFIFOバッファ108から読み出されていない最も古いレコードであるかを指し示すように構成してよい。例えば、バッファ読出し制御モジュール112は、FIFOバッファ108からレコードが読み出される毎にインクリメントまたはデクリメントするカウンタを含んでよい。そして、そのカウンタのカウント値は、まだ読まれていない最も古いレコード120を識別してよい。バッファ読出し制御モジュール112は、CPU20からリードコマンド信号126を受信し、FIFOバッファ108に最も古く読まれていないレコード120によりストアされたデータを出力させることにより、そのリードコマンドに応答するように構成してよい。
図15は、パターン認識プロセッサ14の実施形態における多数のデータフローを処理するプロセス200を示すフローチャートである。上述のように、装置10のパターン認識プロセッサ14は、装置10のNIC98により受信されたようなときに、データストリーム1に対応できる第1番目のデータフローのデータパケットを受信してよい(ブロック202)。パターン認識プロセッサ14は、その第1番目のデータフローにフローIDを割り当て、そのフローIDをFlowIDレジスタ100に書き込む(ブロック204)。パターン認識プロセッサ14はそれで、例えばその第1番目のフローIDによって識別されるデータフローであるフロー1に、アクティブフローとしてスイッチし(ブロック206)、そしてそのアクティブフローを、1つの基準を充足するためにそのフローを検索するようにして、処理する(ブロック208)。
装置10およびパターン認識プロセッサ14によって受信される次のパケットが、データストリーム2に対応できる第2番目のデータフローに属する。パターン認識プロセッサ14は、その第2番目のデータフローのパケットを受信して(ブロック210)、そしてその第2番目のデータフローに対して第2番目のフローIDを割り当て(ブロック212)、そのフローIDをFlowIDレジスタ100に書き込んでよい。その到来したパケットは他のデータフローに属するため、パターン認識プロセッサ14は、その第2番目のデータフローのパケットを検索するようにスイッチする。パターン認識プロセッサ14は、アクティブフロー、例えば第1番目のフローIDを有する第1番目のデータフローの処理を一時中止し、そのアクティブフローの中間結果をストアする(ブロック214)。プロセッサ14はそれで、アクティブフローとして第2番目のデータフローにスイッチし(ブロック216)、そして新しいアクティブフロー、例えば第2番名のフローIDを有する第2番目のデータフローを処理する。
データフローのスイッチングは、他の1つのデータフローに対する他のパケットが受信されたときはいつでも実行されてよい。例えば、プロセル200において、第1番目のデータフロー、Flow1の他のデータバッファ557が受信される(ブロック222)。プロセッサ14は、現在のアクティブフロー、すなわち、Flow2の処理を一時中止し、Flow1の処理にスイッチする。プロセッサ14は、他の1つのデータフローの追加のパケットが受信されるまで、Flow1の処理を継続する。
上述したように、Flow1、Flow2、または両方の処理が完了した後、各データフローに対するリザルトデータは、リザルトバッファ25に出力される(ブロック224)。Flow1に対するリザルトデータは、Flow1に対するFlowIDと同様に、バッファ25に出力され、FIFOバッファ108にストアされてよい。同様に、Flow2に対するリザルトデータと対応するFlowIDは、バッファ25に出力され、FIFOバッファ108にストアされてよい。上述のプロセス200は、任意の数のデータフロー、例えば装置10によって受信されパターン認識プロセッサ14によって処理されるデータストリームに対して実行されてよい。1つのデータフローからそれぞれ到来するパケットは、1つの新たなフローIDが割り当てられ、プロセッサ14はそのデータフローを処理するためにスイッチする。
本発明は、種々の改変および代替形式を受け入れる余地があるが、本明細書では、例示の目的のために、具体的な実施形態が図面において示され、詳細に説明されてきた。しかしながら、本発明は、開示された特定の形式に限定されることを意図されるものではないことを理解されたい。それよりもむしろ、本発明は、以下に添付された請求項によって定義されるような、本発明の趣旨および範囲内にある全ての改変、均等物および代替物を包含するものである。

Claims (31)

  1. 複数のデータフローを受信し、前記複数のデータフローの異なるデータフローの処理をインタリーブするように構成され、前記データフローに含まる単語の文字の種類を行、複数の検索基準を列としたマトリクスで構成され、複数の検索基準についてパラレルにパターンの検索を行なうパターン認識プロセッサと、
    前記パターン認識プロセッサによりアクセス可能であって複数の識別子をストアするように構成され、各識別子が前記パターン認識プロセッサにより受信される前記複数のデータフローの1つのそれぞれに対応するレジスタと、
    を含むシステム。
  2. フローのリザルトデータおよび前記フローに対応する識別子をストアするように構成されるバッファを含む、
    ことを特徴とする請求項1に記載のシステム。
  3. 前記レジスタは、8ビットレジスタ、16ビットレジスタ、または32ビットレジスタのうちの1つを含む、
    ことを特徴とする請求項1に記載のシステム。
  4. 前記複数のフローを与えるように構成される複数のデータソースを含む、
    ことを特徴とする請求項1に記載のシステム。
  5. 前記複数のデータソースのそれぞれは、データを与えるように構成されるサーバを含む、
    ことを特徴とする請求項4に記載のシステム。
  6. 前記複数のフローを与えるように構成される第1のデータソースを含む、
    ことを特徴とする請求項1に記載のシステム。
  7. 前記複数のフローを前記パターン認識プロセッサに転送するように構成されるネットワークを含む、
    ことを特徴とする請求項1に記載のシステム。
  8. 前記パターン認識プロセッサに結合され前記ネットワークと通信するように構成されるネットワーク装置を含む、
    ことを特徴とする請求項7に記載のシステム。
  9. 前記複数のフローは、複数のデータパケットを含む、
    ことを特徴とする請求項1に記載のシステム。
  10. 前記レジスタは、前記パターン認識プロセッサの一部として一体で形成される、
    ことを特徴とする請求項1に記載のシステム。
  11. 複数のデータフローの処理をインタリーブするように構成され、前記データフローに含まる単語の文字の種類を行、複数の検索基準を列としたマトリクスで構成され、複数の検索基準についてパラレルにパターンの検索を行なうパターン認識プロセッサと、
    前記パターン認識プロセッサによってアクセス可能であって、複数のレコードをストアするように構成され、各レコードはリザルトデータと該リザルトデータを前記複数のデータフローのうちの1つに関連付ける識別子をストアするように構成されるバッファと、
    を含むことを特徴とする装置。
  12. 前記バッファは、ファーストインファーストアウト(FIFO)バッファを含む、
    ことを特徴とする請求項11に記載の装置
  13. 前記バッファは、前記リザルトデータを前記複数のレコードに書き込むように構成される書込み制御モジュールと、前記複数のレコードからデータを読み出すように構成される読出し制御モジュールとを含む、
    ことを特徴とする請求項11に記載の装置
  14. 前記バッファは、前記パターン認識プロセッサの一部として一体に形成される、
    ことを特徴とする請求項11に記載の装置
  15. 前記バッファは、前記パターン認識プロセッサから分離される、
    ことを特徴とする請求項11に記載の装置
  16. 前記複数のレコードのそれぞれは、1つの基準の充足を含むリザルトデータをストアする、
    ことを特徴とする請求項11に記載の装置
  17. 前記複数のレコードのうちの2つ以上のシーケンシャルレコードが、1つの基準の充足を含むリザルトデータをストアする、
    ことを特徴とする請求項11に記載の装置
  18. 前記リザルトデータは、1つの基準の充足、1つの検索基準を充足する前記複数のデータフローのうちの1つからのタームのシーケンス、1つの基準を充足する前記複数のデータフローのうちの1つの部分を識別する識別子、前記複数のデータフローのうちの1つの部分が1つの基準を充足する期間、またはこれらの任意の組合せを含む、
    ことを特徴とする請求項11に記載の装置
  19. 複数のデータフローの処理をインタリーブするように構成され、前記データフローに含まる単語の文字の種類を行、複数の検索基準を列としたマトリクスで構成され、複数の検索基準についてパラレルにパターンの検索を行なうパターン認識プロセッサのよって行なわれるデータ処理方法であって、
    データフローを受信し、
    前記複数のデータフローのインタリーブされた処理を容易にするために前記データフローに識別子を割り当て、
    レジスタに前記識別子を書き込み、
    検索基準に従って前記データフローを検索して検索結果を生成する、
    ことを特徴とするデータ処理方法。
  20. 前記検索結果および前記識別子をバッファにストアする、
    ことを特徴とする請求項19に記載のデータ処理方法。
  21. 第2のデータフローを受信し、該第2のデータフローに第2の識別子を割り当て、該第2の識別子を前記レジスタに書き込む、
    ことを特徴とする請求項19に記載のデータ処理方法。
  22. 前記第2のデータフローを検索して第2の検索結果を生成する、
    ことを特徴とする請求項21に記載のデータ処理方法。
  23. 前記第2の検索結果および前記第2の識別子をバッファにストアする、
    ことを特徴とする請求項22に記載のデータ処理方法。
  24. 前記データフローの検索を一時中止し、前記検索の結果をストアする、
    ことを特徴とする請求項19に記載のデータ処理方法。
  25. ストア結果が、前記データフローによって充足される検索基準を識別するストアデータを含む、
    ことを特徴とする請求項20に記載のデータ処理方法。
  26. 複数のデータフローの処理をインタリーブするように構成され、前記データフローに含まる単語の文字の種類を行、複数の検索基準を列としたマトリクスで構成され、複数の検索基準についてパラレルにパターンの検索を行なうパターン認識プロセッサによって行なわれる方法であって、
    第1のデータフローのパケットを検索して第1の検索結果を生成し、前記第1のデータフローは、第1のフロー識別子を割り当てられて、アクティブフローとして識別され、
    第2のデータフローのパケットを受信し、
    前記第2のデータフローに対して第2のフロー識別子を割り当て、
    前記第1および第2のデータフローの処理をインタリーブするために、アクティブフローとして、前記第2のデータフローにスイッチし、
    前記第2のデータフローのパケットを検索する、
    ことを特徴とする方法。
  27. 前記第2のデータフローにアクティブフローとしてスイッチする前に、前記第1の検索結果をストアする、
    ことを特徴とする請求項26に記載の方法。
  28. 前記第1のフロー識別子を、パターン認識プロセッサによってアクセス可能なレジスタに書き込む、
    ことを特徴とする請求項26に記載の方法。
  29. 前記第2のフロー識別子を、パターン認識プロセッサによってアクセス可能なレジスタに書き込む、
    ことを特徴とする請求項26に記載の方法。
  30. 前記第1のフロー識別子を、パターン認識プロセッサによってアクセス可能なレジスタから読み出す、
    ことを特徴とする請求項26に記載の方法。
  31. 前記第2のフロー識別子を、パターン認識プロセッサによってアクセス可能なレジスタから読み出す、
    ことを特徴とする請求項26に記載の方法。
JP2011538632A 2008-12-01 2009-11-17 異なるデータセットの識別を可能とするシステムおよび方法 Active JP5714497B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/325,982 2008-12-01
US12/325,982 US10007486B2 (en) 2008-12-01 2008-12-01 Systems and methods to enable identification of different data sets
PCT/US2009/064847 WO2010065295A1 (en) 2008-12-01 2009-11-17 Systems and methods to enable identification of different data sets

Publications (3)

Publication Number Publication Date
JP2012510668A JP2012510668A (ja) 2012-05-10
JP2012510668A5 JP2012510668A5 (ja) 2012-12-13
JP5714497B2 true JP5714497B2 (ja) 2015-05-07

Family

ID=41558421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538632A Active JP5714497B2 (ja) 2008-12-01 2009-11-17 異なるデータセットの識別を可能とするシステムおよび方法

Country Status (7)

Country Link
US (2) US10007486B2 (ja)
EP (1) EP2370893A1 (ja)
JP (1) JP5714497B2 (ja)
KR (1) KR101661000B1 (ja)
CN (1) CN102232213B (ja)
TW (1) TWI507977B (ja)
WO (1) WO2010065295A1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8468119B2 (en) * 2010-07-14 2013-06-18 Business Objects Software Ltd. Matching data from disparate sources
US8799311B2 (en) * 2010-11-05 2014-08-05 Apple Inc. Intelligent data caching
JP5763783B2 (ja) 2011-01-25 2015-08-12 マイクロン テクノロジー, インク. 正規表現をコンパイルするための方法および装置
WO2012103151A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. State grouping for element utilization
CN103443767B (zh) 2011-01-25 2016-01-20 美光科技公司 展开量化以控制自动机的入度和/或出度
EP2668574B1 (en) 2011-01-25 2021-11-24 Micron Technology, INC. Utilizing special purpose elements to implement a fsm
US8648621B2 (en) 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US8680888B2 (en) 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US8593175B2 (en) 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US8782624B2 (en) 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US9443156B2 (en) 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
CN103171314B (zh) * 2011-12-21 2015-06-17 北大方正集团有限公司 喷墨印刷的控制方法和装置
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9304968B2 (en) 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9389841B2 (en) 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
JP6428603B2 (ja) * 2013-04-01 2018-11-28 日本電気株式会社 情報処理装置、情報処理方法およびプログラム
US11130055B2 (en) 2013-09-04 2021-09-28 Nvidia Corporation System and method for granting remote access to a video game executed on a video game console or network client
US10258886B2 (en) 2013-09-04 2019-04-16 Nvidia Corporation Dynamic interface control device mapping when game sharing
EP2945053B1 (en) * 2014-05-16 2021-10-20 EM Microelectronic-Marin SA Operating a FIFO memory
US10430210B2 (en) 2014-12-30 2019-10-01 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
US9987561B2 (en) 2015-04-02 2018-06-05 Nvidia Corporation System and method for multi-client control of a common avatar
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
US10992702B2 (en) * 2016-01-27 2021-04-27 Hewlett Packard Enterprise Development Lp Detecting malware on SPDY connections
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
CN109937408A (zh) * 2016-11-14 2019-06-25 深圳市大疆创新科技有限公司 处理器间的数据流调度
WO2019236297A1 (en) * 2018-06-06 2019-12-12 Futurewei Technologies, Inc. Packet programmable flow telemetry profiling and analytics

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU624205B2 (en) 1989-01-23 1992-06-04 General Electric Capital Corporation Variable length string matcher
DE69328640T2 (de) * 1992-02-07 2000-09-28 Canon Kk Verfahren und Einrichtung zur Mustererkennung
US5300830A (en) 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5331227A (en) 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
IL117134A (en) * 1996-02-14 2000-01-31 Galileo Technology Ltd First-in first-out (fifo) buffer
US6275861B1 (en) 1996-09-27 2001-08-14 Pmc-Sierra, Inc. Method and apparatus to identify flows in data systems
JP2000307642A (ja) 1999-04-16 2000-11-02 Sony Corp データ解析装置及びデータ解析方法
US6880087B1 (en) 1999-10-08 2005-04-12 Cisco Technology, Inc. Binary state machine system and method for REGEX processing of a data stream in an intrusion detection system
US7013394B1 (en) * 2000-04-18 2006-03-14 International Business Machines Corporation Data flow pattern recognition and manipulation
US6240003B1 (en) 2000-05-01 2001-05-29 Micron Technology, Inc. DRAM content addressable memory using part of the content as an address
CA2459411C (en) * 2001-09-07 2013-04-02 Ip Flex Inc. Data processing system and control method
US7389360B1 (en) * 2001-11-05 2008-06-17 Juniper Networks, Inc. Context switched route lookup key engine
US6650141B2 (en) * 2001-12-14 2003-11-18 Lattice Semiconductor Corporation High speed interface for a programmable interconnect circuit
JP2004072512A (ja) 2002-08-07 2004-03-04 Ricoh Co Ltd 画像形成装置
US7146643B2 (en) 2002-10-29 2006-12-05 Lockheed Martin Corporation Intrusion detection accelerator
US7454499B2 (en) 2002-11-07 2008-11-18 Tippingpoint Technologies, Inc. Active network defense system and method
US7089352B2 (en) 2002-12-23 2006-08-08 Micron Technology, Inc. CAM modified to be used for statistic calculation in network switches and routers
US6944710B2 (en) 2002-12-30 2005-09-13 Micron Technology, Inc. Multiple category CAM
US6906938B2 (en) 2003-08-15 2005-06-14 Micron Technology, Inc. CAM memory architecture and a method of forming and operating a device according to a CAM memory architecture
US7460487B2 (en) 2004-06-04 2008-12-02 Lucent Technologies Inc. Accelerated per-flow traffic estimation
US8341288B2 (en) 2004-10-22 2012-12-25 Cisco Technology, Inc. Mechanism for sharing resources among different senders and receivers
US7392229B2 (en) 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
US7979368B2 (en) * 2005-07-01 2011-07-12 Crossbeam Systems, Inc. Systems and methods for processing data flows
KR20070009298A (ko) 2005-07-15 2007-01-18 삼성전자주식회사 모션 감지에 의하여 효과 음향을 재생하고 제어하는 방법및 장치
JP2007053651A (ja) 2005-08-19 2007-03-01 Fuji Xerox Co Ltd 画像読取装置およびその制御方法
FR2891075B1 (fr) 2005-09-21 2008-04-04 St Microelectronics Sa Circuit de memoire pour automate de reconnaissance de caracteres de type aho-corasick et procede de memorisation de donnees dans un tel circuit
US7512634B2 (en) 2006-06-05 2009-03-31 Tarari, Inc. Systems and methods for processing regular expressions
JP2008048080A (ja) 2006-08-11 2008-02-28 Ricoh Co Ltd 画像形成装置
US7644080B2 (en) 2006-09-19 2010-01-05 Netlogic Microsystems, Inc. Method and apparatus for managing multiple data flows in a content search system
KR20090108695A (ko) * 2006-12-26 2009-10-16 쌘디스크 코포레이션 다이렉트 데이터 파일 메모리 시스템에서 lba 인터페이스를 관리하는 방법
US7953221B2 (en) * 2006-12-28 2011-05-31 Intel Corporation Method for processing multiple operations
CN101237415B (zh) 2008-02-22 2010-10-13 浙江大学 一种实现arp协议ip核的方法
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US7970964B2 (en) 2008-11-05 2011-06-28 Micron Technology, Inc. Methods and systems to accomplish variable width data input
US9639493B2 (en) 2008-11-05 2017-05-02 Micron Technology, Inc. Pattern-recognition processor with results buffer
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US9164945B2 (en) 2008-12-01 2015-10-20 Micron Technology, Inc. Devices, systems, and methods to synchronize parallel processing of a single data stream
US9348784B2 (en) 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US8140780B2 (en) 2008-12-31 2012-03-20 Micron Technology, Inc. Systems, methods, and devices for configuring a device
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8843523B2 (en) 2009-01-12 2014-09-23 Micron Technology, Inc. Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine

Also Published As

Publication number Publication date
US10007486B2 (en) 2018-06-26
EP2370893A1 (en) 2011-10-05
US20100138432A1 (en) 2010-06-03
CN102232213B (zh) 2015-07-08
US20180307463A1 (en) 2018-10-25
US10466966B2 (en) 2019-11-05
CN102232213A (zh) 2011-11-02
WO2010065295A1 (en) 2010-06-10
TW201027424A (en) 2010-07-16
KR101661000B1 (ko) 2016-10-10
TWI507977B (zh) 2015-11-11
KR20110098770A (ko) 2011-09-01
JP2012510668A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5714497B2 (ja) 異なるデータセットの識別を可能とするシステムおよび方法
JP5489014B2 (ja) パターン認識プロセッサの電力消費管理のための方法およびシステム
JP5753091B2 (ja) リザルトバッファを有するパターン認識プロセッサ
US10817569B2 (en) Methods and devices for saving and/or restoring a state of a pattern-recognition processor
JP5387866B2 (ja) 並列パターン検索エンジンのパターンマッチング結果を通信するための装置、システム、および方法
JP5532268B2 (ja) 装置のエンディアンモードを管理するためのシステムおよび方法
JP5923449B2 (ja) パターン認識プロセッサにおける消費電力を低減させるための方法及び装置
JP5689815B2 (ja) パターン認識プロセッサのためのバス
US8713223B2 (en) Methods and systems to accomplish variable width data input
US8281395B2 (en) Pattern-recognition processor with matching-data reporting module
CN106919959B (zh) 用于模式辨识处理器的多级层次路由矩阵

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140310

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140409

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141028

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R150 Certificate of patent or registration of utility model

Ref document number: 5714497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250