JP2000307642A - データ解析装置及びデータ解析方法 - Google Patents

Abstract

(57)【要約】 【課題】簡易な構成による、リアルタイムでのパケット
解析を行い得るデータ解析装置を得る。 【解決手段】読み出し対象のデータを含むパケットが第
２の記憶手段３２に記憶されているか否かをレジスタ値
と先頭位置情報と末尾位置情報とに基づいて判断し、こ
れに基づいて読み出し対象のデータを含むパケットを第
１の記憶手段９から第２の記憶手段３２に読み込むよう
にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ解析装置及び
データ解析方法に関し、例えばパケット化されたデータ
を解析して当該パケットに記入されたデータを得るデー
タ解析装置に適用して好適なものである。

【０００２】

【従来の技術】従来、映像やそれに伴う音声の情報量を
減らす方法として、ＭＰＥＧ（MovingPicture Experts
Group）２方式が用いられている。かかるＭＰＥＧ２方
式では、映像データを圧縮符号化してなるエレメンタリ
ーストリーム（Elementary Stream ）をパケット化して
ＰＥＳパケットを生成する。ＰＥＳパケットの先頭に
は、符号化処理における各種の情報を記入したＰＥＳヘ
ッダが付加される。

【０００３】このＰＥＳパケットはペイロードとして１
８４[byte]毎に分割され、さらにその先頭に４[byte]の
ＴＳヘッダを付加することにより、全体として１８８[b
yte]の、伝送用パケットであるＴＳ（Transport Strea
m）パケットを生成する。

【０００４】ＭＰＥＧ２方式では複数の番組（エレメン
タリーストリーム）のＴＳパケットを時分割多重してト
ランスポートストリームを生成し、これを放送すること
により一つの回線で複数の番組を放送し得るようになさ
れている。ＴＳヘッダには番組別にＰＩＤ（Packet Ide
ntification ）と呼ばれるパケット識別子が記入されて
おり、これにより多重化されたトランスポートストリー
ムから所望の番組を分離できるようになされている。

【０００５】

【発明が解決しようとする課題】ところで、多重化され
たトランスポートストリームを中継局で受信し、当該ト
ランスポートストリームの中の所定の番組の映像データ
に対して例えば広告映像データ（いわゆるＣＭ）を挿入
したり、ニュース番組の中の天気予報の部分にその地方
の天気予報を挿入するようなことが考えられる。

【０００６】このような処理を行うには、第１の映像デ
ータと第２の映像データとを切替え接続して最終的な映
像データを生成する。このような映像編集作業をスプラ
イシング処理と呼ぶ。

【０００７】第１及び第２の映像データが圧縮符号化し
ていないベースバンドの映像データであれば、第１及び
第２の映像データの間でフレームタイミングを同期させ
て切り換えることで容易にスプライシング処理を行うこ
とができる。

【０００８】ところが第１及び第２の映像データが圧縮
符号化されている場合、ピクチャ毎に発生符号量が異な
るため、単純にデータを切り替えるだけではスプライシ
ング処理を行うことができない。このためスプライシン
グ対象のＴＳパケットを解析し、ＰＥＳパケットに記入
されている発生符号量等のパラメータを読み出し、当該
パラメータに基づいてスプライシング処理を行う必要が
ある。

【０００９】かかるパラメータの読み出し方法として、
ＴＳパケットからペイロードを抽出してＰＥＳパケット
を再生し、これを用いてパラメータを得るという方法が
考えられるが、この場合ＰＥＳパケットの再生に時間が
かかり、リアルタイムでの解析が困難であるという問題
を有している。

【００１０】本発明は以上の点を考慮してなされたもの
で、簡易な構成による、リアルタイムでのパケット解析
を行い得るデータ解析装置及びデータ解析方法を提案し
ようとするものである。

【００１１】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定のパケットが連続してなるト
ランスポートストリームを解析して、当該各パケットの
ペイロードにそれぞれ分割して割り当てられた符号化デ
ータに記入されているパラメータを得るデータ解析装置
において、トランスポートストリームを記憶する第１の
記憶手段と、パケットを１パケット記憶する第２の記憶
手段と、各パケットのペイロードに搭載された符号化デ
ータの、分割前の符号化データの先頭からカウントした
先頭位置情報及び末尾位置情報を当該各パケットに付加
する位置情報付加手段と、読み出し対象データの符号化
データの先頭からの位置を指定するレジスタと、当該レ
ジスタのレジスタ値と先頭位置情報と末尾位置情報とに
基づいて、読み出し対象データを含むパケットを第１の
記憶手段から読み出して第２の記憶手段に記憶し、読み
出し対象データを当該第２の記憶手段から読みだして出
力する記憶手段の制御手段と、読み出し対象データを演
算してパラメータを得る演算手段とを設けた。

【００１２】読み出し対象のデータを含むパケットが第
２の記憶手段に記憶されているか否かをレジスタ値と先
頭位置情報と末尾位置情報とに基づいて判断し、これに
基づいて読み出し対象のデータを含むパケットを第１の
記憶手段から第２の記憶手段に読み込むようにしたこと
により、符号化データがパケットのペイロードに分割さ
れていることを意識することなく、リアルタイムでパラ
メータを得ることができる。

【００１３】

【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。

【００１４】（１）スプライシング装置の全体構成 図１において、１は全体としてスプライシング装置を示
し、位置情報付加手段としての入力処理部３、データ処
理部４、出力処理部５、ＣＰＵ（Central Processing U
nit ）６、データバス７、コマンドバス８、ＳＤＲＡＭ
（Syncronous Dynamic Randam Access Memory ）でなる
第１の記憶手段としての外部メモリ９、インターフェー
ス部１０及びデータ解析部２０で構成される。

【００１５】このスプライシング装置１は、ホストコン
ピュータ２から供給される制御情報に基づいて、複数の
映像データを多重化してなるトランスポートストリーム
Ｓ１及びＳ２に対してスプライシング処理を施し、出力
トランスポートストリームＳｏｕｔを生成し外部に出力
するようになされている。

【００１６】ＣＰＵ６はＲＩＳＣ（Reduced Instructio
n Set Computer：縮小命令セットコンピュータ）構成で
なるマイクロプロセッサであり、スプライシング装置の
各回路ブロック（入力処理部３、データ処理部４、出力
処理部５、外部メモリ９及びデータ解析部２０）を制御
するものである。すなわちＣＰＵ７は上位のホストコン
ピュータ２から供給されるスプライシング命令をインタ
ーフェース部１０及びコマンドバス８を介して受け、当
該スプライシング命令に基づいてスプライシング装置１
の各回路ブロックに対する動作命令を生成し、これを当
該各回路ブロックに供給することにより、ホストコンピ
ュータ２が指示するスプライシング処理を実行するよう
になされている。なお、このＣＰＵ６は外部メモリ９に
格納されている動作プログラムに基づいて動作すること
により、これら各回路ブロックの動作を制御するように
なされている。ちなみにこの動作プログラムは、外部か
らホストコンピュータを介して外部メモリ９にダウンロ
ードされる。

【００１７】またこのスプライシング装置１において
は、各回路ブロック（入力処理部３、データ処理部４、
出力処理部５、ＣＰＵ６及びデータ解析部２０）はデー
タバス７を介して外部メモリ９に接続されており、当該
各回路ブロックは外部メモリ９に対して所望のデータを
書き込めるとともに、当該外部メモリ９から所望のデー
タを読み出し得るようになされている。なお、データバ
ス７にはアービトレーション機能が設けられており、こ
のアービトレーション機能によってデータバス７の使用
権を調停することにより外部メモリ９に対するアクセス
が衝突しないようになされている。

【００１８】入力処理部３はトランスポートストリーム
Ｓ１及びＳ２を入力し、当該トランスポートストリーム
Ｓ１及びＳ２を構成するＴＳパケットを、図２に示すよ
うに同一のＰＩＤ（Packet Identification ：パケット
識別情報）を有するＴＳパケット毎に整理する。そして
入力処理部３は、図３に示すように各ＴＳパケット（18
8[byte] 長）の先頭に当該ＴＳパケットについての情報
の記入領域としてのローカルヘッダ（64[byte]長）を付
加するとともに、当該ＴＳパケットの末尾に予約領域と
してのリザーブ（4[byte] 長）を付加することにより全
体として256[byte] 長のＴＳブロックを生成し、これを
順次外部メモリ９に書き込んでいく。

【００１９】ここでＴＳパケットは、図４に示すように
ＭＰＥＧ（Moving Picture ExpertsGroup）２方式の映
像符号化の基本単位であるＰＥＳ（Packetized Element
al Stream ）パケットを分割したペイロードにＴＳヘッ
ダを付加して生成される。入力処理部３は、同一のＰＩ
Ｄで整理したＴＳブロックのペイロードデータの先頭
（すなわちＰＥＳパケットの先頭）から計数した、当該
ＴＳブロックが有するペイロードの先頭アドレスを「ab
s sum bgn 」に記入し、当該ＴＳブロックが有するペイ
ロードの末尾アドレスを「abs sum end 」に記入し、当
該ＴＳブロックが有するペイロードの先頭を示すポイン
タ情報を「payload ptr 」に記入する。また入力処理部
３は、当該ＴＳブロックのアダプテーションフィールド
の情報を「Else header 」に記入する。

【００２０】データ解析部２０は、スプライシング処理
の対象となる映像データのＴＳブロックを外部メモリ９
から読み出してローカルヘッダに基づいて解析し、当該
解析結果のデータをＴＳブロックのローカルヘッダに記
入して当該ＴＳブロックを外部メモリ９に書き戻すとも
に、圧縮符号化時及びパケット化時に付加された各種パ
ラメータを取り出して外部メモリ９に格納する。

【００２１】ローカルヘッダに記入されるデータとして
は、「PES pyld ptr」、「PES pcktlngt ptr 」、「PES
hdr lngt ptr」、「PTS ptr 」、「DTS ptr 」及び「A
U ptr」がある。「PES pyld ptr」はＰＥＳパケットの
ペイロードの先頭を示すポインタ情報であり、ＰＥＳパ
ケットのペイロードの先頭が当該ＴＳブロックに無い場
合は「0xff」が記入される。「PES pckt lngt ptr 」は
ＰＥＳパケットのパケット長情報の先頭を示すポインタ
であり、パケット長情報が当該ＴＳブロックに無い場合
は「0xff」が記入される。「PES hdr lngt ptr」はＰＥ
Ｓパケットのヘッダ長情報の先頭を示すポインタであ
り、ヘッダ長情報が当該ＴＳブロックに無い場合は「0x
ff」が記入される。

【００２２】「PTS ptr 」は映像データの表示時間情報
ＰＴＳの先頭を示すポインタ情報であり、ＰＴＳの先頭
が当該ＴＳブロックに無い場合は「0xff」が記入され
る。「DTS ptr 」は映像データの表示時間情報ＤＴＳの
先頭を示すポインタ情報であり、ＤＴＳの先頭が当該Ｔ
Ｓブロックに無い場合は「0xff」が記入される。「AU p
tr」はアクセスユニットの先頭を示すポインタ情報であ
り、アクセスユニットの先頭が当該ＴＳブロックに無い
場合は「0xff」が記入される。

【００２３】またＴＳブロックから取り出されるパラメ
ータとしては、符号化データの表示時間情報であるＰＴ
Ｓ（Presentation Time Stamp ）、符号化データの復号
時間情報であるＤＴＳ（Decoding Time Stamp ）、ＰＥ
Ｓパケット長、ＰＥＳヘッダ長、ビットレート、ＶＢＶ
（Video Buffer Verifier ：発生符号量制御のための仮
想バッファ）サイズ、ビットレート・エクステンショ
ン、ＶＢＶサイズ・エクステンション、クローズドＧＯ
Ｐ、テンポラリ・リファレンス・コーディング・タイ
プ、ＶＢＶディレイ、等といった圧縮符号化時及びパケ
ット化時のパラメータである。

【００２４】ここで、入力されるトランスポートストリ
ームがマルチプログラムの場合、当該トランスポートス
トリームには異なるプログラムのＴＳパケットが混合さ
れており、このためこれらのパラメータを取り出すには
複雑な作業が伴う。しかしながらこのスプライシング装
置１では、入力処理部３によってトランスポートストリ
ームを同一のＰＩＤを有するＴＳパケット毎に整理して
外部メモリ９に格納しているため、これらのパラメータ
を容易に取り出すことができる。スプライシング処理は
少なくとも２つ以上の映像データを対象として処理を行
うため、データ解析部２０は複数の映像データのストリ
ームを時分割処理によって平行して解析するようになさ
れている。

【００２５】ＣＰＵ６は、データ解析部２０の解析によ
って得られたパラメータに基づいてスプライシング処理
を決める連結点を決めると共に、その連結点においてブ
ランキングデータやスタフィングデータを挿入した方が
良いか否かを判断し、当該判断内容をデータ結合指令と
してデータ処理部４に送出する。

【００２６】データ処理部４はこのデータ結合指令を受
けて、スプライシング処理の対象の映像データに対して
スプライシング処理を実行する。すなわちデータ処理部
４は、データ結合指令に応じて外部メモリ９からスプラ
イシング対象の複数の映像データを読み出し、必要があ
ればブランキングデータやスタフィングデータを挿入
し、これら複数の映像データを連結することによって連
結映像データを生成し、これを再び外部メモリ９に格納
する。

【００２７】出力処理部５は、外部メモリ９に格納され
ている映像データのうち、スプライシング処理によって
得られた連結映像データ及びその他の映像データを多重
化し、出力トランスポートストリームＳｏｕｔを生成し
て出力する。

【００２８】（２）データ解析部の構成 図５は全体として本発明の一実施の形態によるデータ解
析部２０を示し、ＣＰＵ６（図１）は当該データ解析部
２０の動作プログラムを外部メモリ９からプログラムメ
モリ２５にダウンロードして実行することにより、デー
タ解析部２０全体を制御する。プログラムメモリ２５の
容量は２４[bit] ×１０２４[word]であり、当該プログ
ラムメモリ２５のアドレスはプログラムカウンタ２４に
よって指定される。プログラムデコーダ２６はプログラ
ムカウンタ２４によって指定された動作プログラムのコ
マンドコードをデコードし、デコード結果をデータ解析
部２０の各モジュールに対して出力する。

【００２９】ジャンプ先判定部２３は動作プログラムに
応じて、プログラムカウンタ２４のカウンタ値をインク
リメントするか、又は当該カウンタ値に相対ジャンプ値
を加算することにより当該カウンタ値を更新する。かか
るカウンタ値の更新は、１つのコマンドコードの終了時
に行われる。

【００３０】データ解析部２０はＴＳ[]メモリ３２、Ｇ
Ｍ[]メモリ４２及びＲＭ[]メモリ５２の３つの内部メモ
リを有しており、各内部メモリはそれぞれＴＳメモリ制
御部３１、ＧＭメモリ制御部４１及びＲＭメモリ制御部
５１によって書き込み及び読み出しが制御される。これ
ら３つの内部メモリの容量はそれぞれ８[bit] ×２５６
[word]であり、ＴＳブロックのデータ長（２５６[byt
e]）と同一である。

【００３１】ＴＳ[]メモリ３２は、外部メモリ９から読
み出されたＴＳブロックを格納するメモリであり、演算
器２２は当該ＴＳ[]メモリ３２にアクセスしてＴＳブロ
ックのペイロード（すなわちＰＥＳパケット）内の所望
のデータを読み出す。ＧＭ[]メモリ４２は汎用メモリと
して用いられ、動作プログラム内のレジスタ値の退避等
に用いられる。

【００３２】ＴＳ[]メモリ３２及びＧＭ[]メモリ４２は
それぞれＴＳメモリレジスタ３３及びＧＭメモリレジス
タ４３によって間接アドレッシングされる。例えば、Ｔ
Ｓ[RegA0] はＴＳ[]メモリ３２におけるRegA0 番地の値
を示す。

【００３３】ＴＳメモリレジスタ３３のレジスタRegA+
はインクリメント機能付きレジスタであり、分割前のＰ
ＥＳパケットにおける先頭からの番地を示し、当該レジ
スタRegA+ を用いることによりＰＥＳパケット（すなわ
ちＴＳブロックのペイロード）を連続的にアクセスし得
るようになされている。

【００３４】ＳＥＧレジスタ３４はインクリメント機能
付きレジスタであり、同一のＰＩＤで整理したＴＳブロ
ック列の先頭から計数した、当該ＴＳブロック列におけ
るＴＳブロックの位置（順位）を指定するレジスタであ
る。ＴＳメモリ制御部３１は、当該ＳＥＧレジスタ３４
が示すＴＳブロックを外部メモリ９から読み出す。また
ＴＳメモリ制御部３１は「abs sum bgn 」及び「abs su
m end 」とレジスタRegA+ との比較結果に基づいて、当
該ＳＥＧレジスタ３４をインクリメント（＋１または−
１）する。

【００３５】ＲＭ[]メモリ５２は演算器２２による解析
結果を保存するメモリであり、当該ＲＭ[]メモリ５２が
満量になった場合に解析結果を外部メモリ９に書き出す
ようになされている。

【００３６】第１の演算器入力セレクタ２７Ａは、動作
プログラムに応じてその入力をＴＳメモリ制御部３１、
ＧＭメモリ制御部４１、ＲＭメモリ制御部５１、ＴＳメ
モリレジスタ３３、ＧＭメモリレジスタ４３及びＳＥＧ
レジスタ３４から選択し、その出力を演算器２２の第１
の入力端に供給する。同様に第２の演算器入力セレクタ
２７Ｂはその入力をＴＳメモリ制御部３１、ＧＭメモリ
制御部４１又、ＲＭメモリ制御部５１、ＴＳメモリレジ
スタ３３、ＧＭメモリレジスタ４３及びＳＥＧレジスタ
３４から選択し、その出力を演算器２２の第２の入力端
に供給する。

【００３７】演算手段としての演算器２２は、動作プロ
グラムに応じて第１の演算器入力セレクタ２７Ａ及び第
２の演算器入力セレクタ２７Ｂから供給されるデータに
対して加算、シフト、論理演算（ＡＮＤ、ＯＲ）、反
転、定数ロード等の演算を行い、当該演算結果を、動作
プログラムに応じたモジュール（ＴＳメモリレジスタ３
３、ＳＥＧレジスタ３４、ＧＭメモリレジスタ４３、Ｒ
Ｍメモリレジスタ５３、ＴＳメモリ制御部３１、ＧＭメ
モリ制御部４１及びＲＭメモリ制御部５１）に出力す
る。

【００３８】書込パルス発生部２８は、データ解析部２
０の各モジュール（ＴＳメモリレジスタ３３、ＧＭメモ
リレジスタ４３、ＲＭメモリレジスタ５３、ＳＥＧレジ
スタ３４、ＴＳメモリ制御部３１、ＧＭメモリ制御部４
１及びＲＭメモリ制御部５１）に対して書込パルスをセ
レクトして供給する。

【００３９】データ解析部２０が有するレジスタ及びメ
モリは全てアドレスマッピングされており、ＣＰＵ６
（図１）及び状態退避部５６から、入力セレクタ５８及
び出力セレクタ５９を介してアクセスし得るようになさ
れている。そしてデータ解析部２０は、状態退避部５６
を介して当該データ解析部２０の内部状態（レジスタ及
びメモリ）を外部メモリ９に退避及び読み込むことによ
り、複数の映像データのストリームを時分割処理し得る
ようになされている。

【００４０】図６は４つのストリームを時分割処理する
場合の外部メモリ９におけるデータ解析部２０の使用領
域を示し、データ解析部のプログラムエリア、ＲＭ[]メ
モリ５２からのデータを格納するＲＭリングエリア、及
びデータ解析部２０の内部状態を退避するレジスタ退避
エリアを有しており、ＲＭリングエリア及びレジスタ退
避エリアは４分割されている。ＲＭリングエリアは、メ
モリエリアの折り返し位置に到達した場合にメモリエリ
アの先頭に戻るリング構成で使用される。

【００４１】次に、ＴＳメモリ制御部３１によるＴＳブ
ロックの読み出しについて説明する。外部メモリ９上に
おいて、ＰＥＳパケットはＴＳブロックのペイロードと
して不連続に存在する。記憶手段の制御手段としてのＴ
Ｓメモリ制御部３１は、動作プログラムに応じて外部メ
モリ９からＴＳブロックを読み出してＴＳ[]メモリ３２
に格納し、当該ＴＳブロックからペイロード（すなわち
ＰＥＳパケット）のみを読み出すことにより、ペイロー
ドを連続的にアクセスし得るようになされている。

【００４２】すなわち、動作プログラムによるペイロー
ドの読み出し命令が発生した場合、ＴＳメモリ制御部３
１はこれに応じてＳＥＧレジスタ３４で指定されたＴＳ
ブロックを外部メモリ９から読み出し、これをＴＳ[]メ
モリ３２に格納する。かかる読み出し命令における読み
出し対象のデータは、レジスタRegA+ を用いて「ＴＳ[R
egA+] 」の形式で指定される。

【００４３】このときＴＳメモリ制御部３１は、ＴＳブ
ロックのローカルヘッダに記入されている「abs sum bg
n 」、「abs sum end 」及びレジスタRegA+ に基づい
て、読み出し対象のデータ（ＴＳ[RegA+] ）が現在ＴＳ
[]メモリ３２に格納されているＴＳブロックにあるか否
かを判断し、当該読み出し対象のデータが当該ＴＳブロ
ックに無い場合、ＳＥＧレジスタ３４をインクリメント
することにより、当該読み出し対象のデータを含むＴＳ
ブロックを外部メモリ９から読みだしてＴＳ[]メモリ３
２に格納する。

【００４４】図７は全体としてＴＳメモリ制御部３１を
示し、第１の加算器６２Ａはレジスタ値RegA+ から「ab
s sum end 」を減算し、その結果を第１の判定部６３Ａ
に出力する。第１の判定部６３Ａは、当該減算結果が負
の場合は”０”を、それ以外の場合は”１”を第３の加
算器６２Ｃに出力する。同様に第２の加算器６２Ｂはレ
ジスタ値RegA+ から「abs sum bgn 」を減算し、その結
果を第２の判定部６３Ｂに出力する。第２の判定部６３
Ｂは、当該減算結果が負の場合は”−１”を、それ以外
の場合は”０”を第３の加算器６２Ｃに出力する。第３
の加算器６２Ｃは第１の判定部６３Ａ及び第２の判定部
６３Ｂの出力を加算し、これを演算結果Ｓ６２Ｃとして
第４の加算器６２Ｄに出力する。

【００４５】演算結果Ｓ６２Ｃは、ＴＳ[RegA+] が現在
ＴＳ[]メモリ３２に格納されているＴＳブロック内を示
している場合（すなわちabs sum bgn ≦RegA+ ≦abs su
m end の場合）に”０”となり、ＴＳ[RegA+] が現在Ｔ
Ｓ[]メモリ３２に格納されているＴＳブロックよりも前
のＴＳブロックを示している場合（すなわちRegA+ ＜ab
s sum bgn の場合）に”−１”となり、ＴＳ[RegA+] が
現在ＴＳ[]メモリ３２に格納されているＴＳブロックよ
りも後のＴＳブロックを示している場合（すなわちabs
sum end ＜RegA+ の場合）に”１”となる。

【００４６】第４の加算器６２Ｄは、ＳＥＧレジスタ３
４のレジスタ値に演算結果Ｓ６２Ｃを加算し、これを演
算結果Ｓ６２Ｄとして第１の比較器６４Ａに供給する。
第１の比較器６４Ａは演算器２２からの書き込み命令に
応じて、演算結果Ｓ６２ＤをＳＥＧレジスタ３４に供給
してＳＥＧレジスタ３４を書き換える。

【００４７】これによりＳＥＧレジスタ３４は、ＴＳ[R
egA+] が現在ＴＳ[]メモリ３２に格納されているＴＳブ
ロック内を示している場合は変化せず、ＴＳ[RegA+] が
現在ＴＳ[]メモリ３２に格納されているＴＳブロックよ
りも前のＴＳブロックを示している場合は１だけ減算さ
れ、ＴＳ[RegA+] が現在ＴＳ[]メモリ３２に格納されて
いるＴＳブロックよりも後のＴＳブロックを示している
場合は１だけ加算される。

【００４８】読出制御部６５は、ＳＥＧレジスタ３４で
指定されたＴＳブロック（すなわち読み出し対象のデー
タ（ＴＳ[RegA+] ）を含むＴＳブロック）を外部メモリ
９から読み出し、これをＴＳ[]メモリ３２に格納する。
かかるＳＥＧレジスタ３４の書き換え（インクリメン
ト）及びＴＳブロックの読出は、加算器６２Ａ〜６２
Ｄ、判定部６２Ａ、６２Ｂ及び比較器６４Ａによるハー
ドウェア処理であるため、高速に処理が実行される。

【００４９】ＴＳ[]メモリ３２内におけるＴＳ[RegA+]
の位置は、RegA+ −abs sum bgn ＋paylode ptr で求め
られる。第５の加算器６２Ｅは、第２の加算器６２Ｂの
出力（RegA+ −abs sum bgn ）にpaylode ptr を加算
し、これを演算結果Ｓ６２Ｅとして比較器６４Ｂを介し
てＴＳ[]メモリ３２に供給する。ＴＳ[]メモリ３２は、
演算結果Ｓ６２Ｅを読出アドレスとしてＴＳブロックの
データを読み出すことによりＴＳ[RegA+] を読み出し、
これを演算器２２（図５）に供給する。

【００５０】かくしてＴＳメモリ制御部３１は、ペイロ
ードの読み出し命令が発生した場合、ＴＳ[RegA+] を含
むＴＳブロックを外部メモリ９から読み出してＴＳ[]メ
モリ３２に格納し、ＴＳ[RegA+] をＴＳ[]メモリ３２か
ら読み出して演算器２２に出力する。ＴＳメモリ制御部
３１の外部からは、ＴＳ[RegA+] がどのＴＳブロックに
含まれているかを意識することなくＴＳ[RegA+] を読み
出すことができ、これによりＰＥＳパケットがペイロー
ドとして分割されていることを意識することなく、当該
ＰＥＳパケットを連続的にアクセスし得るようになされ
ている。

【００５１】演算器２２（図５）は、このようにして読
みだされたペイロードを動作プログラムに基づいて演算
して解析することにより、ＰＥＳパケットに記入されて
いるＰＴＳ、ＤＴＳ、ＰＥＳパケット長、ＰＥＳヘッダ
長、ビットレート、ＶＢＶサイズ、ビットレート・エク
ステンション、ＶＢＶサイズ・エクステンション、クロ
ーズドＧＯＰ、テンポラリ・リファレンス・コーディン
グ・タイプ、ＶＢＶディレイ等のパラメータを取り出
し、これらをＲＭメモリ制御部５１を介してＲＭ[]メモ
リ５２に書き込む。

【００５２】ＲＭメモリレジスタ５３はインクリメント
機能付きレジスタであり、ＲＭ[]メモリ５２にデータが
１[byte]書き込まれる毎にインクリメントするようにな
されている。ＲＭメモリ制御部５１は、ＲＭメモリレジ
スタ５３のレジスタRegC+ を監視しており、当該レジス
タRegC+ の値が２５６の整数倍になった場合（すなわち
ＲＭ[]メモリ５２（容量２５６[byte]）がいっぱいにな
った場合）に、ＲＭ[]メモリ５２を読み出して外部メモ
リ９（図１）に書き込む。

【００５３】また演算器２２は読みだされたペイロード
を解析してＰＥＳパケットに記入されている「PES pyld
ptr」、「PES pckt lngt ptr 」、「PES hdr lngt pt
r」、「PTS ptr 」、「DTS ptr 」及び「AU ptr」の各
パラメータを取り出し、これらを図３に示すローカルヘ
ッダに記入する。

【００５４】ここで、解析の対象となるデータ（ＰＥＳ
ペイロード）はＰＥＳパケットの先頭から始まるとは限
らず、ＴＳブロックをＴＳブロック列の先頭から一つず
つ読み出して解析していくのは意味がない。このため動
作プログラムは、ＰＥＳペイロードの先頭を示す「payl
oad unit start indicator」を検出するまでＳＥＧレジ
スタ３４をインクリメントすることにより、ＴＳブロッ
クの読み飛ばしを行う。

【００５５】一方サーチ部６０は、動作プログラムによ
るサーチコマンドに応じて、予め指定されたサーチパタ
ーンを用いてＴＳ[]メモリ３２に格納されているＴＳブ
ロックのペイロードをサーチしてパターンマッチングを
行い、当該サーチパターンと一致したビット列を検出し
た場合、当該ビット列の末尾アドレスを当該ＴＳブロッ
クのローカルヘッダの「Match ptr 0 〜Match ptr 7 」
に記入する。

【００５６】ここで指定されるサーチパターンとして
は、ＰＥＳパケットのＰＥＳペイロードに記入されてい
るシーケンス・スタート・コード、グループ・スタート
・コード、ピクチャ・スタート・コード、スライス・ス
タート・コード等がある。これらの情報は、後段の処理
で用いられる。

【００５７】このときサーチ部６０は、サーチパターン
の対象となるビット列がＴＳブロックにまたがって存在
する場合を考慮して、サーチが行われたペイロードの末
尾３[byte]を記憶しておき、次のサーチ時には当該保存
されている３[byte]を含めてサーチを行う。

【００５８】またサーチ部６０は、ＴＳメモリ制御部３
１によるＴＳブロックの読み出しと同時に、payload pt
r が示す位置（すなわちＰＥＳペイロードの先頭）から
あらかじめパターンマッチングを行い、この時の結果
（サーチパターンと一致したビット列の末尾アドレス）
を保存しておく。かかる処理をプリサーチと呼ぶ。そし
てＴＳ[]メモリ３２内のＴＳブロックに対するサーチに
よって当該ＴＳブロックがＰＥＳペイロードのみで構成
されていると判明した場合、プリサーチの結果をローカ
ルヘッダに記入してサーチを終了する。

【００５９】図８はサーチ部６０の状態遷移を示し、3d
0 で表せられる「休止」は、サーチ部６０の動作してい
ない状態である。

【００６０】3d1 で表せられる「プリサーチ」は、ＴＳ
ブロックを外部メモリ９からＴＳ[]メモリ３２に読み込
む時に遷移し、「payload ptr 」をサーチの先頭とし
て、ＴＳ[]メモリ３２内のペイロードについてパターン
サーチを行う状態である。

【００６１】3d2 で表せられる「ＰＥＳヘッダの有無を
判定」は、ＰＥＳヘッダの有無を「PES pyld ptr 」に
基づいて判定する。

【００６２】3d3 で表せられる「PES pyld ptrを用いて
サーチ」は、「PES pyld ptr」をサーチの先頭として、
ＴＳ[]メモリ３２内のペイロードについてパターンサー
チを行う状態である。

【００６３】3d4 、3d5 で表せられる「パターンマッチ
有無判定」は、ＣＰＵ９が指定したパターンがサーチ範
囲内にあるかどうか判定する状態である。

【００６４】3d6 で表せられる「マッチしたアドレス転
送」は、パターンマッチしたデータのＴＳブロックの先
頭からの位置を、ローカルヘッダの Match ptr 0 〜Ma
tchptr 7 へ転送する状態である。

【００６５】3d7 で表せられる「末尾のpayload 3byte
の保存」は、次のサーチ時にＴＳブロックに跨がるデー
タを処理するため、ペイロードの末尾３[byte]を保存す
る状態である。

【００６６】以上の状態の中で最も処理に時間を要する
状態は、3d3 で表せられる「PES pyld ptrを用いてサー
チ」であり、最大６０クロック程度を要する。また、3d
1 で表せられる「プリサーチ」は、ＴＳブロックの読み
込みに平行して行われるため、処理時間に加算されな
い。その他の状態は条件判定やバイトのコピーにより実
行されるため、１〜２クロック程度である。

【００６７】これらの状態は、発生確率が高い順に次の
３パターンで遷移が発生する。まずＴＳパケットのペイ
ロードが、全てＰＥＳペイロードの場合、遷移パターン
１として、3d0 →3d1 →3d0 →3d2 →3d4 → (3d6 →)
3d7 →3d0 の順で遷移する。ここで (3d6 →) はサーチ
パターンと一致した場合に発生し、プリサーチによる結
果を用いる。この場合、処理時間は８クロック程度とな
る。

【００６８】ＴＳパケットのペイロードがＴＳアダプテ
ーションフィールドやＰＥＳヘッダのみの場合、遷移パ
ターン２として、3d0 →3d1 →3d0 →3d2 →3d0 の順で
遷移する。この場合サーチは行われず、処理時間は２ク
ロック程度となる。

【００６９】ＴＳパケットのペイロードがＰＥＳヘッダ
とＰＥＳペイロードのみの場合、遷移パターン３とし
て、3d0 →3d1 →3d0 →3d2 →3d3 → (3d6 →) 3d7 →
3d0 の順で遷移する。ここで (3d6 →) は、サーチパタ
ーンと一致した場合に発生する。この場合、処理時間は
最大６８クロックとなる。

【００７０】ほとんどのＴＳパケットは遷移パターン１
（ＴＳパケットのペイロードが、全てＰＥＳペイロード
の場合）で処理される。遷移パターン１ではプリサーチ
による結果を用いることができ、最も時間がかかる「PE
S pyld ptrを用いてサーチ」（3d3 ）を実行しなくて良
いため、サーチに要する時間を大幅に短縮することがで
きる。

【００７１】かかる解析及びサーチによってＴＳブロッ
クのローカルヘッダが書き換えられた場合、ＴＳメモリ
制御部３１は当該ＴＳブロックをＴＳ[]メモリ３２から
外部メモリ９に書き戻す。この書き戻しは外部メモリ９
からのＴＳブロックの読み込みの直前に行われる。

【００７２】図９は動作プログラムのソフトコード処理
の状態遷移を示し、処理の単位を機能別に分けて表して
いる。

【００７３】h00 で表わされる「レジスタの初期化」
は、ソフトコード内で使用する汎用レジスタの初期化処
理である。

【００７４】h01 で表せられる「ＰＥＳの開始確認」
は、ＴＳヘッダの payload unit start indicator を検
出することにより、ＰＥＳの先頭を確認する。

【００７５】h02 で表せられる「ＳＥＧのインクリメン
ト」は、ＳＥＧレジスタ３４に１を加算する。ＳＥＧレ
ジスタ３４はＴＳパケットを指し示すため、１を加算す
ることで次のＴＳパケットに移動することを意味する。

【００７６】h03 で表せられる「RegA+ の初期化」は、
「abs sum bgn 」をレジスタRegA+にロードする。これ
によりRegA+ はＴＳパケットの先頭を指し示す。

【００７７】h04 で表せられる「ＰＥＳヘッダ開始」
は、再度「 payload unit start indicator 」を検出し
て、ＰＥＳの先頭であるかどうかを確認する。

【００７８】h05 で表せられる「ＰＥＳヘッダ長解析」
は、「PES packet length 」や「PTS DTS flag」等を読
み取る。

【００７９】h06 で表せられる「ＰＴＳ解析」は、ＰＴ
Ｓを読み取り保存する。

【００８０】h07 で表せられる「ＤＴＳ解析」は、ＤＴ
Ｓを読み取り保存する。

【００８１】h08 で表せられる「 PES pyld ptr 計算」
は、ペイロードの先頭を示すポインタ「 PES pyld ptr
」をＰＥＳヘッダ長から計算する。

【００８２】h10 で表せられる「サーチ実行」は、後述
するサーチを実行する。

【００８３】h11 で表せられる「ＳＥＧレジスタチェッ
ク」は、RegA+ によってＳＥＧレジスタ３４のインクリ
メントが発生したかどうか確認する。

【００８４】h12 で表せられる「Match ptr チェック」
は、「Match ptr 」を確認して、サーチコマンドにより
パターンの一致があったかどうか確認する。

【００８５】h13 で表せられる「シーケンス層解析」
は、ＳＨＣ（Sequence Header Code）が見つかった場合
のシーケンスヘッダ部の解析（Bit Rate Value、VBV Bu
ffer Size Value 等の読み取り) を行う。

【００８６】h14 で表せられる「シーケンス・エクステ
ンション層解析」は、ＥＳＣ（Extension Start Code）
が見つかった場合のシーケンスヘッダ部の解析(Bit Rat
e Extension 、VBV Buffer Size Extension 等の読み取
り) を行う。

【００８７】h15 で表せられる「ＧＯＰ層解析」は、Ｇ
ＳＣ（Group Start Code）が見つかった場合のＧＯＰ層
の解析を行う。

【００８８】h16 で表せられる「ピクチャ層解析」は、
ＰＳＣ（Picture Start Code）が見つかった場合のピク
チャ層の解析を行う。

【００８９】h17 で表せられる「シーケンス・エンド・
ピクチャサイズ計算」は、ＳＥＣ（Sequence end Code
）が見つかった場合の、RegA+ からＰＥＳヘッダ長を
差し引いて発生符号量を計算する処理である。

【００９０】かくしてデータ解析部２０はＴＳブロック
のペイロード（すなわちＰＥＳパケット）を解析し、そ
の結果をＴＳブロックのローカルヘッダに記入するとと
もに外部メモリ９に出力する。

【００９１】図１０はデータ解析部２０全体の状態遷移
を示し、5h00で表される「休止」は、モジュール内のあ
らゆる動作が停止した状態であり、電源投入後及びハー
ドリセット時はこの状態から始まる。ＣＰＵ６はこの状
態のとき、各種レジスタの設定及びコマンドの発行を行
う。このレジスタ設定には、ＴＳパケットのエリア、開
始位置、終了位置、外部メモリの作業領域（プログラム
位置、状態退避位置、解析結果の格納位置）、サーチ命
令でサーチするパターンの設定等がある。

【００９２】5h01で表せられる「プログラム読み込み」
は、ＣＰＵ６からのコマンドによってプログラムを外部
メモリ９からロードする。

【００９３】5h02で表せられる「ＴＳ[]読み込み」は、
ＣＰＵ６からのコマンドによってＳＥＧレジスタの示す
ＴＳパケットを外部メモリ９からロードする。

【００９４】5h10で表せられる「プログラム実行」は、
ＣＰＵ６からのスタートコマンドによってプログラムカ
ウンタの指し示す位置よりプログラムを実行する。プロ
グラムの実行は「5h00」であらかじめ設定されたＴＳパ
ケットの終了位置まで、「5h13」「5h12」「5h14」「5h
17」の遷移を繰り返しながら行われる。ＴＳパケットの
終了位置に到達したとき、あるいはＣＰＵ６からのスト
ップコマンドにより「5h00」に遷移する。

【００９５】5h13で表せられる「自動ＴＳ[]書き出し」
は、プログラムコードでＴＳ[]メモリ３２にヘッダ等の
書込があった場合に、ＴＳ[]メモリ３２の内容を外部メ
モリ９に書き戻す。この状態は自動ＴＳ[]読み込みの直
前に発生する。

【００９６】5h12で表せられる「自動ＴＳ[]読み込み」
は、プログラムコードでＴＳ[]メモリ３２へのアクセス
がある場合で、次の２つの場合がある。

【００９７】すなわち第１の場合として、ＳＥＧレジス
タが書き換えられた後にＴＳ[RegA0〜RegA5]のアクセス
があった場合と、第２の場合として、ＴＳ[Reg+0] が次
のＴＳパケットを示す場合（ローカルヘッダの、abs su
m bgn 、abs sum end とRegA+ を比較して判定する）が
ある。ＴＳ[]メモリ３２への読み込み終了後に、「5h1
0」に遷移する。

【００９８】5h14で表せられる「自動ＲＭ[]書き出し」
は、ＲＭ[]メモリ５２が満量になった場合、すなわちレ
ジスタRegC+ が２５６の整数倍（ＲＭ[]メモリ５２のサ
イズと等しい）になった場合に、ＲＭ[]メモリ５２内の
データを外部メモリ９に書き出す。

【００９９】5h17で表せられる「パターンサーチ」は、
プログラムコードでサーチコマンドが発生した場合に遷
移し、ＣＰＵ６であらかじめセットされたサーチパター
ンと一致するものを検出した場合、ＴＳブロックのロー
カルヘッダの所定位置（match ptr0〜match ptr7）に検
出したパターンの末尾アドレスを書き込んだ後、「5h1
0」に遷移する。

【０１００】5h04で表せられる「ＲＭ[]書き出し」は、
ＣＰＵ６からのコマンドによって、ＲＭ[]メモリ５２内
のデータを外部メモリ９に書き出す。

【０１０１】5h08で表せられる「状態退避」は、ＣＰＵ
６からのコマンドによって、データ解析部２０の各モジ
ュールの全内部状態を、外部メモリ９に退避する。この
状態は、複数のＰＩＤストリームを時分割処理する場合
に用いる。

【０１０２】5h07で表せられる「退避読み込み」は、Ｃ
ＰＵ６からのコマンドによって、「5h08」（状態退避）
で退避した状態を外部メモリ９からデータ解析部２０の
各モジュールに再び読み戻す。これにより「5h08」で退
避した状態から処理を再開することができる。

【０１０３】上述の各状態は、以下に示す条件で遷移す
る。

【０１０４】5h00→5h01、5h00→5h02、5h00→5h03、5h
00→5h04、5h00→5h07、5h00→5h08：いずれもＣＰＵ６
からのコマンドにより遷移、状態終了後に5h00に自動遷
移する。

【０１０５】5h00→5h10：ＣＰＵ６からのスタートコマ
ンドにより遷移する。

【０１０６】5h00→5h12：ＴＳブロックに書き込みが無
く、プログラムコードがＳＥＧレジスタ３４を書き換え
た後、ＴＳ[C] 、ＴＳ[RegA0〜RegA5]を「input 」（後
述の機械語コード参照）に指定した場合、又はＴＳ[Reg
A+] を「input 」に指定して、ＴＳ[RegA+ ]を含むＴＳ
パケットが外部メモリ９にある場合に遷移する。

【０１０７】5h10→5h13→5h12：5h10→5h12の条件でＴ
Ｓブロックに書き込みがある場合、5h13状態は終了後、
必ず5h12状態に遷移する。

【０１０８】5h10→5h14：ＲＭ[RegC+] を「output」に
指定し、ＲＭ[]メモリ５２が満量の場合に遷移する。

【０１０９】5h10→5h17：プログラムコードでサーチコ
マンドを用いたとき、サーチ処理終了後、5h10状態に自
動遷移してプログラム処理を再開する。

【０１１０】これらの遷移は、(5h00 →5h01→) (5h00
→5h08→) 5h00→5h07→5h00→5h02→5h00→5h10→(5h1
7 →5h10、5h13→5h12→5h10、5h12→5h10、5h14→5h1
0) →5h00→5h14→5h00→5h08→5h00の順で発生する。

【０１１１】ここで、(5h00 →5h01→) はシステムの起
動時にのみ発生する。また(5h00 →5h08→) は、時分割
処理するＰＩＤストリームの数だけ繰り返し、初期状態
を保存しておく。(5h17 →5h10、5h13→5h12→5h10、5h
12→5h10、5h14→5h10) は順不同で繰り返し発生する。

【０１１２】図１１〜図１８に、動作プログラムの機械
語コードの例を示す。

【０１１３】以上の構成において、データ解析部２０の
ＴＳメモリ制御部３１は動作プログラムによるペイロー
ドの読み出し命令に応じて、ＳＥＧレジスタ３４で指定
されたＴＳブロックを外部メモリ９から読みだしてＴＳ
[]メモリ３２に格納する。かかる読み出し命令における
読み出し対象のデータは、ＰＥＳパケットの先頭からの
位置をレジスタRegA+ を用いて指定される。

【０１１４】このときＴＳメモリ制御部３１は、レジス
タRegA+ と「abs sum bgn 」及び「abs sum end 」とを
比較して、読み出し対象のデータが現在ＴＳ[]メモリ３
２に格納されているＴＳブロックにあるか否かを判断す
る。

【０１１５】そしてＴＳメモリ制御部３１は、読み出し
対象のデータが現在ＴＳ[]メモリ３２に格納されている
ＴＳブロックよりも前のＴＳブロックにある場合、ＳＥ
Ｇレジスタ３４を１だけ減算し、読み出し対象のデータ
が現在ＴＳ[]メモリ３２に格納されているＴＳブロック
よりも後のＴＳブロックにある場合、ＳＥＧレジスタ３
４を１だけ加算する。これにより、レジスタRegA+ で示
される読み出し対象のデータを含むＴＳブロックが自動
的にＴＳ[]メモリ３２に格納される。

【０１１６】また、ＴＳメモリ制御部３１はＰＥＳペイ
ロードの先頭を示すpayload unit start indicatorを検
出するまでＳＥＧレジスタ３４をインクリメントするこ
とにより、解析対象であるＰＥＳペイロードを含まない
ＴＳブロックを読み飛ばし、処理速度を向上させる。

【０１１７】そしてＴＳメモリ制御部３１は、読み出し
対象のデータをＴＳ[]メモリ３２から読み出して演算部
２２に供給する。演算部２２は動作プログラムに応じて
読み出されたデータに対して演算を行い解析し、ＰＥＳ
パケットのパラメータを得て、これをＴＳブロックのロ
ーカルヘッダや外部メモリ９に出力する。

【０１１８】以上の構成によれば、レジスタRegA+ と
「abs sum bgn 」及び「abs sum end」とに基づいて、
読み出し対象のデータを含むＴＳブロックをＴＳ[]メモ
リ３２に書き込むことにより、読み出し対象のデータが
どのＴＳブロックに含まれているかを意識することなく
当該読み出し対象のデータを読み出すことができ、これ
によりＴＳパケットからＰＥＳパケットを再生すること
なく当該ＰＥＳパケットを連続的にアクセスすることが
できる。

【０１１９】

【発明の効果】上述のように本発明によれば、読み出し
対象のデータを含むパケットが第２の記憶手段に記憶さ
れているか否かをレジスタ値と先頭位置情報と末尾位置
情報とに基づいて判断し、これに基づいて当該読み出し
対象のデータを含むパケットを第２の記憶手段に読み込
むようにしたことにより、符号化データがパケットのペ
イロードとして分割されていることを意識することな
く、リアルタイムで当該符号化データを解析し、パラメ
ータを得ることができる。

【図面の簡単な説明】

【図１】スプライシング装置の構成を示すブロック図で
ある。

【図２】ＴＳパケットのＰＩＤ別整理の状態を示す略線
図である。

【図３】ＴＳブロックのデータフォーマットを示す略線
図である。

【図４】ＰＥＳパケットの分割状態を示す略線図であ
る。

【図５】本発明の一実施の形態によるデータ解析部の構
成を示すブロック図である。

【図６】外部メモリの使用領域を示す略線図である。

【図７】ＴＳメモリ制御部の構成を示すブロック図であ
る。

【図８】サーチ部の状態遷移を示す略線図である。

【図９】プログラムコードの状態遷移を示す略線図であ
る。

【図１０】データ解析部の状態遷移を示す略線図であ
る。

【図１１】ジャンプ命令の機械語コードを示す表であ
る。

【図１２】定数ロードの機械語コードを示す表である。

【図１３】定数ロードの機械語コードを示す表である。

【図１４】演算 register − register の機械語コード
を示す表である。

【図１５】演算 register − register の機械語コード
を示す表である。

【図１６】演算 register − register の機械語コード
を示す表である。

【図１７】演算 register − immediateの機械語コード
を示す表である。

【図１８】演算 register − immediateの機械語コード
を示す表である。

【符号の説明】

１……スプライシング装置、２……ホストコンピュー
タ、３……入力処理部、４……データ処理部、５……出
力処理部、６……ＣＰＵ、７……データバス、８……ホ
ストバス、９……外部メモリ、１０……インターフェー
ス部、２０……データ解析部、２２……演算器、２３…
…ジャンプ先判定部、２４……プログラムカウンタ、２
５……プログラムメモリ、２６……プログラムデコー
ダ、２７Ａ、２７Ｂ……演算器入力セレクタ、２８……
書込パルス発生部、３１……ＴＳメモリ制御部、３２…
…ＴＳ[]メモリ、３３……レジスタＡ、３４……ＳＥＧ
レジスタ、４１……ＧＭメモリ制御部、４２……ＧＭ[]
メモリ、４３……レジスタＢ、４１……ＲＭメモリ制御
部、４２……ＲＭ[]メモリ、５３……レジスタＣ、５６
……状態退避部、５７……外部メモリ制御部、５８……
入力セレクタ、５９……出力セレクタ、６０……サーチ
部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/081 Ｈ０４Ｎ 7/13 Ｚ 7/24 (72)発明者 北村 卓也 東京都品川区北品川６丁目７番35号ソニー 株式会社内 Ｆターム(参考） 5C059 KK39 MA00 PP04 RB02 RB08 RB12 RC02 RC04 RC22 RC24 SS01 UA34 UA36 5C063 AB03 AB07 AC01 CA11 CA14 DA07 DA20 5K028 AA07 AA11 DD06 EE03 KK01 KK32 MM05 SS05 SS24 5K030 GA01 GA05 HB02 HB11 HB28 KA02 LD07

Claims (2)

【特許請求の範囲】
1. 【請求項１】所定のパケットが連続してなるトランスポ
   ートストリームを解析して、当該各パケットのペイロー
   ドにそれぞれ分割して割り当てられた符号化データに記
   入されているパラメータを得るデータ解析装置におい
   て、 上記トランスポートストリームを記憶する第１の記憶手
   段と、 上記パケットを１パケット記憶する第２の記憶手段と、 上記各パケットのペイロードに割り当てられた上記符号
   化データの、分割前の上記符号化データの先頭からカウ
   ントした先頭位置情報及び末尾位置情報を、当該各パケ
   ットに付加する位置情報付加手段と、 読み出し対象データの、上記符号化データの先頭からの
   位置を指定するレジスタと、 上記レジスタのレジスタ値と上記先頭位置情報と上記末
   尾位置情報とに基づいて、上記読み出し対象データを含
   む上記パケットを上記第１の記憶手段から読み出して上
   記第２の記憶手段に記憶し、上記読み出し対象データを
   当該第２の記憶手段から読み出して出力する記憶手段の
   制御手段と、 上記読み出し対象データを演算して上記パラメータを得
   る演算手段とを具えることを特徴とするデータ解析装
   置。
2. 【請求項２】所定のパケットが連続してなるトランスポ
   ートストリームを解析して、当該各パケットのペイロー
   ドにそれぞれ分割して割り当てられた符号化データに記
   入されているパラメータを得るデータ解析方法におい
   て、 上記各パケットのペイロードに割り当てられた上記符号
   化データの、分割前の上記符号化データの先頭からカウ
   ントした先頭位置情報及び末尾位置情報を当該各パケッ
   トに付加し、 上記トランスポートストリームを第１の記憶手段に記憶
   し、 読み出し対象データの上記符号化データの先頭からの位
   置を指定するレジスタのレジスタ値と上記先頭位置情報
   と上記末尾位置情報とに基づいて、上記読み出し対象デ
   ータを含む上記パケットを上記第１の記憶手段から読み
   出して第２の記憶手段に記憶し、 上記第２の記憶手段から上記読み出し対象データを読み
   だして演算し上記パラメータを得ることを特徴とするデ
   ータ解析方法。