TWI507733B - 空間光調變器背板裝置及操作背板裝置方法 - Google Patents
空間光調變器背板裝置及操作背板裝置方法 Download PDFInfo
- Publication number
- TWI507733B TWI507733B TW100108865A TW100108865A TWI507733B TW I507733 B TWI507733 B TW I507733B TW 100108865 A TW100108865 A TW 100108865A TW 100108865 A TW100108865 A TW 100108865A TW I507733 B TWI507733 B TW I507733B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- tft
- line
- address
- pixels
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000012546 transfer Methods 0.000 claims description 76
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 45
- 239000004973 liquid crystal related substance Substances 0.000 description 34
- 239000011159 matrix material Substances 0.000 description 12
- 230000008901 benefit Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 10
- 210000004027 cell Anatomy 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000035484 reaction time Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03H—HOLOGRAPHIC PROCESSES OR APPARATUS
- G03H1/00—Holographic processes or apparatus using light, infrared or ultraviolet waves for obtaining holograms or for obtaining an image from them; Details peculiar thereto
- G03H1/02—Details of features involved during the holographic process; Replication of holograms without interference recording
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03H—HOLOGRAPHIC PROCESSES OR APPARATUS
- G03H1/00—Holographic processes or apparatus using light, infrared or ultraviolet waves for obtaining holograms or for obtaining an image from them; Details peculiar thereto
- G03H1/22—Processes or apparatus for obtaining an optical image from holograms
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03H—HOLOGRAPHIC PROCESSES OR APPARATUS
- G03H1/00—Holographic processes or apparatus using light, infrared or ultraviolet waves for obtaining holograms or for obtaining an image from them; Details peculiar thereto
- G03H1/22—Processes or apparatus for obtaining an optical image from holograms
- G03H1/2294—Addressing the hologram to an active spatial light modulator
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03H—HOLOGRAPHIC PROCESSES OR APPARATUS
- G03H1/00—Holographic processes or apparatus using light, infrared or ultraviolet waves for obtaining holograms or for obtaining an image from them; Details peculiar thereto
- G03H1/02—Details of features involved during the holographic process; Replication of holograms without interference recording
- G03H2001/0208—Individual components other than the hologram
- G03H2001/0224—Active addressable light modulator, i.e. Spatial Light Modulator [SLM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03H—HOLOGRAPHIC PROCESSES OR APPARATUS
- G03H2225/00—Active addressable light modulator
- G03H2225/20—Nature, e.g. e-beam addressed
- G03H2225/22—Electrically addressed SLM [EA-SLM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Holo Graphy (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本發明關於一種用於空間光調變器的背板裝置以及操作背板裝置的方法。
空間光調變器特別被設計使用於高解析度顯示器之形式的顯示裝置中,該高解析度顯示器用以顯示資訊。本發明應用的領域包括高解析度顯示器,特別是TFT(薄膜電晶體)顯示器以及LCOS(液晶覆矽),其用於其中該像素需要被非常快速地控制的用途。應用的另一個領域為具有空間光調變器的光學元件,所述元件影響光束的方向或形狀或相干波前的形狀。
第26圖示出了根據先前技術之背板裝置的主動矩陣(AM)結構範例,其包含四個像素電極11-1、11-2、11-3以及11-4。該閘線被一個接一個地活化,以寫入整個顯示器的像素。然而,如同傳統顯示裝置中所使用的,此類型的定址使用全域(global)列線以及行線證實不適合結合如同它們在例如全像顯示器中呈現全像所需的增加解析度以及更新速率。
增加該行線上的頻率意指該整個資料線必定在每個時鐘週期期間對該資料線電阻以及電容再充電,見例如第28圖。這導致高輸出驅動電流以及高功率消耗。此外,線路的大阻抗將藉由連接至此線路之所有TFT的閘電容而進一步增加。
該行線以及所有像素TFT閘極的電容必定在更短的間隔中遭受電荷反轉。因此,當該頻率提升時,該功率損失增加。有該導體之阻抗以及電容所定義的限制,在其之外,再也不可能在一個時鐘週期中在該
導體中達到全電荷反轉。
因此,在幾乎所有現今的LCD(液晶裝置)背板裝置中所使用的主動矩陣結構不能以快速的訊框速率(例如在1000Hz以及更高的範圍內)驅動高解析度顯示器(例如16000像素x 8000像素)。需要像那樣的顯示器,特別是用於全像顯示器應用,例如像是它們被揭露於WO 2006/066919 A1中,其於此併入以作為參考。需要這種高訊框速率的原因尤其是因為對於一或更多的觀察者,可能必須以時間連續的方式產生虛擬觀察者視窗(VOW)。
此外,線路的大阻抗將藉由所有連接的TFT閘電容而進一步增加。兩種特徵的組合限制了最大的資料線頻率。因此,對於具有高訊框速率的高解析度顯示器使用傳統的主動矩陣設計似乎是不可行的。
WO 2009/092717 A1描述了一種藉由將該顯示器鋪砌成小群組以克服一些該AM問題的方法,並使用類比移位暫存器而獨立於外部以驅動這些群組。將該顯示器鋪砌成群組以及使用非常少但快速、從外部驅動器至該群組電路的點至點連接允許了非常高的解析度以及非常快的顯示。但所有的這種顯示器由顯示位置排序而一線接著一線地指派該像素值至該像素。如果該像素值在每條線之間改變,這需要該移位暫存器的高電壓類比資料線或線區段以高頻率再充電。
這對於通過空間光調變器而具有通常平均分佈之像素值的全像顯示器尤其不利。所以由於這種顯示器先前技術,全像顯示器通常具有與正常LC顯示器相同的功率消耗,對其最糟的情況為棋盤測試圖案像素值被指派至該像素。
使用像素群組以及類比移位暫存器之特別發展出的背板結構-如同例如在WO 2009/024523 A1或WO 2009/092717 A1中所揭露-可能難以使用現今的LTPS(低溫多晶矽)TFT實施,因為該LTPS的不均勻性複雜化了該類比移位暫存器所需之類比電路的實施。
因此本發明的目標是提供一種用於空間光調變器的背板裝置,該空間光調變器可被非常快速或以高訊框速率操作,例如300Hz以及
更高,特別是300Hz至高達1800Hz或更高,以及特別是用於高解析度顯示器。
上述問題藉由如同申請專利範圍第1項所定義的特徵,藉由用於空間光調變器的背板裝置而被本發明解決。這種空間光調變器特別被應用於用以產生景象或內容的二維及/或三維圖像的顯示裝置中。該空間光調變器包含具有像素位址以及可由該背板裝置電控制的像素,該背板裝置用以指派像素值至該像素。該背板裝置包含至少一電極用於每個像素、至少一類比線以及至少一像素定址裝置。這種像素定址裝置包含x定址線以及y定址線。每個像素連接至類比線、x-定址線以及y-定址線。如同像素值指派方案,產生裝置被適配以產生電壓特性,以被施加至該至少一類比線,使得該電壓特性取決於將被指派至該像素的該像素值。該背板裝置被適配,使得該像素位址依據所產生的電壓特性作為像素定址方案而決定。該背板裝置被進一步被適配,使得所產生的電壓特性為了將該像素值指派至該像素的用途而施加至該至少一類比線。
代替下述先前技術之該背板裝置的該像素定址方案,例如主動矩陣背板,其中該背板裝置的單一像素被一列接著一列地連續地定址,且在被定址的列中同時或一像素接著一像素地被定址,本發明使用完全不同的像素定址方案。該整個資料線或類比線電容以及連接至該資料線之所有像素的電晶體閘電容在每個時鐘週期必定橫越該資料線電阻而被再充電。這導致高輸出驅動電流以及高功率消耗。此外,資料線的大阻抗將藉由所有連接的TFT閘電容而進一步增加。兩種特性的組合限制了最大的資料線頻率。因此,在超過24英吋以360Hz或更高訊框速率驅動之高解析度顯示器中使用傳統的主動矩陣設計似乎是不可行的。
根據本發明的像素定址方案取決於將被指派至該像素的像素值。藉此此創造性的像素定址方案預防在先前技術系統中所使用之在該共同類比線上具有非常高的頻率,其中-取決於將被指派至該像素的該像素值-例如在一像素中最小電壓的像素值,且在兩個時鐘週期內在下一個像素中該最大電壓必須被指派。根據本發明,其意欲寧願具有被應用至包含較
低頻率的類比線之電壓特性或電壓函數。這可藉由將例如漸升函數作為該電壓特性而應用至該類比線來達成。然後依據施加至該類比線的電壓特性,以及特別是依據施加至該類比線的實際電壓值而定址該單一像素。換言之,當該電壓特性的電壓值(該電壓特性相應於將指派至此特定像素之該像素值)施加於該類比線上時,該特定像素於此時被定址。因此,可預防將高頻率電壓特性(至少關於該像素時鐘範圍)施加至該類比線,且相當平穩或較低的頻率電壓特性被施加至該類比線。為了做到如此,需要使像素的定址取決於施加至該類比線的電壓特性。這很可能將導致高頻率訊號被施加至該x-定址線以及該y-定址線。然而,這接著與其中施加了相同(低)電壓的數位訊號的數位定址電路有關-而非與其中可施加較高電壓的該類比線電路有關。
在現有技術的顯示器中,緩慢的數位訊號充電電晶體閘極的低電容,而高頻率類比訊號根據先前技術的定址方案驅動該像素電極的大電容。本發明藉由以本發明之像素電路的定址方案將高頻率訊號施加至該像素電路的小閘電容,以及將相對緩慢的類比訊號施加至該像素電極的大電容而替換此現有技術。換言之,以本發明的定址方案在該定址線上以高頻率切換低電流,而非根據先前技術的定址方案在該類比線上切換高或更高的電流。
對於高解析度顯示器,具有較小的電晶體以及線路結構大小以具有高像素孔是有幫助的。這將減少可能的驅動電流。相反於此,現有技術的顯示器需要較高的電流以達到較快的傳送時間,以維持該訊框速率而不管線路的增加數量。減小該電晶體結構的大小也減小了該電晶體閘電容以及該臨界電壓。本發明得益於較小的結構大小,因為該較小的閘電容允許較高的電晶體切換頻率、較低的電壓位準以及較低的電流。相較於現有技術的實施,該較低的電壓以及較低的電流導致減低的功率消耗。
非常有效率的電荷循環可能進一步減低該功率消耗。該高頻率數位訊號只驅動非常小的閘電容。如果評估舊的與新的像素電壓之間的差異,該定址像素的聰明排序可用以將電荷從一個像素轉移至另一個像
素,或用以提升或降低該類比線的值,而不需外部的驅動。如果該轉移可在獨立的時間被活化以及去活化,該電荷循環甚至可更為有效。此例如在附錄的章節2.1中所提及。
具有賦能以及去能操作的驅動方案允許設定時間以在遍及該類比線上充電該像素電容至大部分的訊框時間。這允許使用相對長的傳送時間而使用低電流充電該高像素電容。因為在該類比線上的低頻率,該類比訊號已經在該轉移電晶體切換以及儲存該像素中之像素值時被穩定地施加於所選像素之該轉移電晶體的源極上。這允許該像素電極上更精確的電壓控制,導致較高的灰階解析度(位元深度),特別是對於高像素頻率。
一般而言,所提出的本發明將主要得益於較小的結構大小,而現有技術的解決方案將遭受到性能上的損失。
根據本發明的值排序方法,每個時鐘週期只能存取一個或非常少像素。所以用於該矩陣的像素數量受限於所需的訊框時間以及對於一個像素的可達成存取時間。因為只有一個或非常少的像素在相同的時間被定址,一個群組的像素數量被限制。但使用整合位址解碼器,從外部至該群組的連接數量是非常低的,且允許將大數量的快速但低解析度的群組聯結成快速以及高解析度的顯示。
其他先前技術的顯示裝置使用類似於例如第7圖中所描述的3TFT像素電路,其具有類比梯度線以及x與y位址線,以使用該像素作為數位至類比轉換器。但相比於此發明,這些像素以一個固定圖案的漸升/漸降循環而在每條線而非每個訊框被一線接著一線地定址。
當像素被定址時,此像素的值代表/相應於被施加於該至少一類比線上的實際電壓值,使得該像素的位址(對其該像素的電荷被轉移至該單一像素)藉由當前被施加至該類比線的該電壓值排序。
在本發明的意義上,該用語「電壓特性」被了解為電壓函數,其在某個時期的時間可包含常數值,但在某個時期的時間也是變數。
關於本發明的該用語「指派像素值至像素」,其尤其被了解為電壓被施加至該像素的電極,導致在大部分的情況中電荷轉移至該像素
的電極或從該像素的電極轉移。這種像素值造成該空間光調變器表現例如亮度值或顏色值,取決於由根據本發明之背板所操作的空間光調變器種類。
該電壓特性可為電壓漸升函數或電壓漸降函數。較佳應用這兩種的組合,即應用電壓漸升函數,接著應用電壓漸降函數。可替代性地或額外地可應用類鋸齒函數。這種類鋸齒函數可包含急劇升高的邊緣以及緩慢下降的特徵,或緩慢增加的特徵接著是急劇下降的邊緣,或緩慢增加的特徵接著是緩慢下降的特徵。該電壓特性較佳包含預定時期時間的過驅動值。替代性地或額外地,該電壓特性較佳包含預定時期時間的欠驅動(underdrive)值。這種過驅動或欠驅動值可與上述的其他電壓特性組合而應用,特別是當任何適當的時候。
通常,該電壓特性在時間上為可變的,且顯著地具有數學上單調函數或級數的特徵。這不意指該電壓特性可能不包含單一的急劇升高或下降邊緣。然而,在發生單一急劇升高或下降邊緣之後,隨後的電壓特性通常顯著地具有該數學上單調函數或級數的特徵。特別是,該電壓特性可為單調的增加或單調的減少。
本發明的特定較佳具體實施例,被施加至該至少一類比線之所產生的電壓特性決定了該像素的定址順序。如果,例如,被施加至該至少一類比線之所產生的電壓特性包含以低電壓值開始並增加至高電壓值的漸升函數,則需要施加低電壓值的像素(因為將指派至此像素的像素值相應於該低電壓值)將先被定址。當該漸升函數的電壓值增加至另一個電壓值時,其中此另一個電壓值代表將被指派至一或更多個像素的下一增加像素值,則這一個或這些更多個像素被定址,使得此下一個電壓值被指派至該一個或這些更多的像素。即使當相同的電壓值被施加至多個像素時沒有定址像素的特定順序,根據本發明的此具體實施例,關於不同的電壓值且因而像素值將被指派至該像素有該像素定址的順序。
在本發明的一個較佳具體實施例中,被決定的像素位址被產生用於該x方向以及該y方向。將像素值指派至像素是以隨機存取的方式相關於該x方向以及該y方向而進行。這可能尤其是如果該電壓特性不是
取決於將被指派至該像素之像素值而決定的情況,以及因此該電壓特性可能為被產生的週期性函數,例如正弦函數或包含直線線性增加/減少特徵的漸升及/或漸降函數。因此,沒有藉由定義之定址該像素的特定順序,即像是在先前技術中,其中隨後該背板的每個列被定址。即使如此,這可能是在特定情況中根據本發明定址方案的例子,例如當像素鄰近的列應被指派至稍微增加的像素值並在列內時,該像素值是常數,這通常不是這種情況。相對比於先前技術的定址方案,根據本發明此具體實施例之定址方案以及因此將像素值指派至像素可使用隨機存取的方式進行。因此,因為定址該像素的隨機存取方式而沒有固定的列循環或甚至訊框循環被應用。
較佳地,所有像素被指派相同像素值的定址在該背板裝置的一個操作模式中在彼此相近的時間中進行。如果該電壓特性包含漸升及/或漸降函數,這可如同上面所解釋的而特別被應用。在另一個該背板裝置的較佳操作模式中,所有像素被指派相同像素值的定址在實質上相同的時間進行。如果許多的或所有像素必須被指派至相同的像素值,或如果許多或所有像素的像素值必須被重設成預定的像素值,可應用這種背板裝置的操作模式。在另一個該背板裝置的操作模式中,所有像素被指派相同像素值的定址在一段時期的時間中進行。如果一個像素值一次只被指派至一個像素,尤其可應用該背板裝置的此操作模式。則,假使5個像素需要被指派相同的像素值,此操作花費5個像素寫入循環的時間週期,因為一個像素值一次只被指派至一個像素。
在該背板的特定操作模式中,一個像素值一次只被指派至一個像素。在此操作模式中,所有像素以連續的方式在另一個之後被指派一次。
在本發明的較佳具體實施例中,該空間光調變器及/或該背板裝置包含至少兩個群組像素的群組配置。每個群組包含類比線以及像素定址裝置用以定址該群組的像素。每個群組的類比線連接於該群組本身以及外部電壓源之間,例如該背板裝置的驅動器裝置。較佳地,該群組被彼此獨立地控制。因此,特定群組的像素值藉由該定址裝置以及此特定群組
的類比線被指派至此特定群組的像素,同時另一個群組的像素值獨立地在相同時間或平移的時間藉由該定址裝置以及此另一個群組的類比線而被指派至此另一個群組的像素。用於不同應用的適合群組例子可為正方形,且可包含64 x 64像素、128 x 128像素、256 x 256像素或1024 x 1024像素。在本發明的意義中,該用語「群組」尤其意指多個像素被配置,且因此形成該空間光調變器的連接或連續區域。這種區域可具有長方形、正方形或蜂巢形。較佳地,群組不延伸超過該空間光調變器的全寬度或全長。在該x或該y方向之群組的像素數量不需要為2n,n為自然數。
一般而言,所有具有主動可控制切換元件的基板類型可使用以實施根據本發明的背板裝置。一個範例是具有由單晶矽製成之基板的LCOS(液晶覆矽)顯示器。其他的可能為具有由例如LTPS、非晶矽、非晶形氧化物TFT或有機TFT製成之TFT的基板。
該用語TFT以及電晶體在該描述以及申請專利範圍中為可替換的,其意指所有的電晶體可由TFT製成,且所有的TFT可由其他類型的電晶體或由例如單晶矽或其他半導體材料製成的其他主動切換元件取代。
在下述中,描述了用以進行背板裝置像素之控制電路的不同可能性。要注意的是,通常該空間光調變器或該背板裝置的所有像素包含相同的控制電路,然而,其可能具有不同的控制電路用於在空間光調變器或該背板裝置應用的像素。
在第一具體實施例中,用於像素的控制電路包含兩個TFT。該第一TFT連接至該類比線、x定址線以及該第二TFT。該第二TFT連接至該第一TFT、y定址線以及該像素的電極。要注意的是,即使該第一TFT連接至該x定址線以及該第二TFT連接至該y定址線,其也可反之亦然,即該第一TFT連接至該y定址線以及該第二TFT連接至該x定址線。這也適用於下面所描述的像素。將兩個電晶體與連接至該x以及y定址線的閘極結合成雙閘電晶體可能是有利的。在該第一具體實施例中,雙閘TFT將結合選擇TFT(在此例中為該第一TFT)以及該轉移TFT(在此例中為該
第二TFT)的功能。
在進一步的具體實施例中,連接至該x以及y定址線的TFT作為選擇TFT而作用,選擇該轉移TFT是否藉由控制在該轉移TFT之閘極上的電壓而打開或關閉。該轉移TFT的源極連接至該類比線,以及該轉移TFT的汲極連接至該像素電極。如果此電晶體被打開,該電荷從該類比線被轉移至該像素電極。如果該轉移電晶體被關閉,該當前應用的電荷被儲存在該像素電極上,因此定義該像素值。
在第二具體實施例中,用於像素的控制電路包含兩個TFT。該第一TFT作為選擇TFT而作用,並連接至x定址線、y定址線以及該第二TFT。該第二TFT作為轉移TFT而作用,並連接至該第一TFT、該類比線以及該像素的電極。這種像素電路可與DRAM(動態隨機存取記憶體)儲存胞元的電路相比。在該轉移TFT的閘電容儲存或應用的電荷決定該轉移TFT是否打開或該轉移TFT是否關閉。本發明的像素指派方案以及像素定址方案可應用至該DRAM技術或FLASH技術,尤其是用於多級的用途。在此例中,一像素相應於儲存胞元,以及該像素電極相應於該儲存胞元之電容器的電極。指派像素值至該像素相應於儲存資訊(位元或多級位元)至該儲存胞元中。
較佳地,該背板裝置包含至少一賦能線,以及每個像素連接至賦能線。這是下面所描述之像素電路的第三至第五具體實施例的情況。
在第三具體實施例中,用於像素的控制電路包含三個TFT。該第一TFT連接至該賦能線、x定址線以及該第二TFT。該第二TFT連接至該第一TFT、y定址線以及該第三TFT。該第三TFT連接至該第二TFT、該類比線以及該像素的電極。此像素電路較佳用於在全像顯示裝置中應用的空間光調變器,因為此電路可以不同的方式操作。
在第四具體實施例中,用於像素的控制電路包含三個TFT,其中兩個像素位在彼此鄰近處,且藉由相同的y定址線定址。該第一像素的該第一TFT-作為賦能功能-連接至該第二像素的該x定址線、該y定址線以及該第一像素的該第二TFT。該第一像素的該第二TFT連接至該第一
像素的該第一TFT、該第一像素的該x定址線以及該第一像素的該第三TFT。該第一像素的該第三TFT連接至該第一像素的該第二TFT、該類比線以及該第一像素的該電極。該第二像素的該第一TFT-作為賦能功能-連接至該第一像素的該x定址線、該y定址線以及該第二像素的該第二TFT。該第二像素的該第二TFT連接至該第二像素的該第一TFT、該第二像素的該x定址線以及該第二像素的該第三TFT。該第二像素的該第三TFT連接至該第二像素的該第二TFT、該類比線以及該第二像素的該電極。此具體實施例在該背板裝置上不需要具有分開的賦能線以用於像素的賦能功能性。這藉由使用該一個像素的x定址線作為兩個鄰近像素之另一像素的賦能線。如果該賦能線的邏輯位準相應於該x定址線的邏輯位準,此可被完成。
在第五具體實施例中,像素的控制電路包含三個TFT。四個像素位在彼此鄰近處,且藉由相同的y定址線定址。該第一像素的該第一TFT-作為賦能功能-連接至該第三像素的該x定址線、該y定址線以及該第一像素的該第二TFT。該第一像素的該第二TFT連接至該第一像素的該第一TFT、該第一像素的該x定址線以及該第一像素的該第三TFT。該第一像素的該第三TFT連接至該第一像素的該第二TFT、該類比線以及該第一像素的該電極。該第二像素的該第一TFT-作為賦能功能-連接至該第一像素的該x定址線、該y定址線以及該第二像素的該第二TFT。該第二像素的該第二TFT連接至該第二像素的該第一TFT、該第二像素的該x定址線以及該第二像素的該第三TFT。該第二像素的該第三TFT連接至該第二像素的該第二TFT、該類比線以及該第二像素的該電極。該第三像素的該第一TFT-作為賦能功能-連接至該第四像素的該x定址線、該y定址線以及該第三像素的該第二TFT。該第三像素的該第二TFT連接至該第三像素的該第一TFT、該第三像素的x定址線以及該第三像素的該第三TFT。該第三像素的該第三TFT連接至該第三像素的該第二TFT、該類比線以及該第三像素的該電極。該第四像素的該第一TFT-作為賦能功能-連接至該第二像素的該x定址線、該y定址線以及該第四像素的該第二TFT。該第四像
素的該第二TFT連接至該第四像素的第一TFT、該第四像素的x定址線以及該第四像素的該第三TFT。該第四像素的該第三TFT連接至該第四像素的該第二TFT、該類比線以及該第四像素的該電極。如同該第四具體實施例,此具體實施例在該背板裝置上不需要具有分開的賦能線以用於像素的賦能功能性。如果對於一個像素,該四個鄰近像素的其他像素其中之一的該x定址線被使用作為此像素的賦能線,此可被達成。如果該賦能線的邏輯位準相應於該x定址線的邏輯位準,此可被完成。
雖然提及了上述的TFT或電晶體元件,可使用或應用其他的電路及/或其他的切換元件於該背板裝置作為替代,該其他的電路及/或其他的切換元件主動地實現該轉移以及選擇電晶體的功能。
將像素的第一TFT以及相同像素的第二TFT結合成雙閘TFT可為有利的,導致該像素電路的進一步簡化,並節省空間。這可針對上述五個具體實施例實行。
即使原則上許多可能性確實存在用於TFT之閘極、源極以及汲極的連接,然而,在下述中,描述了連接上述該五個具體實施例之TFT的最佳方式。這些連接方式也可彼此組合。
x定址線或y定址線與像素之該第一TFT的閘極連接,或連接至該像素的該第二TFT的閘極,或連接至上述該雙閘TFT的閘極。
賦能線或作為賦能線的x定址線與像素之該第一TFT的源極連接。像素之該第一TFT的汲極連接至相同像素之該第二TFT的源極。
該類比線連接至像素之該第三TFT的源極,以及該相同像素的該電極與該相同像素之該第三TFT的汲極連接。像素之該第二TFT的汲極連接至該相同像素之該第三TFT的閘極。
較佳地,該像素定址裝置包含至少一x位址解碼器以及至少一y位址解碼器。該x位址解碼器連接至該x定址線,以及該y位址解碼器連接至該y定址線。
該位址解碼器包含進行單一或所有定址線之賦能的邏輯電路。該x位址解碼器及/或該y位址解碼器可基於動態NOR解碼器及/或可
基於動態NAND解碼器及/或可基於OR解碼器及/或可基於包含NAND與NOR電路的CMOS解碼器及/或可基於AND解碼器.
取決於空間光調變器的種類以及意欲使用它而實現的應用,該x位址解碼器及/或該y位址解碼器可配置於背板裝置上的各種位置或相對於背板裝置的位置。該x位址解碼器及/或該y位址解碼器可與該背板裝置分開配置。或者,該x位址解碼器及/或該y位址解碼器可位在該背板裝置的外部邊緣。進一步的替代方案可將該x位址解碼器及/或該y位址解碼器放置於該像素之間的該背板裝置上。
如果,例如,背板裝置或一個群組的所有像素包含該相同類型的像素電路,例如具有賦能線的三像素電路,有各種定向該像素之像素電路相對於彼此的方式。下述的可能性為較佳的,其中每個像素包含像素控制結構:該像素控制結構以一般的佈局配置,其意指所有像素控制結構可以相同的方式定向。或者,兩個鄰近像素的像素控制結構彼此鏡相配置。該鏡相配置的對稱軸可在該兩個像素之間中。如果該兩個像素在x方向彼此鄰近,則該對稱軸將以y方向定向。進一步的替代方案是位在共同中心旁之四個鄰近像素的像素控制結構彼此鏡相配置。第一對稱軸可位在兩個像素之間且在該共同中心上,且第二對稱軸可位在兩個像素之間且在該共同中心上並垂直於該第一對稱軸。這種鏡相配置減少提供所有像素共同線路所需的功夫,像是該類比線、賦能線或為功率或像素儲存電容所需的線路。
在較佳具體實施例中,該空間光調變器被適配用以基於繞射而偏轉與該空間光調變器交互作用的光,其中該空間光調變器較佳根據WO 2010/149587 A2的其中一個申請專利範圍實現。這種空間光調變器包含可控制液晶分子層,相應於繞射光柵結構的折射率分佈可被編碼至該可空間光調變器中。與這種繞射光柵/圖案交互作用的光由該空間光調變器繞射。較佳地,操作該空間光調變器,使得將被編碼至該空間光調變器的該繞射光柵包含具有可變柵距的繞射網格。因此,與該空間光調變器交互作用之光的偏轉角度可被改變。這種空間光調變器包含以一方向線性延長的電
極,該電極位於彼此旁邊。因此,這種空間光調變器的像素是該空間光調變器的延長線性區域。關於這種空間光調變器的進一步細節,參照該WO 2010/149587 A2,其完全併入於本文中以作為參考。
上述提及的問題藉由如同申請專利範圍第25項之特徵所定義的本發明,藉由操作用於空間光調變器之背板裝置的方法而解決。該空間光調變器包含具有像素位址的像素,且該像素由該背板裝置電控制以指派像素值至該像素。該背板裝置包含用於每個像素的至少一電極、至少一類比線以及至少一像素定址裝置。這種像素定址裝置包含x定址線以及y定址線。每個像素連接至類比線、x定址線以及y定址線。根據本發明的方法包含下列步驟:‧如同像素值指派方案,產生裝置產生將施加至該至少一類比線的電壓特性,使得該電壓特性取決於將被指派至該像素的像素值,‧如同像素定址方案,該像素位址取決於所產生的電壓特性而決定,以及‧所產生的電壓特性被施加至該至少一類比線,用於指派該像素值至該像素的用途。
根據本發明的方法特別設計用以根據申請專利範圍第1至24項中任一項而操作該背板裝置。在對根據申請專利範圍第1至24項中任一項之背板裝置的了解下,本領域的技術人員可聯想到操作根據申請專利範圍第1至24項中任一項之背板裝置的方法及其變化。因此,參照上述的描述以為了避免重覆。
在下述中,描述了用於指派像素值至一或更多個像素的特定操作模式。即使這些操作模式較佳用於一些應用,有更多的操作模式可能或適合用於操作該背板裝置以及用於指派像素值至該像素。下面描述的操作模式著重在指派像素值至該像素。然而,此描述內容未描述例如該定址裝置的細節以及定址解碼器的操作,當本領域技術人員配置定址裝置以達成特定的定址方案時,可聯想到該定址裝置的細節以及定址解碼器的操作。
為了指派像素值至像素,在較佳的操作模式中,用於此像素
的該x定址線以及該y定址線被選擇或活化,且連接至此像素的賦能線被活化。這導致電荷從該類比線轉移至該像素的電極。該x定址線以及該y定址線被取消選擇或去活化,及/或連接至此像素的該賦能線被去活化。這維持了在此像素之電極處已被轉移的該電荷。
為了指派相同像素值至多個像素,在進一步的較佳操作模式中,對於這些像素中的每一個,連接至這種像素的該賦能線被活化,以及該x定址線以及該y定址線接著被選擇。此導致隨後的電荷從該類比線轉移至每個隨後活化像素的電極。這些像素的該x定址線、該y定址線以及該賦能線被去活化。這維持了在這些像素電極處已被轉移的該電荷。
仍在仍然進一步的較佳操作模式中,多個所選擇像素之像素值的指派以下述方式進行:該x定址線以及該y定址線被選擇。同樣地,具有這些像素之賦能功能的定址線被活化。假使該賦能經由賦能線進行,連接至這些像素的該賦能線被活化。一旦這被完成,所有這些所選擇像素的電極被設定成如同經由該類比線所提供之相同的電壓。這相當於短路所選擇像素的所有電極。然後該x定址線以及該y定址線被取消選擇。為了指派像素值至所選擇像素的特定像素,此像素的該x定址線以及該y定址線被選擇。這導致電荷從該類比線轉移至該像素的電極。該x定址線以及該y定址線被取消選擇。連接至這些像素的該賦能線被去活化,以維持這些像素之電極的電荷。
在特定的較佳具體實施例中,根據申請專利範圍第29項所述的空間光調變器包含根據申請專利範圍第1至24項中任一項的背板裝置。類似地,在特定的較佳具體實施例中,根據申請專利範圍第30項所述的顯示裝置包含根據申請專利範圍第1至24項中任一項的背板裝置,或包含根據申請專利範圍第29項所述的空間光調變器。這些具體實施例尤其有利於用以產生景象或內容的二維及/或三維圖像的顯示裝置。
有各種可能性用以以有利的方式配置以及發展本發明的教導。在此方面,應首先參考從屬於申請專利範圍第1項的申請專利範圍,其次參照圖式而參考本發明較佳示範性具體實施例的下述解釋。一般而
言,該教導的較佳配置以及發展也參照該圖式而與本發明較佳示範性具體實施例的解釋結合來說明。在該圖式中,在示意性描繪中的每個例子中。
10‧‧‧電壓特性
12‧‧‧空間光調變器
14‧‧‧像素
15‧‧‧像素值
16‧‧‧背板裝置
18‧‧‧群組
20、32、34、36‧‧‧控制電路
22‧‧‧類比線
24‧‧‧像素定址裝置
26、28‧‧‧定址線
30‧‧‧賦能線
38‧‧‧x位址解碼器
40、42‧‧‧列
44‧‧‧y位址解碼器
46‧‧‧長方形
48‧‧‧過驅動脈衝
100、200、300、400、TFT‧‧‧薄膜電晶體
500‧‧‧像素電極
AM‧‧‧主動矩陣
第1圖 在示意圖中示出了根據先前技術之背板裝置類比線的電壓特性範例,使用出現在全像顯示器應用中均勻分佈的像素值,第2a圖在示意圖中示出了根據先前技術之背板裝置類比線的電壓特性範例,第2b圖在示意圖中示出了根據本發明之像素定址訊號的範例,第3a圖示出了包含16個像素之空間光調變器的範例,四個不同的灰值-像素值-已被指派至該16個像素,第3b圖示出了將應用於該類比線上的電壓特性範例,以指派該四個不同的灰值至如第3a圖中所示之該空間光調變器的該16個像素,第4圖 示出了根據本發明包含多個群組之背板裝置的範例,其只示出了四個群組,第5以及6圖每一圖示出了像素之像素電路的範例,其中這種像素電路包含2個TFT,第7圖示出了像素之像素電路的範例,其中這種像素電路包含3個TFT,第8圖示出了像素之像素電路的範例,其中這種像素電路包含4個TFT,第9圖示出了用於該空間光調變器之該背板裝置兩個鄰近像素的範例,其中每個像素包含像素電路,該像素電路包含3個TFT,第10圖示出了用於該空間光調變器之該背板裝置四個鄰近像素的範例,其中每個像素包含像素電路,該像素電路包含3個TFT,第11圖示出了x位址解碼器的範例,該x位址解碼器包含用於2TFT像素電路(於該圖像的底部示出)的動態NOR電路(該圖像的頂部),
第12圖示出了x位址解碼器的範例,該x位址解碼器包含用於2TFT像素電路的動態NOR電路,其中該x位址解碼器嵌入於該像素電路之間,第13a圖示出了x位址解碼器範例的細節,該x位址解碼器包含用於定址16個x定址線的動態NOR電路,第13b圖示出了包含用於3TFT像素電路之動態NOR電路的該x位址解碼器,用於定址64個x定址線,第14圖示出了x位址解碼器的範例,該x位址解碼器包含動態AND元件,第15圖示出了x位址CMOS解碼器的範例,該x位址CMOS解碼器包含NAND以及NOR元件,第16圖示出了包含OR元件之x位址解碼器的範例,第17圖示出了根據本發明之背板裝置像素電路的一般配置範例,而沒有位址解碼器電路位於該像素電路之間,第18圖示出了像素電路配置的範例,該像素電路以根據本發明之背板裝置的一個方向而鏡像配置,第19圖示出了像素電路配置的範例,該像素電路以根據本發明之背板裝置的兩個方向而鏡像配置,第20圖在示意圖中示出了電壓特性範例的示意圖,該電壓特性包含將施加於背板裝置之類比線上的適應性過驅動值,第21以及22圖在示意圖中每一圖示出了根據先前技術施加至像素之電壓特性的範例,第23至25圖在示意圖中每一圖示出了根據本發明施加至像素之電壓特性的範例,第26圖示出了先前技術顯示器的主動矩陣結構,具有四個像素電極10-1、10-2、10-3、10-4,其具有相應的像素電容11-1、11-2、11-3、11-4,且其經由該資料線12-1、12-2以及該閘線13-1、13-2控制,第27圖示出了群組範例以及至該群組之位址解碼器的電路
路徑,第28圖示出了先前技術類比線的範例,第29圖示出了本發明具體實施例的範例,其中示出了該背板的一部分電路,尤其是包含2個TFT之兩個像素的電路,第30圖示出了群組之位址解碼器局部配線的樹形解碼器結構範例,第31圖示出了本發明具體實施例的範例,其中示出了該背板的一部分電路,尤其是包含3個TFT之三個像素的電路,第32圖示出了可與第7圖相比之兩個像素的像素電路範例的進一步細節,其中用於像素的像素電路包含3個TFT,以及其中存在了類比線,第33圖示出了像素群組的範例,每一像素包含一2TFT像素電路以及其中類比線存在於所有像素,其中x線位址以及y線位址被位元串列轉移至應用數位移位暫存器的至少一線上,第34以及35圖每一圖示出了兩個像素群組的範例,每一像素包含2TFT像素電路,以及其中存在了類比線,其中位址線在多個群組之間被共享,要注意的是,圖式中所示之相同的或相似的組件以相同的元件符號作為參照。
第1圖在示意圖中示出了根據先前技術之背板裝置類比線的電壓特性範例。
該電壓V被表示為用於兩個訊框持續期間之像素數量N的函數。由於先前技術的定址方案,其中空間光調變器的像素被一線接著一線地定址,且在單一線中被一個接一個地定址,無論何時當根據該固定定址方案的下一個像素被定址時,在0V與6V範圍之間不同均勻分佈的電壓被施加於先前技術背板的類比線上。這導致以非常快速的方式驅動來自該顯示器區域外部的類比值,導致背板裝置之電子產品的物理限制,例如
該大的線電容防止在該連續的類比線上增加切換頻率。然而,該空間光調變器的訊框速率或更新速率可根據本發明的詳細情況而增加。
根據本發明,使用了不同於先前技術已知的像素值指派方案。這可藉由示於第2a圖中的示意圖而看見。第2a圖中的圖式示出了電壓特性10為施加至該背板裝置之類比線的電壓函數,該像素連接至該類比線。示於該圖式中的此電壓特性10包含在兩個訊框期間施加至該類比線的電壓值。該電壓特性10包含用於該第一訊框的漸升函數形狀,以及包含實質上用於該第二訊框的漸降函數。根據本發明的此具體實施例,該電壓特性10已取決於該像素值而被產生,該像素值必須藉由該背板裝置被指派至該空間光調變器的單一像素。因為該電壓特性10幾乎是包含用於該第一訊框線性增加以及用於該第二訊框線性減少的函數,將指派至該像素的像素值為相當高地分佈。換言之,沒有包含該相同像素值的區域出現在該兩個訊框中,其將藉由第2a圖的該電壓特性10指派,因為如果,例如所有像素的1/3會具有該相同像素值,這會導致該電壓特性10的區域水平於或平行於如同第2a圖圖式中所示之橫座標。根據第2b圖的該示意圖示出了施加至用於該第一訊框之該背板裝置定址線的像素位址訊號。如同可看見的,在此具體實施例中,高頻率訊號被施加至該定址線。然而,因為這些定址訊號為具有該邏輯值0或1的數位訊號,此可在比實現如同例如第1圖中所示出的高頻率類比電壓值還高的頻率而被通過電子手段實現。
第3a圖示出了一部分包含像素14的空間光調變器12。如同第3a圖中所示,該空間光調變器12的該像素14包含以不同影線所指出的四個不同像素值15。在第3a圖的範例中,四個像素已被指派100%的最大像素值15。兩個像素14包含75%的該像素值15。三個像素14包含25%的該像素值15,以及剩餘的七個像素包含0%的該像素值15。在第3a圖的該空間光調變器12之上,指出了在該x方向之單一像素的位址編號,為從0至3。在該空間光調變器12的左手邊,指出了在該y方向之單一像素14的位址編號,為0至3。
第3b圖示出了用於如同第3a圖中所指之該像素值15分佈之將被施加於該類比線(未示於第3a、3b圖中)上之該電壓特性10的示
意性呈現。如同可看見的,相應於0%之該像素值15的電壓被施加至該類比線共達7個像素定址循環。相應於25%之該像素值15的電壓被施加至該類比線達三個像素寫入循環。相應於75%之像素值15的電壓被施加了兩個定址循環。相應於100%之該像素值15的電壓被指派了四個像素定址循環,以完成用於第3a圖中所示之一個訊框的該空間光調變器12之所有16個像素14的指派。
如同可從第2a以及3b圖所看見的,該電壓特性10在時間上為可變的,且在這些範例中顯著地具有數學上單調函數的特徵。要注意的是,第3b圖的該電壓特性10為連續類型,在不同的電壓之間由虛線指出,該不同的電壓由實線指出。
從如同第3a圖中所示之該空間光調變器12的像素14的像素值分佈開始,如第3b圖中所示的該電壓特性10被產生。在此範例中,應用了漸升函數。因此,該電壓特性10以最低的電壓開始,且增加至最高的電壓。因此,該電壓特性10取決於將指派至該像素14的該像素值15。這特別是在該用語「像素值指派方案」之下將被了解。該電壓特性10是由未示於第3a以及3b圖中的產生裝置產生。
一旦該電壓特性10已取決於將被指派至該像素14的該像素值15而產生,當該電壓特性10被施加至該類比線時,將被定址之該像素14的像素位址被決定。如同可看見的,包含具有0%之像素值15的該像素14需要先被定址。因此,該像素(0,2)、(1,0)、(1,1)、(1,3)、(3,0)、(3,1)以及(3,3)被產生。具有該0%像素值15之該像素14的位址不需確切地為上面所指出的順序。也可使用指派這些像素值15至該像素14的不同順序。因此,施加至該至少一類比線的所產生電壓特性10決定該像素14的定址順序是有可能的。在此範例中,該相同像素值15被指派至所有像素14的定址在彼此相近的時間中進行。
第4圖示出了包含多個群組18之背板裝置16的範例。第4圖沒有示出完整的背板裝置16,但只示出了其單一部分。因此,只有四個群組18示於第4圖中。每個群組18包含以單一方形示意性指出的像素電路20。每個像素電路20被指派至該空間光調變器12(未示於第4圖中)
的像素。根據如同第4圖中所示的該具體實施例,該群組18被彼此獨立地控制。該像素以及因此該像素電路20形成了該背板裝置16以及該空間光調變器的連接與連續區域,以形成該群組18。此具體實施例的該連接區域具有長方形,以及該群組18不延伸超過該背板裝置16或該空間光調變器的全寬或全長。
每個群組18包含類比線22以及用於定址該群組18之該像素或該像素電路20的像素定址裝置24。在第4圖示意性地指出,來自例如電腦的像素資料被轉移至該顯示裝置的該顯示電子產品,在該顯示裝置中包含了該空間光調變器以及該背板裝置16。該顯示電子產品將該像素值以及該定址值轉移至該背板裝置16的面板電子產品。取決於該顯示裝置的特定配置,該電壓特性10以及該像素位址可在該電腦中,或在該顯示裝置的該顯示電子產品中,或在該背板裝置16的該面板電子產品中產生。在第4圖中,其指出了每個群組18包含在該面板電子產品以及該像素定址裝置24之間的連接線,用於將位址資訊轉移至該像素定址裝置24。在第4圖中示意性地示出了該像素定址裝置24連接及/或包含x定址線26。用於定址像素之該y位址的該定址裝置24包含y定址線28。
根據上述該第一具體實施例,第5以及29圖示出了用於像素之控制電路20(或像素電路)的範例包含兩個TFT100、200。該第一TFT 100的該源極S連接至該類比線22,該第一TFT 100的該閘極G連接至x定址線26,以及該第一TFT 100的該汲極D連接至該第二TFT 200。該第二TFT 200的該源極S連接至該第一TFT 100的該汲極D,該第二TFT 200的該閘極G連接至y定址線28,以及該第二TFT 200的該汲極D連接至該像素的該電極500。該像素的該電極500被指出為電容器。要注意的是,即使該第一TFT 100連接至該x定址線26以及該第二TFT 200連接至該y定址線28,其也可為反之亦然,即該第一TFT 100可連接至該y定址線28以及該第二TFT 200可連接至該x定址線26。
將該兩個電晶體100、200與連接至該x以及y定址線26、28的該閘極G結合成單一雙閘電晶體(未示於第5圖中)可能為有利的,且此也可應用於進一步的範例。
在進一步的具體實施例中,,分別連接至該x以及y位址線26、28的該TFT 100、200具有選擇TFT的功能,選擇是否藉由控制該轉移TFT 300之該閘極上的電壓而打開或關閉該轉移TFT 300。該轉移TFT 300的該源極S連接至該類比線22,以及該汲極D連接至該像素電極500。如果此電晶體300被打開,該電荷從該類比線22轉移至該像素電極500。如果該電晶體300被關閉,該實際電荷被儲存在定義該像素值的該像素電極500上。
根據上述該第二具體實施例,第6圖示出了用於包含兩個TFT 100、200之像素的控制電路20範例。該第一TFT 100-選擇TFT-連接至x定址線26、y定址線28以及該第二TFT 200。該第二TFT 200-轉移TFT-連接至該第一TFT 100、該類比線22以及該像素的該電極500。這種像素電路20可相比於DRAM(動態隨機存取記憶體)儲存胞元的電路。如果該像素是取決於是否使用n通道或p通道轉移TFT 200或n通道或p通道選擇TFT 100(X=施加至該x定址線26的訊號,Y=施加至該y定址線28的訊號)而被定址,則需要應用下述位址方案:
根據上述該第三具體實施例,第7圖示出了用於包含三個TFT 100、200、300之像素的控制電路20範例。該第一TFT 100連接至該賦能線30、x定址線26以及該第二TFT 200。該第二TFT 200連接至該第一TFT 100、y定址線28以及該第三TFT 300。該第三TFT 300-也稱為轉移TFT-連接至該第二TFT 200、該類比線22以及該像素的該電極500。取決於是否使用n通道或p通道轉移TFT 300或n通道或p通道選擇TFT 100、200,需要應用下述控制方案(X=施加至該x定址線26的訊號,Y=施加至該y定址線28的訊號,EN=施加至該賦能線30的訊號):
第8圖示出了包含四個TFT 100、200、300、400之像素的控制電路20範例。該第一TFT 100連接至鄰近像素(未示於第8圖中)的該x定址線26(X0)-作為賦能功能,並因此以元件符號30指出-連接至x定址線26以及連接至該第二TFT 200。該第二TFT 200連接至該第一TFT 100、y定址線28以及該第三TFT 300。該y定址線28有該第四TFT 400的幫助而從該類比線22產生。該第三TFT 300-也稱為轉移TFT-連接至該第二TFT 200、該類比線22-經由該第四TFT 400-以及連接至該像素的該電極500。
根據上述的該第四具體實施例,第9圖示出了用於兩個鄰近像素之兩個控制電路20、32的範例,每個控制電路20或32包含三個TFT 100、200、300。該兩個像素藉由該相同的y定址線28定址。該第一像素電路20的該第一TFT 100連接至該第二像素電路32的該x定址線26(X1)-作為賦能功能,且因此以元件符號30指出-連接至該y定址線28以及連接至該第一像素電路20的該第二TFT 200。該第一像素電路20的該第二TFT 200連接至該第一像素電路20的該第一TFT 100、該第一像素電路20的x定址線26(X0)以及該第一像素電路20的該第三TFT 300。該第一像素電路20的該第三TFT 300連接至該第一像素電路20的該第二TFT 200、該類比線22以及該第一像素電路20的該電極500。該第二像素電路32的該第一TFT 100連接至該第一像素電路20的該x定址線26(X0)-作為賦能功能,並因此以元件符號30指出-連接至該y定址線28以及連接至該第二像素電路32的該第二TFT 200。該第二像素電路32的該第二TFT 200連接至該第二像素電路32的該第一TFT 100、該第二像素電路32的x定址線26(X1)以及該第二像素電路32的該第三TFT 300。該第二像素電路32的該第三TFT 300連接至該第二像素電路32的該第二TFT 200、該類比線22
以及該第二像素電路32的該電極500。此具體實施例在該背板裝置上不需具有分開的賦能線用於像素的賦能功能性。這藉由使用該一個像素的該x定址線作為該兩個鄰近像素之另一個像素的賦能線而達成。如果該賦能線的邏輯位準相應於該x定址線的邏輯位準,此可被完成。取決於是否使用n通道或p通道轉移TFT 300或n通道或p通道選擇TFT 100、200,需要應用下述控制方案(X0、X1=施加至各自x定址線26的訊號,Y=施加至該y定址線28的訊號):
根據上述該第五具體實施例,第10圖示出了用於四個鄰近像素之四個控制電路20、32、34、36的範例,每個控制電路20、32、34或36包含三個TFT 100、200、300。該四個像素位於彼此鄰近處,且藉由相同的y定址線28定址。該第一像素電路20的該第一TFT 100連接至該第三像素電路34的該x定址線26(X2)-作為賦能功能,並因此以元件符號30指出-連接至該y定址線28以及連接至該第一像素電路20的該第二TFT 200。該第一像素電路20的該第二TFT 200連接至該第一像素電路20的該第一TFT 100、該第一像素電路20的x定址線26(X0)以及該第一像素電路20的該第三TFT 300。該第一像素電路20的該第三TFT 300連接至該第一像素電路20的該第二TFT 200、該類比線22以及該第一像素電路20的該電極500。該第二像素電路32的該第一TFT 100連接至該第一像素電路20的該x定址線26(X0)-作為賦能功能,並因此以元件符號30指出-連接至該y定址線28以及連接至該第二像素電路32的該第二TFT 200。該第二像素電路32的該第二TFT 200連接至該第二像素電路32的該第一TFT 100、該第二像素電路32的x定址線26(X1)以及該第二像素電路32的該第三TFT 300。該第二像素電路32的該第三TFT 300連接至該第二像素電路32的該第二TFT 200、該類比線22以及該第二像素電路32的該電極500。該第三像素電路34的該第一TFT 100連接至該第四像素電路36的該x定址線26(X3)-作為賦能功能,並因此以元件符號30指出-連接至該y定址線28以及連接至該第三像素電路34的該第二TFT 200。該第三像素電路34的該第二TFT 200連接至該第三像素電路34的該第一TFT 100、該第三像素電路34的x定址線26(X2)以及該第三像素電路34的該第三TFT 300。該第三像素電路34的該第三TFT 300連接至該第三像素電路34的該第二TFT 200、該類比線22以及該第三像素電路34的該電極500。該第四像素電路36的該第一TFT 100連接至該第二像素電路32的該x定址線26(X1)-作為賦能功能,並因此以元件符號30指出-連接至該y
定址線28以及連接至該第四像素電路36的該第二TFT 200。該第四像素電路36的該第二TFT 200連接至該第四像素電路36的該第一TFT 100、該第四像素電路36的x定址線26(X3)以及該第四像素電路36的該第三TFT 300。該第四像素電路36的該第三TFT 300連接至該第四像素電路36的該第二TFT 200、該類比線22以及該第四像素電路36的該電極500。如同該第四具體實施例,此具體實施例在該背板裝置上不需具有分開的賦能線用於像素的賦能功能性。如果對於一個像素,該四個鄰近像素之其他像素的其中一個的該x定址線被使用作為用於此像素的賦能線,此可被達成。如果該賦能線的邏輯位準相應於該x定址線的邏輯位準,此可被完成。取決於是否使用n通道或p通道轉移TFT 300或n通道或p通道選擇TFT 100、200,需要應用下述控制方案(X0、X1、X2、X3=施加至各自x定址線26的訊號,Y=施加至該y定址線28的訊號):
第11圖示出了包含動態NOR電路之x位址解碼器38的範例,該x位址解碼器38在第11圖圖像的頂部上被指出。該x位址解碼器38可使用於定址包含該兩個TFT的所有像素電路20,其示於第11圖圖像的底部。該x位址解碼器38,例如,可位於該背板裝置的外部邊緣。如第11圖的底部中所示出的該像素電路20可相比於第5圖中所示的像素電路。
第12圖示出了包含用於該兩個TFT像素電路20之動態
NOR電路的x位址解碼器38範例。在此具體實施例中,該x位址解碼器38嵌入於該像素電路20之間。以相似的方式,該y位址解碼器(未示於第12圖中)也可嵌入於該像素電路20之間。
第13a圖示出了x位址解碼器38範例的細節,該x位址解碼器38包含動態NOR電路。如同第13a圖中所示的此位址解碼器被使用於定址十六條x定址線,由X0、...、X15所指出。
第13b圖示出了第13a圖的該x位址解碼器38,用於定址64條x定址線。此解碼器包含適用於定址三個TFT像素電路20的動態NOR電路。
第14圖示出了x位址解碼器38的範例,該x位址解碼器38包含動態NAND組件。這些組件可由CMOS元件構成。
如第15圖中所示的x位址解碼器38適用於定址該x定址線X0至X15上的16個TFT,以及第16圖示出了包含OR元件之x位址解碼器38的範例。
第17圖示出了該背板裝置16之像素電路20一般配置的範例。如同示於第17圖中的該像素電路20包含兩個TFT 100、200。如第17圖中可看見的,該像素控制電路20以一般的佈局配置,即像素電路20以相同的方式定向。
第18圖示出了像素電路20之配置的範例,其中一列40的像素電路20鏡像於第二列42的像素電路。該對稱軸或鏡像軸水平地位於該兩列40、42之間。根據第18圖之像素電路的配置包含在該背板裝置16本身上之該像素電路20之間的該x位址解碼器38以及y位址解碼器44。此外,該第一列40’為該第二列42’的鏡像,其中該對稱軸水平地位在該兩列40’、42’之間。關於對稱性,可注意的是,列40是另一列40’的鏡像,其中對於這種鏡像軸的對稱軸位於垂直方向。列42以及42’也同樣如此。
第19圖示出了像素電路20配置的範例,該像素電路20以該背板裝置16的兩個方向為鏡像,如同可見到的,例如該四個像素電路20位在右手邊,以及在第19圖的頂部。最右行的該像素電路20為位在左邊
之該行像素電路的鏡像,其中該鏡像軸可視為例如該類比線22。此外,該頂部列40可視為位在該頂部列40旁之該列42的鏡像。該鏡像軸或對稱軸可視為列40以及列42之間的水平線。
除了它們的方向之外,如同第19圖中所示的該像素電路20可與第17及/或18圖的像素電路20相比較。如同第19圖中所示的該長方形46指出了用於該像素電路20之位址解碼器的可能位置,該位址解碼器電路未示於第19圖中。
第20圖在示意圖中示出了用於適應性過驅動之範例,該適應性過驅動可能具有根據本發明的該值排序定址方法。相比於根據本發明具過驅動的正常AM驅動方案與,且尤其在該群組的概念中(使用該3-TFT方法),像素電極500可維持連接至該類比線22達更長時期的總訊框時間。該過驅動值可被應用長、中或短時期的時間,取決於將指派至像素的所想要像素值。
當像素電極從該類比線被斷開時,該像素電壓比其在標準過驅動方案中會有的電壓更接近把空間光調變器的該LC(液晶)分子切換成所想要像素值所需的確切電壓(代表該像素值)。相比於根據先前技術的標準控制,根據本發明其可能應用比正常使用以將像素切換成全開之電壓還高的過驅動電壓。
第20圖示出了具有12V之值的過驅動脈衝48,如同其由該像素的該LC分子所「看見」,其具有6V的正常最大像素電壓(見該圖式下方該箭頭所標記之賦能以及去能之間的時間期間)。過驅動脈衝,例如48’、48”,被應用較短的時間期間至像素,較低的相位以及電壓像素值需要分別被指派至該像素。如果使用12V過驅動電壓,用以達到相應於4V靜態電壓之LC分子轉動的時間非常地短。在第20圖的右側,可見到該過驅動時間以及實際上施加至像素的過驅動效果。根據本發明之方法的此操作模式顯著地加速在打開方向的灰階對灰階切換。
對於將以全像顯示裝置顯示之均勻分佈的全像資料,應用根據本發明的空間光調變器以及背板裝置,該訊框時間可被視為tOFF(為該
LC分子到達該0V或預定位置所花費的時間)以及該背光打開(tBL)之時間的總合,條件為tOFF為至少寫入所有像素值(tWR)的時間。對於沒有均勻分佈像素值的正常像素資料,該最大較壞情況的訊框時間是tOFF+tBL或tWR+tON+tBL的總合,取決於哪個時間比較長。tON是該LC分子到達由電場決定之位置/方位所花費的時間,該電場由像素的該電極產生。對於具有閃爍背光的傳統顯示器,此時間長許多,且為最小為tWR+tOFF+tBL。即使對於具有掃瞄背光的傳統顯示器,該訊框時間至少為tOFF+tBL。如果tON比tOFF長,預充電至最大可與漸升循環類比結合為所描述的解決方案。
如果每個訊框可進行一個以上的寫入至該像素,該LC分子反應時間可藉由將額外的過驅動值寫入至該像素中而進一步增加。這可只應用至,例如,10%的「最慢」像素。此過驅動可藉由像素值的聰明排序來達成。
因此,該值排序方法可只使用閃爍背光作為具較昂貴掃瞄背光的傳統顯示器而達成相同的訊框時間。這對於可能不允許掃瞄背光的顯示器類型(像是全像顯示器)是必須的。但此解決方案也可減少正常LC顯示器的成本。對於全像顯示器,該訊框時間甚至可藉由將該寫入時間(tWR)放入該tOFF時間而進一步減少。
在下述中,描述了將藉由像是欠驅動以及過驅動的操作模式而獲得之LC切換時間的優勢。對於正常的顯示器,該LC切換時間只造成該動態模糊,但對於不同視野使用時間連續分離的3D以及全像顯示器,該LC切換時間定義了可用的訊框速率。此訊框速率對於一個使用者的無閃爍影像應為,例如至少2x50Hz。
標準的AM顯示器每個訊框只再寫入值(或指派新像素值至像素)一次。所以事實上,應用過驅動的可能是受限的。其不可能施加較高電壓達較短或較長的時間,因為該時間期間是固定的,且由該訊框速率決定。
第21以及22圖示出了傳統AM顯示器從5V至3V的LC
切換,而無初始化至0V。此顯示器展現了低灰階對灰階切換時間,其比在例如第23圖所示之所提出的新驅動方案中更長,且甚至比tOFF長。第21圖示出了具有掃瞄背光之顯示器的任意線的情況,或具有閃爍背光之顯示器的該第一線的情況。第22圖示出了具有閃爍背光之顯示器的最後線的關聯,其甚至更糟,因為該LC分子尚未如它們應該的被定向,見該虛線(代表LC分子的方位狀態)以及該3V方位值之間的大差異。
相比於傳統的過驅動模式,該值排序方法允許每個訊框應用多個值。該值排序方法可藉由應用初始值而加速該LC切換,且也可使用比任何其他驅動方法更好的LC切換時間。
該說明假設空間光調變器或具有LC模式的LC顯示器,該LC模式在6V是開(ON),且在0V是關(OFF)。
由該電場(tON)所驅動之該LC的進入該方向的轉動可藉由施加較高的電壓而加速。然而,在另一個方向有該LC分子的被動放鬆(passive relaxation),其慢很多(tOFF),導致被動放鬆的該tOFF時間遠長於tON。該特別的過驅動方案可用以加速該打開方向的切換。
幾乎所有的定址方案允許在相同的時間打開所有的x以及y定址線,以藉由使所有的該轉移TFT具傳導性而賦能所有像素。這意指在該電壓被施加至該類比線之後,所有像素連接至該類比線。此發生在訊框開始均等該像素電容的電荷以及使用該類比線將該像素電極設定成0V的初始值時。
如同第23以及24圖中所描繪的,根據本發明之值排序方法的實施在訊框開始之後馬上將所有像素驅動成0V值,所以所有像素的該LC以最大(被動)放鬆力而開始轉向至該關閉方向。在此初始化之後,該位址模式被改變成只存取單一像素,但該像素電極維持0V直到該像素被再次存取。
現在該類比線以最快的可能而漸升至最大值。切換至最大的像素首先在訊框中被存取,且它們只需要tON的時間切換成該LC旋轉角的最終值。在此之後,漸降循環開始,隨之所有像素以遞減值的順序而被
存取。
第24圖示出了從2V的舊像素值更新成5V的新像素值。在訊框開始的0V初始化指派了用於此像素的該LC分子,以最初以錯誤的方向旋轉,然而,由該被動放鬆轉動的此旋轉相當地慢。一旦應用了5V的該新值,該LC以甚至較高的力量以及較快的時間而以正確的方向轉回。轉入該打開方向的可能轉動角越高,該像素越早被定址,因此最小化在錯誤方向之可能旋轉的效應,並增大從該像素值寫入至打開該背光的時間。
具有應以該關閉方向旋轉之LC分子的所有像素在訊框開始時被設定成相同的最小電壓值。可能的LC轉動角越小,該像素越早被設定成該最終值。即使該旋轉多於所想要的角度,如同第23圖中所示,對於從5V至3V的灰階對灰階切換,切換回所想要的角度會快很多,因為其在該「打開」方向中。由於該初始化,在每個方向的該灰階對灰階切換時間應低於tOFF。
最後,應特別指出,上述所討論的示範性具體實施例只作為用以描述所請求保護的教示,但不將所述教示限制成該示範性具體實施例。
附錄
下述揭露內容被提供用以揭露關於上述本發明的進一步資訊。要強調的是-即使可能只在附錄中而沒有在上述描述中提供資訊-該附錄構成本申請案的一部分。
在LCD背板結構的實施中,使用了像素群組,且該LCD背板結構較佳只包含數位切換TFT(薄膜電晶體)。在本申請案的意義中,一群組的像素特別為多個形成該顯示器的連接或連續區域的像素。這種區域可具有長方形、正方形、蜂巢形或任何其他的適合形狀。較佳地,群組不延伸超過該顯示器的全寬或全長。幾個群組可以無縫的方式而配置於彼此旁邊。群組可視為次顯示器。這示意性地示於第3a以及3b圖中。第27圖顯示了群組的範例以及至該群組之位址解碼器的電路路徑。因此,在一個本發明具體實施例中,該顯示器被劃分成群組(次顯示器)。
然而在正常AM顯示器中,該類比像素值經由類比資料線
而一線接著一線地被寫入該顯示器中,用於該顯示器的該背板裝置不將交替的類比值一線接一線地以及一行接一行地寫入至該單一像素中,但將該類比電壓從一個預定值漸升或漸降成另一個預定電壓值,例如從最小電壓值至最大電壓值。取決於指派至單一像素或多個像素的實際施加類比電壓,該像素的位址或位置或該多個像素的該位址或位置被-較佳為數位地-轉移至該群組。因此,藉由電壓而由該背板裝置將電荷轉移至該顯示器之該像素的轉移由該電壓值排序而非位置,如同其在先前技術已知之顯示器中所完成。
本發明的概念可特別以有利於顯示器設計的方式而應用,該顯示器設計包含背板、使用群組,例如如同WO 2009/024523 A1、WO 2009/092717 A1、WO 2008/138983、WO 2008/138984、WO 2008/138985或WO 2008/138986中所揭露,其所有它們的全部內容併入於本文中以作為參考。此外,本發明的概念可應用於顯示2D以及3D內容的顯示器。3D顯示器可特別為立體顯示器、產生多重視野的立體顯示器、具有追蹤使用者眼腈的自動立體顯示器以及全像顯示器。這種2D或3D顯示器可以穿透式、反射式或半穿透反射式模式操作。這種2D或3D顯示器可基於OLED(有機發光二極體)、LCD(液晶顯示器)或PDP(電漿顯示器面板)的原理而作用。根據本發明的該背板裝置可基於或包含例如像是a-Si(非晶矽)、LTPS(低溫多晶矽)或a-氧化物(非晶形氧化物)、有機TFT或單晶矽的材料。
使用本發明的概念,非常快地從該外部驅動該類比值(用以改變該像素電容的電流)至該顯示器區域的主要問題被解決。該區域(像素的數量)在兩個的功率與大小上增加,但該顯示器的邊緣只在其大小以線性增加。該大的線電容預防在連續類比線上的更快切換頻率。數位線則可在預定的長度之後被暫存並放大。參照第28圖。
根據較佳的本發明具體實施例,可僅基於數位切換電晶體而提供解決方案。因此,預防了關於類比切換LTPS-TFT以及特別是該LTPS-TFT不同臨界電壓的問題。
然後,所有TFT只如同開關(ON/OFF)而作用,且不需要該TFT的類比切換。有利的是,可使用數位模擬以及設計工具。
此外,有利的是可能使用小LTPS TFT用於該背板裝置,即使可能的訊框速率遠高於使用傳統背板設計的訊框速率。進一步的優勢為:相對長的傳送時間允許低電流,所以可使用較小的TFT
該TFT的較低臨界(閘極)電壓導致較低的功率消耗
該TFT的較低閘電容導致該背板裝置的較低功率消耗
可越快地操作該TFT,可設計出越大的群組大小
訊框速率以及反應時間
如果該功率消耗是在該上限之下,此背板的訊框速率只受該TFT的切換頻率限制。所以較小且較快的TFT導致較高的訊框速率,而幾乎沒有線電容的影響。傳統的AM顯示器關於那個方面被限制,因為較高的訊框速率需要較大的高電流TFT。但較大的TFT展現較大的電容,且因此進一步增加所需的電流。
如果可進行多於一個寫入至該像素的寫入,該LC反應時間可藉由將額外的過驅動值寫入至該像素而增加。所以這可只應用至例如10%的「最慢」像素。過驅動可藉由該像素值的聰明排序而輕易達成。
假設具有16000像素x 8000像素的24英吋顯示器,每個像素列以及行有一條全域線,50%的背光ON時間以及25MHz切換頻率的LTPS,該最大訊框速率為約200fps(每秒的訊框數)。此值幾乎與所有群組方法相同,因為經由該邊緣轉移入該顯示器的資料量與該TFT切換頻率是該限制。
如果只有具有新值的像素被更新,如果只有小的影像改變發生,該訊框速率可被增加。如果建立了對該影像產生的直接存取,對該影像緩衝器的寫入可被直接轉移至該顯示器,所以再也沒有被定義的訊框速率,因為改變被立即地寫入至該顯示器。因為關於該電解作用的問題,LCD需要常數值改變,所以完全靜態LC顯示器只更新被改變的像素值是不可能的。但此方法可由其他顯示器類型使用,像是電子紙(e-paper)。
外部驅動器
每個群組只需要一個DAC(數位至類比轉換器),而非每行線需要一個DAC
該DAC可慢很多,因為該輸出頻率取決於灰階值(位元-解析度)的數量,而非線的數量,像是AM-顯示器
其他的訊號只需要數位輸出
內建系統校準
如果ADC(類比至數位轉換器)連接至該外部驅動器IC(積體電路)中的類比線,可實施系統中的校準。不需額外該像素區域中的TFT用於系統中校準。可使用MUX(多工器)以減少ADC的數量。
可藉由聰明排序而完成校正該驅動值。
功率消耗
P~U2、P~C、P~f:該高電壓類比訊號驅動大電容,但創造出相對低的功率消耗,因為相較於AM資料線,該類比訊號為非常低的改變。非常有效率的電荷循環可能進一步減低該功率消耗。
該高頻率數位訊號只驅動非常小的閘電容。現今該閘極(臨界)電壓在該類比訊號範圍中,或甚致高於該類比訊號,但如果減小該閘極介電質的厚度,可減低該閘極電壓,導致較低的功率消耗。
如果舊與新像素電壓之間的差異被評估,可使用該定址像素的聰明排序以將電荷從一個像素轉移至另一個像素,或提升或降低該類比線的值而無外部的驅動。如果該轉移可在獨立的時間被活化以及去活化,該電荷循環可甚至更為有效率(例如使用方法2.1.)。
一般評論
每個像素(例如AM或類比位移暫存器解決方案)需要3.x或2.x而非1.x TFT。但該TFT可弱很多(較少電流),所以較小的TFT比每個像素2個TFT更可能用以實施。
許多局部的「寫入」是必要的,導致需要製造出更多層以及遮罩。
該群組越大,越多數位訊號必須被切換用以處理一個值,限制了該群組的大小。
如果沒有降低該閘電容以及閘極電壓,大數量的數位線將產生高功率損耗。
直接轉移實施
位址解碼器變數,2 TFT直接轉移。參照第29圖。
多工器結構,直接轉移
因為該類比訊號必須經由許多TFT傳播,樹形的混合變數以及位址結構應減少轉移TFT的數量。
較長傳送時間的解決方案
0. 一般直接轉移問題
如果每個群組只使用一個類比線,則程式化時間應為非常短(25MHz=40ns)。在直接轉移變數上,該程式化時間相等於該轉移(寫入)時間,需要經由該TFT的高轉移電流但可能是不可能的,因為RON太高。
下述方法將使短程式化時間成為可能但非具有低電晶體電流的長傳送時間。
1. 選擇多重轉移
如果該傳送時間只對於某像素太短,每個訊框可寫入此像素兩次或更多次數。
2. 3-TFT結構(傳送時間>程式化時間)
下述三個「3-TFT」解決方案使用相同的像素結構以及局部矩陣。只有該位址線的驅動以及該ENA訊號(賦能訊號)是不同的。參照第30、31以及32圖。
2.1. 在該像素「位址」上的不同賦能以及去能操作
功能
為了開始該轉移,ENA被設定為「1」,以及該兩個TFT(TX以及TY)藉由活化專用/定義像素的列線以及行線而打開。轉移至TT的閘
極的電荷把該轉移TFT TT切換成「ON」。CPIXEL的電壓適配至該類比線的電壓。在所想要的傳送時間之後,ENA被設定為「0」,以及該兩個TFT(TX以及TY)藉由活化專用像素的列線以及行線而再次打開。TT的閘極被放電,TT切換成「OFF」。
程式化操作(ON或OFF)成不同的像素可在開始(賦能)以及停止(去能)之間應用。
優勢
每個像素的不同傳送時間是可能的。
非常有效率的電荷循環是可能的,因為提供該舊電荷值的賦能操作時機可獨立於儲存該新值的去能操作。
評論
賦能以及去能操作導致比兩次更多的轉移,並減半該訊框速率。
每個像素需要額外的TFT(每個像素3.x而非2.x TFT)。
2.2.在梯度值改變前的群組去能操作
功能
為了開始該轉移,ENA被設定為「1」以及該兩個TFT(TX以及TY)藉由活化專用像素的列線以及行線而打開。轉移至TT的閘極的電荷把該轉移TFT TT切換成「ON」。CPIXEL的電壓適配至該類比線的電壓。在相同的灰階的所有值被寫入之後,該群組的所有TT藉由一個單一操作被切換成OFF。ENA被設定為「0」,以及所有列線以及行線在相同的時間被設定為「1」。假設8位元解析度,只需要最大值(2^N-1)=254的去能操作。
優勢
每個位元值只有一次去能操作(如果該群組大小大於2^8=256像素,如同該像素去能方法更為有效率)。
如果使用特別的似位址-圖案(全部=1)以感應該放電操作,不需要賦能線。
評論
經常開支(overhead)隨著位元中的灰階解析度而增加
每個像素需要額外的TFT(每個像素3.x而非2.x TFT)
2.3. 在開始賦能所有像素TFT,以及當漸升/漸降時去能該轉移TFT
功能
在訊框開始時,所有轉移TFT TT被切換成「ON」。該ENA被設定成「1」,以及所有列線以及行線在相同的時間被設定成「1」。此短路了所有像素電容,並均等了在訊框開始的像素電極電壓。所有像素電壓跟隨著該類比電壓的漸升。如果達到所想要的電壓,該像素電容藉由將TT切換成OFF而從該類比線斷開。為了做到這點,ENA被設定為「0」,以及該兩個TFT(TX以及TY)藉由活化專用像素的列線以及行線而打開。
優勢
沒有額外的賦能/去能操作以及延遲。
如果使用特別的似位址-圖案(全部=1),不需要額外的「訊框的開始」線。
最長的可能傳送時間。
評論
1. 只實現了受限的電荷循環,因為所有電荷在訊框開始時被均等。
2. 因為所有像素在開始時被賦能,必須被充電的電容增加。
3. 在該「賦能操作」期間,高均等化的電流經過該TFT。
額外的特徵
從平均電壓(所有舊像素值的總合)漸升至最大,以及降至最小,或再次重覆。
操作之間的改變
為了在區段2.1.中於ENA=「0」或「1」之間改變,或為了活化在區段2.2中的該去能操作或在區段2.3中的該賦能操作,可使用特殊的線。為了不損害此線,可替代地使用特別的位址碼或「神奇字」。如果該操作被觸發,例如在所有位址為「1」,沒有像素可使用此位址。為了避開
該NULL像素的問題,可使用下述解決方案。
1. 接受一個死的(缺失的)像素
2. 一個時鐘NULL->操作,兩個時鐘NULL->像素
3. 新的群組設計(對於全像顯示器可能較好)
x=群組1y=群組2
xxxxyyy
xxxyyyy
xxxxyyy
xxxyyyy
xxxxyyy
xxxyyyy
1. 去能3-TFT變數:寫入平行於該去能操作的NULL像素中,以及在最後寫入至該NULL像素,以改變成正確的值。
2. 賦能3-TFT變數:在開始賦能所有像素,在開始之後馬上寫入該正確值至該「NULL」像素。
3. 閘流體或可逆的失效TFT
功能
使用了具有兩個閘流體或兩個特殊TFT的2-TFT結構。如果該像素被活化,以及該TX以及TY TFT被打開,高源極-汲極電流流經該兩個TFT。此高電流應該在源極以及汲極之間感應可逆的失效(breakthrough),以允許電流繼續流動,即使該閘極電壓被去能。如果該像素電容以及該類比線的電壓是相等的,該電流下降為零,如果該類比線漸升,這應停止防礙進一步電流流動的失效。
優勢
1. 只有2個TFT或一個2閘極閘流體。
2. 長的、自我調節的傳送時間。
額外的特徵
該傳送時間不經由失效達成,但經由在雙層多重閘極結構中
的電荷捕獲達成。
評論
該閘極電荷的定義放電,如果該TFT在ON以及OFF之間達對數時間,將發生高功率消耗。
4. 較小的群組及/或較多的類比資料線
4.0. 一般功能
該程式化時間等於該傳送時間,但較小的群組允許較長的程式化時間(=>傳送時間)。數位線的數量減少,但類比線的數量增加。
4.1. 位址被位元串列地轉移
功能
該列線以及行線位址在一線上(或非常少的線上)被位元串列地轉移,所以可使用較小的群組,例如64 x 64像素。參照第33圖。
優勢
在矩陣中只有2個TFT。
評論
用於數位位移暫存器的時鐘網路線及額外的TFT。
4.2. 共享於多個群組之間的位址線
功能
每個群組使用小群組以及一條類比線。使用額外的群組賦能訊號,列線以及行線位址在多個群組之間共享,該額外的群組賦能訊號限制了所有的列與行位址線。該訊號可在該位址解碼器的輸入或輸出上被限制。
優勢
只有2個TFT。
參照第34以及35圖。
5. 2-TFT結構以及AM的混合(多於一個漸升)
功能
該電路使用AM以及該2-TFT結構之間的混合。例如該列線為正常的AM閘線,並選擇一條線用於轉移。行線由位址解碼器控制而用於排序的轉移。此方法使用在每個列線的漸升。
兩個或更多先前版本的混合
一般而言,其可能混合至少兩種或更多的上述該具體實施例。
所有方法的一般構想
1. 使用多閘極TFT以減低該2/3像素TFT的大小。
2. 使用具有頂部以及底部閘極的TFT以減低大小。
3. 對於非常慢的顯示器,像是電子紙,如果只寫入更新的像素,該整個顯示器可只包含具有一個DAC的一個群組。所以一個或非常少的分離DAC-IC以及數位FPGA輸出可被使用以驅動該顯示器。所以不需要混合的訊號驅動器IC。
4. 「聰明排序」:聰明排序意指相較於正常值,在不同的時間上插入該像素活化作用,以達成過驅動、電荷循環、錯誤校正或最小化在該位址線上的切換(排序以最小化所有轉移的總漢明距離)。
5. 使用多於一個漸進或非連續的升高或下降梯度以增進電荷循環。
重疊
該TFT的切換時間可更慢,因為一些重疊是可能的,因為該類比值處於不斷的變化。如果寫入多於一個相同的值,可加入一點漣波。
其他相關的構想
使用積分的電壓
所轉移的像素電壓不藉由固定的梯度電壓定義,但由該變化梯度電壓的積分定義。RON的影響可由系統中的校準補償。以積分的轉移,該類比訊號的「漸升」時間也可用於轉移資料、減少用於改變該類比值的經常開支。
每個顯示器只使用一個固定類比漸升圖案
(只限於慢顯示器,只限於低灰階解析度)
對於該整個顯示器只使用一個靜態類比圖案(只有一個類比線、一個DAC)。
如果該群組由64 x 64=4096像素構成,該類比訊號在改變成下一個值的4096時鐘之前輸出每個灰階值。如果使用了6位元灰階解析度,該位址必定以4096 * 2^6 * 60fps=15MHz寫入。
如果該灰階值幾乎平均地分佈,具有固定類比值的時間可減少,所以此結構也可能用於更快的顯示器。
為了減少電壓階段的數量,只使用小的基本位元解析度,像是4位元。可應用較高的解析度,在一個或不同的訊框中PWM使用多重寫入。
具有數位AM結構以及只有一個群組與一個DAC的正常LCD
此具體實施例中的該整個顯示器包含一個群組,並使用數位矩陣結構,且每個群組只在類比訊號上。
背板設計
1. 基於LTPS的新背板設計已針對驅動具有高訊框速率的SLM而發展出,其不只使用於全像,此外也用於其他的立體以及2D顯示器。
2. 藉由應用橫跨數個像素胞元的電荷循環分佈電荷而限制功率消耗。
3. 此發明基於群組設計,其包含用於控制列線與行線以及像素矩陣的
位址解碼器,該像素矩陣的每個胞元具有三個TFT以及從該SLM邊緣提供電荷的資料線。
4. 像素胞元的所有三個TFT被數位控制;三個中的兩個為了打開/關閉稱為轉移TFT TT的第三TFT(見圖),因此電荷可從該類比線轉移至定址像素電容(CPixel)。
請參見上述第6圖。
5. 數個控制模式為可能的(見第6圖):
用語:
TT:將電荷從該類比線發送至特定像素電容器的轉移TFT
Tx、Ty:藉由可定址方式打開/關閉轉移電晶體TT的TFT
類比線(在兩個圖式中以紅色強調):提供該電壓以充電像素電容
ENA(E/D)線:此線控制施加至TT的閘電容的電荷狀態;如果活化的電荷將被轉移至TT的閘極;否則電荷以相反的方向從TT的閘極而移動離開;
第一方法
指派至特定電壓值之像素的TFT(Tx,Ty)隨後以活化的ENA訊號打開,用以寫入該電壓
導致活化轉移電晶體TT,因為其閘電容被充電;像素電容依照在該類比資料線上所施加的電壓而被充電
然後其以去活化的ENA訊號關閉,以當新的以及不同的電壓(預定用於其他像素胞元)將由該類比資料線提供時保留該電荷
在該轉移電晶體TT的閘電容上的電荷被配置在遍及該ENA線上;因為該轉移電晶體TT是關閉的,該像素電容不再被施加至該類比線的電壓影響
結果:
因為電荷均等化的時機可由ENA訊號線控制,此控制方案
幫助減少功率消耗的有效率的電荷循環
對於每個像素的傳送時間可被控制
第二方法
具有相同電壓值的程序充電像素胞元就像第一方法中所描述的相同
相較於該第一個,測量以保存該電荷於每個像素電容中是不同的:當需要相同電壓的所有像素隨後被充電時,所有的位址線以及該ENA線被活化
所有轉移電晶體TT的閘電容被放電,關閉TT,因此該電荷及因此該像素電壓留下
然後該電壓可被進一步增加,且需要較高電壓的像素將以上述所描述之相同的方式被定址
結果:
相較於該第一個,需要較少的去能循環(只取決於灰/相值的數量)增加訊框速率
第三方法
此類型的控制方案不同於上述兩個方案
在開始時,所有的位址線以及該ENA訊號線被活化,導致所有像素胞元將藉由相同的電壓值提供。
導致造成最小化R(on);R(on):通道電阻的該轉移電晶體TT的閘電容充電
轉移電晶體TT是打開的
由於保存在該TT之閘極上的電荷維持其打開,然後所有的位址線以及該ENA線被去活化
藉由增加該類比資料線,所有像素電容將因此被充電;只要特定像素的位址線不被活化,此會延續
當特定像素的位址線被活化,則轉移電晶體TT閘電容的電
荷在該ENA線上被放電,導致關閉該轉移電晶體TT
此操作確保具有活化位址線的像素將不被電壓的進一步增加影響,但所有的其他非活化像素將由新的電壓值應用
結果:
沒有額外的賦能/去能操作以及延遲
10‧‧‧電壓特性
12‧‧‧空間光調變器
14‧‧‧像素
15‧‧‧像素值
Claims (30)
- 一種用於一空間光調變器(12)的背板裝置,特別是在一顯示裝置中的一空間光調變器(12),該顯示裝置用於產生一景象或內容的一二維及/或三維呈現,該空間光調變器(12)包含具有像素位址以及可由該背板裝置(16)利用主動可控制切換元件(100、200、300、400)電控制的複數像素(14),用以指派具有大於1的一位元深度的像素值(15)至該等像素(14),該背板裝置(16)包含用於每個像素(14)的至少一電極(500)、至少一類比線(22)以及至少一像素定址裝置(24),其中這種像素定址裝置(24)包含x定址線(26)以及y定址線(28),其中每個像素(14)連接至一類比線(22)、一x定址線(26)以及一y定址線(28),其中如同一像素值(15)指派方案,一產生裝置被適配,以產生將施加至該至少一類比線(22)的一電壓特性(10),使得該電壓特性(10)取決於將被指派至該等像素(14)的該像素值(15),其中該背板裝置(16)被適配,使得該像素位址取決於作為一像素定址方案的所產生電壓特性(10)而決定,以及,使得所產生的電壓特性(10)被施加至該至少一類比線(22),用於指派該像素值(15)至該等像素(14)的目的。
- 根據申請專利範圍第1項所述的背板裝置,其中該電壓特性(10)是一電壓漸升函數及/或一電壓漸降函數及/或一鋸齒狀函數,及/或其中該電壓特性(10)包含用於一預定期間之時間的一過驅動值,及/或其中該電壓特性(10)包含用於預定期間之時間的一欠驅動值。
- 根據申請專利範圍第1項所述的背板裝置,其中該電壓特性(10)在時間上為可變的,且顯著地具有一數學上單調函數的特徵,特別是單調增加或單調減少。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中被施加至該至少一類比線(22)的所產生電壓特性(10)決定該等像素(14)定址的順序。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中被決定的 該像素位址關於該x方向以及該y方向而被產生,其中一像素值(15)至一像素(14)的指派以一隨機存取的方式關於該x方向以及該y方向而進行。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中相同像素值(15)被指派至的所有像素(14)的定址在該背板裝置(16)的一個操作模式中在時間上彼此相近的進行,及/或其中在該背板裝置(16)的另一個操作模式中在實質上相同的時間,及/或其中仍在該背板裝置(16)的另一個操作模式中在一段時間中,及/或其中在一像素值(15)只被指派至一個像素(14)的一時間。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中該空間光調變器(21)及/或該背板裝置(16)包含像素(14)的至少兩個群組(18)的一群組配置,以及其中每個群組(18)包含一類比線(22)以及用於定址該群組(18)之該等像素(14)的一像素定址裝置(24)。
- 根據申請專利範圍第7項所述的背板裝置,其中該群組(18)被彼此獨立地控制,及/或其中形成該空間光調變器(12)一連接或一連續區域的複數個像素(14)形成一群組(18),其中這種區域可具有一長方形、一正方形、一蜂巢形,以及其中一群組(18)較佳地不延伸超過該空間光調變器(12)的一全寬或一全長。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中用於一像素(14)的一控制電路(20)包含兩個TFT(100,200),其中該第一TFT(100)連接至該類比線(22)、一x定址線(26)以及該第二TFT(200),其中該第二TFT(200)連接至該第一TFT(100)、一y定址線(28)以及該像素(14)的該電極(500)。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中用於一像素(14)的一控制電路(20)包含兩個TFT(100,200),其中該第一TFT(100)連接至一x定址線(26)、一y定址線(28)以及該第二TFT(200),以及其中該第二TFT(200)連接至該第一TFT(100)、該類比線(22)以及該像素(14)的該電極(500)。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,包含至少一賦能線(30),每個像素(14)連接至一賦能線(30)。
- 根據申請專利範圍第11項所述的背板裝置,其中用於一像素(14)的一控制電路(20)包含三個TFT(100,200,300),其中該第一TFT(100)連接至該賦能線(30)、一x定址線(26)以及該第二TFT(200),其中該第二TFT(200)連接至該第一TFT(100)、一y定址線(28)以及該第三TFT(300),以及其中該第三TFT(300)連接至該第二TFT(200)、該類比線(22)以及該像素(14)的該電極(500)。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中用於一像素(14)的一控制電路(20)包含三個TFT(100,200,300),其中對於兩個像素(14;20,32)位在彼此鄰近處,且由相同的y定址線(28)定址,該第一像素(20)的該第一TFT(100)-作為一賦能功能-連接至該第二像素(32)的該x定址線(26)、該y定址線(28)以及該第一像素(20)的該第二TFT(200),其中該第一像素(20)的該第二TFT(200)連接至該第一像素(20)的該第一TFT(100)、該第一像素(20)的一x定址線(26)以及該第一像素(20)的該第三TFT(300),其中該第一像素(20)的該第三TFT(300)連接至該第一像素(20)的該第二TFT(200)、該類比線(22)以及該第一像素(20)的該電極(500),其中該第二像素(32)的該第一TFT(100)-作為一賦能功能-連接至該第一像素(20)的該x定址線(26)、該y定址線(28)以及該第二像素(32)的該第二TFT(200),其中該第二像素(32)的該第二TFT(200)連接至該第二像素(32)的該第一TFT(100)、該第二像素(200)的一x定址線(26)以及該第二像素(32)的該第三TFT(300),以及其中該第二像素(32)的該第三TFT(300)連接至該第二像素(32)的該第二TFT(200)、該類比線(22)以及該第二像素(32)的該電極(500)。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中用於一像素(20,32,34,36)的一控制電路(20,32,34,36)包含三個TFT(100,200,300),其中對於四個像素(20,32,34,36)位在彼此鄰近處,且由相同的y定址線(28)定址,其中該第一像素(20)的該第一TFT(100)-作為一賦能 功能-連接至該第三像素(34)的該x定址線(26)、該y定址線(28)以及該第一像素(20)的該第二TFT(200),其中該第一像素(20)的該第二TFT(200)連接至該第一像素(20)的該第一TFT(100)、該第一像素(20)的一x定址線(26)以及該第一像素(20)的該第三TFT(300),其中該第一像素(20)的該第三TFT(300)連接至該第一像素(20)的該第二TFT(200)、該類比線(22)以及該第一像素(20)的該電極(500),其中該第二像素(32)的該第一TFT(100)-作為一賦能功能-連接至該第一像素(20)的該x定址線(26)、該y定址線(28)以及該第二像素(32)的該第二TFT(200),其中該第二像素(32)的該第二TFT(200)連接至該第二像素(32)的該第一TFT(100)、該第二像素(32)的一x定址線(26)以及該第二像素(32)的該第三TFT(300),其中該第二像素(32)的該第三TFT(300)連接至該第二像素(32)的該第二TFT(200)、該類比線(22)以及該第二像素(32)的該電極(500),其中該第三像素(34)的該第一TFT(100)-作為一賦能功能-連接至該第四像素(36)的該x定址線(26)、該y定址線(28)以及該第三像素(34)的該第二TFT(200),其中該第三像素(34)的該第二TFT(200)連接至該第三像素(34)的該第一TFT(100)、該第三像素(34)的一x定址線(26)以及該第三像素(34)的該第三TFT(300),其中該第三像素(34)的該第三TFT(300)連接至該第三像素(34)的該第二TFT(200)、該類比線(22)以及該第三像素(34)的該電極(500),其中該第四像素(36)的該第一TFT(100)-作為一賦能功能-連接至該第二像素(32)的該x定址線(26)、該y定址線(28)以及該第四像素(36))的該第二TFT(200),其中該第四像素(36))的該第二TFT(200)連接至該第四像素(36)的該第一TFT(100)、該第四像素(36)的一x定址線(26)以及該第四像素(36)的該第三TFT(300),其中該第四像素(36)的該第三TFT(300)連接至該第四像素(36)的該第二TFT(200)、該類比線(22)以及該第四像素(36)的該電極(500)。
- 根據申請專利範圍第13項所述的背板裝置,其中該賦能線(30)的邏輯位準相應於該x定址線(26)的邏輯位準。
- 根據申請專利範圍第9項中所述的背板裝置,其中一像素(20,32,34,36) 的該第一TFT(100)以及該相同像素(20,32,34,36)的該第二TFT(200)被結合成一雙閘TFT。
- 根據申請專利範圍第9項中所述的背板裝置,其中一x定址線(26)或一y定址線(28)與一像素(20,32,34,36)的該第一TFT(100)的該閘極(G)連接,或與該像素(20,32,34,36)的該第二TFT(200)的該閘極(G)連接,或與根據申請專利範圍第16項所述的該雙閘TFT的閘極連接。
- 根據申請專利範圍第9項中所述的背板裝置,其中一賦能線(30)或作為一賦能線(30)的該x定址線(26)與一像素(20,32,34,36)的該第一TFT(100)的該源極(S)連接,及/或其中一像素(20,32,34,36)的該第一TFT(100)的該汲極(D)連接至該相同像素的該第二TFT(200)的該源極(S)。
- 根據申請專利範圍第9項中所述的背板裝置,其中該類比線(22)連接至一像素(20,32,34,36)的該第三TFT(300)的該源極(S),以及該相同像素(20,32,34,36)的該電極(500)與該相同像素(20,32,34,36)的該第三TFT(300)的該汲極(D)連接,及/或其中一像素(20,32,34,36)的該第二TFT(200)的該汲極(D)連接至該相同像素(20,32,34,36)的該第三TFT(300)的該閘極(G)。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中該像素定址裝置(24)包含至少一x位址解碼器(38,38’)以及至少一y位址解碼器(44,44’),該x位址解碼器(38,38’)連接至該x定址線(26),以及該y位址解碼器(44,44’)連接至該y定址線(28)。
- 根據申請專利範圍第20項所述的背板裝置,其中該x位址解碼器(38,38’)及/或該y位址解碼器(44,44’)是基於一動態NOR解碼器及/或基於一動態AND解碼器及/或基於一OR解碼器及/或基於包含一NAND以及NOR電路的一CMOS解碼器及/或基於一AND解碼器。
- 根據申請專利範圍第20項所述的背板裝置,其中該x位址解碼器(38,38’)及/或該y位址解碼器(44,44’)與該背板裝置(16)分開配置,或其中該x位址解碼器(38,38’)及/或該y位址解碼器(44,44’)位在該背板裝置(16) 的該外部邊緣,或其中該x位址解碼器(38,38’)及/或該y位址解碼器(44,44’)位在該背板裝置(16)上介於該等像素(14;20,32,34,36)之間。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中每個像素(14)包含一像素控制結構(20,32,34,36),其中該像素控制結構(20,32,34,36)以一一般佈局配置,其中所有像素控制結構(20,32,34,36)較佳以相同方式定向,或其中兩個鄰近像素的該像素控制結構(20,32,34,36)彼此鏡相配置,或其中四個鄰近像素的該像素控制結構(20,32,34,36)彼此鏡相配置。
- 根據申請專利範圍第1至3項中任一項所述的背板裝置,其中該空間光調變器(12)被適配用以基於繞射而偏轉與該空間光調變器(12)交互作用的光,其中該空間光調變器(12)較佳根據WO 2010/149587的其中一個申請專利範圍實現。
- 一種用於操作一空間光調變器的一背板裝置的方法,特別是用於操作根據申請專利範圍第1至24項中任一項所述的背板裝置,該空間光調變器(12)包含具有像素位址且由該背板裝置(16)利用主動可控制切換元件(100、200、300、400)電控制的複數像素(14),該背板裝置(16)用以指派具有大於1的一位元深度的像素值(15)至該像素(14),其中該背板裝置(16)包含用於每個像素(14)的至少一電極(500)、至少一類比線(22)以及至少一像素定址裝置(24),其中這種像素定址裝置(24)包含x定址線(26)以及y定址線(28),其中每個像素(14)連接至一類比線(22)、一x定址線(26)以及一y定址線(28),該方法包含下述步驟:‧如同一像素值(15)指派方案,一產生裝置產生將施加至該至少一類比線(22)的一電壓特性(10),使得該電壓特性(10)取決於將被指派至該像素(14)的該像素值(15),‧該像素位址取決於作為一像素定址方案之所產生的電壓特性(10)而決定,以及‧所產生的電壓特性(10)被施加至該至少一類比線(22),用於指派該像素值(15)至該像素(14)的用途。
- 根據申請專利範圍第25項所述的方法,其中對於指派一像素值(15)至一像素(14),用於此像素(14)的該x定址線(26)以及該y定址線(28)被選擇,以及連接至此像素(14)的該賦能線(30)被活化,導致一電荷從該類比線(22)轉移至該像素(14)的該電極(500),其中該x定址線(26)以及該y定址線(28)被取消選擇,及/或連接至此像素(14)的該賦能線(30)被去活化,用以維持在此像素(14)的該電極(500)轉移的該電荷。
- 根據申請專利範圍第25或26項所述的方法,其中對於指派該相同像素值(15)至多個像素(14),對於每個這些像素(14),連接至這種像素(14)的該賦能線(30)被活化,且該x定址線(26)以及該y定址線(28)被隨後地選擇,導致一隨後的電荷轉移,從該類比線(22)轉移至每個隨後活化之像素(14)的該電極(500),其中用於這些像素(14)的該x定址線(26)、該y定址線(28)以及該賦能線(30)被去活化,用以維持在這些像素(14)的該電極(500)轉移的該電荷。
- 根據申請專利範圍第25項所述的方法,其中對於多個選擇的像素(14),該x定址線(26)以及該y定址線(28)被選擇,以及具有一賦能功能用於這些像素(14)的定址線被活化,或連接至這些像素(14)的該賦能線(30)被活化,用以將所有這些像素(14)的該電極(500)設定成如同經由該類比線(22)所提供的一相同電壓,及/或用以短路所選擇像素(14)的所有電極(500),其中該x定址線(26)以及該y定址線(28)被取消選擇,其中對於指派一像素值(15)至一像素(14),用於此像素(14)的該x定址線(26)以及該y定址線(28)被選擇,導致一電荷轉移,從該類比線(22)轉移至該像素(14)的該電極(500),其中該x定址線(26)以及該y定址線(28)被取消選擇,以及其中連接至這些像素(14)的該賦能線(30)被去活化,用以維持這些像素(14)之該電極(500)的該電荷。
- 一種空間光調變器,特別用於一顯示裝置,用以產生一景象或內容的一二維及/或三維呈現,該空間光調變器包含根據申請專利範圍第1至24項中任一項所述的一背板裝置(16)。
- 一種用以產生一景象的一二維及/或三維呈現的顯示裝置,特別是一立 體或全像顯示裝置,該顯示裝置包含根據申請專利範圍第1至24項中任一項所述的一背板裝置(16)或包含根據申請專利範圍第29項所述的該空間光調變器(12)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP10156572 | 2010-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201213859A TW201213859A (en) | 2012-04-01 |
TWI507733B true TWI507733B (zh) | 2015-11-11 |
Family
ID=43903938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100108865A TWI507733B (zh) | 2010-03-15 | 2011-03-15 | 空間光調變器背板裝置及操作背板裝置方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9076375B2 (zh) |
EP (1) | EP2548194B1 (zh) |
JP (1) | JP5907899B2 (zh) |
KR (1) | KR101819073B1 (zh) |
CN (1) | CN103038808B (zh) |
CA (1) | CA2793123C (zh) |
TW (1) | TWI507733B (zh) |
WO (1) | WO2011113843A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541034A (ja) | 2010-09-01 | 2013-11-07 | シーリアル テクノロジーズ ソシエテ アノニム | バックプレーンデバイス |
JPWO2015040971A1 (ja) * | 2013-09-18 | 2017-03-02 | 株式会社Jvcケンウッド | 画像表示装置 |
KR20150066901A (ko) | 2013-12-09 | 2015-06-17 | 삼성전자주식회사 | 디스플레이 패널의 구동 장치 및 구동 방법 |
KR102536628B1 (ko) * | 2015-08-24 | 2023-05-26 | 엘지디스플레이 주식회사 | 투명표시장치 |
US11716548B2 (en) | 2018-03-13 | 2023-08-01 | Meta Platforms Technologies, Llc | Timing of multiplexed sensor phase measurements in a depth camera assembly for depth determination using fringe interferometry |
US10665319B1 (en) * | 2018-09-20 | 2020-05-26 | Amazon Technologies, Inc. | Memory device testing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001082284A1 (en) * | 2000-04-26 | 2001-11-01 | Ultrachip, Inc. | Low power lcd driving scheme |
US20020000966A1 (en) * | 2000-07-03 | 2002-01-03 | Yasuyuki Kudo | Liquid crystal display device |
EP1414011A1 (en) * | 2002-10-22 | 2004-04-28 | STMicroelectronics S.r.l. | Method for scanning sequence selection for displays |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683416B2 (ja) * | 1986-10-24 | 1994-10-19 | 株式会社日立製作所 | 液晶表示装置用駆動回路 |
JP3295953B2 (ja) * | 1991-11-11 | 2002-06-24 | セイコーエプソン株式会社 | 液晶表示体駆動装置 |
JPH0667154A (ja) * | 1992-08-14 | 1994-03-11 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置の駆動方法 |
JP3070893B2 (ja) * | 1993-08-26 | 2000-07-31 | シャープ株式会社 | 液晶駆動装置 |
JPH07319429A (ja) * | 1994-05-30 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置の駆動方法および液晶画像表示装置 |
JPH07334124A (ja) * | 1994-06-08 | 1995-12-22 | Casio Comput Co Ltd | 液晶駆動装置 |
JP3234131B2 (ja) * | 1995-06-23 | 2001-12-04 | 株式会社東芝 | 液晶表示装置 |
WO1997011447A1 (fr) * | 1995-09-20 | 1997-03-27 | Hitachi, Ltd. | Dispositif d'affichage d'images |
US20030071813A1 (en) * | 1996-06-05 | 2003-04-17 | Alessandro Chiabrera | Three-dimensional display system: apparatus and method |
JP3947249B2 (ja) * | 1996-07-10 | 2007-07-18 | 株式会社日立製作所 | 画像表示素子、画像表示装置およびその駆動方法 |
JP3428593B2 (ja) | 2000-09-05 | 2003-07-22 | 株式会社東芝 | 表示装置及びその駆動方法 |
JP2003050404A (ja) * | 2001-08-06 | 2003-02-21 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
SG120888A1 (en) * | 2001-09-28 | 2006-04-26 | Semiconductor Energy Lab | A light emitting device and electronic apparatus using the same |
US7492513B2 (en) * | 2002-01-23 | 2009-02-17 | Sergey Fridman | Autostereoscopic display and method |
JP2006030592A (ja) * | 2004-07-16 | 2006-02-02 | Ricoh Co Ltd | 画像表示装置及びその駆動回路 |
DE102004063838A1 (de) | 2004-12-23 | 2006-07-06 | Seereal Technologies Gmbh | Verfahren und Einrichtung zum Berechnen computer generierter Videohologramme |
TW200638304A (en) * | 2005-04-22 | 2006-11-01 | Silicon Touch Tech Inc | Driving method and device enabling a display to reduce power consumption |
US20070263016A1 (en) * | 2005-05-25 | 2007-11-15 | Naugler W E Jr | Digital drive architecture for flat panel displays |
US7605785B2 (en) * | 2005-07-12 | 2009-10-20 | Eastman Kodak Company | Black level uniformity correction method |
JP2007047348A (ja) * | 2005-08-09 | 2007-02-22 | Sanyo Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
CN101401148B (zh) * | 2006-05-19 | 2011-02-09 | 夏普株式会社 | 有源矩阵型液晶显示装置及其驱动方法 |
WO2008138983A2 (en) | 2007-05-16 | 2008-11-20 | Seereal Technologies S.A. | Holographic display |
GB0718640D0 (en) | 2007-05-16 | 2007-11-07 | Seereal Technologies Sa | Holograms |
DE102007040712B4 (de) | 2007-08-23 | 2014-09-04 | Seereal Technologies S.A. | Elektronisches Anzeigegerät und Vorrichtung zur Ansteuerung von Pixeln eines Displays |
WO2009092717A1 (de) | 2008-01-21 | 2009-07-30 | Seereal Technologies S.A. | Vorrichtung zum ansteuern von pixeln und elektronisches anzeigegerät |
KR101729670B1 (ko) | 2009-06-23 | 2017-04-24 | 시리얼 테크놀로지즈 에스.에이. | 선형적으로 평행하게 배열된 전극들에 기초한 가변 회절 소자를 포함한, 2차원 및/또는 3차원 이미지 내용을 표시하기 위한 디스플레이용 광 변조 장치 |
-
2011
- 2011-03-15 CN CN201180024060.1A patent/CN103038808B/zh active Active
- 2011-03-15 EP EP11708461.6A patent/EP2548194B1/en active Active
- 2011-03-15 KR KR1020127026915A patent/KR101819073B1/ko active IP Right Grant
- 2011-03-15 JP JP2012557532A patent/JP5907899B2/ja active Active
- 2011-03-15 WO PCT/EP2011/053912 patent/WO2011113843A1/en active Application Filing
- 2011-03-15 TW TW100108865A patent/TWI507733B/zh active
- 2011-03-15 CA CA2793123A patent/CA2793123C/en active Active
- 2011-03-15 US US13/635,104 patent/US9076375B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001082284A1 (en) * | 2000-04-26 | 2001-11-01 | Ultrachip, Inc. | Low power lcd driving scheme |
US20020000966A1 (en) * | 2000-07-03 | 2002-01-03 | Yasuyuki Kudo | Liquid crystal display device |
EP1414011A1 (en) * | 2002-10-22 | 2004-04-28 | STMicroelectronics S.r.l. | Method for scanning sequence selection for displays |
Also Published As
Publication number | Publication date |
---|---|
KR20130018772A (ko) | 2013-02-25 |
US20130002638A1 (en) | 2013-01-03 |
WO2011113843A1 (en) | 2011-09-22 |
EP2548194B1 (en) | 2021-09-01 |
EP2548194A1 (en) | 2013-01-23 |
JP2013525825A (ja) | 2013-06-20 |
CN103038808B (zh) | 2016-08-03 |
US9076375B2 (en) | 2015-07-07 |
KR101819073B1 (ko) | 2018-01-16 |
CN103038808A (zh) | 2013-04-10 |
JP5907899B2 (ja) | 2016-04-26 |
CA2793123A1 (en) | 2011-09-22 |
CA2793123C (en) | 2018-08-28 |
TW201213859A (en) | 2012-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11854456B2 (en) | Electro-optic displays and methods for driving the same | |
TWI507733B (zh) | 空間光調變器背板裝置及操作背板裝置方法 | |
KR101798312B1 (ko) | 디스플레이 장치를 제어하기 위한 회로 | |
US8878769B2 (en) | Electrophoretic display apparatus and method of driving the same | |
TW200419509A (en) | Driving a bi-stable matrix display device | |
MX2011010906A (es) | Pantalla de matriz activa de energia baja. | |
US9860943B2 (en) | Backplane device | |
EP1145217B1 (en) | Active backplane circuitry, spatial light modulator comprising such a circuitry, and method of operating such a spatial light modulator | |
US8723852B2 (en) | Method of driving a display panel, and display device for performing the method | |
EP2609583A1 (en) | Display control mode | |
US10152941B2 (en) | Display apparatus and method employing pre-charging based on image data comparison | |
US11978506B2 (en) | Spatial light modulator | |
TWI277936B (en) | Driving method for a liquid crystal display |