TWI505475B - 薄膜電晶體及其製造方法 - Google Patents
薄膜電晶體及其製造方法 Download PDFInfo
- Publication number
- TWI505475B TWI505475B TW101139494A TW101139494A TWI505475B TW I505475 B TWI505475 B TW I505475B TW 101139494 A TW101139494 A TW 101139494A TW 101139494 A TW101139494 A TW 101139494A TW I505475 B TWI505475 B TW I505475B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- film transistor
- thin film
- gate
- metal oxide
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本發明是有關於一種薄膜電晶體以及其製造方法。
金屬氧化物半導體電晶體具有較高的載子遷移率、較佳的電性表現以及可在低溫下製造等優點,因此備受重視。近年來,金屬氧化物半導體電晶體正朝向無線射頻識別技術(Radio Frequency Identification,RFID)以及可撓式顯示裝置發展。在低功率高頻率的電路中,金屬氧化物半導體電晶體的載子遷移率必須更高。但是,目前金屬氧化物半導體電晶體的載子遷移率均小於35 cm2
V-1
s-1
,無法滿足需求。因此,目前仍亟需一種具有更高載子遷移率的電晶體。
本發明之一態樣係提供一種薄膜電晶體,其具有極高的載子遷移率。
此薄膜電晶體包含一金屬氧化物半導體層、一第一絕緣層、一第一閘極、一源極及一汲極。金屬氧化物半導體層包含一通道區、一源極區及一汲極區。通道區具有至少一第一區域以及一第二區域,第一區域之氧空缺濃度大於第二區域之氧空缺濃度。第一區域被第二區域圍繞。源極區和汲極區分別位於通道區之相對兩側。第一絕緣層配置在通道區上。第一閘極配置在第一絕緣層上。第一閘極具
有至少一第一開口,且第一開口位於第一區域上方。源極和汲極分別電性連接源極區與汲極區。
根據本發明一實施方式,薄膜電晶體更包含一第二閘極以及一第二絕緣層。第二閘極與第一閘極分別配置在金屬氧化物半導體層的相對兩側,且第二絕緣層配置在第二閘極與金屬氧化物半導體層之間。
根據本發明一實施方式,薄膜電晶體更包含一基板,第二閘極配置在基板上,第二絕緣層覆蓋第二閘極,金屬氧化物半導體層位於第二絕緣層上。
根據本發明一實施方式,第二閘極與第一閘極在垂直金屬氧化物半導體層的方向上至少部分重疊。
根據本發明一實施方式,第二閘極之一面積大於或實質上等於第一閘極之一面積。
根據本發明一實施方式,第一開口的一上視輪廓大致相同於第一區域的一上視輪廓。
根據本發明一實施方式,第一絕緣層具有至少一第二開口貫穿閘極絕緣層,且第二開口大致對準第一開口。
根據本發明一實施方式,第一區域之一寬度為約1 nm至約1 μm。
根據本發明一實施方式,通道區具有多數個第一區域,且這些第一區域係彼此分離。
根據本發明一實施方式,每一個第一區域的一上視輪廓具有一幾何中心,且任兩相鄰之第一區域之幾何中心之間的距離為約51 nm至約1500 nm。
根據本發明一實施方式,任兩相鄰之第一區域之間的
一間距為約50 nm至約500 nm。
根據本發明一實施方式,通道區的這些第一區域的分佈密度為約1×106
個/mm2
至約1×107
個/mm2
。
根據本發明一實施方式,第一區域的氧空缺濃度對第二區域的氧空缺濃度的比值為約1.1至約1.3。
根據本發明一實施方式,金屬氧化物半導體層包含銦鎵鋅氧化物(IGZO)。
本發明之另一態樣係提供一種製造薄膜電晶體之方法,此方法包含以下步驟:(a)形成一金屬氧化物半導體層於一基材上,金屬氧化物半導體層具有一初始氧空缺濃度;(b)形成一第一絕緣層於金屬氧化物半導體層上;(c)形成一第一圖案化導電層於第一絕緣層上,其中第一圖案化導電層具有至少一開口,且開口在基材之投影與金屬氧化物半導體層在基材之投影重疊;(d)以第一圖案化導電層為遮罩,處理金屬氧化物半導體層,以形成具有至少一第一區域的一通道區,且第一區域的氧空缺濃度大於初始氧空缺濃度;以及(e)形成一源極和一汲極於通道區之相對兩側。
根據本發明一實施方式,步驟(a)之基材包含一第二導電層以及一第二絕緣層覆蓋第二導電層,且金屬氧化物半導體層形成在第二絕緣層上。
為了使本揭示內容的敘述更加詳盡與完備,下文針對了本發明的實施態樣與具體實施例提出了說明性的描述;但這並非實施或運用本發明具體實施例的唯一形式。以下
所揭露的各實施例,在有益的情形下可相互組合或取代,也可在一實施例中附加其他的實施例,而無須進一步的記載或說明。
在以下描述中,將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而,可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下,為簡化圖式,熟知的結構與裝置僅示意性地繪示於圖中。
第1圖繪示本發明一實施方式之薄膜電晶體100的上視示意圖,第2圖繪示第1圖沿線段2-2’的剖面示意圖。請同時參照第1圖及第2圖,薄膜電晶體100包含金屬氧化物半導體層110、第一絕緣層140、第一閘極150、源極161以及汲極162。
金屬氧化物半導體層110包含通道區120、源極區131及汲極區132,如第2圖所示。金屬氧化物半導體層110可包含例如銦鎵鋅氧化物(IGZO)、銦鋅氧化物(IZO)或銦鋅錫氧化物(IZTO)。金屬氧化物半導體層110中的氧空缺濃度(concentration of oxygen vacancies)對於金屬氧化物半導體層110的性質有顯著影響,本發明的其中一個特徵為金屬氧化物半導體層110中具有至少兩種不同的氧空缺濃度,下文將詳述之。
通道區120具有至少一第一區域121以及一第二區域122,第一區域121的氧空缺濃度大於第二區域122的氧空缺濃度。在一實施方式中,第二區域122的氧空缺濃度是在沈積金屬氧化物半導體層110時就具有的初始氧空缺濃度。在後續步驟中,藉由適當處理而提高第一區域121的
氧空缺濃度,使第一區域121的氧空缺濃度大於第二區域122的氧空缺濃度,下文將更詳細敘述。在一實施方式中,每一第一區域121的氧空缺濃度對第二區域122的氧空缺濃度比值為約1.1至約1.3。在某些實施例,若第一區域121的氧空缺濃度對第二區域122的氧空缺濃度的比值低於約1.1,則對於提高通道區120的載子遷移率的貢獻有限。反之,若上述比例高於約1.3,則對於薄膜電晶體100元件的性能不利,例如元件可能無法關閉。在另一實施方式中,第一區域121的相對氧空缺濃度(relative concentration of oxygen vacancies)為約23-27%,第二區域122的相對氧空缺濃度為約18-22%。上述相對氧空缺濃度可根據S.Jeong等人2010年提出的方法計算(Adv.Mater.2010,22,1346)。
在一實施方式中,通道區120包含多數個第一區域121。每一個第一區域121彼此分離而不相接觸,且每一個第一區域121被第二區域122圍繞。舉例而言,這些第一區域121可散佈在第二區域122中。雖然在第1圖繪示的實施方式中,第一區域121的上視輪廓為長條形。但是,第一區域121的上視輪廓可為其他形狀。舉例而言,如第3圖所示,第一區域121的上視輪廓可為圓形或其他形狀。在一實例中,通道區120中這些第一區域121的分佈密度為約1×106
個/mm2
至約1×107
個/mm2
。本文中,「第一區域的分佈密度」是指單位面積中第一區域的數量而言。根據某些實施例,若第一區域121的分佈密度低於約1×106
個/mm2
,則對於提高薄膜電晶體100的有效場效遷移率(effective field-effect mobility)的幫助有限。反之,若第一
區域121的分佈密度為大於約1×107
個/mm2
,則可能導致薄膜電晶體100無法被關閉。
在另一實施方式中,如第3圖所示,每一個第一區域121的寬度W為約1 nm至約1 μm,較佳為約10 nm至約300 nm。若第一區域121的寬度W大於約1 μm,則第一區域121的分佈密度會降低。反之,若第一區域121的寬度W小於約1 nm,則會大幅增加製造的困難性。在一實施例中,每一個第一區域121的上視輪廓具有一幾何中心C,且任兩相鄰之第一區域121之幾何中心C之間的距離D為約51 nm至約1500 nm。上述寬度W及距離D的範圍並非單純的設計變更,而係基於第一區域121的分佈密度、製造可行性以及最終元件的開關性能而為設計。
在又一實施方式中,任兩相鄰第一區域121之間的一間距S為約50 nm至約500 m。如上所述,通道區120中的每一個第一區域121彼此分離而不相接觸,根據本發明諸多實施例,當兩相鄰第一區域121之間的間距S小於約50 nm時,則可能因為氧空缺的擴散效應而導致兩相鄰第一區域121實質上相互連接,而使薄膜電晶體100無法被關閉。反之,若兩相鄰第一區域121之間的間距S大於於約500 nm,則單位面積所能配置的第一區域121的數量降低,導致僅能有限地提高薄膜電晶體100的有效場效遷移率。
請參照第2圖,金屬氧化物半導體層110還包含有源極區131以及汲極區132,分別位於通道區120之相對兩側。在一實施方式中,源極區131和汲極區132的氧空缺
濃度大於通道區120中第二區域122的氧空缺濃度。在一具體實例中,源極區131和汲極區132的氧空缺濃度實質上等於通道區120中第一區域121的氧空缺濃度。
第一絕緣層140和第一閘極150配置在金屬氧化物半導體層110上方,如第2圖所示。具體而言,第一絕緣層140配置在金屬氧化物半導體層110的通道區120上,第一閘極150配置在第一絕緣層140上。第一絕緣層140用以避免第一閘極150與金屬氧化物半導體層110接觸。在一實施例中,第一絕緣層140可為諸如氧化矽或氮化矽等透明氧化物所製成。在另一實施例中,第一絕緣層140為高分子材料所製成。第一閘極150可為諸如鋁、鎳、銅、釹等金屬或透明導電氧化物所製成。
在一實施方式中,第一閘極150具有至少一第一開口151貫穿第一閘極150,如第2圖所示。第一開口151位在第一區域121的上方。在一具體實例中,第一開口151的上視輪廓大致相同於第一區域121的上視輪廓。例如,第一開口151和第一區域121兩者的上視輪廓都為圓形或矩形,且第一開口151對準第一區域121。在一實例中,第一閘極150具有多數個第一開口151,而且每一個第一開口151位在其中一個第一區域121的上方。
在另一實施方式中,第一絕緣層140具有至少一第二開口142貫穿第一絕緣層140,如第2圖所示。第二開口142大致對準第一開口151。在此實施方式中,第一開口151與第二開口142露出通道區120的第一區域121。在一具體實例中,第一絕緣層140與第一閘極150具有實質上
相同的圖案。第一絕緣層140具有多數個第二開口142,每一個第二開口142大致對準這些第一開口151的其中一者。
源極161和汲極162分別電性連接金屬氧化物半導體層110的源極區131與汲極區132,如第2圖所示。舉例而言,源極161和汲極162可為金屬或透明導電氧化物所製成。源極161和汲極162接觸並配置在源極區131與汲極區132上。
在一實施方式中,薄膜電晶體100更包含一第二閘極170以及一第二絕緣層180,第2圖所示。第二閘極170與該第一閘極150分別配置在金屬氧化物半導體層110的相對兩側。第二絕緣層180配置在第二閘極170與金屬氧化物半導體層110之間,用以避免第二閘極170直接接觸金屬氧化物半導體層110。更明確地說,薄膜電晶體100更包含基板102,第二閘極170配置在基板102上,第二絕緣層180覆蓋第二閘極170,而金屬氧化物半導體層110位於第二絕緣層180上。在此實施方式中,第二閘極170在基板102上的投影與第一閘極150在基板102上的投影重疊。換言之,第二閘極170與第一閘極150在垂直金屬氧化物半導體層110的方向上至少是部分重疊的。在一具體實例中,第二閘極170的面積大於或實質上等於第一閘極150的面積。第二閘極170可以是不具開孔或是具有開孔的。
第4圖繪示本發明再一實施方式之薄膜電晶體100a的剖面示意圖。薄膜電晶體100a與第2圖繪示之實施方式的
不同之處在於,第一絕緣層140不具有任何開口。在一具體實例中,第一絕緣層140是由紫外光可穿透的材料所製成。薄膜電晶體100a的金屬氧化物半導體層110、第一閘極150、第二閘極170、第二絕緣層180、源極161和汲極162的具體實施方式及特徵可與前述的實施方式相同。
雖然在上述諸多實施方式中,第一開口151及/或第一區域121的數量是多數個,但是本發明並不限於多數個第一區域121及/或多數個第一開口151。更具體地說,請參見第5圖,其繪示本發明再一實施方式之薄膜電晶體100b的上視示意圖。薄膜電晶體100b與第1圖繪示之實施方式的不同之處在於,第一閘極150僅具有一個第一開口151,且第一開口151在通道區120中蜿蜒。第一區域121的上視輪廓和第一開口151的上視輪廓大致相同。因此,金屬氧化物半導體層110中第一區域121的數量也僅只有一個。據此,本發明並不限於多數個第一區域121及/或多數個第一開口151。
根據本發明其他的實施方式,薄膜電晶體100中的金屬氧化物半導體層110、第一絕緣層140、第一閘極150、源極161、汲極162、第二閘極170和第二絕緣層180都是以透明材料所製成,且薄膜電晶體100是形成在諸如窗玻璃的基板102上。在此實施方式中,具有薄膜電晶體100的基板102可應用於無線射頻識別技術(Radio Frequency Identification,RFID)。
本發明之另一態樣係提供一種製造薄膜電晶體之方法。第6圖繪示本發明一實施方式之製造薄膜電晶體之方
法300的流程圖,方法300包含步驟310至步驟350。第7A-7C圖繪示方法300的製程階段剖面示意圖。
在步驟310中,形成金屬氧化物半導體層110於基材402上,如第7A圖所示。可使用濺鍍法形成金屬氧化物半導體層110,使金屬氧化物半導體層110在形成時具有初始的氧空缺濃度。在一實施方式中,金屬氧化物半導體層410包含銦鎵鋅氧化物(IGZO)。在另一實施方式中,基材402包含基板102、第二導電層420以及第二絕緣層180。第二導電層420形成在基板102上,第二絕緣層180覆蓋第二導電層420。金屬氧化物半導體層110形成在第二絕緣層180上。
在步驟320中,形成第一絕緣層140於金屬氧化物半導體層110上,如第7B圖所示。第一絕緣層140可為有機材料或無機材料製成。在一實施例中,第一絕緣層140為諸如聚(4-乙基苯酚)(poly(4-vinyl)phenol,PVP)等高分子材料所製成。在其他實施例中,第一絕緣層140可為氧化矽或氮化矽。
在步驟330中,形成第一圖案化導電層410於第一絕緣層140上,如第7C圖所示。第一圖案化導電層410可為多層結構或單層結構。在一實施例中,第一圖案化導電層410可包含鋁、鎳、銅、釹或上述之組合。在另一實施例中,第一圖案化導電層410可為透明導電氧化物所製成。第一圖案化導電層410具有至少一開口411,且開口411在基材402之投影與金屬氧化物半導體層110在基材402之投影重疊。在此步驟中,可非必要性地包括對第一絕緣
層140進行圖案化,而形成如第2圖所示之具有第二開口142的第一絕緣層140。或者,在形成第一圖案化導電層410時,第一絕緣層140沒有進行圖案化,而形成如第7C圖所示之結構。因此,第一絕緣層140可具有第二開口142或不具有第二開口142。
在步驟340中,如第7C圖所示,以第一圖案化導電層410為遮罩處理金屬氧化物半導體層110,讓位在開口411下方部分的金屬氧化物半導體層410的氧空缺濃度提高,而形成具有至少一第一區域121的通道區120。第一區域121的氧空缺濃度大於步驟310中所述的初始氧空缺濃度。請注意,金屬氧化物半導體層110被第一圖案化導電層410遮蔽的部分的氧空缺濃度實質上維持在初始氧空缺濃度,而形成第二區域122。在一實施方式中,以紫外光430照射開口411下方之金屬氧化物半導體層410,以提高此部分之金屬氧化物半導體層410的氧空缺濃度,而形成第一區域121。在另一實施方式中,第一絕緣層140具有第二開口142(繪示於第2圖),則可利用氬電漿(Ar plasma)處理露出部分之金屬氧化物半導體層410,使露出部分之金屬氧化物半導體層410的氧空缺濃度提高。或者,可提供臭氧到露出部分之金屬氧化物半導體層410,使臭氧與金屬氧化物半導體層410接觸,而提高其氧空缺濃度。
在一實施方式中,步驟340還包含處理金屬氧化物半導體層410的源極區131和汲極區132,使源極區131和汲極區132的氧空缺濃度大於初始氧空缺濃度,如第7C圖所示。在一實施例中,處理後的源極區131和汲極區132
的氧空缺濃度實質上等於第一區域121的氧空缺濃度。
在步驟350中,形成源極161和汲極162於通道區120之相對兩側,而形成如第4圖所示的薄膜電晶體100a。源極161和汲極162可包含金屬或透明導電氧化物。源極161和汲極162可利用例如物理氣象沈積技術來形成。
第8A圖繪示本發明一實施方式之IGZO半導體層之電阻係數(resistivity)與氬電漿處理時間的關係圖。當將IGZO半導體層暴露在氬電漿約50秒後,IGZO半導體層的電阻係數由大於105
Ω cm降低到3.8 Ω cm。經計算,IGZO半導體層的相對氧空缺濃度則由20.18%提高到24.67%。
第8B圖繪示本發明一實施方式之薄膜電晶體100在汲極電位(VD
)20 V時,第一閘極電壓(VG
)與汲極電流(ID
)的關係圖。第8B圖中繪示三種不同氬電漿處理時間所製得之薄膜電晶體的VG
-ID
的關係圖。當氬電漿處理時間為3分鐘時,薄膜電晶體開啟時的ID
大於10-4
A,薄膜電晶體關閉時的ID
小於10-9
A,經計算之有效場效遷移率為79 cm2
V-1
s-1
。當氬電漿處理時間為5分鐘時,薄膜電晶體的源極至汲極的漏電流和第一閘極的漏電流增加,元件的開啟/關閉的特定並不理想。第8C圖繪示氬電漿處理時間為3分鐘之薄膜電晶體的ID
-VD
關係圖,在VG
為5 V至20 V的範圍時,其呈現極佳的輸出特性。在低VD
時,ID
與VD
成線性關係,並在高VD
增加時,出現飽和的現象。
習知的IGZO薄膜電晶體的有效場效遷移率僅為約10 cm2
V-1
s-1
,相較於習知的IGZO薄膜電晶體,根據本發明實施方式之薄膜電晶體的載子遷移率可提升高達7至8倍之
多。此外,根據本發明實施方式之薄膜電晶體確實具有極佳的開啟/關閉的特性。再者,根據上述揭露的製造方法,此薄膜電晶體具有很好的生產性。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧薄膜電晶體
100a‧‧‧薄膜電晶體
100b‧‧‧薄膜電晶體
102‧‧‧基板
110‧‧‧金屬氧化物半導體層
120‧‧‧通道區
121‧‧‧第一區域
122‧‧‧第二區域
131‧‧‧源極區
132‧‧‧汲極區
140‧‧‧第一絕緣層
142‧‧‧第二開口
150‧‧‧第一閘極
151‧‧‧第一開口
161‧‧‧源極
162‧‧‧汲極
170‧‧‧第二閘極
180‧‧‧第二絕緣層
300‧‧‧方法
310、320、330‧‧‧步驟
340、350‧‧‧步驟
402‧‧‧基材
410‧‧‧第一圖案化導電層
411‧‧‧開口
420‧‧‧第二導電層
430‧‧‧紫外光
2-2’‧‧‧線段
C‧‧‧幾何中心
D‧‧‧距離
W‧‧‧寬度
S‧‧‧間距
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖繪示本發明一實施方式之薄膜電晶體的上視示意圖。
第2圖繪示第1圖沿線段2-2’的剖面示意圖。
第3圖繪示本發明一實施方式之薄膜電晶體的上視示意圖。
第4圖繪示本發明再一實施方式之薄膜電晶體的剖面示意圖。
第5圖繪示本發明又一實施方式之薄膜電晶體的上視示意圖。
第6圖繪示本發明一實施方式之製造薄膜電晶體之方法的流程圖。
第7A-7C圖繪示本發明一實施方式之方法的製程階段剖面示意圖。
第8A圖繪示本發明一實施方式之IGZO半導體層之電阻係數與氬電漿處理時間的關係圖。
第8B圖繪示本發明一實施方式之薄膜電晶體的第一閘極電壓(VG
)與汲極電流(ID
)的關係圖。
第8C圖繪本發明一實施方式之薄膜電晶體的汲極電流(ID
)與汲極電位(VD
)關係圖。
100‧‧‧薄膜電晶體
102‧‧‧基板
110‧‧‧金屬氧化物半導體層
120‧‧‧通道區
121‧‧‧第一區域
122‧‧‧第二區域
131‧‧‧源極區
132‧‧‧汲極區
140‧‧‧第一絕緣層
142‧‧‧第二開口
150‧‧‧第一閘極
151‧‧‧第一開口
161‧‧‧源極
162‧‧‧汲極
170‧‧‧第二閘極
180‧‧‧第二絕緣層
Claims (16)
- 一種薄膜電晶體,包含:一金屬氧化物半導體層,包含:一通道區,具有至少一第一區域以及一第二區域,該第一區域之氧空缺濃度大於該第二區域之氧空缺濃度,其中該第一區域被該第二區域圍繞;以及一源極區及一汲極區,分別位於該通道區之相對兩側;一第一絕緣層,配置在該通道區上,該第一絕緣層覆蓋該通道區的該第一區域及該第二區域;一第一閘極,配置在該第一絕緣層上,其中該第一閘極具有至少一第一開口,且該第一開口位於該第一區域上方;以及一源極及一汲極,分別電性連接該源極區與該汲極區。
- 如請求項1所述之薄膜電晶體,更包含一第二閘極以及一第二絕緣層,其中該第二閘極與該第一閘極分別配置在該金屬氧化物半導體層的相對兩側,且該第二絕緣層配置在該第二閘極與該金屬氧化物半導體層之間。
- 如請求項2所述之薄膜電晶體,更包含一基板,該第二閘極配置在該基板上,該第二絕緣層覆蓋該第二閘極,該金屬氧化物半導體層位於該第二絕緣層上。
- 如請求項2所述之薄膜電晶體,其中該第二閘極與該第一閘極在垂直該金屬氧化物半導體層的方向上至少部分重疊。
- 如請求項2所述之薄膜電晶體,其中該第二閘極之一面積大於或實質上等於該第一閘極之一面積。
- 如請求項1所述之薄膜電晶體,其中該第一開口的一上視輪廓大致相同於該第一區域的一上視輪廓。
- 如請求項1所述之薄膜電晶體,其中該第一絕緣層具有至少一第二開口貫穿該第一絕緣層,且該第二開口大致對準該第一開口。
- 如請求項1所述之薄膜電晶體,其中該第一區域之一寬度為約1nm至約1μm。
- 如請求項1所述之薄膜電晶體,其中該通道區具有多數個該第一區域,且每一該些第一區域係彼此分離。
- 如請求項9所述之薄膜電晶體,其中每一該第一區域的一上視輪廓具有一幾何中心,且任兩相鄰之該第一區域之該幾何中心之間的距離為約51nm至約1500nm。
- 如請求項9所述之薄膜電晶體,其中任兩相鄰之該第一區域之間的一間距為約50nm至約500nm。
- 如請求項9所述之薄膜電晶體,其中該通道區之該些第一區域的分佈密度為約1×106 個/mm2 至約1×107 個/mm2 。
- 如請求項1所述之薄膜電晶體,其中該第一區域的氧空缺濃度對該第二區域的氧空缺濃度的比值為約1.1至約1.3。
- 如請求項1所述之薄膜電晶體,其中該金屬氧化物半導體層包含銦鎵鋅氧化物(IGZO)。
- 一種製造薄膜電晶體之方法,包含:(a)形成一金屬氧化物半導體層於一基材上,該金屬氧化物半導體層具有一初始氧空缺濃度;(b)形成一第一絕緣層於該金屬氧化物半導體層上;(c)形成一第一圖案化導電層於該第一絕緣層上,其中該第一圖案化導電層具有至少一開口,且該開口在該基材之投影與該金屬氧化物半導體層在該基材之投影重疊;(d)以該第一圖案化導電層為遮罩,處理該金屬氧化物半導體層,以形成具有至少一第一區域的一通道區,且該第一區域的氧空缺濃度大於該初始氧空缺濃度,其中該通道區的該第一區域及該第二區域被該第一絕緣層所覆蓋; 以及(e)形成一源極和一汲極於該通道區之相對兩側。
- 如請求項15所述之方法,其中步驟(a)之該基材包含一第二導電層以及一第二絕緣層覆蓋該第二導電層,且該金屬氧化物半導體層形成在該第二絕緣層上。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/711,540 US8829514B2 (en) | 2011-12-14 | 2012-12-11 | Thin film transistor and method for manufacturing the same |
CN201210537075.4A CN103165679B (zh) | 2011-12-14 | 2012-12-12 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161570303P | 2011-12-14 | 2011-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201324787A TW201324787A (zh) | 2013-06-16 |
TWI505475B true TWI505475B (zh) | 2015-10-21 |
Family
ID=49033125
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101121927A TWI478353B (zh) | 2011-12-14 | 2012-06-19 | 薄膜電晶體及其製造方法 |
TW101139494A TWI505475B (zh) | 2011-12-14 | 2012-10-25 | 薄膜電晶體及其製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101121927A TWI478353B (zh) | 2011-12-14 | 2012-06-19 | 薄膜電晶體及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (2) | TWI478353B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI553880B (zh) * | 2014-05-22 | 2016-10-11 | 群創光電股份有限公司 | 薄膜電晶體基板及其製作方法及顯示器 |
TWI566409B (zh) * | 2014-08-26 | 2017-01-11 | 元太科技工業股份有限公司 | 電晶體及其製作方法 |
TWI813217B (zh) * | 2021-12-09 | 2023-08-21 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180110212A (ko) * | 2010-02-19 | 2018-10-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 및 이를 이용한 표시 장치 |
TWI409951B (zh) * | 2010-10-20 | 2013-09-21 | Nat Univ Tsing Hua | 增強型氮化鎵系金氧半場效電晶體 |
-
2012
- 2012-06-19 TW TW101121927A patent/TWI478353B/zh active
- 2012-10-25 TW TW101139494A patent/TWI505475B/zh active
Non-Patent Citations (1)
Title |
---|
Effective Mobility Enhancement by Using Nanometer Dot Doping in Amorphous IGZO Thin-Film transistors, Hsiao-Wen Zan*, Wu-Wei Tsai, Chia-Hsin Chen, and Chuang-Chuang Tsai, Adv. Mater., 23: 4237-4242., August 11, 2011. * |
Also Published As
Publication number | Publication date |
---|---|
TW201324787A (zh) | 2013-06-16 |
TW201324784A (zh) | 2013-06-16 |
TWI478353B (zh) | 2015-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7442588B2 (en) | Method for fabricating thin film transistor using local oxidation and transparent thin film transistor | |
KR101718961B1 (ko) | 그래핀을 포함하는 반도체 소자 및 그 제조 방법 | |
US8829514B2 (en) | Thin film transistor and method for manufacturing the same | |
RU2009147030A (ru) | Способ изготовления инвертора и инвертор | |
US8932919B2 (en) | Vertical stacking of graphene in a field-effect transistor | |
KR20070031165A (ko) | 투명 박막 트랜지스터 및 그의 제조방법 | |
CN104465783A (zh) | 薄膜晶体管及其制造方法 | |
US20120329189A1 (en) | Fabricating method of organic electro-luminescence display unit | |
JP2008205469A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6768048B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置 | |
KR20110072270A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
TWI505475B (zh) | 薄膜電晶體及其製造方法 | |
JP6689355B2 (ja) | 薄膜トランジスタ、その製造方法及びこれを含む表示装置 | |
TW202105729A (zh) | 遮蔽閘金氧半場效電晶體及其製造方法 | |
US9893203B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP2006128638A5 (zh) | ||
JP2014229709A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
CN112420607B (zh) | 一种阵列基板制程方法及显示面板 | |
TW201501322A (zh) | 薄膜晶體管及其製造方法 | |
US9425308B2 (en) | Power semiconductor device and method for fabricating the same | |
KR20150028449A (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 | |
US9865745B2 (en) | Thin-film transistor and method for forming the same | |
US9252222B2 (en) | Transistor and method of fabricating the same | |
KR20160129160A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20170133159A (ko) | 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법 |