TWI502898B - Ｎ準位積分三角類比／數位轉換器及控制方法 - Google Patents

Ｎ準位積分三角類比／數位轉換器及控制方法 Download PDF

Info

Publication number
TWI502898B
TWI502898B TW104100756A TW104100756A TWI502898B TW I502898 B TWI502898 B TW I502898B TW 104100756 A TW104100756 A TW 104100756A TW 104100756 A TW104100756 A TW 104100756A TW I502898 B TWI502898 B TW I502898B
Authority
TW
Taiwan
Prior art keywords
signal
setting
index
control signals
indicator
Prior art date
Application number
TW104100756A
Other languages
English (en)
Other versions
TW201531036A (zh
Inventor
Da Huei Lee
Original Assignee
Southern Taiwan University Of Scienceand Technology
Megawin Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern Taiwan University Of Scienceand Technology, Megawin Tech Co Ltd filed Critical Southern Taiwan University Of Scienceand Technology
Priority to TW104100756A priority Critical patent/TWI502898B/zh
Publication of TW201531036A publication Critical patent/TW201531036A/zh
Application granted granted Critical
Publication of TWI502898B publication Critical patent/TWI502898B/zh

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

N準位積分三角類比/數位轉換器及控制方法
本發明是有關於一種轉換器及方法，特別是指一種N準位積分三角類比/數位轉換器及控制方法。
積分三角調變器(sigma-delta modulator)是一種超取樣(oversampling)的類比/數位轉換器，為近年來高解析度、高度動態範圍(dynamic range)資料轉換之主流方式，此技術已成功應用於通訊、資料處理等領域中。一位元積分三角調變器因本身具有線性度(linearity)，在過去被廣泛的使用，然而，為了不增加超取樣率而達到較高的解析度以及較寬的頻寬，發展出使用可降低量化雜訊功率的多位元積分三角調變器。
參閱圖1，是一種習知的N準位積分三角類比/數位轉換器1，其中N為大於2的整數，且包含一運算器11、一迴路濾波器12、一N準位量化器13、一N準位數位/類比轉換器14，及一降頻濾波器15。
其中，該N準位數位/類比轉換器14具有N個單位元件(N=6)，該等單位元件可為例如電容、電阻或電流 源等，但可能因製造程序變異及退化等原因引起匹配性問題，這種元件間的匹配誤差會影響回饋路徑的線性度，且在輸出產生失真(distortion)及雜訊。該N準位數位/類比轉換器14使用資料加權平均法(Data Weighted Averaging,DWA)來解決元件間的匹配誤差，讓非線性誤差分佈在頻譜外，具有一階雜訊重整(first order noise shaping)效果。
參閱圖2，資料加權平均法會平均每一單位元件 E11、E12、E13、E14、E15、E16被選取使用的機率，例如在時間為n時，該數位輸出碼為2，則資料加權平均法會按照順序使用該等單位元件E11至E12，而在時間為n+1時，該數位輸出碼為3，則資料加權平均法會從接續前次最後使用的該單位元件E12之後按照順序使用該等單位元件E13至E15。然而，當該數位輸出碼常為某值時，很容易會使用到同樣的該單位元件而產生固定式樣，則無法將該單位元件的誤差平均分佈，造成該N準位積分三角類比/數位轉換器1在輸出產生基頻帶諧波及互調失真的情況，限制整個該N準位積分三角類比/數位轉換器1的效能。
因此，本發明之第一目的，即在提供一種能解決在基頻帶發生諧波及互調失真的N準位積分三角類比/數位轉換器。
於是，本發明N準位積分三角類比/數位轉換器包含一運算器、一迴路濾波器、一N準位量化器、一N準 位數位/類比轉換器，及一元件選擇邏輯器，且N≧2且為整數。
該運算器接收一類比輸入信號及一類比回授信 號，並將該類比輸入信號減去該類比回授信號且產生一類比輸出信號。
該迴路濾波器電連接該運算器以接收該類比輸 出信號，並將該類比輸出信號進行濾波以產生一濾波信號。
該N準位量化器電連接該迴路濾波器以接收該 濾波信號，並以一取樣頻率量化該濾波信號且產生一N準位的數位輸出碼。
該N準位數位/類比轉換器電連接該運算器，且 接收多個控制信號，並根據該等控制信號產生相關該數位輸出碼的該類比回授信號給該運算器。
該元件選擇邏輯器電連接該該N準位量化器及 該N準位數位/類比轉換器之間，且接收來自該該N準位量化器的該數位輸出碼，並根據接收的一設定信號而切換一規律模式及一隨機模式之其中一者，並根據該設定信號在切換的模式下產生多個相關於該數位輸出碼的控制信號S1 、S2 、S3 ...SM ，其中，M為正整數，並M的變化種類數目為該等控制信號的型態種類數目，在該規律模式時，該等控制信號在每一種型態循環一次，亦即在每一種型態的每一控制信號都有輪流成為1，且依序輪流重覆循環每一種型態，在該隨機模式時，該等控制信號在任一種型態循環一隨機 的預定次數，且隨機循環多種型態之其中之一者，其中，該預定次數為正整數。
本發明之第二目的，即在提供一種能解決N準 位積分三角類比/數位轉換器在基頻帶發生諧波及互調失真的控制方法。
於是，本發明控制方法適用於一N準位積分三 角類比/數位轉換器包含的一元件選擇邏輯器，用以控制輸出多個控制信號S1 、S2 、S3 ...SM ，其中N≧2且為整數，且包含一步驟A、一步驟B，及一步驟C。
(A)利用該元件選擇邏輯器接收一數位輸出碼， 且根據接收的一設定信號而切換一規律模式及一隨機模式之其中一者，並根據該設定信號在切換的模式下產生相關於該數位輸出碼的該等控制信號S1 、S2 、S3 ...SM ，其中，M為正整數，並M的變化種類數目為該等控制信號的型態種類數目。
(B)當該元件選擇邏輯器切換於該規律模式時， 該等控制信號在每一種型態循環一次，亦即在每一種型態的每一控制信號都有輪流成為1的過程，且依序輪流重覆循環每一種型態。
(C)當該元件選擇邏輯器切換於該隨機模式時， 該等控制信號在任一種型態循環一隨機的預定次數，且隨機循環多種型態之其中之一者，其中，該預定次數為正整數。
本發明之功效在於：藉由該元件選擇邏輯器採 用該控制方法而切換於該規律模式或該隨機模式，因應各種情況產生相關該數位輸出碼的該等控制信號S1 、S2 、S3 ...SM 給該N準位數位/類比轉換器，以達到因應各種需求並配合解決在基頻帶發生諧波及互調失真的問題。
1‧‧‧N準位積分三角類比/數位轉換器
11‧‧‧運算器
12‧‧‧迴路濾波器
13‧‧‧N準位量化器
14‧‧‧N準位積分三角數位/類比轉換器
15‧‧‧降頻濾波器
E11‧‧‧單位元件
E12‧‧‧單位元件
E13‧‧‧單位元件
E14‧‧‧單位元件
E15‧‧‧單位元件
E16‧‧‧單位元件
2‧‧‧運算器
31‧‧‧迴路濾波器
32‧‧‧N準位量化器
4‧‧‧N準位數位/類比轉換器
5‧‧‧降頻濾波器
6‧‧‧元件選擇邏輯器
61‧‧‧設定邏輯電路
611‧‧‧規律隨機邏輯電路
612‧‧‧設定電路
62‧‧‧除以M之指標加法器
63‧‧‧累加暫存器
64‧‧‧控制信號產生器
PTR‧‧‧指標
FPTR‧‧‧回授指標
r‧‧‧餘數
S1 ‧‧‧控制信號
S2 ‧‧‧控制信號
S3 ‧‧‧控制信號
SM ‧‧‧控制信號
E1‧‧‧單位元件
E2‧‧‧單位元件
E3‧‧‧單位元件
E4‧‧‧單位元件
E5‧‧‧單位元件
E6‧‧‧單位元件
A‧‧‧切換步驟
B‧‧‧規律模式步驟
B1‧‧‧設定步驟
B2‧‧‧計算PTR步驟
B3‧‧‧計算FPTR步驟
B4‧‧‧產生控制信號步驟
B5‧‧‧判斷步驟
B6‧‧‧更換步驟
C‧‧‧隨機模式步驟
C1‧‧‧設定步驟
C2‧‧‧計算PTR步驟
C3‧‧‧計算FPTR步驟
C4‧‧‧產生控制信號步驟
C5‧‧‧判斷步驟
C6‧‧‧累計步驟
C7‧‧‧判斷步驟
C8‧‧‧更換步驟
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一方塊圖，說明習知的一N準位積分三角類比/數位轉換器；圖2是一示意圖，說明習知的該N準位積分三角類比/數位轉換器在採用資料加權平均法時，多個單位元件與時間的關係；圖3是一方塊圖，說明本發明N準位積分三角類比/數位轉換器的一實施例；圖4是一方塊圖，說明該實施例的一元件選擇邏輯器；圖5是一流程圖，說明該元件選擇邏輯器實行的一控制方法；圖6是一示意圖，說明該實施例在一規律模式時，多個單位元件與時間的關係；圖7是一模擬圖，說明該實施例在該規律模式時的元件不匹配雜訊；圖8是一示意圖，說明該實施例在一隨機模式時，該等單位元件與時間的關係；圖9是一模擬圖，說明該實施例在該隨機模式時的元 件不匹配雜訊；圖10是一示意圖，說明該實施例在該隨機模式時，該等單位元件與時間的關係；及圖11是一模擬圖，說明該實施例在該隨機模式時的元件不匹配雜訊。
參閱圖3，本發明N準位積分三角類比/數位轉換器適用於接收一類比輸入信號，且將該類比輸入信號進行數位轉換成一輸出資料字(Output Data Word)並輸出，且包含一運算器2、一迴路濾波器31、一N準位量化器32、一N準位數位/類比轉換器4、一降頻濾波器5，及一元件選擇邏輯器6，其中N≧2且為整數。
該運算器2接收該類比輸入信號及一來自於該N準位數位/類比轉換器4輸出的類比回授信號，並將該類比輸入信號減去該類比回授信號且產生一類比輸出信號。
該迴路濾波器31電連接該運算器2以接收該類比輸出信號，並將該類比輸出信號進行濾波以產生一濾波信號。
該N準位量化器32電連接該迴路濾波器31以接收該濾波信號，且具有N個臨界準位，並以一取樣頻率量化類比的該濾波信號且產生一N準位的數位輸出碼，該數位輸出碼的分佈由0至N，且具有[log2 N=B]位元。
該N準位數位/類比轉換器4電連接該元件選擇邏輯器6及該運算器2之間，且具有P個具誤差的單位元 件，該P個單位元件接收來自於該元件選擇邏輯器6產生的多個控制信號S1 、S2 ...、SM ，且根據該等控制信號S1 、S2 ...、SM 產生相關該數位輸出碼的該類比回授信號給該運算器2，以解決該P個單位元件之間存在的不匹配，其中P≧2且為整數。
該降頻濾波器5電連接該N準位量化器32，以 接收該數位輸出碼，並對應該數位輸出碼產生該輸出資料字且輸出。
該元件選擇邏輯器6電連接該N準位量化器32 及該N準位數位/類比轉換器4之間，且接收來自該N準位量化器32的該數位輸出碼，並根據接收的一設定信號來產生相關於該數位輸出碼的該等控制信號S1 、S2 、...，SM ，其中，0<M≦P，且為可變的整數。
參閱圖4，該元件選擇邏輯器6包括一設定邏輯 電路61、一電連接該N準位量化器32及該設定邏輯電路61的除以M之指標加法器62、一電連接該除以M之指標加法器62的累加暫存器63，及一電連接該除以M之指標加法器62、該累加暫存器63及該N準位數位/類比轉換器4的控制信號產生器64。
該設定邏輯電路61具有一規律隨機邏輯電路 611，及一設定電路612。使用者可藉由一輸入模組(圖未示)產生該設定信號給該規律隨機邏輯電路611及該設定電路612，以因應各種情況控制該元件選擇邏輯器6的操作。
該除以M之指標加法器62具有一累計值，且該 累計值一開始為零。
參閱圖4與圖5，該元件選擇邏輯器6執行一種 控制方法，並因應各種情況產生相關該數位輸出碼的該等控制信號S1 、S2 、...，SM ，該控制方法包含的步驟如下所述。
步驟A：利用該元件選擇邏輯器6接收該數位 輸出碼，且根據接收的該設定信號而切換一規律模式及一隨機模式之其中一者，並根據該設定信號在切換的模式下產生相關於該數位輸出碼的該等控制信號S1 、S2 、S3 ...SM ，其中，0<M≦P且M為可變的整數，並M的變化種類數目為該等控制信號的型態種類數目，若該元件選擇邏輯器6切換到該規律模式，執行步驟B；若該元件選擇邏輯器6切換到該隨機模式，執行步驟C。其中，該設定信號包括一設定指示、一控制個數，及一控制數量，該設定指示為指示該元件選擇邏輯器6切換於該規律模式及該隨機模式之其中一者，該控制個數為指示該等控制信號在每一型態時的個數，亦即M的大小，該控制數量為指示該等控制信號的型態種類數目，亦即M的變化種類數目。
步驟B：當該元件選擇邏輯器6切換於該規律 模式時，該等控制信號在每一種型態循環一次，亦即在每一種型態的每一控制信號都有輪流成為1的過程，且依序輪流重覆循環每一種型態。
步驟B包括子步驟B1至B6。
子步驟B1：利用該規律隨機邏輯電路611接收 該設定信號，並根據該設定信號的該設定指示輸出一規律模式信號，且利用該設定電路612接收該設定信號，並根據該設定信號的該控制數量及該控制個數，來分別輸出一指示M的變化種類數目及每一種變化M的大小的設定通知信號，因此，M為外部輸入的隨機數目。
子步驟B2：利用該除以M之指標加法器62接 收該規律模式信號，及該設定通知信號，並輸出一指示目前要使用的M的通知信號，且接收該數位輸出碼及一來自該累加暫存器63的回授指標FPTR(Feedback Pointer)，並將該數位輸出碼與該回授指標FPTR相加的和做為一相加值，且輸出一指標PTR(Pointer)，當該相加值小於M，該指標PTR等於該相加值，當該相加值大於及等於M，該指標PTR等於該相加值除以M之餘數。
子步驟B3：利用該累加暫存器63接收該指標 PTR，並將該指標PTR在經過一取樣週期後取樣以做為該回授指標FPTR且輸出。
子步驟B4：利用該控制信號產生器64接收該 通知信號、該指標PTR及該回授指標FPTR，且產生該等控制信號S1 、S2 、S3 ...SM ，若該指標PTR除以M之餘數r大於該回授指標FPTR，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、Sr 皆為1，剩下的該等控制信號為0，若該指標PTR除以M之餘數r小於等於該回授指標FPTR，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、SM 、...Sr 皆為1，剩下的該等控制信號為0，若該指標PTR與該回授指 標FPTR相等，則產生該等控制信號S1 、S2 、S3 ...SM 皆為0。
子步驟B5：利用該除以M之指標加法器62判 斷該相加值與M的關係，若該相加值小於M，則重新跳回子步驟B2，若該相加值大於及等於M，則繼續跳到子步驟B6。
子步驟B6：利用該除以M之指標加法器62依 序更換下一個M，再重新跳回子步驟B2。
該N準位數位/類比轉換器4的該等單位元件分 別對應接收該等控制信號S1 、S2 ，...，SM ，當接收到的該控制信號為1時，對應的該單位元件因而被使用。
參閱圖4、圖5與圖6，在此以該元件選擇邏輯 器6切換於該規律模式的例子做說明，該N準位量化器32具有四個臨界準位(N=4)，且該N準位數位/類比轉換器4具有6個具誤差的單位元件E1、E2、E3、E4、E5、E6，當該設定信號指示為該規律模式、M有2種變化，亦即兩種型態，且分別為M=4及M=6。在子步驟B2至B4，當時間為n時，第一種型態M=4，該數位輸出碼為2，一開始的該回授指標為0，該除以M之指標加法器62運算出該相加值=2小於M=4，則該指標PTR=2，該控制信號產生器64運算該指標PTR=2除以M=4之餘數r=2，大於該回授指標FPTR=0，則產生的該等控制信號為{S1 ,S2 ,S3 ,S4 }={1,1,0,0}，該N準位數位/類比轉換器4接收該等控制信號而使用該等單位元件E1、E2。接著當時間為n+1時，還是在第一種型態M=4，該數位輸出碼為2，該回授指標FPTR為上一次取 樣的該指標PTR為2，即FPTR=2，該相加值=4等於M=4，則該指標PTR=0，該指標PTR=0除以M=4之餘數r=0，小於該回授指標FPTR=2，因S0 不存在，則該等控制信號為{S1 ,S2 ,S3 ,S4 }={0,0,1,1}，該N準位數位/類比轉換器4接收該等控制信號而使用該等單位元件E3、E4。
因為該相加值=4等於M=4，由子步驟B5跳到 子步驟B6，則該除以M之指標加法器62依序更換M為第二種型態M=6，接著當時間為n+2時，該數位輸出碼為2，該回授指標FPTR=0，該相加值=2小於M=6，則該指標PTR=2，該指標=2除以M=6之餘數r=2大於該回授指標FPTR=0，則該等控制信號為{S1 ,S2 ,S3 ,S4 ,S5 ,S6 }={1,1,0,0,0,0}，該N準位數位/類比轉換器接收該等控制信號而使用該等單位元件E1、E2。同上述的步驟，當第二種型態M=6循環完成又依序換回第一種型態M=4，輪流重覆循環每一種型態。
參閱圖7，為上述該元件選擇邏輯器切換在該規 律模式，且在輸入-45dB的信號時的雜訊頻譜模擬圖，很明顯，基頻帶的諧波已經被轉移往其他頻帶。
回到該控制方法的步驟C。
步驟C：當該元件選擇邏輯器6切換於該隨機 模式時，該等控制信號在任一種型態循環一隨機的預定次數，且隨機循環多種型態之其中之一者，其中，該預定次數大於0且為可變的整數。
步驟C包括子步驟C1至C8。
子步驟C1：利用該規律隨機邏輯電路611接收 該設定信號，並根據該設定信號的該設定指示輸出一隨機模式信號，且利用該設定電路612接收該設定信號，並根據該設定信號的該控制數量及該控制個數，來分別輸出指示M的變化種類數目及每一種變化M的大小的該設定通知信號，因此，M為外部輸入的隨機數目。
子步驟C2：利用該除以M之指標加法器62接 收該隨機模式信號，及該設定通知信號，並產生該預定次數，並輸出指示目前要使用的M的該通知信號，且接收該數位輸出碼及該回授指標FPTR，並將該數位輸出碼與該回授指標FPTR相加的和做為該相加值，且輸出該指標PTR，當該相加值小於M，該指標PTR等於該相加值，當該相加值大於及等於M，該指標PTR等於該相加值除以M之餘數。
子步驟C3：利用該累加暫存器63接收該指標 PTR，並將該指標PTR在經過該取樣週期後取樣以做為該回授指標FPTR且輸出。
子步驟C4：利用該控制信號產生器64接收該 通知信號、該指標PTR及該回授指標FPTR，且產生該等控制信號S1 、S2 、S3 ...SM ，若該指標PTR除以M之餘數r大於該回授指標FPTR，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、Sr 皆為1，剩下的該等控制信號為0，若該指標PTR除以M之餘數r小於等於該回授指標FPTR，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、SM 、...Sr 皆 為1，剩下的該等控制信號為0，若該指標PTR與該回授指標FPTR相等，則該等控制信號S1 、S2 、S3 ...SM 皆為0。
子步驟C5：利用該除以M之指標加法器62判 斷該相加值與M的關係，若該相加值小於M，則重新跳回子步驟C2，若該相加值大於及等於M，則繼續跳到子步驟C6。
子步驟C6：利用該除以M之指標加法器62令 該累計值加1。
子步驟C7：利用該除以M之指標加法器62判 斷該累計值是否等於該預定次數，若該累計值小於該預定次數，則重新跳回子步驟C2，若該累計值等於該預定次數，則繼續跳到子步驟C8。
子步驟C8：利用該除以M之指標加法器62令 該累計值歸零，並隨機更換多個M之其中之一，再重新跳回子步驟C2。
參閱圖4、圖5與圖8，在此以該元件選擇邏輯 器6切換於該隨機模式的例子做說明，該N準位量化器32具有四個臨界準位(N=4)，且該N準位數位/類比轉換器4具有6個具誤差的單位元件E1、E2、E3、E4、E5、E6，當該設定信號指示為該隨機模式、M有2種變化，亦即兩種型態，且分別為M=4，及M=6。在子步驟C2至C4，當時間為n時，該除以M之指標加法器62隨機採用的型態為M=4，且產生的該預定次數為100，該數位輸出碼為2，一開始的該回授指標FPTR=0，該除以M之指標加法器62運 算出該相加值=2小於M=4，則該指標PTR=2，該控制信號產生器64運算該指標PTR=2除以M=4之餘數r=2，大於該回授指標FPTR=0，則產生的該等控制信號為{S1 ,S2 ,S3 ,S4 }={1,1,0,0}，該N準位數位/類比轉換器4接收該等控制信號而使用該等單位元件E1、E2。接著當時間為n+1時，還是在型態M=4，該數位輸出碼為2，該回授指標FPTR=2，該相加值=4等於M=4，則該指標PTR=0，該指標PTR=0除以M=4之餘數r=0，小於該回授指標FPTR=2，因S0 不存在，則該等控制信號為{S1 ,S2 ,S3 ,S4 }={0,0,1,1}，該N準位數位/類比轉換器4接收該等控制信號而使用該等單位元件E3、E4，因該相加值=4等於M=4，進行子步驟C5的判斷為是，跳到子步驟C6，該累計值加1，同樣的步驟，一直到時間為n+199時，該累計值等於該預定次數為100，進行子步驟C7的判斷為是，跳到子步驟C8，該除以M之指標加法器62隨機更換下一個型態，隨機採用的型態為M=6，且產生的該預定次數為1，當時間為n+200，之後的步驟不再重覆敘述。
參閱圖9，為上述該元件選擇邏輯器6切換在該 隨機模式，且在輸入-45dB的信號時的雜訊頻譜模擬圖，在此隨機模式，M只有2種變化，變化較少，但隨機產生的該預定次數相當大，很明顯基頻帶的諧波已經被轉移往高頻帶，且在基頻帶的系統準位也比較下降。
參閱圖4、圖5與圖10，在此以另一個該元件 選擇邏輯器6切換於該隨機模式的例子做說明，該N準位 量化器32一樣具有四個臨界準位(N=4)，且該N準位數位/類比轉換器4一樣具有6個具誤差的單位元件E1、E2、E3、E4、E5、E6，當該設定信號指示為該隨機模式、M有3種變化，亦即三種型態，且分別為M=4、M=5，及M=6。在子步驟C2至C4，當時間為n時，該除以M之指標加法器62隨機採用的型態為M=4，且產生的該預定次數為1，該數位輸出碼為2，一開始的該回授指標為0，該相加值=2小於M=4，則該指標PTR=2，該指標PTR=2除以M=4之餘數r=2，大於該回授指標FPTR=0，則該等控制信號為{S1 ,S2 ,S3 ,S4 }={1,1,0,0}，該N準位數位/類比轉換器4接收該等控制信號而使用該等單位元件E1、E2。接著當時間為n+1時，還是在型態M=4，該數位輸出碼為2，該回授指標FPTR=2，該相加值=4等於M=4，則該指標PTR=0，該指標PTR=0除以M=4之餘數r=0，小於該回授指標FPTR=2，因S0 不存在，則該等控制信號為{S1 ,S2 ,S3 ,S4 }={0,0,1,1}，該N準位數位/類比轉換器4接收該等控制信號而使用該等單位元件E3、E4，因該相加值=4等於M=4，該除以M之指標加法器令該累計值加1等於該預定次數為1，該除以M之指標加法器隨機更換下一個型態，隨機採用的下一型態為M=6，且產生的該預定次數為1，當時間為n+2，之後的步驟不再重覆敘述。
參閱圖11，為上述該元件選擇邏輯器6切換在 該隨機模式，且在輸入-45dB的信號時的雜訊頻譜模擬圖，在此隨機模式，M有3種變化，變化較多，但隨機產生的 該預定次數普遍偏低，很明顯基頻帶的諧波已經被打散，整個頻帶都沒有特別凸出的諧波，但整個頻帶的系統準位稍微提高。
綜上所述，藉由該元件選擇邏輯器6採用該控 制方法而切換於該規律模式或該隨機模式，因應各種情況產生相關該數位輸出碼的該等控制信號S1 、S2 、S3 ...SM 給該N準位數位/類比轉換器4，以達到因應各種需求並配合解決在基頻帶發生諧波及互調失真的問題，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當 不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
32‧‧‧N準位量化器
4‧‧‧N準位數位/類比轉換器
6‧‧‧元件選擇邏輯器
61‧‧‧設定邏輯電路
611‧‧‧規律隨機邏輯電路
612‧‧‧設定電路
62‧‧‧除以M之指標加法器
63‧‧‧累加暫存器
64‧‧‧控制信號產生器
PTR‧‧‧指標
FPTR‧‧‧回授指標
S1 ‧‧‧控制信號
S2 ‧‧‧控制信號
SM ‧‧‧控制信號

Claims (10)

  1. 一種N準位積分三角類比/數位轉換器，N≧2且為整數，包含：一運算器，接收一類比輸入信號及一類比回授信號，並將該類比輸入信號減去該類比回授信號且產生一類比輸出信號；一迴路濾波器，電連接該運算器以接收該類比輸出信號，並將該類比輸出信號進行濾波以產生一濾波信號；一N準位量化器，電連接該迴路濾波器以接收該濾波信號，並以一取樣頻率量化該濾波信號且產生一N準位的數位輸出碼；一N準位數位/類比轉換器，電連接該運算器，且接收多個控制信號，並根據該等控制信號產生相關該數位輸出碼的該類比回授信號給該運算器；及一元件選擇邏輯器，電連接該N準位量化器及該N準位數位/類比轉換器之間，且接收來自該N準位量化器的該數位輸出碼，並根據接收的一設定信號而切換一規律模式及一隨機模式之其中一者，並根據該設定信號在切換的模式下產生多個相關於該數位輸出碼的控制信號S1 、S2 、S3 ...SM ，其中，M為正整數，並M的變化種類數目為該等控制信號的型態種類數目，在該規律模式時，該等控制信號在每一種型態循環一次，亦即在每一種型態的每一控制信號都有輪流成為1，且依序輪流 重覆循環每一種型態，在該隨機模式時，該等控制信號在任一種型態循環一隨機的預定次數，且隨機循環多種型態之其中之一者，其中，該預定次數為正整數。
  2. 如請求項1所述的N準位積分三角類比/數位轉換器，其中，該設定信號包括一設定指示、一控制個數，及一控制數量，該設定指示為指示該元件選擇邏輯器切換於該規律模式及該隨機模式之其中一者，該控制個數為指示該等控制信號在每一型態時的個數，亦即M的大小，該控制數量為指示該等控制信號的型態種類數目，亦即M的變化種類數目。
  3. 如請求項2所述的N準位積分三角類比/數位轉換器，其中，該元件選擇邏輯器包括一設定邏輯電路，接收該設定信號，並根據該設定指示輸出一規律模式信號及一隨機模式信號之其中一者，且根據該控制數量及該控制個數，來分別輸出一指示M的變化種類數目及每一種變化M的大小的設定通知信號；一除以M之指標加法器，電連接該設定邏輯電路以接收該規律模式信號、該隨機模式信號之其中一者，及該設定通知信號，並輸出一指示目前要使用的M的通知信號，且電連接該N準位量化器以接收該數位輸出碼，並接收一回授指標FPTR，且將該數位輸出碼與該回授指標相加的和做為一相加值，並輸出一指標PTR，當該相加值小於M，該指標等於該相加值，當該相加值大於 及等於M，該指標等於該相加值除以M之餘數，當接收到該規律模式信號時，該除以M之指標加法器完成一次相除的動作即根據該設定通知信號依序更換下一個M，且輪流重覆循環每一種M；一累加暫存器，電連接該除以M之指標加法器以接收該指標，並將該指標在經過一取樣週期後取樣以做為該回授指標且輸出；及一控制信號產生器，電連接該除以M之指標加法器以接收該通知信號及該指標，電連接該累加暫存器以接收該回授指標，且產生該等控制信號S1 、S2 、S3 ...SM ，若該指標除以M之餘數r大於該回授指標，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、Sr 皆為1，剩下的該等控制信號為0，若該指標除以M之餘數r小於等於該回授指標，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、SM 、...Sr 皆為1，剩下的該等控制信號為0，若該指標與該回授指標相等，則產生的該等控制信號S1 S2 、S3 ...SM 皆為0。
  4. 如請求項3所述的N準位積分三角類比/數位轉換器，其中，當該除以M之指標加法器接收到該隨機模式信號時，且產生該預定次數，並完成該預定次數相除的動作即根據該設定通知信號隨機更換下一個M，且再隨機產生該預定次數並循環更換的M。
  5. 如請求項3所述的N準位積分三角類比/數位轉換器，其中，該設定邏輯電路具有 一規律隨機邏輯電路，接收該設定信號，並根據該設定信號的該設定指示輸出該規律模式信號及該隨機模式信號之其中一者；及一設定電路，接收該設定信號，並根據該設定信號的該控制數量及該控制個數輸出該設定通知信號。
  6. 一種控制方法，適用於一N準位積分三角類比/數位轉換器包含的一元件選擇邏輯器，用以控制輸出多個控制信號S1 、S2 、S3 ...SM ，其中N≧2且為整數，且包含：(A)利用該元件選擇邏輯器接收一數位輸出碼，且根據接收的一設定信號而切換一規律模式及一隨機模式之其中一者，並根據該設定信號在切換的模式下產生相關於該數位輸出碼的該等控制信號S1 、S2 、S3 ...SM ，其中，M為正整數，並M的變化種類數目為該等控制信號的型態種類數目；(B)當該元件選擇邏輯器切換於該規律模式時，該等控制信號在每一種型態循環一次，亦即在每一種型態的每一控制信號都有輪流成為1的過程，且依序輪流重覆循環每一種型態；及(C)當該元件選擇邏輯器切換於該隨機模式時，該等控制信號在任一種型態循環一隨機的預定次數，且隨機循環多種型態之其中之一者，其中，該預定次數為正整數。
  7. 如請求項6所述的控制方法，其中，該設定信號包括一設定指示、一控制個數，及一控制數量，該設定指示為 指示該元件選擇邏輯器切換於該規律模式及該隨機模式之其中一者，該控制個數為指示該等控制信號在每一型態時的個數，亦即M的大小，該控制數量為指示該等控制信號的型態種類數目，亦即M的變化種類數目。
  8. 如請求項7所述的控制方法，其中，該元件選擇邏輯器包括一設定邏輯電路、一電連接該設定邏輯電路的除以M之指標加法器、一電連接該除以M之指標加法器的累加暫存器，及一電連接該除以M之指標加法器及該累加暫存器的控制信號產生器，且該步驟B包括(B1)利用該設定邏輯電路接收該設定信號，並根據該設定指示輸出一規律模式信號，且根據該控制數量及該控制個數，來分別輸出一指示M的變化種類數目及每一種變化M的大小的設定通知信號；(B2)利用該除以M之指標加法器接收該規律模式信號，及該設定通知信號，並輸出一指示目前要使用的M的通知信號，且接收該數位輸出碼及一回授指標FPTR，並將該數位輸出碼與該回授指標相加的和做為一相加值，且輸出一指標PTR，當該相加值小於M，該指標等於該相加值，當該相加值大於及等於M，該指標等於該相加值除以M之餘數；(B3)利用該累加暫存器接收該指標，並將該指標在經過一取樣週期後取樣以做為該回授指標且輸出；(B4)利用該控制信號產生器接收該通知信號、該指標及該回授指標，且產生該等控制信號S1 、S2 、S3 ...SM ，若 該指標除以M之餘數r大於該回授指標，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、Sr 皆為1，剩下的該等控制信號為0，若該指標除以M之餘數r小於等於該回授指標，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、SM 、...Sr 皆為1，剩下的該等控制信號為0，若該指標與該回授指標相等，則產生該等控制信號S1 、S2 、S3 ...SM 皆為0；(B5)利用該除以M之指標加法器判斷該相加值與M的關係，若該相加值小於M，則跳回步驟(B2)，若該相加值大於及等於M，則跳到步驟(B6)；及(B6)利用該除以M之指標加法器依序更換下一個M，再跳回步驟(B2)。
  9. 如請求項8所述的控制方法，其中，該除以M之指標加法器具有一累計值，且該累計值一開始為零，該步驟(C)包括(C1)利用該設定邏輯電路接收該設定信號，並根據該設定指示輸出一隨機模式信號，且根據該控制數量及該控制個數，來分別輸出指示M的變化種類數目及每一種變化M的大小的該設定通知信號；(C2)利用該除以M之指標加法器接收該隨機模式信號，及該設定通知信號，並產生該預定次數，並輸出指示目前要使用的M的該通知信號，且接收該數位輸出碼及該回授指標，並將該數位輸出碼與該回授指標相加的和做為該相加值，且輸出該指標，當該相加值小於M，該指 標等於該相加值，當該相加值大於及等於M，該指標等於該相加值除以M之餘數；(C3)利用該累加暫存器接收該指標，並將該指標在經過該取樣週期後取樣以做為該回授指標且輸出；(C4)利用該控制信號產生器接收該通知信號、該指標及該回授指標，且產生該等控制信號S1 、S2 、S3 ...SM ，若該指標除以M之餘數r大於該回授指標，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、Sr 皆為1，剩下的該等控制信號為0，若該指標除以M之餘數r小於等於該回授指標，則產生部份的該等控制信號S(FPTR+1) 、S(FPTR+2) ...、SM 、...Sr 皆為1，剩下的該等控制信號為0，若該指標與該回授指標相等，則該等控制信號S1 、S2 、S3 ...SM 皆為0；(C5)利用該除以M之指標加法器判斷該相加值與M的關係，若該相加值小於M，則跳回步驟(C2)，若該相加值大於及等於M，則跳到步驟(C6)；(C6)利用該除以M之指標加法器令該累計值加1；(C7)利用該除以M之指標加法器判斷該累計值是否等於該預定次數，若該累計值小於該預定次數，則跳到步驟(C2)，若該累計值等於該預定次數，則跳到步驟(C8)；及(C8)利用該除以M之指標加法器令該累計值歸零，並隨機更換多個M之其中之一，再跳到步驟(C2)。
  10. 如請求項8所述的控制方法，其中，該設定邏輯電路具 有一規律隨機邏輯電路，接收該設定信號，並根據該設定信號的該設定指示輸出該規律模式信號及該隨機模式信號之其中一者；及一設定電路，接收該設定信號，並根據該設定信號的該控制數量及該控制個數輸出該設定通知信號。
TW104100756A 2015-01-09 2015-01-09 Ｎ準位積分三角類比／數位轉換器及控制方法 TWI502898B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104100756A TWI502898B (zh) 2015-01-09 2015-01-09 Ｎ準位積分三角類比／數位轉換器及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104100756A TWI502898B (zh) 2015-01-09 2015-01-09 Ｎ準位積分三角類比／數位轉換器及控制方法

Publications (2)

Publication Number Publication Date
TW201531036A TW201531036A (zh) 2015-08-01
TWI502898B true TWI502898B (zh) 2015-10-01

Family

ID=54342899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100756A TWI502898B (zh) 2015-01-09 2015-01-09 Ｎ準位積分三角類比／數位轉換器及控制方法

Country Status (1)

Country Link
TW (1) TWI502898B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479416B (en) * 2001-05-28 2002-03-11 Advanic Technologies Inc Multibit sigma-delta modulators with reduced based tonal problem by using dynamic element matching technique
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US20120112942A1 (en) * 2010-11-05 2012-05-10 Texas Instruments Incorporated Reduced-switching dynamic element matching apparatus and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479416B (en) * 2001-05-28 2002-03-11 Advanic Technologies Inc Multibit sigma-delta modulators with reduced based tonal problem by using dynamic element matching technique
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US20120112942A1 (en) * 2010-11-05 2012-05-10 Texas Instruments Incorporated Reduced-switching dynamic element matching apparatus and methods

Also Published As

Publication number Publication date
TW201531036A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI645679B (zh) 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器
EP3182595A1 (en) Digital measurement of dac switching mismatch error
US8314727B2 (en) Converter
KR101927228B1 (ko) 누산기 및 이를 포함하는 데이터 가중 평균화 장치
JP3970266B2 (ja) 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機
JP4836736B2 (ja) デジタル・アナログ変換回路
US9438266B1 (en) Calibrated-output analog-to-digital converter apparatus and methods
CN104106216B (zh) 用于σδadc的混扰器的稳定性校正
US10432208B2 (en) D/A converter, and A/D converter
CN110022157A (zh) 信号处理装置和δ-σ调制器
JP4687512B2 (ja) Δς型ａｄ変換器
EP3297169A1 (en) Continuous-time cascaded sigma-delta analog-to-digital
JP2021517377A (ja) データ変換器と、関連するアナログ−デジタル変換器、デジタル−アナログ変換器およびチップ
CN107113005B (zh) 用于σ-δ模/数转换器的高效抖动技术
TWI502898B (zh) Ｎ準位積分三角類比／數位轉換器及控制方法
JP6474627B2 (ja) データ加重平均回路及びこれを有するデジタルアナログ変換器
Chen et al. A novel noise-shaping DAC for multi-bit sigma-delta modulator
US10778244B2 (en) Correction method and correction circuit for sigma-delta modulator
Basetas et al. Single-bit-output all-digital frequency synthesis using multi-step look-ahead bandpass Σ-Δ modulator-like quantization processing
JP2016213599A (ja) データ加重平均化回路、インクリメンタルデルタシグマａｄ変換器、及びデータ加重平均化方法
JP6591780B2 (ja) データ加重平均化回路、インクリメンタルデルタシグマａｄ変換器、及びデータ加重平均化方法
Vera et al. DAC mismatch shaping in Discrete Time Sigma Delta ADCs with non uniform quantizer
JP2001077692A (ja) Ｄ／ａ変換回路
JP4496493B2 (ja) Ｄａコンバータおよびａｄコンバータ
Pakniat et al. A digital calibration technique combined with DWA for multibit ΣΔ ADCs