TWI489561B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI489561B
TWI489561B TW101126575A TW101126575A TWI489561B TW I489561 B TWI489561 B TW I489561B TW 101126575 A TW101126575 A TW 101126575A TW 101126575 A TW101126575 A TW 101126575A TW I489561 B TWI489561 B TW I489561B
Authority
TW
Taiwan
Prior art keywords
semiconductor
gate
region
transistor
forming
Prior art date
Application number
TW101126575A
Other languages
English (en)
Other versions
TW201312659A (zh
Inventor
Tim Baldauf
Andy Wei
Tom Herrmann
Stefan Flachowsky
Ralf Illgen
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201312659A publication Critical patent/TW201312659A/zh
Application granted granted Critical
Publication of TWI489561B publication Critical patent/TWI489561B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其形成方法
本揭示內容大體有關於包含具有雙閘極或三閘極架構(FinFET)的電晶體元件的高度精密積體電路。
先進積體電路(例如，CPU、儲存裝置、ASIC(特殊應用積體電路)及其類似者)的製造要求根據指定的電路佈局在給定的晶片區域上形成大量的電路元件，其中場效電晶體為一種電路元件的重要類型，其實質決定積體電路的效能。一般而言，目前實施的製程技術有多種，其中對於含有場效電晶體的多種複雜電路，MOS技術是目前最有前途的方法之一，因為由操作速度及/或耗電量及/或成本效率看來，它具有優越的特性。在使用MOS技術製造複雜的積體電路期間，會在包含結晶半導體層的基板上形成數百萬個電晶體，例如，N型通道電晶體與P型通道電晶體。不論是否考慮N型通道電晶體或P型通道電晶體，場效電晶體都包含所謂的PN接面，該PN接面是由位在被稱作汲極及源極區的重度摻雜區與輕度摻雜或無摻雜區(例如，經配置成與重度摻雜區相鄰的通道區)的介面形成。在場效電晶體中，形成於該通道區附近以及通過細薄絕緣層而與該通道區隔開的閘電極可用來控制通道區的導電率，亦即，導電通道的驅動電流能力。在因施加適當的控制電壓至閘電極而形成導電通道後，除了別的以外，該通道區的導電率取決於摻雜物濃度、電荷載子的遷移率(mobility)、以及 對平面型電晶體架構而言，取決於汲極區與源極區的距離，此一距離也被稱作通道長度。
由於有實質無限的可用性、已熟悉矽及相關材料和製程的特性、以及50年來累積的經驗，目前極大多數的積體電路皆以矽為基礎。因此，對於設計成可量產的未來電路世代，矽可能仍為可供選擇用來設計成可量產未來電路世代的材料。矽在製造半導體裝置有主導重要性的理由之一是矽/二氧化矽介面的優越特性，它使得不同的區域彼此在可靠的電氣絕緣。矽/二氧化矽介面在高溫很穩定，從而允許後續高溫製程的效能，例如像退火迴圈(anneal cycle)所要求的，可啟動摻雜物及糾正晶體損傷而不犧牲介面的電氣特性。
基於以上所提出的理由，二氧化矽在場效電晶體中最好用來作為隔開閘電極(常由多晶矽或含金屬材料構成)與矽通道區的閘極絕緣層。在穩定地改善場效電晶體的裝置效能下，已持續減少通道區的長度以改善切換速度及驅動電流能力。由於電晶體效能受控於施加至閘電極的電壓，該電壓可使通道區的表面反轉成有夠高的電荷密度用以對於給定的供給電壓可提供想要的驅動電流，必須維持有一定程度的電容耦合(capacitive coupling)，由閘電極、通道區及配置於其間的二氧化矽所形成的電容器提供。結果，減少用於平面型電晶體組態的通道長度要求增加電容耦合以避免在電晶體操作期間有所謂的短通道行為。該短通道行為可能導致泄露電流增加以及導致閾值電壓依賴通 道長度。閾值電壓為在該通道區開始形成導電通道時施加於閘電極、電晶體主體之間的電壓。有相對低供給電壓從而減少閾值電壓的積極縮小型電晶體裝置可能受苦於泄露電流的指數增加同時也需要增強閘電極與通道區的電容耦合。因此，必須對應地減少二氧化矽層的厚度以在閘極與通道區之間提供必要的電容。由電荷載子直接穿隧通過超薄二氧化矽閘極絕緣層造成的相對高泄露電流可能達相當氧化物厚度在1至2奈米之間的數值，這與效能驅動電器(performance driven circuit)的要求不一致。
鑒於進一步的裝置縮放有可能基於已知的材料，已有人提出可提供“三維”架構的新電晶體組態，企圖得到想要的通道寬度同時保留電流流經通道區的優異可控性。為此目的，已有人提出有薄銀或矽制鰭片形成於基板的矽層的所謂FinFET，其中是提供閘極介電材料及閘電極材料於兩個側壁上，若需要也於正面上，藉此實現其通道區完全空乏化(fully depleted)的多閘極電晶體。為了方便，用於本文的術語多閘極電晶體與FinFET為可互換的術語。通常，在精密的應用中，矽鰭片的寬度約有10至25奈米的大小以及它的高度約有30至40奈米的大小。在用於形成FinFET的一些習知方法中，形成該等鰭片為長形裝置特徵，接著是沉積閘電極材料，有可能結合任何間隔體，之後，通過磊晶成長矽材料可“合併”鰭片的端部，這可能導致複雜的製程，從而也可能增加所得汲極和源極區的整體外部電阻(overall external resistance)。
因此之故，已開發出對於閘電極結構是以“自對準”方式形成半導體鰭片的製程策略，其中半導體鰭片是局限於只被閘電極結構覆蓋的區域，同時以連續半導體區保留汲極和源極區，從而排除任何附加磊晶成長技術。相對製造策略，例如，揭示於NDY等人的未公開德國專利申請案，標題分別為“A self-aligned multiple gate transistor formed on a bulk substrate”與“A self-aligned fin transistor formed on a bulk substrate by late fin etch”。這些德國專利申請案的揭示內容全部並入本文作為參考資料。
一般而言，該等製程策略致能基於“二維”製程來形成FinFET或多閘極電晶體藉此可同時提供三維電晶體和習知平面型電晶體而不需要個別的製程，除了自對準半導體鰭片的實際形成以外。結果，基於該等製程技術，可製成能有效利用三維及二維電晶體的優點的個別半導體裝置，同時不會不必要地促進整體製程複雜度，因為許多習知二維製程技術(例如，汲極和源極區、閘電極結構及其類似者的形成)可共同應用於多閘極電晶體及平面型電晶體。雖然混合概念基本上有可能以可接受的製造成本提供快又有力的半導體裝置，結果是在比較半導體裝置的多閘極電晶體和平面型電晶體時，可觀察到電晶體特性的顯著變化，特別是有不同閘極長度的電晶體的閾值電壓，這在第1A至1F圖時會有更詳細的解釋。
第1A圖示意地圖示半導體裝置100的透視圖，根據 整體裝置要求，它可包含多閘極電晶體(例如，三閘極電晶體)及平面型電晶體。為了方便，第1A圖圖示多閘極電晶體150A而不圖示任何平面型電晶體。裝置100包括基板101，例如，矽基板、矽/鍺基板或供半導體層102形成於其上(例如，以矽材料的形式)的任何其他適當載體材料。一般而言，在初始製造階段，半導體層102以連續的半導體材料提供，隨後可分割成多個半導體區或作用區，其中第1A圖圖示單一半導體區102A，以及有電晶體150A形成於其中及上方。在其他的半導體區中，按照裝置100的整體電路佈局的要求，在裝置100中加上任何其他多閘極電晶體或平面型電晶體。半導體區102A包括橫向位於源極區151S、汲極區151D之間的多個半導體鰭片104。此外，形成橫向相鄰該等半導體鰭片104以及向上延伸到對於半導體區102A表面呈凹下的高度位准的介電材料103。以此方式，介電材料103實質定義半導體鰭片104的電氣有效高度，應理解它為第1A圖半導體鰭片104的暴露部份的垂直延伸部份。此外，閘電極結構160A設在半導體鰭片104上方且通常包括與側壁間隔體結構161(可具有任何適當組態)結合的電極材料162，例如多晶矽材料、電極金屬及其類似者。此外，閘電極結構160A包括閘極介電材料163，其是經裝設成可分離電極材料162與為電晶體150A的通道區的半導體鰭片104。結果，閘電極材料163形成於半導體鰭片104的正面104T及側壁表面區域104S上，同時電極材料162形成於介電材料163上。結果，側壁表面區域 104S及正面104T用來作為被“多個”閘電極(由閘極介電材料163及形成於對應表面區域104T、104S上的鄰近電極材料162所定義)控制的“平面型”通道區。因此，在第1A圖所圖示的組態中，3個表面區域104S、104T形成三閘極組態，不過，其中整個半導體鰭片104為電晶體150A的通道區，因此可用這多個閘極的組合來控制，也如以上所述。
第1B圖示意地圖示裝置100的透視圖，其中，為了方便說明，不圖示閘電極結構160A(第1A圖)。此外，為了方便說明，第1B圖圖示單一半導體鰭片104。如圖所示，汲極和源極區151D、151S有專屬橫向及垂直摻雜物分佈，這可基於習知平面型電晶體製造技術來得到，例如通過執行植入製程，使得汲極和源極區151S、151D電氣連接至如上述用作電晶體150A的通道區152A的半導體鰭片104。
第1C圖示意地圖示裝置100的上視圖，其中圖示多閘極電晶體150A。為了方便說明，在單一半導體鰭片104用作供連接汲極和源極區151S、151D的通道區152A時，在第二半導體區102B中裝設平面型電晶體150B，其中閘電極結構160B形成於分別連續橫向連接至汲極和源極區151S、151D的平面型通道區152B上方。電晶體150A、150B可具有實質相同的閘極長度(亦即，在第1C圖中，汲極和源極區151S、151D之間的水平距離)，以及關於汲極和源極區151S、151D的垂直及橫向摻雜物分佈，也可具有實質相同的架構，因為，如上所述，除了半導體鰭片104的實 際形成以外，電晶體150A、150B通常是用共同應用於電晶體150A、150B的製程技術來形成。
例如，如第1A至1C圖所示，用於形成半導體裝置100的典型製程策略可包含以下製程順序。在通過提供適當隔離結構(未圖示)來形成半導體區102A、102B(第1C圖)後，這可包括精密微影、蝕刻、沉積、退火及平坦化技術，各種半導體區的基本摻雜是用適當的植入及遮罩技術建立。之後，可形成遮罩以便包含閘極開口，其基本上決定閘電極結構160A、160B的橫向尺寸及位置。為此目的，應用已知的沉積、微影及蝕刻技術。之後，提供適當硬遮罩以定義半導體鰭片104在電晶體160A的閘極開口內的位置及橫向尺寸。為此目的，應用任何精密沉積及圖案化技術。之後，執行各向異性蝕刻製程以蝕刻進入半導體區102A，藉此形成向下至特定深度的半導體鰭片104。之後，介電材料，例如二氧化矽，填入與所得半導體鰭片104橫向相鄰的凹處，同時用平坦化及蝕刻技術移除過剩材料，藉此也調整介電材料103(第1B圖)的所欲高度位准，藉此也調整半導體鰭片104的有效電氣高度。應瞭解的，平面型電晶體的半導體區102B用硬遮罩可靠地覆蓋以便避免對於電晶體150B的對應閘極開口有任何不當的材料腐蝕。在移除硬遮罩後，閘電極結構160A、160B的形成可通過沉積任何適當材料，例如閘極介電材料163及電極材料162(第1A圖)，接著是移除對應遮罩。在此製造階段中，閘電極結構160A、160B可用作供進一步加工用的植入遮罩，亦即，用 以形成汲極和源極區151S、151D以便建立需要的複雜垂直及橫向摻雜物分佈。例如，用於形成汲極和源極區151S、151D的植入順序可包含植入製程，其用來以減少植入能量及有可能減少劑量方式加入汲極和源極摻雜物種，同時通常也加入反向摻雜物種，有可能基於傾斜式植入技術，以便調整整體電晶體特性，特別是電晶體150A、150B的閾值電壓。為此目的，應用已知的遮罩方案及植入技術，結合在移除抗蝕劑遮罩後必須提供的對應清洗處方。結果，可能影響電晶體150A、150B的最終所得閾值電壓的各種機構通常共同地應用於該等電晶體，使得一類型的電晶體的閾值電壓變化必然顯著影響另一類型的電晶體。不過，結果在考量有不同閘極長度的電晶體時，多閘極電晶體150A的閾值電壓與平面型電晶體150B的閾值電壓顯著不同。
第1D圖示意地圖示有不同閘極長度的平面型及多閘極電晶體在飽和狀態下操作時的典型閾值電壓依賴性。曲線A為有22至54奈米閘極長度的多閘極電晶體的對應閾值電壓值，而曲線B圖示平面型電晶體150B的情況。一般而言，多閘極電晶體的閾值電壓顯著低於平面型電晶體，其假設主要受半導體鰭片104的角落效應(corner effect)。據信導致閾值電壓減少的一機構是阱摻雜物種(well dopant species)在半導體鰭片104角落的離析(segregation)及外擴散(out-diffusion)增加。此外，如上所述，由出於半導體鰭片104的正面及側壁表面區的閘電極結構產生的電場的重叠也有助於減少整體閾值電壓。結果，這兩種幾 何相依效應可能導致較高的靜電電位，較低的導電帶能量(conduction band energy)以及半導體鰭片104角落的電流密度增加。
第1E圖示意地圖示典型摻雜濃度，例如，在半導體鰭片104中心從而通道區152A的剖面。由第1E圖可見，在鰭片104的角落區域104C，有減少的阱摻雜物濃度，如上所述，與局部增加電場結合，可導致角落區域104C有較高的電流密度。
第1F圖示意地圖示通道區152A內的電流密度的對應類比，從而清楚地顯示電荷載子密度在角落區域104C增加，從而相較於平面型電晶體的對應閾值電壓，導致整體閾值電壓降低，由比較第1D圖的曲線A與B也可明白。
為了減少多閘極電晶體和平面型電晶體的閾值電壓的失配，在一些策略中，對多閘極電晶體與平面型電晶體個別地應用反向摻雜物種至通道區的植入，這也被稱作暈環植入(halo implantation)。在此策略中，N通道電晶體與P型通道電晶體各需要兩個附加植入遮罩、植入製程及相關清洗步驟。亦即，用於形成暈環區(halo region)的植入順序，有可能結合對應的汲極和源極延伸區，對於N型通道電晶體及P型通道電晶體，必須執行兩次，以便各自以不同的方式控制多閘極電晶體及平面型電晶體的所得閾值電壓。除了大幅增加整體製造成本以外，結果是多閘極電晶體的電性對於不同的閘極長度(例如，在22至54奈米的範圍)會降級，特別是只有短通道電晶體充分回應反向摻 雜植入劑量的增加以便適當地增加閾值電壓(第1D圖的曲線A)，不過，由於暈環重叠較少而難以閘極長度增加(例如，54奈米)的多閘極電晶體使“降級”，儘管如以上在說明第1E及1F圖時所述，角落效應也保持實質不變。此外，已觀察到大體在形成汲極和源極區後立即增加反向摻雜物種或暈環物種的植入劑量後，閾值電壓對於不同電晶體的閘極長度的依賴性更加顯著。
結果，例如通過個別使用暈環(亦即，反向摻雜)個別形成多閘極電晶體及平面型電晶體的汲極和源極區的複雜垂直及橫向摻雜物分佈，植入製程可能造成極複雜的製造流程，同時多閘極電晶體與平面型電晶體之間的顯著失配仍然存在，特別是對於閘極長度增加的電晶體。
本揭示內容是針對能夠避免或至少降低一或更多上述問題的影響的各種方法及裝置。
為供基本理解本發明的一些方面，以下提出簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要確認本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細的說明的前言。
一般而言，本揭示內容提供數種製造技術及半導體裝置，其中基於有實質相同摻雜物分佈(例如，相對於汲極和源極摻雜物種及相對於反向摻雜物種)的汲極和源極區，可形成數個多閘極電晶體及平面型電晶體，同時對於不同的 閘極長度可實現多閘極電晶體及平面型電晶體的閾值電壓行為的優異匹配。為此目的，已認識到摻雜物濃度在半導體鰭片的角落區域有極高效率的局部變化以致可個別調整多閘極電晶體的閾值電壓行為而實質不會影響平面型電晶體，其中多閘極電晶體與平面型電晶體可具有實質相同的汲極和源極摻雜物組態。在一些示範具體實施例中，用離子植入法可實現在半導體鰭片的角落區域的摻雜物濃度的局部調整，其中在角落區域可以自對準方式加入適當的摻雜物種，這可通過作為植入遮罩的硬遮罩來實現，在任何適當製造階段圖案化半導體鰭片時，它也可作為蝕刻遮罩。結果，通過對應植入製程可實現摻雜物濃度的局部調配，特別是半導體鰭片的角落區域，而不影響平面型電晶體，藉此基於已知的植入技術，在共同地形成多閘極電晶體與平面型電晶體的汲極和源極區後，即可有效地調整平面型電晶體及部份多閘極電晶體的閾值電壓特性。
揭示於本文的一示範方法包括：在半導體區上方形成硬遮罩，其中該硬遮罩具有決定要在該半導體區中形成的半導體鰭片的橫向尺寸的至少一個遮罩特徵。該方法更包括：執行植入製程，以在該半導體區的表面處及附近加入摻雜物種，並使用該硬遮罩作為植入遮罩。該方法更包括：在執行該植入製程後，執行使用該硬遮罩作為蝕刻遮罩的蝕刻製程，以在該半導體區中形成該半導體鰭片。另外，該方法包括：形成在該半導體鰭片上方及橫向與該半導體鰭片相鄰的閘電極結構。
揭示於本文的另一示範方法是有關於形成半導體裝置。該方法包括：在第一半導體區中形成一多閘極電晶體的第一汲極和源極區以及在第二半導體區中形成一平面型電晶體的第二汲極和源極區，其中該多閘極電晶體包含連接至該第一汲極和源極區的一半導體鰭片。該方法更包括：通過在該半導體鰭片中提供一反向摻雜物種以便在該半導體鰭片的上角落(upper corner)有一濃度最大值來個別調整該多閘極電晶體的閾值電壓。
揭示於本文的一示範半導體裝置包括半導體區，該半導體區包括汲極區及源極區的半導體區。該半導體裝置更包括：通道區，藉由形成於該半導體區中的至少一個半導體鰭片所形成，以連接第一端部至該汲極區，並連接第二端部至該源極區。該半導體鰭片包括局部在且沿著該半導體鰭片的上角落具有濃度最大值的反向摻雜物種。此外，該半導體裝置包括閘電極結構，形成於該至少一個半導體鰭片上方及橫向與該半導體鰭片相鄰。
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解的，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解的，此類開發即複雜又花時間，決不是本技藝一般技術人員在閱讀本 揭示內容後即可實作的例行工作。
此時以參照附圖來描述本發明。示意地圖示於附圖的各種結構、系統及裝置僅供解釋，以及避免熟諳此藝者所習知的細節混淆本發明。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示範實施例。應使用與熟悉相關領域的技術人員所熟悉意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與熟諳此藝者所理解的普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。
本揭示內容提供數種半導體裝置及製造技術，其中半導體鰭片的角落區域接受適當的摻雜物濃度以便對於有以其他方式給定組態的多閘極電晶體的汲極和源極區及任何反向摻雜區或暈環區可適當地調配多閘極電晶體的閾值電壓特性。以此方式，可共同建立平面型電晶體與多閘極電晶體的汲極和源極組態，同時實現閾值電壓特性的必要調配可通過以局部受限的方式加入摻雜物種於半導體鰭片且在角落區域有濃度最大值而實質不影響多閘極電晶體及平面型電晶體的汲極和源極區的摻雜物濃度。以此方式，基於共同製程順序，可形成該汲極和源極區。此外，在一些示範具體實施例中，基於硬遮罩，可實現摻雜物種於半導體鰭片的加入，也可用來圖案化半導體鰭片，而不需要額 外的植入遮罩，因為該硬遮罩也可至少覆蓋平面型電晶體的通道區。
在實際圖案化半導體鰭片之前的任何適當製造階段，可加入半導體鰭片的附加摻雜物種，藉此提供有高度相容性的多個製程策略，用以形成混合半導體裝置中的多閘極電晶體及平面型電晶體。例如，在一些方法中，基於包含閘極開口的遮罩，可提供用以圖案化半導體鰭片的硬遮罩，其中因此可在實際圖案化在多閘極電晶體的對應閘極開口內的半導體鰭片之前執行值入製程。另一方面，平面型電晶體的對應閘極開口被硬遮罩材料可靠地覆蓋。在植入製程期間，摻雜物種不可避免地在硬遮罩底部的半導體材料中散射，導致隨後要基於硬遮罩及各向異性蝕刻製程來形成實際半導體鰭片的區域加入該摻雜物種。另一方面，通過調整植入製程的植入劑量及能量，可有效地控制滲入半導體材料的深度，以便在蝕刻半導體鰭片後，在角落區域得到想要的濃度最大值，而不會過度影響半導體鰭片的任何側壁表面區。必然地，通過控制植入製程的至少一製程參數，可實現想要的偏移從而閾值電壓特性有所欲程度的匹配。
請參考第2A至2K圖，此時將更詳細地描述其他的示範具體實施例，其中如果適當，也會參考第1A至1F圖。
第2A圖示意地圖示半導體裝置200的上視圖，其包含在其中及上方形成多閘極電晶體的第一半導體區202A以及在其中及上方形成平面型電晶體的第二半導體區202B。半 導體區202A、202B可用任何適當半導體材料來形成以及可各自用隔離結構劃定橫向的界限，例如，也如在以上說明半導體裝置100時所述。此外，在此製造階段中，由任何適當材料或材料系統構成的閘極遮罩210可形成於半導體區202A、202B上方而且可包括閘極開口210G，從而它可定義要形成於半導體區202A、202B上方的閘電極結構的橫向尺寸及位置。此外，在此製造階段中，可提供硬遮罩220以便定義要形成於閘極開口210G(形成於半導體區202A上方)中的半導體鰭片的橫向尺寸及位置。為此目的，硬遮罩220可包括一或更多遮罩特徵220A，在較晚期的製造階段，它可用作蝕刻遮罩以便形成半導體區202A在閘極開口210G內的凹處，藉此形成對應的半導體鰭片。另一方面，硬遮罩220能可靠地至少覆蓋形成於半導體區202B上方的閘極開口210G。
基於任何適當製程策略，可形成半導體區202A、202B，如以下在說明裝置100時所述。同樣，例如，閘極遮罩210的形成可通過沉積一或兩種適當的材料，例如二氧化矽、氮化矽及其類似者，以及圖案化所得的層堆疊以便形成閘極開口210G於其中。在其他情形下，可形成遮罩特徵以便定義閘極開口210G的尺寸及位置，接著沉積及平坦化閘極遮罩210的材料。之後，則可移除先前所提供的遮罩區以便提供閘極開口210G。接下來，例如，可用沉積技術以及精密微影及蝕刻製程來形成硬遮罩220，以便形成遮罩特徵220A以及可靠地覆蓋第二半導體區202B的開口210G。
第2B圖示意地圖示處於更進一步製造階段中半導體裝置200的一部份。如圖所示，只有圖示第一半導體區202A的一部份，其中單一遮罩特徵220A形成於閘極開口210G中，在圖示具體實施例中，接著它是包含第一遮罩層212及第二遮罩層211(例如，各自以二氧化矽及氮化矽的形式提供)的閘極遮罩210的一部份。不過，應瞭解，可使用任何其他適當材料系統。結果，硬遮罩特徵220A覆蓋半導體區202A在閘極開口210G內的區域，其對應至仍待形成的半導體鰭片204。此外，在此製造階段中，硬遮罩220(第2A圖)從而特徵220A在植入製程230期間可用作植入遮罩，其中加入摻雜物種231於半導體區202A在閘極開口210G內的暴露表面區。在植入製程230期間，使用適當的植入參數(例如，劑量及能量)以便在區域202A的半導體材料內提供有所欲摻雜物分佈的物種231。例如，可使用約0.1至5keV或0.5至1keV的低植入能量結合適當的劑量，以便得到想要的摻雜物濃度。在植入製程230期間，由於植入製程的本性，摻雜物有一定程度的散射，從而在遮罩特徵220A之下的材料202A中也加入一定數量的摻雜物種。
第2C圖示意地圖示第2B圖的裝置的一部份。如圖所示，摻雜物種231加入半導體材料202A中未被遮罩特徵220A覆蓋的暴露部份，同時由於摻雜物會散射，也有一定數量的摻雜物種加入對應至仍待形成的半導體鰭片204的區域。因此，在仍待形成的鰭片204的角落區域204C也存在摻雜物種231。應瞭解的，在第2C圖中，只有圖示閘極 開口210G(第2B圖)相對於長度方向(用L表示)的左半部。亦即，閘極開口210G在通道長度的一半處切片，從而如第2C圖所示的物種231的摻雜物分佈，是沿著開口210G的整個長度延伸。更應瞭解的，在一些示範具體實施例中，是在開口210G內(第2B圖)的材料202A的表面上或附近形成物種231的濃度最大值，其中“在表面附近”應被理解為範圍是從表面202S至約5奈米或以下的深度的區域。結果，當對於表面202S以約5奈米或以下的深度提供物種231的濃度最大值，可理解是在表面202S上或附近。
第2D圖示意地圖示處於更進一步製造階段的裝置200。如圖所示，可應用蝕刻製程216以便蝕刻進入半導體材料202A，同時使用硬遮罩220(第2A圖)從而使遮罩特徵220A作為蝕刻遮罩。因此，在蝕刻製程216期間，半導體鰭片204的形成是通過在半導體區202A中形成向下至所欲深度的對應凹處。為此目的，可應用任何已知的各向異性蝕刻處方。結果，在蝕刻製程216期間，可移除先前加入的摻雜物種231(第2C圖)的主要部份，同時在半導體鰭片204的角落區域204C保留部份物種。應瞭解的，角落區域204C應被理解為在深度方向(用D表示)及寬度方向(用W表示)有約5奈米或以下的橫向延伸部份的區域，同時角落區域204C在長度方向L延伸半導體鰭片的整個長度。應瞭解的，在第2D圖中，也圖示在電晶體長度的一半處的切片。結果，在角落區域204C內，提供最大濃度的摻雜物種231C以及沿著深度方向D及寬度方向W遞減的濃度。
結果，在使用遮罩220(第2A圖)作為植入遮罩以及用於形成半導體鰭片204的蝕刻遮罩時，可沿著半導體鰭片204在角落區域204C內的整個長度以高度局部的方式提供摻雜物種231C而實質不影響任何其他電晶體區域，特別是，實質不影響半導體區202B(第2A圖)。在移除硬遮罩220(第2A圖)後，基於任何適當製程策略，可繼續其他加工，例如形成閘電極結構，且隨後形成汲極和源極區及其類似者。
第2E圖示意地圖示處於更進一步製造階段的半導體裝置200的上視圖。如圖所示，多閘極電晶體250A可形成於半導體區202A中及上方且可包含形成於半導體鰭片204上方及橫向與半導體鰭片204相鄰的閘電極結構260A。此外，在半導體區202A中形成與閘電極結構260A橫向相鄰的汲極區251D及源極區251S。同樣，平面型電晶體250B可形成於半導體區202B中及上方且可包含閘電極結構260B與汲極和源極區251D、251S。由於電晶體250B為平面型架構，平面型通道區252B沿著電晶體250B的整個寬度在汲極和源極區251D、251S之間延伸。另一方面，多閘極電晶體250A的通道區252A是由一或更多半導體鰭片204所形成，如上所述。
第2F圖示意地圖示沿著第2E圖的剖面IIf繪出的裝置200的橫截面圖。如圖所示，形成於半導體層202中以及接著裝設於基板201上方的半導體區202A包含電晶體250A的汲極和源極區251S、251D。此外，閘電極結構260A 可包含閘極介電材料263，例如氮氧化矽材料、高k介電材料及其類似者，因而可使電極材料262與汲極和源極區251D、251S及阱(well)或本體區分離，亦即，半導體區202A的其他部份也可包括反向摻雜區(counter-doped region)251H，亦即，對於汲極和源極區251D、251S是反向摻雜，其中任何此類區域也常被稱作暈環區。此外，如上所述，在電晶體250A可提供決定半導體鰭片的電氣有效高度的介電材料203。此外，取決於製程及裝置要求，間隔體結構261通常形成於閘電極結構260A的側壁上。
同樣，電晶體250B是形成於半導體區202B中及上方且可包含基本上與閘電極結構260A相同組態的閘電極結構260B，除了伸入半導體材料的部份以外。此外，與電晶體250A的相比，汲極和源極區251D、251S與暈環區251H可具有實質相同的組態，因為這些元件的形成可基於共同製造順序。
第2G圖示意地圖示用第2E圖的剖面線IIg表示的電晶體250A的橫截面圖。因此，如圖所示，可提供半導體鰭片204以及可根據裝置要求沿著深度方向延伸，例如，如第2D圖所示，其中電氣有效高度是用介電材料203(在第2G圖的剖面實際看不到)調整。此外，半導體鰭片204包括角落區域204C，其是已加入在角落區域204C內有濃度最大值的物種231C。在一示範具體實施例中，物種231C為反向摻雜物種(相對於汲極和源極區251D、251S)，藉此局部減少其中的電荷載子密度，以便有效地補償任何角落 效應，如先前在說明第1E及1F圖時所解釋的。
可基於任何適當製程策略來形成如第2E至2G圖所示的半導體裝置，可包含在移除硬遮罩220(第2A圖)後沉積閘極材料於對應閘極開口210G(第2A圖)內。之後，可使用任何適當製程策略來沉積閘極材料以及可移除過剩材料，接著移除閘極遮罩210(第2A圖)。接下來，使用已知的植入及遮罩方案，可形成與汲極和源極區251S、251D及暈環區251H結合的間隔體結構261。之後，可應用其他製程，例如退火製程，有可能接著形成接觸區，例如基於金屬矽化物，以便完成電晶體250A、250B。結果，可共同形成電晶體250A、250B的區域251S、251D、251H，藉此得到平面型電晶體250B的必要閾值電壓特性，同時通過加入摻雜物種231C可實現多閘極電晶體250A的閾值電壓行為的有效偏移或調配，如上所述。應瞭解的，對於N型通道電晶體與P型通道電晶體是要以不同的方式執行摻雜物種231C的加入，從而需要額外的微影步驟，遮罩移除及清洗製程來用於每一種電晶體。然而相較於習知策略的極複雜製程順序，其中暈環區是個別提供給多閘極電晶體與平面型電晶體用，從而也需要分離每個電晶體架構的N型通道電晶體及P型通道電晶體，可得到複雜度顯著減少的整體製程。此外，相較於習知策略，可改善所得閾值電壓特性，對此隨後會有更詳細的說明。
用第2H至2J圖更詳細地描述製程順序，其中在兩種不同類型的多閘極電晶體的半導體鰭片的角落區域可局部 加入摻雜物種，其中可在任何適當製造階段實現該加入。
第2H圖示意地圖示半導體裝置200，其包含在早期製造階段的半導體區202A、202B，同時也可提供區域202C、202D。區域202A可接受第一類型的多閘極電晶體而區域202C可接受不同類型的多閘極電晶體，例如，可分別提供N型通道電晶體與P型通道電晶體。另一方面，在區域202B、202D中及上方可形成平面型電晶體，它的類型可相同或不同。為此目的，形成硬遮罩220以便包括遮罩特徵220A用以定義要在區域202A、202C中形成的半導體鰭片的橫向尺寸及位置，同時可用遮罩220完全覆蓋區域202B、202D。在形成各個閘電極結構260之前，可提供硬遮罩220，閘電極結構260可包含在極晚期製造階段要移動及換成適當閘極材料的占位材料265。
第2I圖示意地圖示處於更進一步製造階段的裝置200，其中提供植入遮罩215A(例如，抗蝕劑遮罩)使得區域202A暴露於離子植入製程230A，以便在半導體區202A的暴露區以及也要基於遮罩特徵220A來形成的半導體鰭片的角落區域中加入摻雜物種231A。另一方面，遮罩215A至少可覆蓋半導體區202C。關於植入製程230A的任何製程參數，可應用與先前所述相同的準則。之後，可移除遮罩215A，其可能結合適當的清洗製程。
第2J圖示意地圖示有另一植入遮罩215C的裝置200，植入遮罩215C可使區域202C暴露於另一植入製程230C，使得半導體區202C的暴露部份可加入想要的摻雜物種 231C。以此方式，要形成於區域202C中及上方的電晶體可實現適當的閾值電壓特性，也如先前所述。此外，在此情形下，可選擇適當的植入參數以及適當的植入物種。之後，該加工可繼續以下步驟：通過移除遮罩215C以及形成包含占位材料265(第2H圖)的閘電極結構260。在形成閘電極結構260後，可移除硬遮罩220的任何暴露部份，以及該加工可繼續以下步驟：通過應用用於有對應導電型的電晶體的共同製程策略來形成汲極和源極區、暈環區及其類似者。亦即，在半導體區202A與區域202B接受有相同基本類型的多閘極電晶體與平面型電晶體(例如，P型通道電晶體或N型通道電晶體)時，可共同加工該等區域。同樣，可在共同製程順序中處理區域202C與202D，藉此為每一種類型的電晶體的汲極和源極區建立實質相同的摻雜物分佈，如先前所述。在後期製造階段中，可移除占位材料265(第2H圖)，以及遮罩特徵220A可用作蝕刻遮罩用以在半導體區220A、220C中形成半導體鰭片。在移除硬遮罩220後，可提供適當的閘極材料，例如高k介電材料、含金屬電極材料及其類似者。
在其他的策略中，在移除占位材料265(第2H圖)後以及在實際蝕刻進入半導體區202A、202C之前，可加入摻雜物種231A、231C(第2I圖、第2J圖)，其中可應用如前述的對應遮罩方案。
結果，在此情形下，在半導體鰭片的角落區域也可局部提供適當的摻雜物種，例如在極早期的製造階段或在極 晚期的製造階段，而實質不影響任何平面型電晶體。
第2K圖示意地圖示角落區域已接受不同濃度的多閘極電晶體的閾值電壓特性。如圖所示，曲線A、B及C是圖示不同閘極長度的閾值電壓，亦即，具有22至54奈米的閘極長度的電晶體，其中曲線A圖示在角落區域沒有附加摻雜物種的電晶體。另一方面，曲線B圖示已接受特定摻雜物濃度從而使曲線A的閾值電壓特性移到較高閾值電壓的電晶體。同樣，曲線C為角落區域已接受更高摻雜物濃度的電晶體，從而使電晶體閾值電壓特性更加“降級”，不過，對於閾值電壓依賴性的整體平坦度沒有實質影響。結果，通過適當地選擇劑量及植入能量，可調整角落區域的濃度使得閾值電壓特性可得到想要的偏移，從而使得任何平面型電晶體的閾值電壓特性能有想要的調配，如先前在說明第1D圖時所述，平面型電晶體大體有較高的閾值電壓。
因此，本揭示內容提供製造技術及半導體裝置，其中對於平面型電晶體可個別調整多閘極電晶體的閾值電壓特性，然而仍然使得共同製程順序可用來實作多閘極電晶體及平面型電晶體的汲極和源極區及暈環區。為此目的，例如基於也可用來圖案化半導體鰭片的硬遮罩，在半導體鰭片的角落區域中局部加入適當的摻雜物種。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此技藝者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成 以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示的構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此，本文提出以下的申請專利範圍尋求保護。
100、200‧‧‧半導體裝置
101、201‧‧‧基板
102‧‧‧半導體層
102A‧‧‧單一半導體區
102B‧‧‧第二半導體區
103、203‧‧‧介電材料
104、204‧‧‧半導體鰭片
104C、204C‧‧‧角落區域
104S‧‧‧側壁表面區
104T‧‧‧正面
150A、250A‧‧‧多閘極電晶體
150B、250B‧‧‧平面型電晶體
151D、251D‧‧‧汲極區
151S、251S‧‧‧源極區
152A、252A‧‧‧通道區
152B、252B‧‧‧平面型通道區
160A、160B、260A、260B‧‧‧閘電極結構
161‧‧‧側壁間隔體結構
162‧‧‧電極材料
163‧‧‧閘極介電材料
202A‧‧‧第一半導體區
202B‧‧‧第二半導體區
202C、202D‧‧‧區域
202S‧‧‧表面
210‧‧‧閘極遮罩
210G‧‧‧閘極開口
211‧‧‧第二遮罩層
212‧‧‧第一遮罩層
215A‧‧‧植入遮罩
216‧‧‧蝕刻製程
220‧‧‧硬遮罩
220A‧‧‧遮罩特徵
230‧‧‧植入製程
230A‧‧‧離子植入製程
230C‧‧‧另一植入製程
231、231A、231C‧‧‧摻雜物種
251H‧‧‧反向摻雜區
261‧‧‧間隔體結構
262‧‧‧電極材料
263‧‧‧閘極介電材料
265‧‧‧占位材料
D‧‧‧深度方向
L‧‧‧長度方向
W‧‧‧寬度方向
IIf、IIg‧‧‧剖面線
參考以下結合附圖的說明可瞭解本揭示內容，在附圖中類似的元件用相同的元件符號表示。
第1A至1B圖示意地圖示基於習知製程策略形成的多閘極電晶體的透視圖；第1C圖示意地圖示根據習知製程策略形成的多閘極電晶體及平面型電晶體的上視圖；第1D圖示意地圖示根據習知製程策略多閘極電晶體與平面型電晶體對於不同閘極長度的閾值電壓行為的圖表；第1E圖及第1F圖示意地圖示習知多閘極電晶體的半導體鰭片各自的摻雜物濃度及電流密度的透視圖；第2A圖示意地圖示根據示範具體實施例包括多閘極電晶體及平面型電晶體的半導體裝置以及用於定義半導體鰭片的橫向位置及尺寸的硬遮罩的上視圖；第2B至2C圖示意地圖示根據示範具體實施例在半導體鰭片的角落區域局部加入反向摻雜物種之後的部份半導體裝置的透視圖；第2D圖示意地圖示根據示範具體實施例具有經個別 調配的摻雜物濃度以及在角落區域有濃度最大值的半導體鰭片的透視圖；第2E圖示意地圖示根據示範具體實施例處於更進一步製造階段的半導體裝置的上視圖；第2F至2G圖示意地圖示第2E圖的半導體裝置的橫截面圖；第2H至2J圖示意地圖示在各個製程階段的半導體裝置，這些製程是用來加入各自局限於P型通道電晶體及N型通道電晶體的半導體鰭片的角落區域的反向摻雜物種的上視圖；以及第2K圖示意地圖示根據示範具體實施例多閘極電晶體的閾值電壓對於半導體鰭片的角落區域有不同反向摻雜植入劑量的偏移的圖表。
儘管本發明容易做成各種修改及替代形式，本文仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過，應瞭解的，本文所描述的特定具體實施例不是想要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入依照附上申請專利範圍所界定的本發明精神及範疇內所有修改、等價及替代性陳述。
200‧‧‧半導體裝置
202A‧‧‧第一半導體區
202B‧‧‧第二半導體區
210‧‧‧閘極遮罩
210G‧‧‧閘極開口
220‧‧‧硬遮罩
220A‧‧‧遮罩特徵

Claims (20)

  1. 一種形成半導體裝置之方法，係包括：在半導體區上方形成硬遮罩，該硬遮罩具有決定要在該半導體區中形成的半導體鰭片的橫向尺寸的至少一個遮罩特徵；執行植入製程，以在該半導體區的表面處及附近加入摻雜物種，並使用該硬遮罩作為植入遮罩；在執行該植入製程後，執行使用該硬遮罩作為蝕刻遮罩的蝕刻製程，以在該半導體區中形成該半導體鰭片；以及形成在該半導體鰭片上方及橫向與該半導體鰭片相鄰的閘電極結構。
  2. 如申請專利範圍第1項所述的方法，其中，形成該硬遮罩包括：形成該硬遮罩，以包括至少覆蓋要用來形成平面型電晶體於其中及其上方的第二半導體區的第二遮罩特徵。
  3. 如申請專利範圍第1項所述的方法，其中，形成在該半導體鰭片上方及橫向與該半導體鰭片相鄰的閘電極結構包括：形成具有閘極開口的閘極遮罩，並以一或多種材料填充該閘極開口。
  4. 如申請專利範圍第3項所述的方法，其中，在形成該閘極遮罩之前形成該硬遮罩。
  5. 如申請專利範圍第3項所述的方法，其中，在形成該硬遮罩之前形成該閘極遮罩。
  6. 如申請專利範圍第5項所述的方法，其中，在存在該閘極遮罩的情形下，執行該植入製程。
  7. 如申請專利範圍第1項所述的方法，更包括在形成該閘電極結構後，在該半導體區中形成汲極和源極區。
  8. 如申請專利範圍第7項所述的方法，其中，形成該汲極和源極區包括：同時在平面型電晶體的第二半導體區中形成第二汲極和源極區。
  9. 如申請專利範圍第7項所述的方法，其中，執行該植入製程以在該半導體區的表面上及附近加入摻雜物種包括：加入相較於汲極和源極摻雜物種為反向摻雜物種的該摻雜物種。
  10. 如申請專利範圍第1項所述的方法，其中，形成該閘電極結構包括：在形成該硬遮罩後提供占位元結構，移除該占位元結構的占位元材料，以及在執行該植入製程及該蝕刻製程後提供閘極材料。
  11. 一種形成半導體裝置的方法，該方法包括：在第一半導體區中形成多閘極電晶體的第一汲極和源極區，以及在第二半導體區中形成平面型電晶體的第二汲極和源極區，該多閘極電晶體包括連接至該第一汲極和源極區的半導體鰭片；以及藉由在該半導體鰭片中提供反向摻雜物種而個別調整該多閘極電晶體的閾值電壓，以在該半導體鰭片的上角落具有濃度最大值。
  12. 如申請專利範圍第11項所述的方法，其中，在該半導 體鰭片中提供該反向摻雜物種包括：在該第一半導體區及該第二半導體區上方形成硬遮罩，以至少覆蓋該平面型電晶體的通道區，並決定該多閘極電晶體的該半導體鰭片的尺寸和位置，以及執行使用該硬遮罩作為植入遮罩的植入製程。
  13. 如申請專利範圍第12項所述的方法，更包括：在執行該植入製程後，使用該硬遮罩作為蝕刻遮罩，以形成該半導體鰭片。
  14. 如申請專利範圍第11項所述的方法，更包括：在調整該多閘極電晶體的閾值電壓時，遮罩第二多閘極電晶體。
  15. 如申請專利範圍第14項所述的方法，更包括：在遮罩該多閘極電晶體時，調整該第二多閘極電晶體的第二閾值電壓。
  16. 如申請專利範圍第15項所述的方法，其中，該多閘極電晶體及該第二多閘極電晶體為逆向導電型(inverse conductivity type)的電晶體。
  17. 如申請專利範圍第12項所述的方法，其中，藉由使用0.1至2keV的植入能量來執行該植入製程。
  18. 一種半導體裝置，係包括：半導體區，包括汲極區及源極區；通道區，藉由形成於該半導體區中的至少一個半導體鰭片所形成，以連接第一端部至該汲極區，並連接第二端部至該源極區，該半導體鰭片包括局部在且 沿著該半導體鰭片的上角落具有濃度最大值的反向摻雜物種；以及閘電極結構，形成於該至少一個半導體鰭片上方及橫向與該半導體鰭片相鄰。
  19. 如申請專利範圍第18項所述的半導體裝置，更包括第二半導體區，該第二半導體區包括第二汲極和源極區以及在該第二汲極區、該第二源極區之間延伸的平面型第二通道區，其中，該汲極和源極區與該第二汲極和源極區具有實質相同的摻雜物分佈。
  20. 如申請專利範圍第18項所述的半導體裝置，其中，該通道區及該第二通道區的長度有70奈米或更小。
TW101126575A 2011-08-24 2012-07-24 半導體裝置及其形成方法 TWI489561B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/217,009 US8580643B2 (en) 2011-08-24 2011-08-24 Threshold voltage adjustment in a Fin transistor by corner implantation

Publications (2)

Publication Number Publication Date
TW201312659A TW201312659A (zh) 2013-03-16
TWI489561B true TWI489561B (zh) 2015-06-21

Family

ID=47665402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126575A TWI489561B (zh) 2011-08-24 2012-07-24 半導體裝置及其形成方法

Country Status (6)

Country Link
US (2) US8580643B2 (zh)
KR (1) KR20130023135A (zh)
CN (1) CN102956449B (zh)
DE (1) DE102012207117A1 (zh)
SG (2) SG188041A1 (zh)
TW (1) TWI489561B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299840B2 (en) 2013-03-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8853008B1 (en) * 2013-03-14 2014-10-07 Intermolecular, Inc. Counter-doped low-power FinFET
US9093531B2 (en) 2013-06-11 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
KR102083493B1 (ko) 2013-08-02 2020-03-02 삼성전자 주식회사 반도체 소자의 제조방법
US20150187915A1 (en) * 2013-12-26 2015-07-02 Samsung Electronics Co., Ltd. Method for fabricating fin type transistor
US9773869B2 (en) 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
TWI553869B (zh) * 2014-07-31 2016-10-11 瑞昱半導體股份有限公司 半導體元件及多閘極場效電晶體
CN106328503B (zh) * 2015-06-30 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9472620B1 (en) * 2015-09-04 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
KR102530671B1 (ko) 2015-12-31 2023-05-10 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US10229856B2 (en) * 2017-05-16 2019-03-12 International Business Machines Corporation Dual channel CMOS having common gate stacks
US10325824B2 (en) * 2017-06-13 2019-06-18 Globalfoundries Inc. Methods, apparatus and system for threshold voltage control in FinFET devices
WO2019132928A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Group iii-nitride (iii-n) logic and rf devices and their methods of fabrication
US10699967B2 (en) 2018-06-28 2020-06-30 International Business Machines Corporation Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019993A1 (en) * 2003-07-24 2005-01-27 Deok-Hyung Lee Methods for fabricating fin field effect transistors using a protective layer to reduce etching damage
US20080050866A1 (en) * 2005-08-25 2008-02-28 International Business Machines Corporation Semiconductor structures integrating damascene-body finfet's and planar devices on a common substrate and methods for forming such semiconductor structures
US20110042748A1 (en) * 2009-08-18 2011-02-24 International Business Machines Corporation Multi-gate non-planar field effect transistor structure and method of forming the structure using a dopant implant process to tune device drive current
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US20110147812A1 (en) * 2009-12-23 2011-06-23 Steigerwald Joseph M Polish to remove topography in sacrificial gate layer prior to gate patterning

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018551B2 (en) * 2003-12-09 2006-03-28 International Business Machines Corporation Pull-back method of forming fins in FinFets
JP4271210B2 (ja) * 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US7855411B2 (en) * 2007-05-25 2010-12-21 Macronix International Co., Ltd. Memory cell
US7737501B2 (en) * 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
US8637359B2 (en) * 2011-06-10 2014-01-28 International Business Machines Corporation Fin-last replacement metal gate FinFET process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019993A1 (en) * 2003-07-24 2005-01-27 Deok-Hyung Lee Methods for fabricating fin field effect transistors using a protective layer to reduce etching damage
US20080050866A1 (en) * 2005-08-25 2008-02-28 International Business Machines Corporation Semiconductor structures integrating damascene-body finfet's and planar devices on a common substrate and methods for forming such semiconductor structures
US20110042748A1 (en) * 2009-08-18 2011-02-24 International Business Machines Corporation Multi-gate non-planar field effect transistor structure and method of forming the structure using a dopant implant process to tune device drive current
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US20110147812A1 (en) * 2009-12-23 2011-06-23 Steigerwald Joseph M Polish to remove topography in sacrificial gate layer prior to gate patterning

Also Published As

Publication number Publication date
SG188041A1 (en) 2013-03-28
DE102012207117A1 (de) 2013-02-28
US20130049121A1 (en) 2013-02-28
US20140027825A1 (en) 2014-01-30
CN102956449A (zh) 2013-03-06
SG188066A1 (en) 2013-03-28
CN102956449B (zh) 2016-06-08
US8916928B2 (en) 2014-12-23
TW201312659A (zh) 2013-03-16
US8580643B2 (en) 2013-11-12
KR20130023135A (ko) 2013-03-07

Similar Documents

Publication Publication Date Title
TWI489561B (zh) 半導體裝置及其形成方法
TWI495018B (zh) 藉由晚期鰭部蝕刻以在圖案化的淺溝槽隔離區域上形成鰭部電晶體
CN103311247B (zh) 半导体器件及其制造方法
KR101528880B1 (ko) 균질하게 실리사이드화된 핀 끝 부분들을 가지는 다중 게이트 트랜지스터
CN103531478B (zh) 多栅极fet及其形成方法
CN103311281B (zh) 半导体器件及其制造方法
US8941187B2 (en) Strain engineering in three-dimensional transistors based on strained isolation material
US9245975B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
KR100939094B1 (ko) 바이어스되는 삼중 웰의 완전 공핍된 ｓｏｉ 구조, 그 제조 방법 및 제어 방법
US20120153401A1 (en) Differential Threshold Voltage Adjustment in PMOS Transistors by Differential Formation of a Channel Semiconductor Material
US9048267B2 (en) Semiconductor device
TW201628090A (zh) 半導體元件及其製作方法
US9397104B2 (en) SRAM cell and method for manufacturing the same
US9196541B2 (en) SRAM cell and method for manufacturing the same
US20130026575A1 (en) Threshold adjustment of transistors by controlled s/d underlap
US7880236B2 (en) Semiconductor circuit including a long channel device and a short channel device
CN106847755B (zh) 改善sram性能的方法
US9917087B2 (en) Integrated circuits with a partially-depleted region formed over a bulk silicon substrate and methods for fabricating the same
CN114823893A (zh) 高介电常数金属栅mos晶体管
JP5055697B2 (ja) 絶縁ゲート電界効果トランジスタ及びその動作方法
CN112103249B (zh) 半导体结构及其形成方法
US20220085155A1 (en) Transistor device, ternary inverter device including same, and manufacturing method therefor
CN114156263A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees