CN114156263A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114156263A
CN114156263A CN202010928112.9A CN202010928112A CN114156263A CN 114156263 A CN114156263 A CN 114156263A CN 202010928112 A CN202010928112 A CN 202010928112A CN 114156263 A CN114156263 A CN 114156263A
Authority
CN
China
Prior art keywords
gate
region
type ions
forming
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010928112.9A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010928112.9A priority Critical patent/CN114156263A/zh
Priority to US17/313,239 priority patent/US20220077303A1/en
Publication of CN114156263A publication Critical patent/CN114156263A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，半导体结构包括：衬底，所述衬底包括器件单元区，所述器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，所述第一器件的驱动电流大于所述第二器件的驱动电流；鳍部，凸出于所述衬底；第一栅极，横跨所述第一子单元区中的所述鳍部；第二栅极，横跨所述第二子单元区中的所述鳍部。本发明在器件单元区中设置第二子单元区，第二器件产生的热量比第一器件产生的热量少，因此，与器件单元区仅包括第一器件区的方案相比，能够降低器件单元区整体的热量，进而改善器件单元区中的自热效应，相应提高半导体的性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，非平面MOS晶体管应运而生，例如全包围栅极(Gate-all-around，GAA)晶体管或鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET器件相比栅对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，所述衬底包括器件单元区，所述器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，所述第一器件的驱动电流大于所述第二器件的驱动电流；鳍部，凸出于所述衬底；第一栅极，横跨所述第一子单元区中的所述鳍部；第二栅极，横跨所述第二子单元区中的所述鳍部。
可选的，所述第二器件的阈值电压大于所述第一器件的阈值电压。
可选的，所述第二器件和所述第一器件的阈值电压差值为40mV至200mV。
可选的，所述第二栅极的宽度大于所述第一栅极的宽度。
可选的，所述第二栅极和所述第一栅极的宽度差值为4纳米至100纳米。
可选的，所述半导体结构还包括：源漏掺杂区，位于所述第一栅极两侧的所述鳍部中、以及所述第二栅极两侧的所述鳍部中，所述源漏掺杂区中的掺杂离子为第一型离子；反型掺杂区，位于所述第二栅极底部的所述鳍部中，所述反型掺杂区中的掺杂离子为第二型离子，所述第二型离子和第一型离子的导电类型不同。
可选的，所述器件单元区为NMOS区，所述第一型离子为N型离子，所述第二型离子为P型离子；或者，所述器件单元区为PMOS区，所述第一型离子为P型离子，所述第二型离子为N型离子。
可选的，在所述器件单元区中，所述第一子单元区的数量为多个，且所述第二子单元区位于相邻的所述第一子单元区之间。
可选的，在所述第一子单元区中，所述第一栅极的数量为1个至6个。
可选的，在所述第二子单元区中，所述第二栅极的数量为1个至3个。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供衬底以及凸出于所述衬底的鳍部，所述衬底包括器件单元区，所述器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，所述第一器件的驱动电流大于所述第二器件的驱动电流；形成横跨所述第一子单元区中的所述鳍部的第一栅极、以及横跨所述第二子单元区中的所述鳍部的第二栅极。
可选的，所述第二器件的阈值电压大于所述第一器件的阈值电压。
可选的，所述第二器件和所述第一器件的阈值电压差值为40mV至200mV。
可选的，所述第二栅极的宽度大于所述第一栅极的宽度
可选的，所述第二栅极和所述第一栅极的宽度差值为4纳米至100纳米。
可选的，形成所述第一栅极和第二栅极之前，所述形成方法还包括：形成伪栅结构，分别横跨所述第一子单元区中的所述鳍部、以及所述第二子单元区中的所述鳍部；在所述伪栅结构两侧的所述鳍部中形成源漏掺杂区，所述源漏掺杂区中的掺杂离子为第一型离子；形成所述源漏掺杂区后，在所述伪栅结构露出的所述衬底上形成层间介质层，所述层间介质层覆盖所述伪栅结构的侧壁；去除所述伪栅结构，在所述层间介质层中形成栅极开口；向所述第二子单元区的栅极开口底部的鳍部中注入第二型离子，形成反型掺杂区，所述第二型离子和第一型离子的导电类型不同；形成所述反型掺杂区后，在所述栅极开口中形成所述第一栅极和第二栅极。
可选的，所述器件单元区为NMOS区，所述第一型离子为N型离子，所述第二型离子为P型离子；或者，所述器件单元区为PMOS区，所述第一型离子为P型离子，所述第二型离子为N型离子。
可选的，在所述器件单元区中，所述第一子单元区的数量为多个，且所述第二子单元区位于相邻的所述第一子单元区之间。
可选的，在所述第一子单元区中，所述第一栅极的数量为1个至6个。
可选的，在所述第二子单元区中，所述第二栅极的数量为1个至3个。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所公开的方案中，器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，第一在单元区的鳍部上形成有第一栅极、第二子单元的鳍部上形成有第二栅极，在器件工作时，所述第一器件的驱动电流大于所述第二器件的驱动电流，所述第一子单元区会产生更多热量，因此，与器件单元区仅包括第一器件区的方案相比，本发明实施例通过在器件单元区中设置第二子单元区，第二器件工作时产生的热量较少，从而能够降低所述器件单元区整体的热量，进而改善所述器件单元区的自热(self-heating)效应，相应提高半导体的性能。
附图说明
图1至图2是一种半导体结构对应的结构示意图；
图3至图11是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图12是本发明半导体结构的形成方法另一实施例步骤对应的结构示意图；
图13是本发明半导体结构的形成方法又一实施例步骤对应的结构示意图。
具体实施方式
目前，半导体结构的性能仍有待提高。
现结合一种半导体结构，分析半导体结构的性能有待提高的原因。图1至图2是一种半导体结构对应的结构示意图。其中，图1是俯视图，图2是图1沿a1a2割线的剖视图。
结合参考图1和图2，所述半导体结构包括：衬底10；鳍部12，凸出于衬底10；隔离结构11，位于所述鳍部12露出的所述衬底10上，所述隔离结构11覆盖所述鳍部12的部分侧壁；栅极结构13，位于所述隔离结构11上，所述栅极结构13横跨所述鳍部12且覆盖所述鳍部12的部分顶部和部分侧壁。
所述栅极结构13和鳍部12相交的部分用于形成器件(例如NMOS晶体管或PMOS晶体管)。而且，器件工作时会产生热量。
在器件工作时，由于器件中会有驱动电流通过，因此，会产生热量。
其中，与平面晶体管相比，鳍式场效应晶体管中的隔离结构11所占空间增大，且鳍部12和衬底10的接触面面积较小，从而导致器件的散热效果变差；而且，隔离结构11的材料通常为氧化硅，与衬底10的材料相比，氧化硅的导热系数更小，从而导致器件的散热效果进一步变差，进而导致器件的自发热效应更为严重，器件性能退化相应更为严重。
为了解决所述技术问题，本发明实施例提供一种半导体结构，包括：衬底，所述衬底包括器件单元区，所述器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，所述第一器件的驱动电流大于所述第二器件的驱动电流；鳍部，凸出于所述衬底；第一栅极，横跨所述第一子单元区中的所述鳍部；第二栅极，横跨所述第二子单元区中的所述鳍部。
本发明实施例所公开的方案中，器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，第一子单元区的鳍部上形成有第一栅极、第二子单元区的鳍部上形成有第二栅极，在器件工作时，所述第一器件的驱动电流大于所述第二器件的驱动电流，所述第一子单元区会产生更多热量，因此，与器件单元区仅包括第一器件区的方案相比，本发明实施例通过在器件单元区中设置第二子单元区，第二器件工作时产生的热量较少，从而能够降低所述器件单元区整体的热量，进而改善所述器件单元区中的自热效应，相应提高半导体的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
结合参考图3和图4，图3是俯视图，图4是图3沿b1b2割线的剖面图，提供衬底100以及凸出于所述衬底100的鳍部102，所述衬底100包括器件单元区100A，所述器件单元区100A包括用于形成第一器件的第一子单元区100h、以及用于形成第二器件的第二子单元区100c，所述第一器件的驱动电流大于所述第二器件的驱动电流。
所述衬底100用于为后续工艺提供工艺平台。
本实施例中，所述衬底100的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述鳍部102用于提供器件工作时的沟道。
本实施例中，所述鳍部102的材料与所述衬底100的材料相同，所述鳍部102的材料为硅。
本实施例中，所述器件单元区100A包括用于形成第一器件的第一子单元区100h、以及用于形成第二器件的第二子单元区100c，所述第一器件的驱动电流大于所述第二器件的驱动电流。
在器件工作时，所述第一器件的驱动电流大于所述第二器件的驱动电流，所述第一子单元区100h会产生更多热量，因此，与器件单元区仅包括第一器件区100h的方案相比，本实施例通过在器件单元区100A中设置第二子单元区100c，第二器件工作时产生的热量较少，从而能够降低所述器件单元区100A整体的热量，进而改善所述器件单元区100A中的自热效应，相应提高半导体的性能。
本实施例中，在所述器件单元区100A中，所述第一子单元区100h的数量为多个，且所述第二子单元区100c位于相邻的所述第一子单元区100h之间。
所述第一器件的驱动电流大于所述第二器件的驱动电流，与第二子单元区100c相比，第一子单元区100h产生的热量更多，因此，通过在相邻的所述第一子单元区100h之间设置第二子单元区100c，有利于避免热量在特定区域中的聚集，从而能够更好地改善所述器件单元区100A中的自热效应。
本实施例中，所述半导体结构的形成方法还包括：在形成所述鳍部102后，在所述鳍部102露出的衬底100上形成隔离层101，所述隔离层101覆盖鳍部102的部分侧壁，所述隔离层101的顶部低于鳍部102的顶部。
所述隔离层101用于隔离相邻器件。所述隔离层101的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层102的材料为氮化硅。
结合参考图5至图11，形成横跨所述第一子单元区100h中的所述鳍部102的第一栅极114(如图11所示)、以及横跨所述第二子单元区100c中的所述鳍部102的第二栅极120(如图11所示)。
所述第一栅极114和鳍部102相交的部分用于形成第一器件，所述第二栅极120和鳍部102相交的部分用于形成第二器件。
本实施例中，所述第一栅极114作为器件栅极，用于控制第一子单元区100h中第一器件的沟道的开启和关断。
本实施例中，所述第二栅极120作为虚拟栅极，因此，第二器件为虚拟器件，第二器件不参与工作。
在其他实施例中，所述第二栅极也可以为器件栅极，用于控制第二子单元区中第二器件的沟道的开启和关断。
本实施例中，所述第一栅极114和第二栅极120的宽度相等，所述第一栅极114和第二栅极120的材料相同，且所包含的各膜层的厚度也相等。
需要说明的是，在所述第一子单元区100h中，所述第一栅极114的数量不宜过少，也不宜过多。如果所述第一栅极114的数量过多，容易导致所述第一子单元区100h的局部温度过高，导致所述器件单元区100A的温度上升过快，从而降低所述第二器件的作用，即降低所述器件单元区100A整体的热量的效果不显著，难以改善器件单元区100A的自热效应；如果所述第一栅极114的数量过少，则相应降低了第一栅极114的图形密度，从而降低了对基底的利用率，难以满足器件集成度的提高。为此，本实施例中，在所述第一子单元区100h中，所述第一栅极114的数量为1个至6个。例如，所述第一栅极114的数量为2个、3个、4个或5个。
还需要说明的是，在所述第二子单元区100c中，所述第二栅极120的数量不宜过少，也不宜过多。如果所述第二栅极120的数量过多，则相应会导致第一栅极114的数量过少，则容易影响半导体的工作性能，降低了半导体的工作效率，且降低了对基底的利用率，难以满足器件集成度的提高；如果所述第二栅极120的数量过少，则第二器件用于降低所述器件单元区100A整体的热量的效果不显著，难以改善器件单元区100A的自热效应。为此，本实施例中，在所述第二子单元区100c中，所述第二栅极120的数量为1个至3个。例如，所述第二栅极120的数量为2个。
本实施例中，采用后形成高k栅介质层后形成金属栅极(high k last metal gatelast)工艺形成所述第一栅极114和第二栅极120。
因此，结合参考图5和图6，图5是俯视图，图6是图5沿b1b2割线的剖面图，形成所述第一栅极114和所述第二栅极120之前，所述半导体结构的形成方法还包括：形成伪栅结构106，分别横跨所述第一子单元区100h中的所述鳍部102、以及所述第二子单元区100c中的所述鳍部102。
其中，为了便于图示，图5仅示意出了鳍部102和伪栅结构106。
所述伪栅结构106为后续制程中形成第一栅极和第二栅极占据空间位置。
本实施例中，所述伪栅结构106为多晶硅栅结构，即所述伪栅结构106包括伪栅层，所述伪栅层的材料为多晶硅。
在其他实施例中，所述伪栅层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等其他材料。
作为一种示例，所述伪栅结构106为单层结构，所述伪栅结构106仅包括所述伪栅层。
在其他实施例中，所述伪栅结构还可以为叠层结构，相应包括伪栅氧化层以及位于所述伪栅氧化层上的伪栅层。
本实施例中，为了满足器件特征尺寸不断减小的工艺需求，通过多重图形化工艺形成所述伪栅结构106。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-AlignedDouble Patterned，SADP)工艺、自对准三重图形化(Self-Aligned Triple Patterned，SATP)工艺或自对准四重图形化(Self-Aligned Quadruple Patterning，SAQP)工艺、二次光刻和刻蚀工艺(Litho-Eth-Litho-Etch，LELE)等。
作为一种示例，采用SADP工艺形成伪栅结构106。具体地，形成所述伪栅结构106的步骤包括：形成覆盖所述衬底100和鳍部102的伪栅材料层(图未示)；在所述伪栅材料层上形成核心层；在所述核心层的侧壁形成掩膜侧墙；形成所述掩膜侧墙后，去除所述核心层；去除所述核心层后，以所述掩膜侧墙为掩膜，刻蚀所述伪栅材料层，形成伪栅结构106。
本实施例中，所述掩膜侧墙的材料为氮化硅。在另一些实施例中，所述掩膜侧墙的材料还可以是氧化硅。在其他实施例中，所述掩膜侧墙103的材料还可以是氮氧化硅、碳氧化硅或碳氮氧化硅。
需要说明的是，形成所述伪栅结构106后，所述形成方法还包括：在所述伪栅结构106的侧壁形成侧墙(图未示)。
所述侧墙用于保护所述伪栅结构106的侧壁，还用于定义后续源漏掺杂区107的形成位置。
所述侧墙可以为单层结构或叠层结构，所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙为单层结构，所述侧墙的材料为氮化硅。
参考图7，图7是基于图6的剖面图，在所述伪栅结构106两侧的所述鳍部102中形成源漏掺杂区107，所述源漏掺杂区107中的掺杂离子为第一型离子。
所述源漏掺杂区107用于作为晶体管的源区或漏区。
本实施例中，通过外延工艺形成所述源漏掺杂区107。
当形成NMOS晶体管时，所述源漏掺杂区107包括掺杂有N型离子的应力层，即第一型离子为N型离子。
具体地，所述应力层的材料为Si或SiC，所述应力层为NMOS晶体管的沟道区提供拉应力作用，从而有利于提高NMOS晶体管的载流子迁移率，其中，所述N型离子为P离子、As离子或Sb离子。
当形成PMOS晶体管时，所述源漏掺杂区107包括掺杂有P型离子的应力层，即第二型离子为P型离子。
所述应力层的材料为Si或SiGe，所述应力层为PMOS晶体管的沟道区提供压应力作用，从而有利于提高PMOS晶体管的载流子迁移率，其中，所述P型离子为B离子、Ga离子或In离子。
参考图8，形成所述源漏掺杂区107后，在所述伪栅结构106露出的所述衬底100上形成层间介质层108，所述层间介质层108覆盖所述伪栅结构106的侧壁。
所述层间介质层108用于隔离相邻器件。
其中，所述层间介质层108的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层108的材料为氮化硅。
本实施例中，采用依次进行的沉积工艺和平坦化工艺(例如：化学机械研磨工艺)，形成所述层间介质层108。
需要说明的是，所述伪栅结构106顶部形成有掩膜侧墙，在形成所述层间介质层108的过程中，所述掩膜侧墙被去除，因此，所述层间介质层108顶部和所述伪栅结构106顶部相齐平。
参考图9，去除所述伪栅结构106，在所述层间介质层108中形成栅极开口109。
所述栅极开口109为后续形成第一栅极114和第二栅极120提空空间位置。
具体地，采用干法刻蚀和湿法刻蚀相结合的工艺，去除所述伪栅结构106，这有利于在提高生产产能的同时、将所述伪栅结构106完全去除、以及使所述栅极开口109的剖面满足工艺需求的同时，减小对所述鳍部102的损伤。
参考图10，向第二子单元区100c中的所述栅极开口109底部的鳍部102中注入第二型离子，形成反型掺杂区110，所述第二型离子和第一型离子的导电类型不同。
所述反型掺杂区110是指掺杂的杂质原子类型与鳍部中原有杂质类型相反，使掺杂区的类型由P型变为N型，或由N型变为P型时，在二者浓度相等处形成PN结。
以第一型离子为N型离子，第二型离子为P型离子为例，所述鳍部102中掺杂第一型离子，所述源漏掺杂区107中掺杂第一型离子，向第二子单元区100c中的所述栅极开口109底部的鳍部102中注入第二型离子以形成反型掺杂区110后，所述反型掺杂区110与所述源漏掺杂区107掺杂的离子相反，易导致第二器件的开启电压较高，使得所述第二器件不参与半导体工作，从而所述第二器件产生的热量较少，能够降低所述器件单元区100A整体的热量，进而改善所述器件单元区100A中的自热效应，相应提高半导体的性能。
本实施例中，所述器件单元区100A为NMOS区，所述第一型离子为N型离子，所述第二型离子相应为P型离子，其中，所述P型离子为B离子、Ga离子或In离子。
在其他实施例中，所述器件单元区100A为PMOS区，所述第一型离子为P型离子，所述第二型离子相应为N型离子。其中，所述N型离子为P离子、As离子或Sb离子。
需要说明的是，所述反型掺杂区110中的掺杂离子浓度不宜过小，也不宜过大。如果所述掺杂离子浓度过小，不能有效抑制沟道开启电压，从而导致反型掺杂区110的浓度难以满足工艺要求，进而容易导致第二器件能够被导通，第二子单元区100c仍有散发热量的可能性；如果所述掺杂离子浓度过高，易导致所述鳍部102受到影响，容易增加器件漏电的风险。为此，本实施例中，当所述第二型离子为P型离子时，所述反型掺杂区110中的掺杂离子浓度为1.0E19原子每立方厘米至2.0E20原子每立方厘米。当所述第二型离子为N型离子时，所述反型掺杂区110中的掺杂离子浓度为1.0E19原子每立方厘米至2.0E20原子每立方厘米。
参考图11，形成所述反型掺杂区110后，在所述栅极开口109中形成所述第一栅极114和所述第二栅极120。
具体地，第一栅极114形成于第一子单元区100h的栅极开口109中，所述第二栅极120形成于第二子单元区100c的栅极开口109中。
本实施例中，所述第一栅极114作为器件栅极，用于控制第一器件的沟道的开启和关断。
本实施例中，所述第二栅极120作为虚拟栅极，因此，在器件单元区100A中，仅第一器件参与工作，第二器件不参与工作，相应的，第二器件不会产生驱动电流，从而在不影响第一器件工作性能的情况下，能够降低器件单元区100A整体的热量，进而改善所述器件单元区100A的自热(self-heating)效应，，相应提高半导体结构的性能。
本实施例中，所述第一栅极114和第二栅极120均为金属栅结构。
所述第一栅极114和第二栅极120均包括：高k栅介质层115，保形覆盖所述栅极开口109的底部和侧壁；功函数层116，保形覆盖所述高k栅介质层115；栅电极层117，位于所述功函数层116上并填充于所述栅极开口109中。
所述高k栅介质层115的材料为高k介质材料，其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介电材料。具体地，所述高k栅介质层115的材料可以选自HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
所述功函数层116用于调节所形成晶体管的阈值电压。当所述器件单元区100A为NMOS区时，所述功函数层116为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种；当所述器件单元区100A为PMOS区时，所述功函数层116为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种。
所述栅电极层117用于将所述第一栅极114的电性引出。本实施例中，栅电极层117的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。
需要说明的是，本实施例中，仅在栅极开口109中形成第一栅极114和第二栅极120之前，向所述第二子单元区100c的栅极开口109底部的鳍部102中注入第二型离子，以形成反型掺杂区110，对目前制程的改动较小，工艺兼容性较高。
而且，在形成伪栅结构106时，伪栅结构106不仅形成在第一子单元区100h中，还形成在第二子单元区100c中，因此，提高了器件单元区100A的伪栅结构106的图形密度以及密度均一性，从而减小负载效应(loading effect)的影响，进而有利于进一步提高半导体结构的性能。例如，有利于提高伪栅结构106的尺寸均一性、以及层间介质层108的顶面平坦度。
参考图12，示出了本发明半导体结构的形成方法另一实施例步骤对应的结构示意图。
其中，图12为俯视图，且为了便于图示，仅示意出了鳍部202、第一栅极219和第二栅极220。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第二栅极220的宽度W2大于所述第一栅极219的宽度W1。
具体的，在所述第二栅极220的宽度W2大于所述第一栅极219的宽度W1时，所述第二栅极220与所述鳍部202充分接触，所述第二栅极220产生的工作电流会越小，更加有利于自身热量的散发，从而降低所述第二器件产生的热量，在不影响晶体管工作性能的情况下，能够显著降低晶体管工作时产生的热量，从而提供半导体的性能。
而且，第二器件仍为有效器件，即第二器件仍可以工作，从而提高了基底的利用率。
本实施例中，所述第二栅极220和所述第一栅极219的宽度差值为4纳米至100纳米。
具体的，所述第二栅极220和所述第一栅极219的宽度差值不宜过大，也不宜过小。如果所述宽度差值过大，在第一栅极219的宽度W1一定的情况下，容易导致所述第二栅极220的宽度过大，从而导致第二器件的尺寸过大，不利于器件集成度的提高；如果所述宽度差值过小，容易导致所述第一器件工作时产生的热量与所述第二器件工作时产生的热量较为接近，从而难以降低所述器件单元区整体的热量。为此，本实施例中，所述第二栅极220和所述第一栅极219的宽度差值为4纳米至100纳米。例如，所述第二栅极220和所述第一栅极219的宽度差值为4纳米、8纳米或16纳米。
本实施例中，所述第一栅极219和第二栅极220均为金属栅结构，所述第一栅极219和第二栅极220均包括高k栅介质层、位于所述高k栅介质层上的功函数层、以及位于所述功函数层上的栅电极层。
其中，所述第一栅极219和第二栅极220在同一制程形成，在所述第一栅极和第二栅极中，高k栅介质层的材料和厚度相等，功函数层的材料和厚度相等。
对本实施例所述形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
参考图13，示出了本发明半导体结构的形成方法又一实施例步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第二器件的阈值电压大于所述第一器件的阈值电压。
阈值电压和驱动电流成反比，所述第二器件的阈值电压大于所述第一器件的阈值电压，相应的，使得第二器件的驱动电流小于第一器件的驱动电流，因此，在第一器件和第二器件工作时，第二器件工作时产生的热量更少，从而能够降低所述器件单元区整体的热量，进而改善所述器件单元区的自热效应，相应提高半导体的性能。
而且，第二器件仍为有效器件，即第二器件仍可以工作，从而提高了基底的利用率。
本实施例中，所述第二器件和所述第一器件的阈值电压差值为40mV至200mV。
具体的，所述第二器件和所述第一器件的阈值电压差值不宜过大，也不宜过小。如果所述阈值电压差值过大，在第一器件的阈值电压一定的情况下，导致第二器件的阈值电压过大，则容易导致所述第二器件难以被开启，即第二器件一直处于截止状态，从而降低第二器件的工作性能；如果所述阈值电压差值过小，容易导致所述第一器件产生的热量与所述第二器件产生的热量较为接近，从而难以降低所述器件单元区整体的热量。为此，本实施例中，所述第二器件和所述第一器件的阈值电压差值为40mV至200mV。例如，所述第二器件和所述第一器件的阈值电压差值为60mV、100mV或160mV。
本实施例中，所述第一栅极320和第二栅极314均为金属栅结构，所述第一栅极320和第二栅极314均包括高k栅介质层315、位于所述高k栅介质层315上的功函数层316、以及位于所述功函数层316上的栅电极层317。
其中，当功函数层317的材料不同时，所对应的功函数值也不同，且不同厚度的功函数层317具有不同的功函数值，从而使得第一器件和第二器件具有不同的阈值电压。
作为一种示例，所述第一栅极320和第二栅极314中的高k栅介质层315的材料相同，所述第一栅极320和第二栅极314中的功函数层316的材料相同。
本实施例中，以所述器件单元区300A为NMOS区为例，所述第一栅极320和第二栅极314中的功函数层316均为N型功函数层，因此，所述第二子单元区300c的功函数层316的厚度大于所述第一子单元区300h的功函数层316的厚度。
在另一些实施例中，当所述器件单元区为PMOS区时，所述第一栅极和第二栅极中的功函数层均为P型功函数层，因此，所述第二子单元区的功函数层的厚度小于所述第一子单元区的功函数层的厚度。在其他实施例中，还可以通过采用合适的功函数层材料，从而使得第一器件和第二器件具有不同的阈值电压。
相应的，本发明还提供一种半导体结构。继续参考图11，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：衬底100，所述衬底包括器件单元区100A，所述器件单元区100A包括用于形成第一器件的第一子单元区100h、以及用于形成第二器件的第二子单元区100c，所述第一器件的驱动电流大于所述第二器件的驱动电流；鳍部102，凸出于所述衬底100；第一栅极114，横跨所述第一子单元区100h中的所述鳍部；第二栅极120，横跨所述第二子单元区100c中的所述鳍部。
本实施例中，所述衬底100的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述鳍部102用于提供器件工作时的沟道。本实施例中，所述鳍部102的材料与所述衬底100的材料相同，所述鳍部102的材料为硅。
本实施例中，所述器件单元区100A包括第一器件的第一子单元区100h、以及第二器件的第二子单元区100c，所述第一器件的驱动电流大于所述第二器件的驱动电流。
在器件工作时，所述第一器件的驱动电流大于所述第二器件的驱动电流，所述第一子单元区100h会产生更多热量，因此，与器件单元区仅包括第一器件区的方案相比，本发明实施例通过在器件单元区中设置第二子单元区100c，第二器件工作时产生的热量较少，从而能够降低所述器件单元区100A整体的热量，进而改善所述器件单元区100A中的自热效应，相应提高半导体的性能。
本实施例中，在所述器件单元区100A中，所述第一子单元区100h的数量为多个，且所述第二子单元区100c位于相邻的所述第一子单元区100h之间。
所述第一器件的驱动电流大于所述第二器件的驱动电流，与第二子单元区100c相比，第一子单元区100h产生的热量更多，因此，通过在相邻的所述第一子单元区100h之间设置第二子单元区100c，有利于避免热量在特定区域中的聚集，从而能够更好地改善所述器件单元区100A中的自热效应。
本实施例中，所述半导体结构还包括：隔离层101，位于所述鳍部102露出的衬底100上，所述隔离层101覆盖鳍部102的部分侧壁，所述隔离层101的顶部低于鳍部102的顶部。
所述隔离层101用于隔离相邻器件。所述隔离层101的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层102的材料为氮化硅。
所述第一栅极114和鳍部102相交的部分用于形成第一器件，所述第二栅极120和鳍部相交的部分用于形成第二器件。
本实施例中，所述第一栅极114作为器件栅极，用于控制第一子单元区100h中第一器件的沟道的开启和关断。所述第二栅极120作为虚拟栅极，因此，第二器件为虚拟器件，第二器件不参与工作。
本实施例中，所述第二栅极120作为虚拟栅极(dummy gate)，因此，第二器件为虚拟器件，第二器件不参与工作，相应的，第二器件不会产生驱动电流，从而在不影响第一器件工作性能的情况下，能够降低器件单元区100A整体的热量，进而改善所述器件单元区100A的自热(self-heating)效应，，相应提高半导体结构的性能。
本实施例中，所述第一栅极114和第二栅极120的宽度相等，所述第一栅极114和第二栅极120的材料相同，且所包含的各膜层的厚度也相等。
本实施例中，所述第一栅极114和第二栅极120均为金属栅结构。
所述第一栅极114和第二栅极120均包括：高k栅介质层115，保形覆盖所述栅极开口109的底部和侧壁；功函数层116，保形覆盖所述高k栅介质层115；栅电极层117，位于所述功函数层116上并填充于所述栅极开口109中。
所述高k栅介质层115的材料为高k介质材料，其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介电材料。具体地，所述高k栅介质层115的材料可以选自HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
所述功函数层116用于调节所形成晶体管的阈值电压。当所述器件单元区100A为NMOS区时，所述功函数层116为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种；当所述器件单元区100A为PMOS区时，所述功函数层116为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种。
所述栅电极层117用于将所述第一栅极114的电性引出。本实施例中，栅电极层117的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。
需要说明的是，在所述第一子单元区100h中，所述第一栅极114的数量不不宜过少，也不宜过多。如果所述第一栅极114的数量过多，容易导致所述第一子单元区100h的局部温度过高，导致所述器件单元区100A的温度上升过快，从而降低所述第二器件的作用，即降低所述器件单元区100A整体的热量的效果不显著，难以改善器件单元区100A的自热效应；如果所述第一栅极114的数量过少，则相应降低了第一栅极114的图形密度，从而降低了对基底的利用率，难以满足器件集成度的提高。为此，本实施例中，在所述第一子单元区100h中，所述第一栅极114的数量为1个至6个。例如，所述第一栅极114的数量为2个、3个、4个或5个。
还需要说明的是，在所述第二子单元区100c中，所述第二栅极120的数量不宜过少，也不宜过多。如果所述第二栅极120的数量过多，则相应会导致第一栅极114的数量过少，则容易影响半导体的工作性能，降低了半导体的工作效率，且降低了对基底的利用率，难以满足器件集成度的提高；如果所述第二栅极120的数量过少，则第二器件用于降低所述器件单元区100A整体的热量的效果不显著，难以改善器件单元区100A的自热效应。为此，本实施例中，在所述第二子单元区100c中，所述第二栅极120的数量为1个至3个。例如，所述第二栅极120的数量为2个。
本实施例中，所述半导体结构还包括：源漏掺杂区107，位于所述第一栅极114两侧的所述鳍部102中、以及所述第二栅极120两侧的所述鳍部102中，所述源漏掺杂区107中的掺杂离子为第一型离子；反型掺杂区110，位于所述第二栅极120底部的所述鳍部102中，所述反型掺杂区110中的掺杂离子为第二型离子，所述第二型离子和第一型离子的导电类型不同。
所述源漏掺杂区107用于作为晶体管的源区或漏区。当形成NMOS晶体管时，所述源漏掺杂区107包括掺杂有N型离子的应力层，即第一型离子为N型离子。
具体地，所述应力层的材料为Si或SiC，所述应力层为NMOS晶体管的沟道区提供拉应力作用，从而有利于提高NMOS晶体管的载流子迁移率，其中，所述N型离子为P离子、As离子或Sb离子。当形成PMOS晶体管时，所述源漏掺杂区107包括掺杂有P型离子的应力层，即第二型离子为P型离子。
所述应力层的材料为Si或SiGe，所述应力层为PMOS晶体管的沟道区提供压应力作用，从而有利于提高PMOS晶体管的载流子迁移率，其中，所述P型离子为B离子、Ga离子或In离子。
反型掺杂区110是指掺杂的杂质原子类型与鳍部中原有杂质类型相反，使掺杂区的类型由P型变为N型，或由N型变为P型时，在二者浓度相等处形成PN结。
以第一型离子为N型离子，第二型离子为P型离子为例，所述鳍部102中掺杂第一型离子，所述源漏掺杂区107中掺杂第一型离子，向第二子单元区100c中的所述栅极开口109底部的鳍部102中注入第二型离子以形成反型掺杂区110后，所述反型掺杂区110与所述源漏掺杂区107掺杂的离子相反，易导致第二器件的开启电压较高，使得所述第二器件不参与半导体工作，从而所述第二器件产生的热量较少，能够降低所述器件单元区100A整体的热量，进而改善所述器件单元区100A中的自热效应，相应提高半导体的性能。
本实施例中，所述器件单元区100A为NMOS区，所述第一型离子为N型离子，所述第二型离子相应为P型离子，其中，所述P型离子为B离子、Ga离子或In离子。
需要说明的是，所述反型掺杂区110中的掺杂离子浓度不宜过小，也不宜过大。如果所述掺杂离子浓度过小，容易增加反型掺杂区110的第二型掺杂离子向鳍部102中扩散的难度，从而导致反型掺杂区的浓度难以满足工艺要求，进而容易导致第二器件能够被导通，第二子单元区100c仍有散发热量的可能性；如果所述掺杂离子浓度过高，容易增加器件漏电的风险。为此，本实施例中，当所述第二型离子为P型离子时，所述反型掺杂区110中的掺杂离子浓度为1.0E19原子每立方厘米至2.0E20原子每立方厘米，当所述第二型离子为N型离子时，所述反型掺杂区110中的掺杂离子浓度为1.0E19原子每立方厘米至2.0E20原子每立方厘米。
需要说明的是，所述半导体结构还包括：层间介质层108，位于所述伪栅结构106露出的所述基底上，所述层间介质层108覆盖所述伪栅结构106的侧壁。所述层间介质层108用于隔离相邻器件。其中，所述层间介质层108的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层108的材料为氮化硅。
本实施例中，所述层间介质层108顶部和所述第一栅极114以及第二栅极120的顶部相齐平。所述半导体结构可以采用前述第一实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供另一种半导体结构。继续参考图12，示出了本发明半导体结构另一实施例的结构示意图。
其中，图12为俯视图，且为了便于图示，仅示意出了鳍部、第一栅极和第二栅极。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第二栅极220的宽度W2大于所述第一栅极219的宽度W1。
具体的，在所述第二栅极220的宽度W2大于所述第一栅极219的宽度W1时，所述第二栅极220与所述鳍部202充分接触，所述第二栅极220产生的工作电流会越小，更加有利于自身热量的散发，从而降低所述第二器件产生的热量，在不影响晶体管工作性能的情况下，能够显著降低晶体管工作时产生的热量，从而提供半导体的性能。
而且，第二器件仍为有效器件，即第二器件仍可以工作，从而提高了基底的利用率。
具体的，所述第二栅极220和所述第一栅极219的宽度差值不宜过大，也不宜过小。如果所述宽度差值过大，在第一栅极219的宽度W1一定的情况下，容易导致所述第二栅极220的宽度过大，从而导致第二器件的尺寸过大，不利于器件集成度的提高；如果所述宽度差值过小，容易导致所述第一器件工作时产生的热量与所述第二器件工作时产生的热量较为接近，从而难以降低所述器件单元区整体的热量。为此，本实施例中，所述第二栅极220和所述第一栅极219的宽度差值为4纳米至100纳米。例如，所述第二栅极220和所述第一栅极219的宽度差值为4纳米、8纳米或16纳米。
所述半导体结构可以采用前述第二实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供又一种半导体结构。继续参考图13，示出了本发明半导体结构又一实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第二器件的阈值电压大于所述第一器件的阈值电压。
阈值电压和驱动电流成反比，所述第二器件的阈值电压大于所述第一器件的阈值电压，相应的，使得第二器件的驱动电流小于第一器件的驱动电流，因此，在第一器件和第二器件工作时，第二器件工作时产生的热量更少，从而能够降低所述器件单元区整体的热量，进而改善所述器件单元区的自热效应，相应提高半导体的性能。
而且，第二器件仍为有效器件，即第二器件仍可以工作，从而提高了基底的利用率。具体的，所述第二器件和所述第一器件的阈值电压差值不宜过大，也不宜过小。如果所述阈值电压差值过大，在第一器件的阈值电压一定的情况下，导致第二器件的阈值电压过大，则容易导致所述第二器件难以被开启，即第二器件一直处于截止状态，从而降低第二器件的工作性能；如果所述阈值电压差值过小，容易导致所述第一器件产生的热量与所述第二器件产生的热量较为接近，从而难以降低所述器件单元区整体的热量。为此，本实施例中，所述第二器件和所述第一器件的阈值电压差值为40mV至200mV。例如，所述第二器件和所述第一器件的阈值电压差值为60mV、100mV或160mV。
本实施例中，所述第一栅极320和第二栅极314均为金属栅结构，所述第一栅极320和第二栅极314均包括高k栅介质层315、位于所述高k栅介质层315上的功函数层316、以及位于所述功函数层316上的栅电极层317。
其中，当功函数层317的材料不同时，所对应的功函数值也不同，且不同厚度的功函数层317具有不同的功函数值，从而使得第一器件和第二器件具有不同的阈值电压。
作为一种示例，所述第一栅极320和第二栅极314中的高k栅介质层315的材料相同，所述第一栅极320和第二栅极314中的功函数层316的材料相同。
本实施例中，以所述器件单元区300A为NMOS区为例，所述第一栅极320和第二栅极314中的功函数层316均为N型功函数层，因此，所述第二子单元区300c的功函数层316的厚度大于所述第一子单元区300h的功函数层316的厚度。
在另一些实施例中，当所述器件单元区300A为PMOS区时，所述第一栅极320和第二栅极314中的功函数层316均为P型功函数层，因此，所述第二子单元区300c的功函数层316的厚度小于所述第一子单元区300h的功函数层316的厚度。
在其他实施例中，还可以通过采用合适的功函数层材料，从而使得第一器件和第二器件具有不同的阈值电压。
所述半导体结构可以采用前述第三实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括器件单元区，所述器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，所述第一器件的驱动电流大于所述第二器件的驱动电流；
鳍部，凸出于所述衬底；
第一栅极，横跨所述第一子单元区中的所述鳍部；
第二栅极，横跨所述第二子单元区中的所述鳍部。
2.如权利要求1所述的半导体结构，其特征在于，所述第二器件的阈值电压大于所述第一器件的阈值电压。
3.如权利要求2所述的半导体结构，其特征在于，所述第二器件和所述第一器件的阈值电压差值为40mV至200mV。
4.如权利要求1所述的半导体结构，其特征在于，所述第二栅极的宽度大于所述第一栅极的宽度。
5.如权利要求4所述的半导体结构，其特征在于，所述第二栅极和所述第一栅极的宽度差值为4纳米至100纳米。
6.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
源漏掺杂区，位于所述第一栅极两侧的所述鳍部中、以及所述第二栅极两侧的所述鳍部中，所述源漏掺杂区中的掺杂离子为第一型离子；
反型掺杂区，位于所述第二栅极底部的所述鳍部中，所述反型掺杂区中的掺杂离子为第二型离子，所述第二型离子和第一型离子的导电类型不同。
7.如权利要求6所述的半导体结构，其特征在于，所述器件单元区为NMOS区，所述第一型离子为N型离子，所述第二型离子为P型离子；
或者，
所述器件单元区为PMOS区，所述第一型离子为P型离子，所述第二型离子为N型离子。
8.如权利要求1所述的半导体结构，其特征在于，在所述器件单元区中，所述第一子单元区的数量为多个，且所述第二子单元区位于相邻的所述第一子单元区之间。
9.如权利要求8所述的半导体结构，其特征在于，在所述第一子单元区中，所述第一栅极的数量为1个至6个。
10.如权利要求8所述的半导体结构，其特征在于，在所述第二子单元区中，所述第二栅极的数量为1个至3个。
11.一种半导体结构的形成方法，其特征在于，包括：
提供衬底以及凸出于所述衬底的鳍部，所述衬底包括器件单元区，所述器件单元区包括用于形成第一器件的第一子单元区、以及用于形成第二器件的第二子单元区，所述第一器件的驱动电流大于所述第二器件的驱动电流；
形成横跨所述第一子单元区中的所述鳍部的第一栅极、以及横跨所述第二子单元区中的所述鳍部的第二栅极。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二器件的阈值电压大于所述第一器件的阈值电压。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二器件和所述第一器件的阈值电压差值为40mV至200mV。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二栅极的宽度大于所述第一栅极的宽度。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二栅极和所述第一栅极的宽度差值为4纳米至100纳米。
16.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述第一栅极和第二栅极之前，所述形成方法还包括：形成伪栅结构，分别横跨所述第一子单元区中的所述鳍部、以及所述第二子单元区中的所述鳍部；
在所述伪栅结构两侧的所述鳍部中形成源漏掺杂区，所述源漏掺杂区中的掺杂离子为第一型离子；
形成所述源漏掺杂区后，在所述伪栅结构露出的所述衬底上形成层间介质层，所述层间介质层覆盖所述伪栅结构的侧壁；
去除所述伪栅结构，在所述层间介质层中形成栅极开口；
向所述第二子单元区的栅极开口底部的鳍部中注入第二型离子，形成反型掺杂区，所述第二型离子和第一型离子的导电类型不同；
形成所述反型掺杂区后，在所述栅极开口中形成所述第一栅极和第二栅极。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述器件单元区为NMOS区，所述第一型离子为N型离子，所述第二型离子为P型离子；
或者，
所述器件单元区为PMOS区，所述第一型离子为P型离子，所述第二型离子为N型离子。
18.如权利要求11所述的半导体结构的形成方法，其特征在于，在所述器件单元区中，所述第一子单元区的数量为多个，且所述第二子单元区位于相邻的所述第一子单元区之间。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，在所述第一子单元区中，所述第一栅极的数量为1个至6个。
20.如权利要求18所述的半导体结构的形成方法，其特征在于，在所述第二子单元区中，所述第二栅极的数量为1个至3个。
CN202010928112.9A 2020-09-07 2020-09-07 半导体结构及其形成方法 Pending CN114156263A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010928112.9A CN114156263A (zh) 2020-09-07 2020-09-07 半导体结构及其形成方法
US17/313,239 US20220077303A1 (en) 2020-09-07 2021-05-06 Semiconductor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010928112.9A CN114156263A (zh) 2020-09-07 2020-09-07 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114156263A true CN114156263A (zh) 2022-03-08

Family

ID=80460329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010928112.9A Pending CN114156263A (zh) 2020-09-07 2020-09-07 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20220077303A1 (zh)
CN (1) CN114156263A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583485B2 (en) * 2015-05-15 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure and method for forming the same
KR102553260B1 (ko) * 2016-08-03 2023-07-07 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US10026737B1 (en) * 2016-12-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11101268B2 (en) * 2017-03-30 2021-08-24 Intel Corporation Transistors employing non-selective deposition of source/drain material
KR102574322B1 (ko) * 2018-06-27 2023-09-05 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US20220077303A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US8853024B2 (en) Method of manufacturing semiconductor device
US8614468B2 (en) Mask-less and implant free formation of complementary tunnel field effect transistors
CN103311247A (zh) 半导体器件及其制造方法
US11695038B2 (en) Forming single and double diffusion breaks for fin field-effect transistor structures
US11637092B2 (en) Semiconductor structure and forming method thereof
CN103811349A (zh) 半导体结构及其制造方法
CN103579314A (zh) 半导体器件及其制造方法
KR102133208B1 (ko) 펀치스루 스토퍼가 배제된 전계효과 트랜지스터 및 이의 제조방법
US20220199460A1 (en) Method for forming semiconductor structure
US11605726B2 (en) Semiconductor structure and method for forming the same
CN114156263A (zh) 半导体结构及其形成方法
CN111463275B (zh) 半导体结构及其形成方法
CN113838802A (zh) 半导体结构及其形成方法
CN112289746B (zh) 半导体结构及其形成方法
CN111162074A (zh) 半导体结构及其形成方法
CN112103249B (zh) 半导体结构及其形成方法
CN111627854B (zh) 半导体结构及其形成方法
US20220328642A1 (en) Semiconductor structure and forming method thereof
CN113113307B (zh) 半导体结构及其形成方法
CN108807176B (zh) 隧穿场效应晶体管及其形成方法
CN114639715A (zh) 半导体结构及其形成方法
CN115642155A (zh) 半导体结构及其形成方法
CN115084134A (zh) 半导体结构及其形成方法
CN115241189A (zh) 半导体结构及其形成方法
CN115911133A (zh) 混合导通机制鳍型栅场效应晶体管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination