CN115241189A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115241189A
CN115241189A CN202110443941.2A CN202110443941A CN115241189A CN 115241189 A CN115241189 A CN 115241189A CN 202110443941 A CN202110443941 A CN 202110443941A CN 115241189 A CN115241189 A CN 115241189A
Authority
CN
China
Prior art keywords
gate
gate structure
partition
fin
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110443941.2A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110443941.2A priority Critical patent/CN115241189A/zh
Publication of CN115241189A publication Critical patent/CN115241189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，结构包括：衬底；多个鳍部，分立于器件单元区的衬底上，鳍部沿横向延伸且沿纵向排列；绝缘层，位于衬底上且围绕鳍部，绝缘层覆盖鳍部的部分侧壁；第一器件栅极结构，位于器件单元区的绝缘层上且横跨鳍部；隔断结构，沿纵向贯穿于部分的第一器件栅极结构，且隔断结构还贯穿绝缘层露出的部分数量的鳍部；第二器件栅极结构，位于器件单元区的绝缘层上且横跨鳍部，且沿横向第二器件栅极结构与第一器件栅极结构相邻，且第二器件栅极结构与第一器件栅极结构或隔断结构平行间隔排列。本发明实施例通过隔断结构灵活调整第一器件的有效沟道宽度，相应获得多样化的器件的有效沟道宽度，以满足电路中对器件性能多样化的需求。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
但是，目前集成电路中器件性能的多样化还有待提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，灵活调整第一器件的有效沟道宽度，以获得多样化的器件的有效沟道宽度，进而使电路中器件的性能多样化。
为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，包括分立的器件单元区；多个鳍部，分立于所述器件单元区的衬底上，所述鳍部沿横向延伸，所述鳍部的排列方向为纵向；绝缘层，位于所述衬底上且围绕所述鳍部，所述绝缘层覆盖所述鳍部的部分侧壁；第一器件栅极结构，位于所述器件单元区的所述绝缘层上且横跨所述鳍部；隔断结构，沿所述纵向贯穿于部分的所述第一器件栅极结构，所述隔断结构沿所述纵向延伸，且所述隔断结构还贯穿所述绝缘层露出的部分数量的鳍部；第二器件栅极结构，位于所述器件单元区的所述绝缘层上且横跨所述鳍部，且沿所述横向，所述第二器件栅极结构与所述第一器件栅极结构相邻，且所述第二器件栅极结构与所述第一器件栅极结构或隔断结构平行间隔排列；源漏掺杂区，位于所述第一器件栅极结构、所述隔断结构以及所述第二器件栅极结构两侧的所述鳍部中。
可选的，所述隔断结构还贯穿被所述绝缘层覆盖的所述鳍部。
可选的，所述隔断结构的材料包括：氧化硅、氮氧化硅、氮化硅、碳氮化硅和氮碳化硅硼中的一种或多种。
可选的，所述半导体结构还包括：隔离条，位于所述绝缘层上且沿横向位于所述器件单元区的边缘，所述隔离条与所述第一器件栅极结构或第二器件栅极结构平行间隔排列，所述隔离条横跨所述鳍部且贯穿所述绝缘层露出的鳍部。
可选的，所述隔离条与所述隔断结构的材料相同。
可选的，所述隔离条的材料包括：氧化硅、氮氧化硅、氮化硅、碳氮化硅和氮碳化硅硼中的一种或多种。
可选的，所述衬底的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述鳍部的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。
可选的，所述第一器件栅极结构包括第一栅介质层以及位于所述第一栅介质层上的第一栅极层；所述第二器件栅极结构均包括第二栅介质层以及位于所述第二栅介质层上的第二栅极层；所述第一栅介质层和第二栅介质层的材料包括：氧化硅、掺氮氧化硅、HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3和Al2O3中的一种或多种；所述第一栅极层和第二栅介质层的材料包括：TiN、TaN、Ti、Ta、TiAL、TiALC、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的一种或多种。
可选的，所述隔断结构的侧壁与所述第一器件栅极结构的侧壁相齐平。
可选的，所述半导体结构还包括：层间介质层，位于所述第一器件栅极结构和隔断结构以及第二器件栅极结构露出的隔离层上且覆盖所述源漏掺杂区。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供衬底，包括分立的器件单元区，所述器件单元区的衬底上形成有分立的鳍部，所述鳍部沿横向延伸，所述鳍部的排列方向为纵向，所述衬底上形成有围绕所述鳍部的绝缘层，所述绝缘层覆盖所述鳍部的部分侧壁；所述绝缘层上形成有横跨所述鳍部的多个栅极结构，所述栅极结构沿纵向延伸且沿横向平行间隔排列；其中，所述栅极结构包括沿横向相邻的第一栅极结构和第二栅极结构；所述栅极结构两侧的所述鳍部中形成有源漏掺杂区；形成沿所述纵向贯穿部分所述第一栅极结构、以及所述绝缘层露出的部分数量鳍部的隔断开口，所述隔断开口沿所述纵向延伸；在所述隔断开口中形成隔断结构。
可选的，形成所述栅极结构的步骤中，所述栅极结构为伪栅极结构；所述半导体结构的形成方法还包括：在提供衬底之后，在形成所述隔断开口之前，在所述栅极结构露出的绝缘层上形成层间介质层，所述层间介质层覆盖所述源漏掺杂区；在形成所述隔断结构之后，所述半导体结构的形成方法还包括：去除所述栅极结构，形成栅极开口；在所述栅极开口中形成器件栅极结构。
可选的，去除所述栅极结构，形成所述栅极开口的步骤中，所述栅极开口包括去除剩余的第一栅极结构形成的第一栅极开口、以及去除第二栅极结构形成的第二栅极开口；在所述栅极开口中形成器件栅极结构的步骤中，所述器件栅极结构包括位于所述第一栅极开口中的第一器件栅极结构、以及位于所述第二栅极开口中的第二器件栅极结构。
可选的，形成所述隔断开口的步骤中，所述隔断开口还贯穿由所述绝缘层覆盖的所述鳍部。
可选的，所述半导体结构的形成方法还包括：在形成所述隔断开口的步骤中，还去除沿横向位于所述器件单元区的边缘的所述栅极结构、以及所述绝缘层露出的所述鳍部，形成隔离槽；在所述隔断开口中形成隔断结构的步骤中，还在所述隔离槽中形成隔离条。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构中，还设置有所述隔断结构，沿所述纵向贯穿于部分的所述第一器件栅极结构，所述隔断结构沿所述纵向延伸，且所述隔断结构还贯穿所述绝缘层露出的部分数量的鳍部，因此，通过所述隔断结构，使得相邻的所述第一器件栅极结构和第二器件栅极结构所横跨的鳍部的数量不同，第一器件栅极结构对应于第一器件，第二器件栅极结构对应于第二器件，所述鳍部用于提供器件的导电沟道，相应地，本发明实施例通过调整所述隔断结构贯穿的所述绝缘层露出的所述鳍部的数量，能够灵活调整第一器件的有效沟道宽度、以及所述第一器件和第二器件的有效沟道宽度的差值，相应获得多样化的器件的有效沟道宽度，以满足集成电路中对器件性能多样化的需求。
附图说明
图1至图2是本发明半导体结构一实施例的结构示意图；
图3至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前集成电路中器件性能的多样化还有待提高。
为了解决所述技术问题，本发明实施例提供一种半导体结构，包括：衬底，包括分立的器件单元区；多个鳍部，分立于所述器件单元区的衬底上，所述鳍部沿横向延伸，所述鳍部的排列方向为纵向；绝缘层，位于所述衬底上且围绕所述鳍部，所述绝缘层覆盖所述鳍部的部分侧壁；第一器件栅极结构，位于所述器件单元区的所述绝缘层上且横跨所述鳍部；隔断结构，沿所述纵向贯穿于部分的所述第一器件栅极结构，所述隔断结构沿所述纵向延伸，且所述隔断结构还贯穿所述绝缘层露出的部分数量的鳍部；第二器件栅极结构，位于所述器件单元区的所述绝缘层上且横跨所述鳍部，且沿所述横向所述第二器件栅极结构与所述第一器件栅极结构相邻，且所述第二器件栅极结构与所述第一器件栅极结构或隔断结构平行间隔排列；源漏掺杂区，位于所述第一器件栅极结构、所述隔断结构以及所述第二器件栅极结构两侧的所述鳍部中。
本发明实施例提供的半导体结构中，还设置有所述隔断结构，沿所述纵向贯穿于部分的所述第一器件栅极结构，所述隔断结构沿所述纵向延伸，且所述隔断结构还贯穿所述绝缘层露出的部分数量的鳍部，因此，通过所述隔断结构，使得相邻的所述第一器件栅极结构和第二器件栅极结构所横跨的鳍部的数量不同，第一器件栅极结构对应于第一器件，第二器件栅极结构对应于第二器件，所述鳍部用于提供器件的导电沟道，相应地，本发明实施例通过调整所述隔断结构贯穿的所述绝缘层露出的所述鳍部的数量，能够调整第一器件的有效沟道宽度、以及所述第一器件和第二器件的有效沟道宽度的差值，相应获得多样化的器件的有效沟道宽度，以满足集成电路中对器件性能多样化的需求。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。参考图1和图2，示出了本发明半导体结构一实施例的结构示意图。其中，图1为俯视图，图2为图1沿y-y1方向的剖面图。
如图1和图2所示，本实施例中，所述半导体结构包括：衬底100，包括分立的器件单元区100A；多个鳍部110，分立于所述器件单元区100A的衬底100上，所述鳍部110沿横向延伸，所述鳍部110的排列方向为纵向(如图1中y方向所示)；绝缘层120，位于所述衬底100上且围绕所述鳍部110，所述绝缘层120覆盖所述鳍部110的部分侧壁；第一器件栅极结构130，位于所述器件单元区100A的所述绝缘层120上且横跨所述鳍部110；隔断结构170，沿所述纵向贯穿于部分的所述第一器件栅极结构130，所述隔断结构170沿所述纵向延伸，且所述隔断结构170还贯穿所述绝缘层120露出的部分数量的鳍部110；第二器件栅极结构140，位于所述器件单元区100A的所述绝缘层120上且横跨所述鳍部110，且沿所述横向，所述第二器件栅极结构140与所述第一器件栅极结构130相邻，且所述第二器件栅极结构140与所述第一器件栅极结构130或隔断结构170平行间隔排列；源漏掺杂区150，位于所述第一器件栅极结构130、所述隔断结构170以及第二器件栅极结构140两侧的鳍部110中。
所述衬底100用于为半导体结构的形成提供工艺平台。
本实施例中，所述衬底100为硅衬底，即所述衬底100的材料为单晶硅。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述器件单元区100A用于形成器件单元。作为一实施例，所述器件单元区100A为标准单元。
作为一种示例，所述器件单元区100A包括用于形成NMOS晶体管的NMOS区100AN和用于形成PMOS晶体管的PMOS区，所述NMOS区100AN和PMOS区100AP在沿所述纵向上排布。
所述鳍部110用于提供场效应晶体管的导电沟道。所述鳍部110的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。本实施例中，所述鳍部110的材料为单晶硅。
本实施例中，所述鳍部110与所述衬底100为一体型结构。
多个所述鳍部110在沿纵向上平行间隔排列，所述纵向与所述横向相垂直。
所述绝缘层120用于隔离相邻的鳍部110，还用于隔离所述衬底100与所述第一器件栅极结构130、以及隔离所述衬底100与第二器件栅极结构140。
所述绝缘层120的顶部低于鳍部110的顶部，从而使得被所述绝缘层120露出的所述鳍部110作为有效鳍部(Active Fin)，有效鳍部用于提供场效应晶体管的导电沟道。
本实施例中，所述绝缘层120为浅沟槽隔离结构(Shallow trench isolation，STI)。本实施例中，所述绝缘层120的材料为氧化硅。在其他实施例中，所述绝缘层120的材料还可以是氮化硅或氮氧化硅等其他绝缘材料。
所述第一器件栅极结构130与位于其两侧的源漏掺杂区150用于构成第一器件，第一器件栅极结构130用于控制所述第一器件的导电沟道的开启和关断。
所述第一器件栅极结构130包括：第一栅介质层(图未示)以及位于所述第一栅介质层(图未示)上的第一栅极层(图未示)。
第一栅介质层用于电隔离所述第一栅极层与所述第一器件的导电沟道。
第一栅极层用于实现第一器件栅极结构130与外部电路之间的电连接。
本实施例中，所述第一器件栅极结构130为金属栅极结构，所述栅极层的材料为金属材料。
第二器件栅极结构140与位于其两侧的源漏掺杂区150用于构成第二器件，所述第二器件栅极结构140用于控制所述第二器件的导电沟道的开启和关断。
本实施例中，所述第二器件栅极结构140包括：第二栅介质层(图未示)以及位于所述第二栅介质层上的第二栅极层(图未示)。
所述第二栅介质层用于电隔离第二栅极层与第二器件的导电沟道。
本实施例中，所述第二器件栅极结构140为金属栅极结构，所述第二栅极层的材料为金属材料。
本实施例中，第一栅介质层和第二栅介质层的的材料包括：氧化硅、掺氮氧化硅、HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3和Al2O3中的一种或多种。
本实施例中，所述第一栅极层和第二栅极层的材料包括TiN、TaN、Ti、Ta、TiAL、TiALC、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的一种或多种。
本实施例中，所述第一器件栅极结构130和第二器件栅极结构140相邻，所述第一器件栅极结构130与第二器件栅极结构140共用源漏掺杂区150。
通过所述隔断结构170，使得相邻的所述第一器件栅极结构130和第二器件栅极结构140所横跨的鳍部110的数量不同，第一器件栅极结构130对应于第一器件，第二器件栅极结构140对应于第二器件，所述鳍部110用于提高器件的导电沟道，相应地，本实施例通过调整所述隔断结构170贯穿的所述绝缘层120露出的所述鳍部110的数量，能够调整第一器件的有效沟道宽度、以及所述第一器件和第二器件的有效沟道宽度的差值，相应获得多样化的器件的有效沟道宽度，以满足集成电路中对器件性能多样化的需求。
具体地，在半导体领域中，同一个器件栅极结构可以横跨多个鳍部，与器件栅极结构对应器件的有效沟道宽度(沿垂直于鳍部110的延伸方向，即纵向上的宽度)相应与鳍部110的数量相关，有效沟道的宽度会影响器件饱和电流的大小，因此，本实施例通过调整隔断结构170贯穿的所述绝缘层120露出的所述鳍部110的数量，能够调整第一器件的有效沟道宽度，进而对第一器件的性能起到调节作用，相应使得第一器件的性能与第二器件的性能具有差异。
本实施例中，以所述隔断结构170仅贯穿所述绝缘层120暴露出的一个所述鳍部110作为示例进行说明。所述隔断结构170贯穿的所述绝缘层120露出的所述鳍部110的数量不仅限于此，在其他实施例中，基于实际对于第一器件性能的要求，本领域技术人员可以灵活调整被隔断结构170贯穿的所述鳍部110的数量，只要第一器件中至少有一个鳍部110被保留用于提供导电沟道即可。
本实施例中，所述隔断结构170的侧壁与所述第一器件栅极结构130的侧壁相齐平，是由于所述隔断结构170是通过去除沿纵向的部分第一器件栅结构130形成隔断开口，并在隔断开口中填充隔断结构170形成的。所述隔断结构170位于所述第一器件栅极结构130的沿延伸方向的延长线上。
作为一实施例，所述隔断结构170沿所述纵向上的两端端部均还保留有部分的第一器件栅极结构130，相应地，所述隔断结构170还用于对剩余的第一器件栅极结构130之间起到隔断的作用。
具体地，本实施例中，沿所述纵向上，所述隔断结构170隔断位于所述NMOS区100AN和PMOS区100AP的第一器件栅极结构130。
本实施例中，隔断结构170的材料为电介质材料。所述隔断结构170的材料包括：氧化硅、氮氧化硅、氮化硅、碳氮化硅和氮碳化硅硼中的一种或多种。
所述隔断结构170还贯穿被绝缘层120覆盖的所述鳍部110，有利于降低在位于所述隔断结构170下方的剩余鳍部110或衬底100中产生漏电流的几率。
本实施例中，所述半导体结构还包括：栅极侧墙(图未示)，位于所述第一器件栅极结构130、隔断结构170以及所述第二器件栅极结构140的侧壁上。
所述栅极侧墙用于对所述器件栅极结构的侧壁起到保护作用，所述栅极侧墙还用于定义源漏掺杂区150的形成位置。所述栅极侧墙的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种，所述栅极侧墙可以为单层结构或叠层结构。本实施例中，所述栅极侧墙为单层结构，所述栅极侧墙的材料为氮化硅。
在器件工作时，所述源漏掺杂区150用于提供载流子源。
本实施例中，所述源漏掺杂区150包括掺杂有离子的应力层，所述源漏掺杂区150还用于为沟道提供应力，从而提高沟道的载流子迁移率。
具体地，当形成NMOS晶体管时，源漏掺杂区150的材料为掺杂有N型离子的应力层，所述应力层的材料包括Si或SiC，应力层为NMOS晶体管的沟道区提供拉应力作用，从而有利于提高NMOS晶体管的载流子迁移率，其中，所述N型离子为P离子、As离子或Sb离子。当形成PMOS晶体管时，所述源漏掺杂区150的材料为掺杂有P型离子的应力层，应力层的材料包括Si或SiGe，所述应力层为PMOS晶体管的沟道区提供压应力作用，从而有利于提高PMOS晶体管的载流子迁移率，其中，所述P型离子为B离子、Ga离子或In离子。
本实施例中，所述半导体结构还包括：隔离条160，位于所述绝缘层120上且沿横向位于所述器件单元区100A的边缘，所述隔离条160与所述第一器件栅极结构130或第二器件栅极结构140平行间隔排列，所述隔离条160横跨所述鳍部110且贯穿所述绝缘层120露出的鳍部110。
所述隔离条160用于实现相邻器件单元区100A之间的隔离。所述隔离条160的延伸方向与所述器件栅极结构的延伸方向相同。
本实施例中，所述隔离条160为单扩散隔断(Single Diffusion Break，SDB)隔离结构，用于防止相邻器件单元区100A的所述源漏掺杂区150之间发生桥接(Bridge)。
为此，隔离条160的材料为介电材料，从而使得隔离条160具有绝缘特性，进而防止相邻器件之间发生桥接的问题。隔离条160的材料包括：氧化硅、氮氧化硅、氮化硅、碳氮化硅和氮碳化硅硼中的一种或多种。本实施例中，所述隔离条160与所述隔断结构170的材料相同，所述隔离条160的材料为氧化硅。
本实施例中，所述隔离条160与所述隔断结构170的材料相同，是由于所述隔离条160与所述隔断结构170在同一步骤中形成，从而本实施例在半导体结构的形成过程中，能够利用形成所述隔离条160的工艺步骤，形成所述隔断结构170，有利于防止引入额外的工艺步骤，不仅提高工艺兼容性，还能够节省光罩，进而节约成本。
具体地，在半导体结构的形成过程中，所述隔离条160通过将沿横向位于器件单元区边缘的器件栅极结构或伪栅结构、以及器件栅极结构或伪栅结构下方的部分鳍部去除而形成。相应地，所述隔离条160的侧壁上也可以形成有所述栅极侧墙。
本实施例中，所述隔离条160与所述隔断结构170在同一步骤中形成，所述隔离条160还贯穿由所述绝缘层覆盖的所述鳍部110，所述隔离条160的底部与所述隔断结构170的底部相齐平。
本实施例中，所述半导体结构还包括：层间介质层(图未示)，位于所述第一器件栅极结构130和隔断结构170以及第二器件栅极结构140露出的隔离层120上且覆盖所述源漏掺杂区150。
所述层间介质层用于对相邻器件之间起到隔离作用。
因此，所述层间介质层的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层的材料为氧化硅。
相应的，本发明还提供一种半导体结构的形成方法。图3至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
以下结合附图，对本实施例半导体结构的形成方法进行详细说明。
参考图3和图4，提供衬底100，包括分立的器件单元区100A，所述器件单元区100A的衬底100上形成有分立的鳍部110，所述鳍部110沿横向(如图3中x方向所示)延伸，所述鳍部110的排列方向为纵向(如图3中y方向所示)，所述衬底100上形成有围绕所述鳍部110的绝缘层120，所述绝缘层120覆盖所述鳍部110的部分侧壁；所述绝缘层120上形成有横跨所述鳍部110的多个栅极结构，所述栅极结构沿纵向延伸且沿横向平行间隔排列；其中，所述栅极结构包括沿横向相邻的第一栅极结构210和第二栅极结构220；所述栅极结构两侧的所述鳍部110中形成有源漏掺杂区150。
所述衬底100用于为后续制程提供工艺平台。
本实施例中，所述衬底100为硅衬底，即所述衬底100的材料为单晶硅。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述器件单元区100A用于形成器件单元。作为一实施例，所述器件单元区100A为标准单元。
作为一种示例，所述器件单元区100A包括用于形成NMOS晶体管的NMOS区100AN和用于形成PMOS晶体管的PMOS区，所述NMOS区100AN和PMOS区100AP在沿所述纵向上排布。
所述鳍部110用于提供场效应晶体管的导电沟道。所述鳍部110的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。本实施例中，所述鳍部110的材料为单晶硅。
本实施例中，所述鳍部110与所述衬底100为一体型结构。
多个所述鳍部110在沿纵向上平行间隔排列，所述纵向与所述横向相垂直。
所述绝缘层120用于隔离相邻的鳍部110，还用于隔离所述衬底100与所述第一器件栅极结构130、以及隔离所述衬底100与第二器件栅极结构140。
所述绝缘层120的顶部低于鳍部110的顶部，从而使得被所述绝缘层120露出的所述鳍部110作为有效鳍部(Active Fin)，有效鳍部用于提供场效应晶体管的导电沟道。
本实施例中，所述绝缘层120为浅沟槽隔离结构(Shallow trench isolation，STI)。本实施例中，所述绝缘层120的材料为氧化硅。在其他实施例中，所述绝缘层120的材料还可以是氮化硅或氮氧化硅等其他绝缘材料。
所述栅极结构可以为器件栅极结构，也可以为伪栅极结构(Dummy gate)。
本实施例中，以所述栅极结构为伪栅极结构为示例进行说明，所述栅极结构相应用于为形成器件栅极结构预先占据空间位置。
本实施例中，所述栅极结构为多晶硅栅极结构或非晶硅栅极结构。所述栅极结构包括伪栅氧化层，以及位于所述伪栅氧化层上的多晶硅栅极层或非晶硅栅极层。所述伪栅氧化层的材料可以为氧化硅或掺氮氧化硅。
本实施例中，所述栅极结构的数量为多个。其中，第一栅极结构和第二栅极结构在沿所述横向上相邻，第一栅极结构用于为形成第一器件栅极结构预先占据空间位置，第二栅极结构用于为形成第二器件栅极结构预先占据空间位置。
其中，所述第一器件栅极结构与位于其两侧的源漏掺杂区150用于构成第一器件，第二器件栅极结构与位于其两侧的源漏掺杂区150用于构成第二器件，且所述第一器件栅极结构与第二器件栅极结构共用源漏掺杂区150。
其中，所述栅极结构还包括沿横向位于所述器件单元区100A边缘的边缘栅极结构230。后续步骤还包括：去除边缘栅极结构230形成隔离槽，在隔离槽中形成隔离条，隔离条用于实现沿横向的相邻器件单元区100A之间的隔离。
本实施例中，所述栅极结构的侧壁上还形成有栅极侧墙(图未示)。
所述栅极侧墙用于对所述栅极结构的侧壁起到保护作用，所述栅极侧墙还用于定义源漏掺杂区150的形成位置。本实施例中，所述栅极结构为伪栅极结构，后续还会去除所述伪栅极结构形成器件栅极结构，所述栅极侧墙相应还用于对后续形成的器件栅极结构的侧壁起到保护作用。
所述栅极侧墙的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种，所述栅极侧墙可以为单层结构或叠层结构。本实施例中，所述栅极侧墙为单层结构，所述栅极侧墙的材料为氮化硅。
在器件工作时，所述源漏掺杂区150用于提供载流子源。本实施例中，所述源漏掺杂区150包括掺杂有离子的应力层，所述源漏掺杂区150还用于为沟道提供应力，从而提高沟道的载流子迁移率。
具体地，当形成NMOS晶体管时，所述源漏掺杂区150的材料为掺杂有N型离子的应力层，所述应力层的材料包括Si或SiC，所述应力层为NMOS晶体管的沟道区提供拉应力作用，从而有利于提高NMOS晶体管的载流子迁移率，其中，所述N型离子为P离子、As离子或Sb离子。当形成PMOS晶体管时，所述源漏掺杂区150的材料为掺杂有P型离子的应力层，所述应力层的材料包括Si或SiGe，所述应力层为PMOS晶体管的沟道区提供压应力作用，从而有利于提高PMOS晶体管的载流子迁移率，其中，所述P型离子为B离子、Ga离子或In离子。
还需要说明的是，本实施例中，所述半导体结构的形成方法还包括：在提供衬底100之后，在所述栅极结构露出的绝缘层120上形成层间介质层(图未示)，所述层间介质层覆盖所述源漏掺杂区150。
所述层间介质层用于对相邻器件之间起到隔离作用。因此，所述层间介质层的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层的材料为氧化硅。
参考图5至图8，形成沿所述纵向贯穿部分所述第一栅极结构210、以及绝缘层120露出的部分数量鳍部110的隔断开口180，隔断开口180沿纵向延伸。
所述隔断开口180用于为形成隔断结构提供空间位置。
所述隔断开口180沿纵向贯穿部分所述第一栅极结构210，且还贯穿所述绝缘层120露出的部分数量鳍部110，从而使得相邻的所述第一栅极结构210和第二栅极结构220所横跨的鳍部的数量不同，相应地，通过调整所述隔断开口180贯穿的所述绝缘层120露出的所述鳍部110的数量，能够调整与第一栅极结构210对应的第一器件的有效沟道宽度、以及所述第一器件和与第二栅极结构220对应的第二器件的有效沟道宽度的差值，相应获得多样化的器件的有效沟道宽度，以满足集成电路中对器件性能多样化的需求。
具体地，在半导体领域中，同一个器件栅极结构可以横跨多个鳍部，与所述器件栅极结构对应器件的有效沟道宽度(沿垂直于鳍部110的延伸方向，即所述纵向上的宽度)相应与鳍部110的数量相关，有效沟道的宽度会影响器件饱和电流的大小，因此，本实施例通过调整所述隔断开口180贯穿的所述绝缘层120露出的所述鳍部110的数量，能够调整第一器件的有效沟道宽度，进而对第一器件的性能起到调节作用，相应使得第一器件的性能与第二器件的性能具有差异。
本实施例中，以所述隔断开口180仅贯穿绝缘层120暴露出的一个所述鳍部110作为示例进行说明。所述隔断开口180贯穿的所述绝缘层120露出的所述鳍部110的数量不仅限于此，在其他实施例中，基于实际对于第一器件性能的要求，本领域技术人员可以灵活调整被所述隔断开口180贯穿的所述鳍部110的数量，只要第一器件中至少有一个鳍部110被保留用于提供导电沟道即可。
与在形成鳍部之后、进行后续的工艺步骤之前，在进行鳍切(Fin Cut)工艺的过程中，通过对鳍部进行切割的方式调整与所述第一器件对应的区域中的鳍部的数量相比，本实施例中，在形成所述栅极结构以及所述源漏掺杂区150之后，去除沿所述纵向的部分所述第一栅极结构210、以及所述绝缘层120露出的部分数量鳍部110，形成所述隔断开口180，并通过调整所述隔断开口180所贯穿的所述鳍部110的数量，来调整所述第一器件中的有效沟道宽度，由于此时栅极结构和源漏掺杂区150已经形成，从而有利于防止对形成栅极结构以及形成源漏掺杂区150的工艺制程产生影响，相应防止由于工艺偏差而对器件的性能产生较大影响，进而有利于提高工艺兼容性，并且，所述隔断开口180沿所述横向上的尺寸还能够由所述第一栅极结构210定义，有利于提高对所述隔断开口180的位置以及尺寸控制的精确度，而且还有利于降低形成所述隔断开口180的工艺难度。
本实施例中，隔断开口180通过去除沿所述纵向的部分所述第一栅极结构210、以及所述绝缘层120露出的部分数量鳍部110而形成，因此，所述隔断开口180的侧壁与所述第一栅极结构210的侧壁相齐平。
作为一实施例，所述隔断开口180沿所述纵向上的两端端部均还保留有部分的第一栅极结构210。具体地，本实施例中，沿所述纵向上，所述隔断开口180隔断位于所述NMOS区100AN和PMOS区100AP的第一栅极结构210。
本实施例中，形成所述隔断开口180的步骤中，所述隔断开口180还贯穿由所述绝缘层120覆盖的所述鳍部110，有利于降低在位于所述隔断开口180下方的剩余鳍部110或衬底100中产生漏电流的几率。
需要说明的是，本实施例中，所述半导体结构的形成方法还包括：在形成所述隔断开口180的步骤中，还去除沿横向位于所述器件单元区100A的边缘的所述栅极结构、以及所述绝缘层120露出的所述鳍部110，形成隔离槽190。
具体地，去除所述边缘栅极结构230以及位于其下方的鳍部110，形成所述隔离槽190。
所述隔离槽190用于为形成隔离条提供空间位置，以使所述隔离条能够在沿横向上对相邻的器件单元区100A之间起到隔离的作用。
本实施例中，在同一步骤中，去除沿所述纵向的部分所述第一栅极结构210、以及所述绝缘层120露出的部分数量鳍部110以形成所述隔断开口180，以及去除沿横向位于所述器件单元区100A的边缘的所述栅极结构、以及所述绝缘层120露出的所述鳍部110，以形成隔离槽190，从而能够利用形成所述隔离槽190的工艺，形成所述隔断开口180。具体地，在形成所述隔离槽190时，仅需对形成所述隔离槽190的光罩的图形进行修改，便可以同时形成所述隔断开口180，不仅对现有工艺的改动小、提高工艺兼容性，而且还无需额外使用一张光罩，有利于节约成本。
此外，在同一步骤中，形成所述隔断开口180和所述隔离槽190，由于所述隔离槽190是通过去除所述边缘栅极结构230以及位于所述边缘栅极结构230下方的所述鳍部110形成的，因此，所述隔离槽190的位置和形状与边缘栅极结构230的位置能够相对准，并且，在沿所述横向上，所述隔断开口180的位置和形状也能够与所述第一栅极结构210的位置自对准，相应有利于提高所述隔断开口180的位置准确度。
以下结合附图对本实施例形成所述隔断开口180和所述隔离槽190的具体步骤，进行详细地说明。
如图5和图6所示，图5为俯视图，图6为图5沿y-y1方向的剖面图，在所述层间介质层和栅极结构上形成掩膜层240，所述掩膜层240中形成有沿纵向位于所述第一栅极结构210部分顶部上方的第一掩膜开口250、以及位于所述边缘栅极结构230顶部上方的第二掩膜开口260。
掩膜层240用于作为后续对所述栅极结构和鳍部110进行刻蚀的刻蚀掩膜。
其中，所述第一掩膜开口250用于定义后续隔断开口的形成位置，相应定义了所述第一器件的剩余鳍部110的数量；所述第二掩膜开口260用于定义隔离槽的形成位置。
所述掩膜层240的材料选用与所述栅极结构以及所述鳍部110之间均具有刻蚀选择性的材料，以保证掩膜层240用于作为后续刻蚀所述栅极结构以及所述鳍部110的刻蚀掩膜作用。
本实施例中，所述掩膜层240可以为无机硬掩膜层，也可以为有机掩膜层，也就是说，所述掩膜层240的材料可以为无机掩膜材料(例如：氮化硅等材料)，也可以为有机掩膜材料(例如：光刻胶等)。
如图7和图8所示，图7为俯视图，图8为图7沿y-y1方向的剖面图，以所述掩膜层240为掩膜，沿所述第一掩膜开口250和第二掩膜开口260，刻蚀所述栅极结构以及位于所述栅极结构下方的鳍部110。
作为一实施例，去除第一掩膜开口250和第二掩膜开口260下方的栅极结构和鳍部110。在其他实施例中，还可以去除所述第一掩膜开口和第二掩膜开口下方的栅极结构、以及由所述绝缘层露出的鳍部。
如图7和图8所示，去除所述掩膜层240，以暴露出所述层间介质层以及剩余的栅极结构的顶部，以便后续工艺制程的进行。
参考图9和图10，图9为俯视图，图10为图9沿y-y1方向的剖面图，在所述隔断开口180中形成隔断结构170。
通过所述隔断结构170，使得相邻的所述第一器件栅极结构130和第二器件栅极结构140所横跨的鳍部110的数量不同，第一器件栅极结构130对应于第一器件，第二器件栅极结构140对应于第二器件，所述鳍部110用于提高器件的导电沟道，相应地，本实施例通过调整所述隔断结构170贯穿的所述绝缘层120露出的所述鳍部110的数量，能够调整第一器件的有效沟道宽度、以及所述第一器件和第二器件的有效沟道宽度的差值，相应获得多样化的器件的有效沟道宽度，以满足集成电路中对器件性能多样化的需求。
作为一实施例，所述隔断结构170沿所述纵向上的两端端部均还保留有部分的第一栅极结构210，相应地，所述隔断结构170还用于对剩余的第一栅极结构210之间起到隔断的作用。
具体地，本实施例中，沿所述纵向上，所述隔断结构170隔断位于所述NMOS区100AN和PMOS区100AP的第一栅极结构210。
本实施例中，所述隔断结构170的材料为电介质材料。所述隔断结构的材料包括：氧化硅、氮氧化硅、氮化硅、碳氮化硅和氮碳化硅硼中的一种或多种。
本实施例中，在所述隔断开口180中形成隔断结构170的步骤中，还在所述隔离槽190中形成隔离条160。
所述隔离条160用于实现相邻器件单元区100A之间的隔离。
本实施例中，所述隔离条160为单扩散隔断(Single Diffusion Break，SDB)隔离结构，用于防止相邻器件单元区100A的所述源漏掺杂区150之间发生桥接(Bridge)。
为此，所述隔离条160的材料为介电材料，从而使得所述隔离条160具有绝缘特性，进而防止相邻器件之间发生桥接的问题。
本实施例中，所述隔离条160与所述隔断结构170在同一步骤中形成，因此，所述隔离条160与所述隔断结构170的材料相同。而且，本实施例中，所述隔断开口180和隔离槽190在同一步骤中形成，所述隔断开口180和隔离槽190的深度相同，相应地，所述隔离条160的与隔断结构170的底部相齐平。
作为一实施例，形成所述隔断结构170和所述隔离条160的步骤包括：在所述隔断开口180和所述隔离槽190中填充介质材料层(图未示)，所述介质材料层还形成在所述栅极结构和层间介质层的顶部上；去除位于所述栅极结构和层间介质层的顶部上的所述介质材料层，保留位于所述隔断开口180中的剩余介质材料层用于作为所述隔断结构170，并保留位于所述隔离槽190中的介质材料层用于作为所述隔离条160。
本实施例中，采用沉积工艺(例如：化学气相沉积工艺、流动式化学气相沉积工艺等)，形成所述介质材料层；采用平坦化工艺(例如：化学机械平坦化工艺)，去除位于所述栅极结构和层间介质层的顶部上的所述介质材料层。
本实施例中，在提供衬底100的步骤中，所述栅极结构为伪栅极结构，相应地，参考图11和图12，图11为俯视图，图12为图11沿y-y1方向的剖面图，在形成所述隔断结构170之后，所述半导体结构的形成方法还包括：去除所述栅极结构，形成栅极开口270。
栅极开口270用于为形成器件栅极结构提供空间位置。
所述栅极开口270横跨鳍部110。去除栅极结构，形成所述栅极开口270的步骤中，所述栅极开口270包括去除剩余的第一栅极结构210形成的第一栅极开口(未标示)、以及去除第二栅极结构220形成的第二栅极开口(未标示)。
去除所述栅极结构的工艺可以包括干法刻蚀和湿法刻蚀中的任意一种或两种工艺。作为一实施例，采用依次进行的干法刻蚀和湿法刻蚀工艺，去除所述栅极结构。
参考图13和图14，图13为俯视图，图14为图13沿y-y1方向的剖面图，在所述栅极开口270中形成器件栅极结构。
器件栅极结构用于控制对应场效应晶体管的导电沟道的开启和关断。
本实施例中，在所述栅极开口270中形成器件栅极结构的步骤中，所述器件栅极结构包括位于所述第一栅极开口中的第一器件栅极结构130、以及位于所述第二栅极开口中的第二器件栅极结构140。
其中，所述第一器件栅极结构130与位于其两侧的源漏掺杂区150用于构成第一器件，所述第一器件栅极结构130用于控制所述第一器件的导电沟道的开启和关断。
所述第一器件栅极结构130包括：第一栅介质层(图未示)以及位于所述第一栅介质层(图未示)上的第一栅极层(图未示)。
第一栅介质层用于电隔离所述第一栅极层与所述第一器件的导电沟道。
所述第一栅介质层的材料包括氧化硅、掺氮氧化硅、HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3和Al2O3中的一种或多种。
第一栅极层用于实现第一器件栅极结构130与外部电路之间的电连接。
本实施例中，所述第一器件栅极结构130为金属栅极结构，所述栅极层的材料为金属材料。本实施例中，所述第一栅极层的材料包括TiN、TaN、Ti、Ta、TiAL、TiALC、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的一种或多种。
第二器件栅极结构140与位于其两侧的源漏掺杂区150用于构成第二器件，所述第二器件栅极结构140用于控制所述第二器件的导电沟道的开启和关断。
本实施例中，所述第二器件栅极结构140包括：第二栅介质层(图未示)以及位于所述第二栅介质层上的第二栅极层(图未示)。
所述第二栅介质层用于电隔离第二栅极层与第二器件的导电沟道。所述第二栅介质层的材料包括氧化硅、掺氮氧化硅、HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3和Al2O3中的一种或多种；
本实施例中，所述第二器件栅极结构140为金属栅极结构，所述第二栅极层的材料为金属材料。所述第二栅极层的材料包括TiN、TaN、Ti、Ta、TiAL、TiALC、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的一种或多种。
本实施例中，所述第一器件栅极结构130和第二器件栅极结构140相邻，所述第一器件栅极结构130与第二器件栅极结构140共用源漏掺杂区150。
需要说明的是，本实施例中，以所述栅极结构为伪栅极结构，且在形成所述隔断结构170之后，去除伪栅极结构形成栅极开口，并且在所述栅极开口中形成器件栅极结构为示例进行说明。在其他实施例中，当栅极结构为伪栅极结构时，还可以在去除伪栅极结构形成栅极开口，并且在所述栅极开口中形成器件栅极结构之后，形成所述隔断结构。
另一些实施例中，所述栅极结构还可以为器件栅极结构。当所述栅极结构为器件栅极结构时，相应地，无需进行去除器件栅极结构形成栅极开口的步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构，其特征在于，包括：
衬底，包括分立的器件单元区；
多个鳍部，分立于所述器件单元区的衬底上，所述鳍部沿横向延伸，所述鳍部的排列方向为纵向；
绝缘层，位于所述衬底上且围绕所述鳍部，所述绝缘层覆盖所述鳍部的部分侧壁；
第一器件栅极结构，位于所述器件单元区的所述绝缘层上且横跨所述鳍部；
隔断结构，沿所述纵向贯穿于部分的所述第一器件栅极结构，所述隔断结构沿所述纵向延伸，且所述隔断结构还贯穿所述绝缘层露出的部分数量的鳍部；
第二器件栅极结构，位于所述器件单元区的所述绝缘层上且横跨所述鳍部，且沿所述横向，所述第二器件栅极结构与所述第一器件栅极结构相邻，且所述第二器件栅极结构与所述第一器件栅极结构或隔断结构平行间隔排列；
源漏掺杂区，位于所述第一器件栅极结构、所述隔断结构以及所述第二器件栅极结构两侧的所述鳍部中。
2.如权利要求1所述的半导体结构，其特征在于，所述隔断结构还贯穿被所述绝缘层覆盖的所述鳍部。
3.如权利要求1所述的半导体结构，其特征在于，所述隔断结构的材料包括：氧化硅、氮氧化硅、氮化硅、碳氮化硅和氮碳化硅硼中的一种或多种。
4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：隔离条，位于所述绝缘层上且沿横向位于所述器件单元区的边缘，所述隔离条与所述第一器件栅极结构或第二器件栅极结构平行间隔排列，所述隔离条横跨所述鳍部且贯穿所述绝缘层露出的鳍部。
5.如权利要求4所述的半导体结构，其特征在于，所述隔离条与所述隔断结构的材料相同。
6.如权利要求4所述的半导体结构，其特征在于，所述隔离条的材料包括：氧化硅、氮氧化硅、氮化硅、碳氮化硅和氮碳化硅硼中的一种或多种。
7.如权利要求1所述的半导体结构，其特征在于，所述衬底的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；
所述鳍部的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。
8.如权利要求1所述的半导体结构，其特征在于，所述第一器件栅极结构包括第一栅介质层以及位于所述第一栅介质层上的第一栅极层；所述第二器件栅极结构均包括第二栅介质层以及位于所述第二栅介质层上的第二栅极层；
所述第一栅介质层和第二栅介质层的材料包括：氧化硅、掺氮氧化硅、HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3和Al2O3中的一种或多种；
所述第一栅极层和第二栅介质层的材料包括：TiN、TaN、Ti、Ta、TiAL、TiALC、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的一种或多种。
9.如权利要求1所述的半导体结构，其特征在于，所述隔断结构的侧壁与所述第一器件栅极结构的侧壁相齐平。
10.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述第一器件栅极结构和隔断结构以及第二器件栅极结构露出的隔离层上且覆盖所述源漏掺杂区。
11.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，包括分立的器件单元区，所述器件单元区的衬底上形成有分立的鳍部，所述鳍部沿横向延伸，所述鳍部的排列方向为纵向，所述衬底上形成有围绕所述鳍部的绝缘层，所述绝缘层覆盖所述鳍部的部分侧壁；所述绝缘层上形成有横跨所述鳍部的多个栅极结构，所述栅极结构沿纵向延伸且沿横向平行间隔排列；其中，所述栅极结构包括沿横向相邻的第一栅极结构和第二栅极结构；所述栅极结构两侧的所述鳍部中形成有源漏掺杂区；
形成沿所述纵向贯穿部分所述第一栅极结构、以及所述绝缘层露出的部分数量鳍部的隔断开口，所述隔断开口沿所述纵向延伸；
在所述隔断开口中形成隔断结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的步骤中，所述栅极结构为伪栅极结构；
所述半导体结构的形成方法还包括：在提供衬底之后，在形成所述隔断开口之前，在所述栅极结构露出的绝缘层上形成层间介质层，所述层间介质层覆盖所述源漏掺杂区；
在形成所述隔断结构之后，所述半导体结构的形成方法还包括：去除所述栅极结构，形成栅极开口；在所述栅极开口中形成器件栅极结构。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，去除所述栅极结构，形成所述栅极开口的步骤中，所述栅极开口包括去除剩余的第一栅极结构形成的第一栅极开口、以及去除第二栅极结构形成的第二栅极开口；
在所述栅极开口中形成器件栅极结构的步骤中，所述器件栅极结构包括位于所述第一栅极开口中的第一器件栅极结构、以及位于所述第二栅极开口中的第二器件栅极结构。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述隔断开口的步骤中，所述隔断开口还贯穿由所述绝缘层覆盖的所述鳍部。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述隔断开口的步骤中，还去除沿横向位于所述器件单元区的边缘的所述栅极结构、以及所述绝缘层露出的所述鳍部，形成隔离槽；
在所述隔断开口中形成隔断结构的步骤中，还在所述隔离槽中形成隔离条。
CN202110443941.2A 2021-04-23 2021-04-23 半导体结构及其形成方法 Pending CN115241189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110443941.2A CN115241189A (zh) 2021-04-23 2021-04-23 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110443941.2A CN115241189A (zh) 2021-04-23 2021-04-23 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115241189A true CN115241189A (zh) 2022-10-25

Family

ID=83666257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110443941.2A Pending CN115241189A (zh) 2021-04-23 2021-04-23 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115241189A (zh)

Similar Documents

Publication Publication Date Title
CN110783273A (zh) 具有独立栅极控制的垂直堆叠互补场效应晶体管装置
US20180358450A1 (en) Semiconductor devices
CN112309860B (zh) 半导体结构及其形成方法
CN112309861B (zh) 半导体结构及其形成方法、晶体管
US10832967B2 (en) Tapered fin-type field-effect transistors
US20210296185A1 (en) Semiconductor device and manufacturing method thereof
US10636793B2 (en) FINFETs having electrically insulating diffusion break regions therein and methods of forming same
CN103390637A (zh) FinFET及其制造方法
CN110718465A (zh) 半导体结构及其形成方法
CN110854194B (zh) 半导体结构及其形成方法
CN110767607B (zh) 半导体结构及其形成方法
CN117133656A (zh) 半导体元件及其制作方法
CN115241189A (zh) 半导体结构及其形成方法
CN111463275B (zh) 半导体结构及其形成方法
TW201901964A (zh) 半導體裝置及其製程
CN112289746B (zh) 半导体结构及其形成方法
CN112103249B (zh) 半导体结构及其形成方法
CN112951725B (zh) 半导体结构及其形成方法
CN115241185A (zh) 半导体结构及其形成方法
CN117954492A (zh) 半导体结构及其形成方法
CN116261321A (zh) 半导体结构及其形成方法
CN115911037A (zh) 半导体结构及其形成方法
CN118231348A (zh) 半导体元件及其制作方法
CN118198001A (zh) 半导体结构的形成方法
CN114156263A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination