CN117954492A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117954492A CN117954492A CN202211287123.9A CN202211287123A CN117954492A CN 117954492 A CN117954492 A CN 117954492A CN 202211287123 A CN202211287123 A CN 202211287123A CN 117954492 A CN117954492 A CN 117954492A
- Authority
- CN
- China
- Prior art keywords
- gate
- forming
- substrate
- isolation
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000002955 isolation Methods 0.000 claims abstract description 129
- 230000000903 blocking effect Effects 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000000463 material Substances 0.000 claims abstract description 95
- 238000005520 cutting process Methods 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 199
- 230000008569 process Effects 0.000 claims description 50
- 239000011229 interlayer Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 239000002135 nanosheet Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- 230000005669 field effect Effects 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 210000001503 joint Anatomy 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- OQNXPQOQCWVVHP-UHFFFAOYSA-N [Si].O=[Ge] Chemical compound [Si].O=[Ge] OQNXPQOQCWVVHP-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 239000002060 nanoflake Substances 0.000 description 2
- 239000002064 nanoplatelet Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- OQPDWFJSZHWILH-UHFFFAOYSA-N [Al].[Al].[Al].[Ti] Chemical compound [Al].[Al].[Al].[Ti] OQPDWFJSZHWILH-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021324 titanium aluminide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，所述方法先在沟道区的衬底上形成多个沟道结构，形成覆盖所述沟道结构的隔离材料层，再去除位于所述栅切割区上的第一伪沟道结构，在所述隔离材料层中形成隔离槽，在所述隔离槽内填充形成阻断墙，使得后续形成的栅极结构之后，所述栅极结构被所述阻断墙隔断，与采用刻蚀对栅极结构进行切断的工艺相比，所述阻断墙沿栅极结构的延伸方向的尺寸较小，使得断开的栅极结构间的对接方向的间距较小，从而使得所形成的半导体结构沿栅极结构的延伸方向的尺寸进一步缩减，故而能够提高所形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。
为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面金属氧化物半导体晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)、全包围栅极结构晶体管(Gate-All-Around FET，GAA)、叉形纳米片场效应结构晶体管(ForkSheet Field-Effect Transistor，FSFET)和互补式场效晶体管(ComplementaryField-Effect Transistor，CFET)等。
但是，目前栅极切断(Gate Cut)工艺导致栅极结构切断后，断开的栅极结构间的对接方向的间距(Gate Cut CD)较大，不利于缩减所形成的半导体结构的尺寸，降低了所形成的半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
为解决上述问题，本发明提供了一种半导体结构，其特征在于，包括：
提供基底，所述基底包括沟道区和栅切割区，且所述基底包括衬底；
凸立于所述基底上分立的器件沟道结构，且所述器件沟道结构位于所述沟道区的衬底上；
阻断墙，位于所述栅切割区的衬底上，所述阻断墙的宽度与所述器件沟道结构的宽度相当；
隔离结构，位于所述分立的器件沟道结构之间，且覆盖所述衬底和器件沟道结构的侧壁；
栅极结构，位于所述隔离结构上且横跨所述器件沟道结构，所述栅极结构覆盖所述器件沟道结构的部分顶部和部分侧壁，且相邻栅极结构被所述阻断墙隔断；
侧墙，位于所述栅极结构两侧；
源漏掺杂区，位于栅极结构两侧且毗邻侧墙，所述源漏包括位于所述器件沟道结构内的部分和位于所述沟道结构上的部分。
可选地，所述器件沟道结构包括鳍部、纳米片结构或叉形纳米片结构。
可选地，所述半导体结构还包括：层间介质层，位于所述源漏掺杂区上且覆盖所述栅极结构的侧壁。
相应地，本发明实施例还提供了一种半导体结构的形成方法，包括：
提供基底，所述基底包括沟道区和栅切割区，且所述基底包括衬底，所述沟道区和所述栅切割区的衬底上形成有沟道结构，位于所述栅切割区的沟道结构为第一伪沟道结构，位于所述沟道区的沟道结构为器件沟道结构；
在所述衬底上形成覆盖所述第一伪沟道结构和所述器件沟道结构的隔离材料层；
去除位于所述栅切割区上的第一伪沟道结构，在所述隔离材料层中形成隔离槽；
在所述隔离槽内填充形成阻断墙；
形成所述阻断墙之后，去除部分厚度的所述隔离材料层，形成隔离结构，所述隔离结构覆盖所述器件沟道结构和所述阻断墙的侧壁；
在所述隔离结构上形成横跨所述器件沟道结构的栅极结构，且所述栅极结构被所述阻断墙隔断。
可选地，在所述隔离材料层中形成隔离槽的步骤包括：
在所述隔离材料层中形成第一槽，所述第一槽的底部暴露出所述第一伪沟道结构的顶部表面；
通过所述第一槽去除所述第一伪沟道结构，形成位于所述第一槽底部的第二槽，所述第一槽和所述第二槽构成所述隔离槽。
可选地，形成所述隔离槽的工艺包括自对准刻蚀工艺。
可选地，所述阻断墙的材料包括碳氮化硅和氧化钛中至少一种。
可选地，形成所述阻断墙的工艺包括原子层沉积工艺。
可选地，所述原子层沉积工艺的工艺参数包括：200℃至800℃，腔室压力为1bar-20bar。
可选地，所述沟道结构为鳍部、纳米片结构或叉形纳米片结构。
可选地，所述沟道结构为鳍部，形成所述衬底和所述鳍部的步骤包括：提供初始基底；在所述初始基底上形成图案化的鳍部掩膜层；以鳍部掩膜层为掩膜刻蚀所述初始基底，形成所述衬底和凸出于所述衬底的鳍部；
形成所述隔离材料层之后，所述隔离材料层还覆盖所述鳍部掩膜层；
去除所述第一伪沟道结构的过程中，还去除了位于所述第一伪沟道结构顶部的鳍部掩膜层；
去除部分厚度的所述隔离材料层的过程中，还去除了位于所述沟道结构顶部的鳍部掩膜层。
可选地，形成所述阻断墙之后，所述阻断墙的顶部表面与所述鳍部掩膜层的顶部表面相齐平。
可选地，所述鳍部结构掩膜层的材料包括氮化硅。
可选地，所述栅极结构为金属栅极结构，形成所述金属栅极结构的步骤包括：
在所述隔离结构上形成横跨所述器件沟道结构的伪栅极结构，且所述伪栅极结构被所述阻断墙隔断；
在伪栅极结构两侧的器件沟道结构内形成源漏掺杂区；
在所述源漏掺杂区上形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；
去除所述伪栅极结构，在所述层间介质层中形成栅极开口；
在所述栅极开口内填充栅极材料层，形成所述栅极结构。
可选地，形成所述伪栅极结构之后，所述阻断墙的顶部表面高于所述伪栅极结构的顶部表面。
可选地，形成所述伪栅极结构之后，所述阻断墙的顶部表面高于所述伪栅极结构的顶部表面2nm至15nm。
可选地，形成所述栅极结构之后，所述方法还包括：在所述层间介质层中形成位于所述源漏掺杂区顶部的源漏互连层。
可选地，去除部分厚度的所述隔离材料层的过程中，对所述阻断墙与所述器件沟道结构的刻蚀选择比大于15:1。
可选地，去除部分厚度的所述隔离材料层的工艺包括化学机械研磨工艺。
相应地，本发明实施例还提供了一种半导体结构，包括：
基底，所述基底包括沟道区和栅切割区，且所述基底包括衬底和位于所述衬底上的器件沟道结构，所述器件沟道结构位于所述沟道区的衬底上；
阻断墙，位于所述栅切割区的衬底上；
隔离结构，位于所述衬底上且覆盖所述器件沟道结构和所述阻断墙的侧壁；
栅极结构，位于所述隔离结构上且横跨所述器件沟道结构，且相邻栅极结构被所述阻断墙隔断。
可选地，所述半导体结构还包括：
源漏掺杂区，位于所述栅极结构两侧的器件沟道结构内；
层间介质层，位于所述隔离结构上且覆盖所述栅极结构的侧壁；
可选地，所述半导体结构还包括：
源漏互连层，位于栅极结构侧部的层间介质层中且与所述源漏掺杂区电连接。
可选地，所述栅极结构为金属栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例提供了一种半导体结构的形成方法，包括：提供基底，所述基底包括沟道区和栅切割区，且所述基底包括衬底和位于所述衬底上的沟道结构，位于所述栅切割区的沟道结构为第一伪沟道结构，位于所述沟道区的沟道结构为器件沟道结构；在所述衬底上形成覆盖所述第一伪沟道结构和所述器件沟道结构的隔离材料层；去除位于所述栅切割区上的第一伪沟道结构，在所述隔离材料层中形成隔离槽；在所述隔离槽内填充形成阻断墙；形成所述阻断墙之后，去除部分厚度的所述隔离材料层，形成隔离结构，所述隔离结构覆盖所述器件沟道结构和所述阻断墙的侧壁；在所述隔离结构上形成横跨所述器件沟道结构的栅极结构，且所述栅极结构被所述阻断墙隔断。
可以看出，先在沟道区的衬底上形成多个沟道结构，形成覆盖所述沟道结构的隔离材料层，再去除位于所述栅切割区上的第一伪沟道结构，在所述隔离材料层中形成隔离槽，在所述隔离槽内填充形成阻断墙，使得后续形成的栅极结构之后，所述栅极结构被所述阻断墙隔断，与采用刻蚀对栅极结构进行切断的工艺相比，所述阻断墙沿栅极结构的延伸方向的尺寸较小，使得断开的栅极结构间的对接方向的间距较小，从而使得所形成的半导体结构沿栅极结构的延伸方向的尺寸进一步缩减，故而能够提高所形成的半导体结构的性能。
附图说明
图1至图11是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前形成栅极结构的工艺中，通常采用栅极切断(Gate Cut)技术对条状栅极结构进行切断，切断后的栅极结构与不同的晶体管相对应，可以提高晶体管的集成度。但是，断开的栅极结构间的对接方向的间距(Gate Cut CD)较大，不利于缩减所形成的半导体结构的尺寸，降低了所形成的半导体结构的性能。
为解决上述问题，本发明实施例提供了一种半导体结构的形成方法，包括：提供基底，所述基底包括沟道区和栅切割区，且所述基底包括衬底，所述沟道区和所述栅切割区的衬底上形成有沟道结构，位于所述栅切割区的沟道结构为第一伪沟道结构，位于所述沟道区的沟道结构为器件沟道结构；在所述衬底上形成覆盖所述第一伪沟道结构和所述器件沟道结构的隔离材料层；去除位于所述栅切割区上的第一伪沟道结构，在所述隔离材料层中形成隔离槽；在所述隔离槽内填充形成阻断墙；形成所述阻断墙之后，去除部分厚度的所述隔离材料层，形成隔离结构，所述隔离结构覆盖所述器件沟道结构和所述阻断墙的侧壁；在所述隔离结构上形成横跨所述器件沟道结构的栅极结构，且所述栅极结构被所述阻断墙隔断。
可以看出，先在沟道区的衬底上形成多个沟道结构，形成覆盖所述沟道结构的隔离材料层，再去除位于所述栅切割区上的第一伪沟道结构，在所述隔离材料层中形成隔离槽，在所述隔离槽内填充形成阻断墙，使得后续形成的栅极结构之后，所述栅极结构被所述阻断墙隔断，与采用刻蚀对栅极结构进行切断的工艺相比，所述阻断墙沿栅极结构的延伸方向的尺寸较小，使得断开的栅极结构间的对接方向的间距较小，从而使得所形成的半导体结构沿栅极结构的延伸方向的尺寸进一步缩减，故而能够提高所形成的半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图11是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
本实施例以形成鳍式场效应晶体管(FinFET)为示例进行说明。在鳍式场效应晶体管中，栅极结构横跨器件鳍部，所述栅极结构覆盖器件鳍部的部分顶部和侧壁，栅极结构能够从三面对器件鳍部进行控制，从而能够提高栅极结构对沟道的控制能力，进而有利于抑制短沟道效应(Short Channel Effect，SCE)，提升器件的性能。
图1是鳍部的俯视示意图，图2为图1沿AA1线的剖面结构示意图。结合参考图1和图2，提供基底(未标示)，所述基底包括沟道区I和栅切割区II，且所述基底包括衬底100，所述沟道区I和所述栅切割区II的衬底上形成有分立的鳍部110，位于所述栅切割区II的鳍部110为第一伪鳍部111，位于所述沟道区I的鳍部110为器件鳍部112。
所述衬底100用于为后续工艺制程提供工艺平台。
本实施例中，所述衬底100为硅衬底，即所述衬底100的材料为单晶硅。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述沟道区I用于形成器件单元。作为一种示例，所述器件单元为标准单元(Standard Cell)。
所述栅切割区II用于实现相邻栅极结构之间的隔断。
本实施例中，所述鳍部110与所述衬底100为一体成型结构，所述鳍部110与所述衬底100的材料相同。在其他实施例中，所述鳍部还能够为外延生长方式形成于所述衬底上的半导体层，从而达到精确控制所述鳍部高度的目的。
本实施例中，所述鳍部110的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。本实施例中，所述鳍部110的材料为单晶硅。
位于栅切割区II上的鳍部为第一伪鳍部111，所述第一伪鳍部111用于为后续形成阻断墙占据空间位置。
位于沟道区I上的鳍部为器件鳍部112。
所述器件鳍部112用于提供场效应晶体管的导电沟道。本实施例中，所述器件鳍部112用于提供鳍式场效应晶体管的导电沟道。
在其他实施例中，当形成其他类型的场效应晶体管时，所述沟道结构相应还可以为鳍部之外其他类型的沟道结构。
例如，当形成全包围栅极晶体管或纳米片场效晶体管时，所述器件沟道结构间隔悬空设置，且所述器件沟道结构包括一个或多个悬空且间隔设置的沟道层，所述沟道层的堆叠方向垂直于衬底表面。所述沟道层用于提供全包围栅极晶体管或纳米片场效应晶体管的导电沟道。
其中，在提供衬底的步骤中，所述鳍部与所述衬底之间，或者，所述鳍部中的相邻的所述沟道层之间还形成有牺牲层，所述牺牲层用于支撑沟道层，从而为后续实现沟道层的间隔悬空设置提供工艺基础，所述牺牲层还用于为后续形成栅极结构占据空间位置。
本实施例中，形成所述衬底100和所述鳍部110的步骤包括：提供初始基底(未标示)；在所述初始基底上形成图案化的鳍部掩膜层105；以鳍部掩膜层105为掩膜刻蚀所述初始基底，形成所述衬底100和凸出于所述衬底的鳍部110。
本实施例中，鳍部掩膜层105的材料为氮化硅。在其他实施例中，鳍部掩膜层的材料还能能够为氧化钛、碳化硅、碳氮化硅等至少一种。
本实施例中，所述基底还包括沟道切割区III。
本实施例中，沟道切割区III用于实现鳍部110的切断。具体地，在提供所述基底的步骤中，在形成所述鳍部110之后，去除位于所述沟道切割区III上的鳍部110，从而形成鳍部110的目标图案。
本实施例中，形成鳍部110和衬底100之后，保留鳍部掩膜层105。形成鳍部110和衬底100之后，保留鳍部掩膜层105，能够在后续工艺中对鳍部110的顶部起到保护作用，从而能够避免鳍部110在后续工艺中遭受损伤，进而能够提高所形成的半导体结构的性能。
在其他实施例中，形成鳍部和衬底之后，还能够去除鳍部掩膜层。
参考图3，在所述衬底100上形成覆盖所述第一伪沟道结构111和所述器件沟道结构112的隔离材料层120。
所述隔离材料层120用于后续形成覆盖第一伪沟道结构111和器件沟道结构112侧壁的隔离结构。
本实施例中，所述隔离材料层120的材料为氧化硅。在其他实施例中，所述隔离材料层还能够是其他的绝缘材料，如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、氧化锗硅、氮化硼、碳氮化硼和氧化锗硅中的至少一种。
本实施例中，形成隔离材料层120的工艺为化学气相沉积(CVD)工艺。化学气相沉积工艺具有较好的沉积效果，具备较高的间隙填充能力，且能够减少隔离材料层120中的空隙，使得所形成的隔离材料层120的形貌质量较好，且化学气相沉积工艺的工艺兼容性高、工艺成本低。
在其他实施例中，形成隔离材料层的工艺还能够为物理气相沉积(PVD)工艺、原子层沉积工艺(ALD)或炉管工艺中至少一种。
本实施例中，所述鳍部110的顶部还形成有鳍部掩膜层105，形成隔离材料层120之后，所述隔离材料层120还覆盖所述鳍部掩膜层105。
参考图4至图5，去除位于所述栅切割区II上的第一伪鳍部111，在所述隔离材料层120中形成隔离槽121。
所述隔离槽121用于后续填充形成阻断墙。
本实施例中，形成所述隔离槽121的步骤包括：如图4所示，形成位于所述隔离材料层120上的第一槽121a，所述第一槽121a的底部暴露出所述第一伪鳍部111的顶部表面；如图5所示，通过所述第一槽121a去除所述第一伪鳍部111，形成位于所述第一槽121a底部的第二槽121b，所述第一槽121a和所述第二槽121b构成所述隔离槽121。
本实施例中，形成所述第一槽121a的步骤包括：参见图4，在所述隔离材料层120上形成图形层135，所述图形层135中具有位于所述第一伪鳍部111方的开口(未标示)；以所述图形层135为掩膜刻蚀所述第一伪鳍部111上方的隔离材料层120，形成所述第一槽121a。
本实施例中，所述第一伪鳍部111的顶部还形成有鳍部掩膜层105。相应地，所述第一槽121a的底部暴露出所述第一伪鳍部111顶部的鳍部掩膜层105。
本实施例中，形成所述第一槽121a之后，通过第一槽121a去除所述第一伪鳍部111。
具体地，采用自对准刻蚀工艺去除所述第一伪鳍部111。采用自对准工艺去除所述第一伪鳍部111，使得所形成的第二槽121b的宽度与所述第一伪鳍部111的宽度相当，有利于精确控制所形成的第二槽121b的宽度，从而有利于后续形成与所述第一伪鳍部111的宽度相当的阻断墙。
本实施例中，所述第一伪鳍部111的顶部还形成有鳍部掩膜层105。相应地，在通过所述第一槽121a去除所述第一伪鳍部111的过程中，还去除了位于所述第一伪鳍部111顶部的鳍部掩膜层105。
参考图6，在所述隔离槽121内填充形成阻断墙130。
所述阻断墙130用于对后续形成的栅极结构起到隔断的作用。
本实施例中，所述阻断墙130的材料为氧化钛。在其他实施例中，所述阻断墙还能够采用其他适宜的材料制成，如碳氮化硅等。
本实施例中，采用原子层沉积工艺在所述隔离槽121内填充形成阻断墙130。
采用原子层沉积工艺在所述隔离槽121内填充形成阻断墙130时，反应腔室的温度不宜过高。若反应腔室的温度过高，不利于降低自对准刻蚀工艺去除所述第一伪鳍部111引起的氧化应力(oxide stress)。为此，本实施例中，采用原子层沉积工艺在所述隔离槽121内填充形成阻断墙130时，反应腔室的温度为200℃至800℃，反应腔室的压力为1bar-20bar。
由此可知，先在沟道区I上形成多个鳍部110，并形成覆盖所述鳍部的隔离材料层120，再去除位于所述栅切割区II上的第一伪鳍部111，在所述隔离材料层120中形成隔离槽121，在所述隔离槽121内填充形成阻断墙130，使得后续形成栅极结构之后，所述栅极结构被所述阻断墙130隔断，与采用刻蚀工艺对栅极结构进行切断的工艺相比，所述阻断墙沿栅极结构的延伸方向的尺寸较小，使得断开的栅极结构间的对接方向的间距进一步缩减，进而能够减小所形成的半导体结构沿沿栅极结构的延伸方向的尺寸，故而能够提高所形成的半导体结构的性能。
而且，采用阻断墙对后续形成的栅极结构进行隔断处理，可以降低栅极切断工艺的工艺窗口，降低栅极切断工艺的工艺难度。
参见图7，形成所述阻断墙130之后，去除部分厚度的所述隔离材料层120，形成隔离结构125，所述隔离结构125覆盖所述器件鳍部112和所述阻断墙130的侧壁。
所述隔离结构125用于隔离相邻的器件鳍部112和阻断墙130。
本实施例中，所述隔离结构125为浅沟槽隔离结构(STI)。相应地，所述隔离结构125覆盖所述器件鳍部112和所述阻断墙130的部分侧壁，即所述隔离结构125的顶部表面低于所述器件鳍部112和所述阻断墙130的顶部表面。在其他实施例中，所述隔离结构的顶部表面还能够与所述器件鳍部的顶部表面相齐平，且低于所述阻断墙的顶部表面。
本实施例中，所述隔离材料层120的材料为氧化硅。相应地，所述隔离结构125的材料为氧化硅。在其他实施例中，所述隔离结构的材料还能够为是其他适宜的绝缘材料，如氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氧化锗硅、氮化硼、碳氮化硼和氧化锗硅中的一种或多种。
本实施例中，采用化学机械研磨工艺去除部分厚度的所述隔离材料层120。在其他实施例中，还能够采用回刻蚀工艺部分厚度的所述隔离材料层120。
本实施例中，所述器件鳍部112的顶部还形成有鳍部掩膜层105。相应地，去除部分厚度的所述隔离材料层120，形成隔离结构125的过程中，还去除了位于所述器件鳍部112的顶部的鳍部掩膜层105。
本实施例中，采用化学机械研磨工艺去除部分厚度的所述隔离材料层120的过程中，对所述器件鳍部112与所述阻断墙130的刻蚀选择比大于15:1。
参见图8，在所述隔离结构125上形成横跨所述器件沟道结构112的伪栅极结构140，且所述伪栅极结构140被所述阻断墙130隔断。
所述伪栅极结构140用于为后续形成栅极结构占据空间位置。
本实施例中，所述伪栅极结构140位于所述隔离结构125上且横跨所述鳍部110。具体地，所述伪栅极结构140覆盖所述鳍部的部分顶部和部分侧壁。
本实施例中，形成所述伪栅极结构140之后，所述阻断墙130的顶部表面高于所述伪栅极结构140的顶部表面，也即所述伪栅极结构140被所述阻断墙130隔断。所述伪栅极结构140被所述阻断墙130隔断，使得后续去除所述伪栅极结构140，对应的栅极开口被所述阻断墙130隔断，从而使得后续在所述栅极开口内形成栅极结构之后，栅极结构被所述阻断墙130隔断。
本实施例中，所述阻断墙130的顶部表面与所述伪栅极结构140的顶部表面之间的高度差不宜多大也不宜过小。若所述阻断墙130的顶部表面与所述伪栅极结构140的顶部表面之间的高度差过大，则不利于缩减所形成的半导体结构沿所述阻断墙130的高度方向的尺寸；若所述阻断墙130的顶部表面与所述伪栅极结构140的顶部表面之间的高度差过小，后续去除所述伪栅极结构140的过程中所述阻断墙130被部分消耗，可能导致使得部分消耗后的所述阻断墙130无法对后续形成的栅极结构起到隔断作用。为此，本实施例中，所述阻断墙130的顶部表面与所述伪栅极结构140的顶部表面之间的高度差为2nm至15nm，也即所述阻断墙130的顶部表面与高于所述伪栅极结构140的顶部表面2nm至15nm。
本实施例中，所述伪栅极结构140包括伪栅氧化层(图未示)和位于所述伪栅氧化层上的伪栅层。
作为一种示例，所述伪栅氧化层的材料包括氧化硅、氮氧化硅和氮化硅中的一种或多种。
作为一种示例，所述伪栅层的材料包括多晶硅。
所述伪栅极结构140被所述阻断墙130隔断，后续去除所述伪栅极结构140形成栅极结构之后，使得所述栅极结构被所述阻断墙130隔断，隔断后的栅极结构的对接方向的间距即为所述阻断墙130沿栅极结构延伸方向的尺寸。所述阻断墙130沿栅极结构延伸方向的尺寸与第一伪鳍部111沿栅极结构延伸方向的尺寸相当，且第一伪鳍部111沿栅极结构延伸方向的尺寸较小，使得后续被阻断墙130隔断后的相邻栅极结构的对接方向的间距较小，从而能够缩减隔断后的栅极结构的对接方向的间距，相应使得所形成的半导体结构沿沿栅极结构的延伸方向的尺寸减小，故而能够提高所形成的半导体结构的性能。
本实施例中，形成伪栅极结构140之后，所述半导体结构的形成方法还包括：在所述伪栅极结构140两侧的器件鳍部112内形成源漏掺杂区(未示出)。
所述源漏掺杂区用于在器件工作时提供载流子源。
本实施例中，所述源漏掺杂区包括掺杂有离子的应力层，所述源漏掺杂区还用于为沟道提供应力，从而提高沟道的载流子迁移率。
具体地，当形成NMOS晶体管时，所述源漏掺杂区的材料为掺杂有N型离子的应力层，所述应力层的材料包括硅(Si)或碳化硅(SiC)，所述应力层为NMOS晶体管的沟道区提供拉应力作用，从而有利于提高NMOS晶体管的载流子迁移率，其中，所述N型离子为磷(P)离子、砷(As)离子或锑(Sb)离子。
当形成PMOS晶体管时，所述源漏掺杂区的材料为掺杂有P型离子的应力层，所述应力层的材料包括硅或锗化硅(SiGe)，所述应力层为PMOS晶体管的沟道区提供压应力作用，从而有利于提高PMOS晶体管的载流子迁移率，其中，所述P型离子为硼(B)离子、镓(Ga)离子或铟(In)离子。
本实施例中，形成所述源漏掺杂区之后，所述半导体结构的形成方法还包括：在所述隔离结构上形成层间介质层(未示出)，所述层间介质层覆盖所述伪栅极结构140的侧壁。
所述层间介质层用于对相邻器件之间起到隔离作用。
本实施例中，所述层间介质层的材料为氧化硅。在其他实施例中，所述层间介质层的材料还能够为其他合适的绝缘材料，如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中至少一种。
参见图9，本实施例中，形成所述层间介质层之后，去除位于所述沟道区I的所述伪栅极结构140，在位于所述沟道区I的所述层间介质层中形成栅极开口(未示出)；在栅极开口内填充栅极材料层，形成栅极结构145。
所述栅极开口用于为形成栅极结构提供空间位置。
本实施例中，采用干法刻蚀工艺，去除位于所述沟道区I的伪栅极结构140。在其他实施例中，去除位于所述沟道区I的伪栅极结构的工艺还能够包括湿法刻蚀工艺。
所述栅极材料层用于后续形成栅极结构。具体地，所述栅极材料层用于形成金属栅极结构(Metal Gate Structure)。
本实施例中，在形成所述栅极材料层的步骤中，所述栅极材料层还形成于所述栅极开口侧部的所述层间介质层上。
本实施例中，形成所述栅极材料层的步骤包括：在栅极开口的底部和侧壁形成栅介质层(图未示)；在所述栅介质层上形成功函数层(图未示)；在所述功函数层上形成填充所述栅极开口的栅电极材料层(图未示)。
所述栅介质层用于实现所述功函数层及栅电极材料层与器件鳍部112之间的电隔离。
本实施例中，所述栅介质层包括高k栅介质层。所述高k栅介质层的材料为高k介质材料；其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。具体地，所述高k栅介质层的材料为HfO2。在其他实施例中，所述高k栅介质层的材料还能够选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
在其他实施例中，所述栅介质层还能够包括栅氧化层和位于所述栅氧化层上的高k栅介质层。其中，所述栅氧化层的材料包括氧化硅和氮氧化硅中的一种或两种。
所述功函数层用于调节金属栅极结构的功函数，从而起到调节晶体管阈值电压的效果。其中，当形成NMOS晶体管时，所述功函数层为N型功函数层，所述功函数层的材料包括铝化钛、碳化钽、铝或者碳化钛中的一种或多种；当形成PMOS晶体管时，所述功函数层为P型功函数层，所述功函数层的材料包括氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
所述栅电极材料层作为电极，用于实现金属栅极结构的电性引出，从而实现金属栅极结构与外部电路的电连接。
本实施例中，所述栅电极材料层的材料为W。在其他实施例中，所述栅电极材料层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
所述栅极结构145用于控制导电沟道的开启和关断。
本实施例中，所述栅极结构145为金属栅极结构。具体地，所述栅极结构145包括栅介质层、位于所述栅介质层上的功函数层以及位于所述功函数层上且填充栅极开口的电极材料层。对所述栅介质层、功函数层以及电极材料层的详细描述，请参考前述的相应描述，在此不再赘述。
本实施例中，所述栅极结构145位于所述隔离结构125上且横跨所述鳍部，也即所述栅极结构145覆盖所述隔离结构125的部分顶部和部分侧壁。在其他实施例中，当所述沟道结构包括一个或多个间隔悬空设置的沟道层时，所述栅极结构横跨所述沟道结构且包围所述沟道层。
本实施例中，形成所述栅极结构145之后，所述栅极结构145的顶部表面与所述阻断墙130的顶部表面的表面相齐平，所述栅极结构145被所述阻断墙130隔断，隔断后的栅极结构与不同的晶体管相对应，能够提高晶体管的集成度。
图10为在图9的基础上形成源漏互连层150之后，沿源漏互连层150延伸方向的剖面结构示意图；图11为图10的俯视示意图。参见图10和图11，本实施例中，形成所述栅极结构145之后，所述半导体结构的形成方法还包括：在所述层间介质层中形成位于所述源漏掺杂区上的源漏互连层150，所述源漏互连层150电连接所述源漏掺杂区。
所述源漏互连层可根据实际设计需求，连接单独的一个源漏掺杂区，或者连接多个源漏掺杂区，从而减少源漏插塞的数量。
本实施例中，所述源漏互连层150的材料包括钴、钌等其他阻值较低的材料.
本实施例中，形成所述源漏互连层150之后，所述源漏互连层150的顶部表面与所述阻断墙130的顶部表面的表面相齐平，所述源漏互连层150被所述阻断墙130隔断，隔断后的源漏互连层150与不同的晶体管相对应。
在图10和图11中，在所述沟道区上形成所述源漏互连层150之后，以所述源漏互连层150被阻断墙130隔断为例，对所述源漏互连层150与阻断墙130之间的位置关系进行了示意。
可以理解的是，根据实际工艺的需求，所述源漏互连层还能够不被所述阻断墙隔断，或者仅部分源漏互连层被所述阻断墙隔断，其余源漏互连层不被阻断墙隔断，在此不做限制。
需要指出的是，图11中以虚线方式示出了器件鳍部112，以更直观地示意出阻断墙130与器件鳍部112的尺寸和位置关系。可以看出，所述阻断墙130沿栅极结构延伸方向的尺寸与鳍部110沿栅极结构延伸方向的尺寸相当，且所述阻断墙130沿栅极结构延伸方向的尺寸较小，使得隔断后的栅极结构的对接方向的间距较小，从而能够缩减隔断后的栅极结构的对接方向的间距，相应使得所形成的半导体结构沿沿栅极结构的延伸方向的尺寸减小，故而能够提高所形成的半导体结构的性能。
另外需要还说明的是，上述以沟道结构为鳍部对本发明实施例中半导体结构的形成方法进行了介绍。在其他实施例中，所述沟道结构还能够为纳米片结构或叉形纳米片结构。
相应地，本发明还提供一种半导体的结构。参见图11，一种半导体结构包括：基底(未标示)，所述基底包括沟道区I和栅切割区II，且所述基底包括衬底100，所述沟道区I的衬底100上形成有分立的器件沟道结构110，所述器件沟道结构110位于所述沟道区I的衬底100上；阻断墙130，位于所述栅切割区I的衬底100上；隔离结构125(见图10)，位于所述衬底100上且覆盖所述器件沟道结构110和所述阻断墙130的侧壁；栅极结构145，位于所述隔离结构125上且横跨所述器件沟道结构112，且相邻所述栅极结构145被所述阻断墙130隔断。
本实施例以形成鳍式场效应晶体管(FinFET)为示例进行说明。在鳍式场效应晶体管中，栅极结构横跨所述鳍部且覆盖鳍部的部分顶部和侧壁，栅极结构能够从三面对鳍部进行控制，从而能够提高栅极结构对沟道的控制能力，进而有利于抑制短沟道效应(ShortChannel Effect，SCE)，提升器件的性能。
相应地，所述沟道结构110为鳍部。其中，器件沟道结构112为器件鳍部，且器件鳍部位于所述沟道区I的衬底100上。
本实施例中，所述基底还包括沟道切割区III。
所述沟道切割区III用于实现所述鳍部110的切割。
本实施例中，所述半导体结构还包括：源漏掺杂区(未示出)，位于所述栅极结构145两侧的器件沟道结构110内；层间介质层(未示出)，位于所述隔离结构125上且覆盖所述栅极结构145的侧壁。
本实施例中，所述半导体结构还包括：源漏互连层150，位于所述栅极结构145侧部的层间介质层中且与所述源漏掺杂区电连接。
关于本发明实施例的半导体结构，请参见前述关于半导体结构的形成方法的相关介绍，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构，其特征在于，包括：
提供基底，所述基底包括沟道区和栅切割区，且所述基底包括衬底；
凸立于所述基底上分立的器件沟道结构，且所述器件沟道结构位于所述沟道区的衬底上；
阻断墙，位于所述栅切割区的衬底上，所述阻断墙的宽度与所述器件沟道结构的宽度相当；
隔离结构，位于所述分立的器件沟道结构之间，且覆盖所述衬底和器件沟道结构的侧壁；
栅极结构，位于所述隔离结构上且横跨所述器件沟道结构，所述栅极结构覆盖所述器件沟道结构的部分顶部和部分侧壁，且相邻栅极结构被所述阻断墙隔断；
侧墙，位于所述栅极结构两侧；
源漏掺杂区，位于栅极结构两侧且毗邻侧墙，所述源漏包括位于所述器件沟道结构内的部分和位于所述沟道结构上的部分。
2.根据权利要求1所述的半导体结构，其特征在于，所述器件沟道结构包括鳍部、纳米片结构或叉形纳米片结构。
3.根据权利要求1所述的半导体结构，其特征在于，还包括：层间介质层，位于所述源漏掺杂区上且覆盖所述栅极结构的侧壁。
4.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括沟道区和栅切割区，且所述基底包括衬底，所述沟道区和所述栅切割区的衬底上形成有分立的沟道结构，位于所述栅切割区的沟道结构为第一伪沟道结构，位于所述沟道区的沟道结构为器件沟道结构；
在所述衬底上形成覆盖所述第一伪沟道结构和所述器件沟道结构的隔离材料层；
去除位于所述栅切割区上的第一伪沟道结构，在所述隔离材料层中形成隔离槽；
在所述隔离槽内填充形成阻断墙；
形成所述阻断墙之后，去除部分厚度的所述隔离材料层，形成隔离结构，所述隔离结构覆盖所述器件沟道结构和所述阻断墙的侧壁；
在所述隔离结构上形成横跨所述器件沟道结构的栅极结构，所述栅极结构被所述阻断墙隔断。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，在所述隔离材料层中形成隔离槽的步骤包括：
在所述隔离材料层中形成第一槽，所述第一槽的底部暴露出所述第一伪沟道结构的顶部表面；
通过所述第一槽去除所述第一伪沟道结构，形成位于所述第一槽底部的第二槽，所述第一槽和所述第二槽构成所述隔离槽。
6.根据权利要求4或5所述的半导体结构的形成方法，其特征在于，形成所述隔离槽的工艺包括自对准刻蚀工艺。
7.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述阻断墙的材料包括碳氮化硅和氧化钛中至少一种。
8.根据权利要求4所述的半导体结构的形成方法，其特征在于，形成所述阻断墙的工艺包括原子层沉积工艺。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺的工艺参数包括：腔室温度为200℃至800℃，腔室压力为1bar-20bar。
10.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述沟道结构为鳍部、纳米片结构或叉形纳米片结构。
11.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述沟道结构为鳍部，形成所述衬底和所述鳍部的步骤包括：提供初始基底；在所述初始基底上形成图案化的鳍部掩膜层；以鳍部掩膜层为掩膜刻蚀所述初始基底，形成所述衬底和凸出于所述衬底的鳍部；
形成所述隔离材料层之后，所述隔离材料层还覆盖所述鳍部掩膜层；
去除所述第一伪沟道结构的过程中，还去除了位于所述第一伪沟道结构顶部的鳍部掩膜层；
去除部分厚度的所述隔离材料层的过程中，还去除了位于所述沟道结构顶部的鳍部掩膜层。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，形成所述阻断墙之后，所述阻断墙的顶部表面与所述鳍部掩膜层的顶部表面相齐平。
13.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述鳍部结构掩膜层的材料包括氮化硅。
14.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述栅极结构为金属栅极结构，形成所述金属栅极结构的步骤包括：
在所述隔离结构上形成横跨所述器件沟道结构的伪栅极结构，且所述伪栅极结构被所述阻断墙隔断；
在伪栅极结构两侧的器件沟道结构内形成源漏掺杂区；
在所述源漏掺杂区上形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；
去除所述伪栅极结构，在所述层间介质层中形成栅极开口；
在所述栅极开口内填充栅极材料层，形成所述栅极结构。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，形成所述伪栅极结构之后，所述阻断墙的顶部表面高于所述伪栅极结构的顶部表面。
16.根据权利要求14所述的半导体结构的形成方法，其特征在于，形成所述伪栅极结构之后，所述阻断墙的顶部表面高于所述伪栅极结构的顶部表面2nm至15nm。
17.根据权利要求14所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之后，还包括：在所述层间介质层中形成位于所述源漏掺杂区顶部的源漏互连层。
18.根据权利要求4所述的半导体结构的形成方法，其特征在于，去除部分厚度的所述隔离材料层的过程中，对所述阻断墙与所述器件沟道结构的刻蚀选择比大于15:1。
19.根据权利要求4所述的半导体结构的形成方法，其特征在于，去除部分厚度的所述隔离材料层的工艺包括化学机械研磨工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211287123.9A CN117954492A (zh) | 2022-10-20 | 2022-10-20 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211287123.9A CN117954492A (zh) | 2022-10-20 | 2022-10-20 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117954492A true CN117954492A (zh) | 2024-04-30 |
Family
ID=90793138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211287123.9A Pending CN117954492A (zh) | 2022-10-20 | 2022-10-20 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117954492A (zh) |
-
2022
- 2022-10-20 CN CN202211287123.9A patent/CN117954492A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11164942B1 (en) | Method for forming nanosheet transistor structures | |
| KR20200017281A (ko) | 반도체 소자 | |
| CN112309860B (zh) | 半导体结构及其形成方法 | |
| CN112309861B (zh) | 半导体结构及其形成方法、晶体管 | |
| US11682591B2 (en) | Method for forming transistor structures | |
| US11282705B2 (en) | Semiconductor device and method of forming the same | |
| CN112151376B (zh) | 半导体结构及其形成方法 | |
| CN117652014A (zh) | 半导体结构及其形成方法 | |
| CN111554578B (zh) | 半导体结构及其形成方法 | |
| US20200343365A1 (en) | Gate Structure and Method | |
| CN110854194B (zh) | 半导体结构及其形成方法 | |
| CN113809010A (zh) | 半导体结构及其形成方法 | |
| CN112309858B (zh) | 半导体结构及其形成方法 | |
| CN112309862B (zh) | 半导体结构及其形成方法 | |
| CN115249705A (zh) | 半导体结构及其形成方法 | |
| CN115249706A (zh) | 半导体结构及其形成方法 | |
| CN117954492A (zh) | 半导体结构及其形成方法 | |
| CN112151381A (zh) | 半导体结构及其形成方法 | |
| CN114068700B (zh) | 半导体结构及其形成方法 | |
| CN113808947B (zh) | 半导体结构及其形成方法 | |
| US20230387261A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN115732415A (zh) | 半导体结构及其形成方法 | |
| CN117374074A (zh) | 半导体结构及其形成方法 | |
| CN117410334A (zh) | 半导体结构及其形成方法 | |
| CN115714133A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |