TWI479623B - 半導體裝置之凸塊輸出／入接點 - Google Patents

半導體裝置之凸塊輸出／入接點 Download PDF

Info

Publication number
TWI479623B
TWI479623B TW097133635A TW97133635A TWI479623B TW I479623 B TWI479623 B TW I479623B TW 097133635 A TW097133635 A TW 097133635A TW 97133635 A TW97133635 A TW 97133635A TW I479623 B TWI479623 B TW I479623B
Authority
TW
Taiwan
Prior art keywords
solder
semiconductor device
crown
post
control layer
Prior art date
Application number
TW097133635A
Other languages
English (en)
Other versions
TW200919665A (en
Inventor
Pradip D Patel
Original Assignee
Maxim Integrated Products
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products filed Critical Maxim Integrated Products
Publication of TW200919665A publication Critical patent/TW200919665A/zh
Application granted granted Critical
Publication of TWI479623B publication Critical patent/TWI479623B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Description

半導體裝置之凸塊輸出/入接點
本發明一般係關於用於電連接一基板與黏著於該基板之一半導體裝置的接點。更特定言之，本發明係關於在半導體裝置之覆晶封裝中採用以電耦合一半導體裝置上之接觸墊與黏著該半導體裝置之一基板的凸塊接點。
凸塊接點藉由消除用以將一半導體裝置上之許多接觸墊之每一者連接至黏著該半導體裝置之一支撐基板上之對應導體的電引線之使用來流線化半導體裝置之封裝。此類電引線之薄紗品質或為了實現針對甚至一單一半導體裝置的必要電相通所要求的較大數目都不最佳地適合於有效率的工業製程。
此外，相對於使用一電引線可獲得的電距離，在一半導體裝置上之一接觸墊與一支撐基板上之一導體之間的凸塊接點大大減低該接觸墊與該導體之間的電距離。與此類電引線形成對比，一凸塊接點僅具有於其要求附著之一單一端，並且透過凸塊接點實現的附著比於一電引線之任一端形成的附著機械上強固得多。
本發明涵蓋半導體裝置之封裝的改善。使用本發明導致展現增強的機械與電可靠性之半導體封裝。
依據本發明之一態樣，提供一改良的凸塊接點，使用其來將一基板上之一導體電連接至黏著至該基板的一半導體 裝置之一接觸墊。
本發明還涉及用於在一半導體裝置上之接觸墊與黏著該半導體裝置的一支撐基板上之導體之間進行電連接的方法。
在此發明說明章節中已一般地說明本發明之特定特徵與有點；然而，本文中呈現額外特徵、優點及具體實施例並且鑑於圖式、規格及其申請專利範圍將明白該等額外特徵、優點及具體實施例。因此，應明白，本發明之範疇並不受此發明說明章節中呈現的特定特徵所限制。
在以下說明中，出於說明之目的，提出特定細節以便瞭解本發明。然而，可不使用一些或所有此等細節來實施本發明。可將下面說明的本發明之具體實施例併入若干不同電組件、電路、裝置及系統中。方塊圖中顯示的結構與裝置說明本發明之範例性具體實施例並且不用作用以混淆本發明之寬泛教導之一藉口。該等圖式內的組件之間的連接並不旨在限於直接連接。相反，可藉由中間組件來修改、重新格式化或另外改變組件之間的連接。
當該規格參考「一項具體實施例」或「一具體實施例」時，其旨在表示結合所說明的具體實施例說明的特定特徵、結構、特性或功能係包括於本發明的至少一具體實施例中。因而，短語「在一具體實施例中」在本規格中之不同位置的出現並不構成對本發明之一單一具體實施例的複數個參考。
圖1繪示一典型半導體封裝的基本元件。此處，顯示一半導體封裝10，其包括黏著一半導體裝置16的具有一接合表面14之一支撐基板12。半導體裝置16具有一電存取表面18，其係平行於並面向支撐基板12之接合表面14定位。實質上相同的凸塊接點20在半導體裝置16之電存取表面18與支撐基板12之接合表面14之間延伸，從而電耦合半導體裝置16與支撐基板12。
每一凸塊接點20皆包括一對材料上形成對比的主要組件。凸塊接點20之此等主要組件之第一組件係一導電柱22。柱22係以柱22自電存取表面18朝向支撐基板12之接合表面14向外地突出之一方式來於其一第一端24附著於半導體裝置16之電存取表面18。在柱22之自由或相對的第二端26上係定位凸塊接點20之第二主要組件，其係可於一預定溫度回焊從而橋接柱22之第二端26與支撐基板12之接合表面14之間之任何間隙的焊料冠。如圖1所示，為了橋接該間隙，於柱22之第二端26處的焊料冠已呈現一經回焊的焊料冠28之形式。
半導體裝置16之電存取表面18與半導體裝置16之接合表面14之間未藉由凸塊接點20佔據的空間係藉由一黏著劑填料30所封裝。黏著劑填料30增強支撐基板12與半導體裝置16之間的相互抓緊，支撐每一凸塊接點20之結構整合性，並自所有其他凸塊接點20上之信號電絕緣一凸塊接點20上之信號。
圖2係來自圖1之一單一凸塊接點20的放大圖，其揭示半 導體封裝10之額外結構態樣。
首先，由圖2可明白，柱22之第一端24並不直接接合半導體裝置16之電存取表面18。相反，電存取表面18承載一接觸墊32，其以未使用半導體裝置16中之適當結構說明的方式進行電相通。接著，凸塊接點20之柱22實際上實現與接觸墊32的直接電接觸與機械附著。
於凸塊接點20之相對端，一類似結構配置較為明顯。圖2揭示凸塊接點20之經回焊的焊料冠28並不直接接合支撐基板12之電存取表面18。作為替代，電存取表面18承載一導體34，其以未使用支撐基板12中之適當結構說明的方式進行電相通。接著，凸塊接點20之經回焊的焊料冠28實際上實現與導體34的直接電接觸與機械附著。
在經回焊的焊料冠28附近，導體34之表面可具有一薄焊劑塗層36，其促進經回焊的焊料冠28實現至導體34之一電接觸與一機械附著。然而，甚至當採用一塗層(例如焊劑塗層36)時，仍將考量藉由一經回焊的焊料冠透過該焊劑塗層如此實現的電接觸與機械附著，並且其在本文中將係稱為在該經回焊的焊料冠與該導體之間直接實現之一電接觸與機械附著，猶如該焊劑塗層不存在。
經回焊的焊料冠28在附著於柱22之第二端26的一第一端38與遠離其的一回焊端40之間延伸。經回焊的焊料冠28最終係包含的前身材料最初僅係附著於柱22之第二端26，並且由於不附著於任何其他結構，因而係固定於所認為的凸塊接點20之尖端。在圖2所示之半導體封裝10之組件的組 裝期間，於凸塊接點20之尖端的此前身材料係接近導體34放置並係加熱至足以引起該前身材料軟化之一預定溫度。當附著於柱22之第二端26的該前身材料之部分保持如此附著以變成經回焊的焊料冠28之第一端38時，該加熱軟化的前身材料之平衡自柱22之第二端26朝向導體34下垂開並與導體34接觸，從而最終呈現經回焊的焊料冠28之回焊端40的形狀。
對於本發明而言重要的係在一介面42附近的凸塊接點20之區域，其中柱22之第二端26接觸經回焊的焊料冠28之第一端38。圖3A與3B中以放大的細節顯示於凸塊接點20之右邊緣處的介面42之一部分。在圖3A與3B中，為方便起見凸塊接點20右側的黏著劑填料30已係首略。
圖3A與3B清楚說明已發現要在一介面(例如介面24)附近形成的所選擇問題性材料與結構改變。此等結構改變由於建構一柱(例如柱22)之金屬與通常包含於一鄰接結構(例如經回焊的焊料冠28)之焊料中的金屬合金組分之對比材料品質所致而發生。
一些結構改變在製造期間或僅由於放置於一結構中之永久接點中的不同材料之對比品質所致而自然地形成。出於本發明之說明目的，此類自然結構改變並不顯著削弱一凸塊接點之可靠性或功能性，並因此係認為係良性的。然而，額外結構改變係藉由在使用期間電流透過一凸塊接點之預期傳輸所引起。並非所有此類電流引致結構改變都同樣係良性的；相反，許多係高度難以解決的。本發明係關 於一凸塊接點(例如凸塊接點20)中的此類問題性電流引致結構改變的防止。
在圖3A中，顯示緊接著在製造凸塊接點20之後在柱22之第二端26與經回焊的焊料冠28之第一端38之間的介面42。建構柱22的金屬與通常包含於鄰接的回焊焊料冠28中之金屬合金組分之對比材料品質已引起凸塊接點20中的各種自然結構改變，其然而係認為係良性的。在進行至圖3B之前將調查此等良性自然結構改變之一者。
一柱(例如凸塊接點20之柱22)最一般的係自銅(Cu)製成，並偶爾係自金(Au)製成。用於一焊料冠(例如凸塊接點20之經回焊的焊料冠28)中的焊料係一易熔以錫為主的合金，其主要包含錫(Sn)與鉛(Ph)並組合各種其他金屬元素，例如銻(Sb)、鉍(Bi)及銀(Ag)。存在無鉛焊料組成物，其中錫(Sn)占主導地位並組合各種微量的銻(Sb)、鉍(Bi)及銀(Ag)。在圖3A與3B中，出於說明之目的將假定柱22係包含銅(Cu)並且經回焊的焊料冠28係包含一無鉛焊料，其中錫(Sn)係主要組分。
於柱22中之銅(Cu)與經回焊的焊料冠28中之錫(Sn)之介面42處，藉由箭頭顯示之一自然擴散NDCu 發生，其中銅(Cu)離開柱22、橫跨介面42並進入經回焊的焊料冠28之緊鄰部分。因此，混和金屬間化合物相43無意地在與介面42相鄰之經回焊的焊料冠28中的回焊的焊料凸塊20之材料基質內發展形成。混和金屬間化合物相43具有一相對均勻的厚度T43 ，其係與介面42正交地向經回焊的焊料冠28內進行測 量。混和金屬間化合物相43向經回焊的焊料冠28內延伸至一不規則邊界，其為方便起見在圖3A中以虛線顯示為一線性下部邊緣44。混和金屬間化合物相43之下部邊緣44係緊密接近介面42定位。
混和金屬間化合物相43係包含來自柱22之銅(Cu)，其係透過經回焊的焊料冠28之焊料中的錫(Sn)分佈。由於當在製造期間將經回焊的焊料冠28之前身焊料材料施加至柱22時施加於介面42處的熱所致，以及之後僅由於在一結構(例如凸塊接點20)中銅(Cu)之一區域與錫(Sn)之一區域的永久接觸所致，該銅(Cu)係擴散至經回焊的焊料冠28中。當如此發展形成時，混和金屬間化合物相43在大小上係穩定的，其在其範圍內表示建置於柱22與經回焊的焊料冠28之間的原子結晶平衡之一狀態。以圖3A所示之大小存在的混和金屬間化合物相43不引起機械脆性或凸塊接點20之電阻的顯著不利改變。
然而，該平衡係藉由使用凸塊接點20來傳導電流或藉由再度將凸塊接點20曝露至極度高溫所打破。圖3B中繪示混和金屬間化合物相43中的平衡之此一打破的後果。該些後果之一些後果可足夠嚴重以致導致凸塊接點20中的災難性結構失效。
在圖3B中，藉由一箭頭示意性顯示一電流I20 透過凸塊接點20而自柱22與半導體裝置16流向經回焊的焊料冠28與支撐基板12。當電流I20 穿過介面42時，混和金屬間化合物相43變得在大小上不穩定。此導致在介面42附近的進一步材 料與結構改變，其劣化凸塊接點20之電與機械效能。新生的且不合需要的金屬間化合物相在介面42附近形成，其展現反功能的電與機械特性。此等不合需要的金屬間化合物相之一些金屬間化合物相甚至在介面42附近的凸塊接點20之材料基質中包含空隙。
依據本發明之教導，當凸塊接點20係用以傳輸電流I20 時，藉由箭頭顯示之一快速且較大引致擴散IDCu 發生，其中銅(Cu)自柱22橫跨介面42進入經回焊的焊料冠28中之混和金屬間化合物相43中。混和金屬間化合物相43放大。其下部邊緣44以圖3B中藉由相關聯於混和金屬間化合物相43之厚度T43 的尺寸線所建議之方式向經回焊的焊料冠28深處移動。
最終，混和金屬間化合物相43變得銅(Cu)飽和且不能進一步增長。接著，電流I20 透過凸塊接點20之繼續傳輸以藉由圖3B中之箭頭指示之一引致擴散IDSn 開始錫(Sn)離開經回焊的焊料冠28中之混和金屬間化合物相43橫跨介面42並進入柱22之一反擴散。
在此等情況下，不合需要的銅(Cu)與錫(Sn)之金屬間化合物相的形成發生，與混和金屬間化合物相43不同，其展現易碎材料特性與對電流I20 之傳輸的增加電阻。
易碎金屬間化合物相之形成顯著減低抗熱機械疲勞性與抗機械衝擊性，從而引起介面42附近的過早破裂並減低凸塊接點20之結構可靠性。此等金屬間化合物相中之增加的電阻導致凸塊接點20作為一互連之電功能的不可靠性。其 次，凸塊接點20中的更高電阻引起透過其傳輸的任何電流I20 在介面42附近的凸塊接點20之材料基質中產生大量的熱。以一正回授的方式，此加速不合需要的金屬間化合物相之形成。
此等不合需要的金屬間化合物相並不均勻地分佈於整個凸塊接點20中或彼此隔離。然而，為清楚起見，在圖3B中，以隔離的層來繪示不適宜的金屬間化合物相之主要類型。
此等層之第一層係一混和金屬間化合物相45，其在柱22中相鄰於介面42發展形成並包含透過銅(Cu)分佈的錫(Sn)。不幸的係，混和金屬間化合物相45不合需要地易碎並且不合需要地阻抗電流I20 之傳輸。
一不適宜的金屬間化合物相之一第二層亦自使用在凸塊接點20中形成。因而，所示係一抽空金屬間化合物相46，其係在經回焊的焊料冠28中相鄰於介面42發展形成。抽空金屬間化合物相46涵蓋複數個細微空隙48。當經回焊的焊料冠28中的混合金屬間化合物相43中之錫(Sn)在一延伸的基礎上橫跨介面42擴散至柱22中時，空隙48形成。由於錫(Sn)離開混合金屬間化合物相43之引致擴散IDSn 所致，抽空金屬間化合物相46在柱22中之混合金屬間化合物相45之建置之後發展形成。
抽空金屬間化合物相46中空隙48的存在以兩種方式削弱凸塊接點20的可靠性。首先，空隙48使抽空金屬間化合物相46機械上易碎。其次，空隙48實體上減小凸塊接點20於 介面42處的導電斷面面積。此增加電阻並對應地加速相關聯於電流I20 之傳輸的凸塊接點20之材料基質中加熱的速率。
依據本發明之一態樣，一凸塊接點(例如圖3A與3B所說明之凸塊接點20)具有用於在其中採用凸塊接點20的半導體封裝之操作期間延遲一易碎金屬間化合物相在介面42附近形成的穩定化構件。實行此功能之結構位於柱22之第二端26與經回焊的焊料冠28之第一端38之間並係在製造凸塊接點20時布置於其。
經由舉例，依據本發明之教導的一穩定化構件之一形式採取對柱22之一選定化學組分至經回焊的焊料冠28之第一端38中之電遷移的一阻障之形式。最一般的係，柱22之該選單化學組分係銅(Cu)，或偶爾係金(Au)。依據本發明，該阻障係插入至柱22之第二端26與經回焊的焊料冠28之第一端38之間的材料之一控制層。該阻障之材料係選自由鎳(Ni)、鈀(Pd)、氮化鉭(TaN)、鈦鎢之合金(Ti－W)及鎳釩之合金(Ni－V)構成的群組。該控制層之厚度並不大，較佳的係在自大約5微米至大約10微米之一範圍內。
將參考圖4A至4J中呈現的示意正視圖之排序的序列來說明一範例性第一方法，藉其可在一凸塊接點(例如，凸塊接點20)中製造一控制層並接著將該控制層用於實現一支撐基板與黏著於該支撐基板上之一半導體裝置之間的電連接。
在圖4A中，顯示一半導體裝置50，並且其電存取表面52 係識別。在電存取表面52上擱置一接觸墊54，其以未使用半導體裝置50中之適當結構說明的方式進行電相通。為了開始在接觸墊54與欲黏著半導體裝置50之一支撐基板之間進行一電連接，以一光阻層56來覆蓋電存取表面52與接觸墊54。如圖4B所說明，形成透過光阻層56至接觸墊54之一井58。
在圖4C中，開始建構電與機械地附著於接觸墊54之一凸塊接點。井58之底部係充滿一材料(例如銅(Cu)或金(Au))以在接觸墊54上產生一直立柱60。因此，柱60具有一曝露的端表面61，其可經由井58來存取。
接著，如圖4D所示，透過井58將一控制層62施加至柱60之曝露的端表面61。此係使用一選自由電解電鍍、無電極電鍍及汽相沈積構成之群組的方法來經由舉例而非限制地完成。控制層62係自能夠阻止一或多個選定化學組分離開柱60進入在井58中製造並欲在隨後的製造步驟中添加至該凸塊接點的凸塊接點之部分中的電遷移之一材料製成。經由舉例而非限制，控制層62旨在阻止銅(Cu)離開柱60之電遷移。接著對應地，經由舉例而非限制，該控制層62之材料係選自由鎳(Ni)、鈀(Pd)、氮化鉭(TaN)、鈦鎢之合金(Ti－W)及鎳釩之合金(Ni－V)構成的群組。
控制層62的厚度T62 必須足以實現其預期目的。因此，經由舉例，控制層62的厚度T62 的範圍係自小至大約2微米至大至大約20微米。控制層62中之一更大厚度T62 不一定會毀損控制層62之預期功能，但出於與製造方法或與所建 構之半導體封裝的架構相關的原因可能不合需要。替代地，經由舉例，控制層62的厚度T62 的範圍係自大約3.5微米至大約15微米，或更窄的係自大約5微米至大約10微米。
接著，如圖4E所示，使用焊料電鍍技術來將一可回焊焊料冠64安裝至控制層62上。其他安裝技術係可接受的，並且隨後將說明一額外的此類技術。通常，製成可回焊焊料冠64的焊料係一易熔以錫為主的合金，其主要包含錫(Sn)與鉛(Ph)並組合各種其他金屬元素，例如銻(Sb)、鉍(Bi)及銀(Ag)。存在無鉛焊料組成物並且可接受其用於形成可回焊焊料冠64。在此等組成物中，錫(Sn)占主導地位並組合各種微量的(例如)銻(Sb)、鉍(Bi)、銅(Cu)、銀(Ag)及其他元素。柱60、控制層62及可回焊焊料冠64之集體集合在下文中將係稱為一凸塊接點66，儘管在凸塊接點66實際係用於將半導體裝置50電連接至一支撐基板之前將實施對凸塊接點66之結構的進一步修改。
如圖4F所示，光阻層56之所有剩餘部分都係自半導體裝置50之電存取表面52移除，從而留下凸塊接點66作為一獨立結構，該凸塊接點實質上與其電存取表面52正交地自半導體裝置50突出。視需要地，但如圖4G所說明，半導體裝置50整體(尤其包括凸塊接點66)係藉由足以軟化可回焊焊料冠64之焊料並允許可回焊焊料冠64重新形成為一圓形可回焊焊料冠68之環境加熱來變熱。
圖4H繪示欲黏著並電連接來自圖4G之半導體裝置50的 一支撐基板72。還識別支撐基板72之接合表面74。接合表面74承載一導體76，其係藉由一焊劑塗層78來覆蓋。導體76以未使用支撐基板72中之適當結構說明的方式進行電相通。半導體裝置50係定位於支撐基板72附近，其中凸塊接點20在半導體裝置50與支撐基板72之間並且圓形可回焊焊料冠68接觸支撐基板72上的導體76。
如圖4I所示，支撐基板72與半導體裝置50的整體集合係充分變熱以軟化圓形可回焊焊料冠68之焊料並允許圓形可回焊焊料冠68代表凸塊接點20與支撐基板72上之導體76電與機械地實現一回焊附著。如此重新組態，該焊料呈現經回焊的焊料冠70之形式。
最後，如圖4J所示，使用黏著劑填料82來封裝在半導體裝置50之電存取表面52與支撐基板72之接合表面74之間未藉由凸塊接點66佔據的空間。得出一完整的半導體封裝84。
以圖5A至5E中呈現的示意正視圖之排序的序列說明一用於實現一支撐基板與黏著至該支撐基板之一半導體裝置之間之一電連接的第二範例性方法。該第二方法使用焊球附著來在一控制層(例如在該第一方法中建立的控制層62)上安裝一可回焊焊料冠。在可實施的程度上，將採用來自該第一方法之參考符號來識別在圖5A至5E中繪示的第二方法中出現的相同或實質上相同的結構。
圖5A所示係半導體裝置50與接觸墊54，其上已建構一凸塊接點的一些初始部分。一凸塊接點之此等初始部分包括 其上布置的柱60與控制層62。與先前揭示的第一方法中之圖4C形成對比，控制層62之一曝露的表面96與光阻層56之頂部表面齊平。
如圖5B所示，一圓形焊球90係安裝於控制層62之曝露的表面96上，從而完成一凸塊接點92。如圖5C所示，光阻層56係移除。隨即，如圖5D所示，半導體裝置50係定位於支撐基板72附近，其中凸塊接點92在半導體裝置50與支撐基板72之間並且焊球90接觸支撐基板72上的導體76。
圖5D所示的支撐基板72與半導體裝置50之裝配件整體係充分變熱以軟化焊球90之焊料並允許焊球90代表凸塊接點92與支撐基板72上之導體76電與機械地實現一回焊附著。如此重新組態，該焊料呈現圖5E所示之一經回焊的焊料冠94之形式。使用黏著劑填料82來封裝在半導體裝置50之電存取表面52與支撐基板72之接合表面74之間未藉由凸塊接點92佔據的空間。得出一完整的半導體封裝95。
以圖6A至6C中呈現的示意正視圖之排序的序列說明一用於實現一支撐基板與黏著至該支撐基板之一半導體裝置之間之一電連接的第三範例性方法。在一控制層(例如在上面說明的第一方法中建立的控制層62)上，該第三方法使用不展現任何圓形之一可回焊焊料冠。在可實施的程度上，將採用來自該第一方法之參考符號來識別在圖6A至6C中繪示的第三方法中出現的相同或實質上相同的結構。
圖6A所示係半導體裝置50與接觸墊54，其上已建構一凸塊接點100的所有部分。此等部分包括柱60、可回焊焊料 冠64及夾在其間的控制層62。
如圖6B所示，無需第一方法之圖4G中所繪示之類型的進一步處理，半導體裝置50係定位於支撐基板72附近，其中凸塊接點100在半導體裝置50與支撐基板72之間並且可回焊焊料冠64接觸支撐基板72上的導體76。
圖6B所示的支撐基板72與半導體裝置50之集合整體係充分變熱以軟化可回焊焊料冠64之焊料並允許可回焊焊料冠64代表凸塊接點100與支撐基板72上之導體76電與機械地實現一回焊附著。如此重新組態，該焊料呈現圖6C所示之一經回焊的焊料冠102之形式。使用黏著劑填料82來封裝在半導體裝置50之電存取表面52與支撐基板72之接合表面74之間未藉由凸塊接點100佔據的空間。得出一完整的半導體封裝104。
圖7A與7B一起呈現圖4A至4J中說明的第一製造方法中、圖5A至5E中說明的第二製造方法中及圖6A至6C中說明的第三製造方法中的步驟之一單一綜合流程圖。
在圖7A中，所有該等方法都以在概念上以一虛線次常式矩形110分組之一共用步驟集開始。實現包括於次常式矩形110中的步驟之總體結果係一具有第一與第二末端之導電柱的建構以及該柱之第一端電與機械地至一半導體裝置上之一接觸墊的附著。特定言之，該些步驟如程序矩形112所示藉由塗布該接觸墊與以一光阻層承載該接觸墊的半導體裝置之表面來開始。接著，如程序矩形114所示，於該接觸墊處在該光阻層中形成一井。最後，如程序矩形 116所示在該井之底部沈積用以形成一凸塊接點之柱之一材料，例如銅(Cu)或金(Au)。
在虛線次常式矩形120中，接著進行數個替代性步驟之一者。實行次常式矩形120內的替代性步驟之任一者的結果係將一導電控制層施加至該柱之第二端，該控制層係包含能夠阻止銅(Cu)離開該柱之第二端並進入該可回焊焊料冠之電遷移的材料。如程序矩形122所示藉由電解電鍍該材料、如程序矩形124所示藉由無電極電鍍該材料或如程序矩形126所需要藉由使用該材料之汽相沈積來完成此總體目標。
接著，在圖7B中，該等方法在一虛線次常式矩形130中繼續，其涵蓋各包括複數個方法步驟的一對替代性次次常式。在該等次次常式之一者中，該等方法步驟之一者係視需要的。實行次常式矩形130內之次次常式之任一者的總體結果係將一可回焊焊料冠安裝至先前施加至該柱之第二端的控制層上。如精細虛線次次常式矩形132中所提出藉由將該冠之材料電鍍至該控制層或如精細虛線次次常式矩形134中所提出藉由將該冠之材料附著至該控制層上來完成此總體目標。
在次次常式矩形132之電鍍選項中，方法步驟如程序矩形136所示藉由在先前施加至該柱之第二端的控制層上沈積該冠材料之一層來開始。接著如程序矩形138所示，自該接觸墊與承載該接觸墊的半導體裝置之表面移除該光阻層。最後，加熱該裝配件以允許冠材料之層回焊成一圓形 冠，如程序矩形140所提出。然而，程序矩形140之方法步驟係視需要的，因為可使用並非圓形的冠材料之一層來成功地實行所示方法步驟之其餘步驟。
在次次常式矩形134之附著選項中，方法步驟如程序矩形142所示藉由在先前施加至該柱之第二端的控制層上定位冠材料之一球來開始。接著如程序矩形144所示，自該接觸墊與承載該接觸墊的半導體裝置之表面移除該光阻層。
一旦如次常式矩形130所要求一可回焊焊料冠係安裝至該控制層上，所示方法便在一虛線次常式矩形150中繼續，其涵蓋一對替代性方法步驟。依據是否在先前實際進行的方法步驟中產生一圓形冠來決定欲採用的替代性方法步驟。實行次常式矩形150內的替代性方法步驟之任一者的結果係將該半導體裝置定位於該支撐基板附近，其中該柱在該半導體裝置與該支撐基板之間並且該冠材料接觸該支撐基板上的導體。若在先前方法步驟中產生的冠並非圓形，則如程序矩形152所示，藉由冠材料之層來接觸該導體。另一方面，若在先前方法步驟中產生的冠係圓形的，則如程序矩形154所示，作為替代藉由該圓形冠材料來接觸該導體。
在圖7B中，所有該等繪示的方法以按順序實行之一共用步驟集來結束。首先，如程序矩形160所示，該半導體裝置及該支撐基板與其間的柱之裝配件係充分加熱以使該冠代表該凸塊接點與該支撐基板上之導體電與機械地進行一 回焊附著。接著，如程序矩形170所示，施加黏著劑填料以封裝在該半導體裝置與該支撐基板之間未藉由該凸塊接點佔據的空間。一完整的半導體封裝得出體現本發明之教導的結果。
圖8係體現本發明之教導的材料上形成對比的一對一凸塊接點中之主要組件之間的介面區域之高度放大示意圖。因而，所示係位於經由舉例自銅(Cu)或金(Au)建構之一導電柱182與由一包含錫(Sn)之焊料合金建構之一經回焊的焊料冠183處並在其間的一凸塊接點180之一部分。圖8中未顯示的柱182之端代表柱182之一端實現至一半導體裝置(其亦未在圖8中出現)之一電接觸與一機械附著。同樣，圖8中未顯示之經回焊的焊料冠183之端代表柱182之相對端實現至一支撐基板(其亦不在圖8中)之一電接觸與一機械附著。
位於在圖8中出現的柱182之端184與在圖8中出現的經回焊的焊料冠183之端185之間的係以及本發明之教導製造與組態之一控制層186。控制層186用作延遲銅(Cu)自柱182至經回焊的焊料冠183中之擴散的阻障。以此方式，儘管使用凸塊接點180來傳輸電流I180 (其在圖8中藉由一箭頭表示)，控制層186仍穩定凸塊接點180之結構與電特性。因此，控制層186係由選自由鎳(Ni)、鈀(Pd)、氮化鉭(TaN)、鈦鎢之合金(Ti-W)及鎳釩之合金(Ni-V)構成之群組的材料建構而成。控制層186具有一範圍係自大約5微米至大約10微米的厚度T186 。
雖然相對較薄，控制層186必然具有固定於柱182之端184的一第一側187與固定於經回焊的焊料冠183之端185的一第二側188。在電流I180 透過凸塊接點180傳輸期間，控制層186在柱182與經回焊的焊料冠183之間的存在延遲銅(Cu)離開其在柱182中原始製造的位置並進入經回焊的焊料冠183之端185中的遷移移位。以此方式，(例如)在圖3B中繪示的，不合需要的金屬間化合物相在凸塊接點180之材料基質內的形成被阻止。因而，無包含透過銅(Cu)分佈的錫(Sn)之混和金屬間化合物相在柱182中發展形成，並且無包含空隙之抽空金屬間化合物相在經回焊的焊料冠183中發展形成。
其餘圖式係自裝配的半導體封裝擷取並在使用一掃描電子顯微鏡解剖之後獲取的實際凸塊接點之顯微照片。
圖9A與9B係不使用本發明之教導之好處製造的凸塊接點之顯微照片。一起考量圖9A與9B尤其提供此類凸塊接點中藉由電流產生之不合需要的材料與結構改變之一視覺理解。
圖10A與10B係以及本發明之教導製造與組態的凸塊接點之顯微照片。一起考量圖10A與10B提供此類凸塊接點中藉由電流引起之不合需要的材料與結構改變中藉由本發明引起的顯著減低之一視覺理解。圖11係執行本發明的另一凸塊接點之一部分在持續使用之後的高度放大圖。
圖9A繪示不體現本發明之教導的一未使用的新製造的凸塊接點190a。凸塊接點190a連接一半導體裝置194上之一 接觸墊192與不包括於圖9A中的一支撐基板上之一導體196。導體196係藉由一焊劑塗層198覆蓋。在半導體裝置194與承載導體196的支撐基板之間未藉由凸塊接點190a佔據的空間係藉由一黏著劑填料200來封裝。
凸塊接點190a包括一對材料上形成對比的主要組件：一導電柱202，其係由銅(Cu)製成；以及一經回焊的焊料冠204，其係由主要包含錫(Sn)與銀(Ag)之一無鉛焊料合金製成。經由透視，柱202具有在黏著劑填料200之區域之間橫跨凸塊接點190a測量之一直徑，其等於大約120微米。自接觸墊192至經回焊的焊料冠204的與凸塊接點190a對準測量的柱202之高度等於大約80微米。
柱202針對經回焊的焊料冠204之界接界定其間之一介面206，其在圖9A中係反覆識別。在圖9A中，顯示一對不規則的暗線橫跨黏著劑填料200之區域之間的經回焊的焊料冠204延伸至其任一側。此等暗線各係分別在凸塊接點190a之製造與凸塊接點190a至導體196之附著期間在經回焊的焊料冠204之材料基質內無意產生的一個別混和金屬間化合物相之一邊限。
此等暗線之第一暗線係在相鄰於介面206之經回焊的焊料冠204中發展形成之一混和金屬間化合物相208。混和金屬間化合物相208係包含來自柱202之銅(Cu)，其係透過經回焊的焊料冠204之焊料中的金屬元素分佈。當在凸塊接點190a作為固定於半導體裝置194之一結構的製造期間將經回焊的焊料冠204之前身焊料材料施加至柱202時，由於 施加於介面206處的熱所致，該銅(Cu)擴散至經回焊的焊料冠204中。混和金屬間化合物相208不引起該機械脆性或凸塊接點190a之電阻的顯著不利改變。
另一混和金屬間化合物相係一混和金屬間化合物相210，其在相鄰於導體196上之焊劑塗層198之經回焊的焊料冠204中發展形成。混和金屬間化合物相210係包含來自導體196之銅(Cu)與來自焊劑塗層198之錫(Sn)，其係透過經回焊的焊料冠204之焊料中的金屬元素分佈。當經回焊的焊料冠204之前身焊料材料充分變熱以致能凸塊接點190a至導體196之回焊附著時，由於施加於導體196上與焊劑塗層198上的熱所致，該銅(Cu)與該錫(Sn)擴散至經回焊的焊料冠204中。混和金屬間化合物相210不引起該機械脆性或凸塊接點190a之電阻的顯著不利改變。
圖9B繪示不體現本發明之教導的類似於圖9A中之凸塊接點190a的一凸塊接點190b。凸塊接點190b與凸塊接點190a實際上並非一單一凸塊接點，但兩者都係使用相同材料以實質上相同的製程來製造成相同規格。因此，出於任何實際比較之目的，凸塊接點190b與凸塊接點190a實質上係相同的。在可實施的程度上，將採用相同的參考符號來識別凸塊接點190b中與凸塊接點190a中的對應結構。
然而，與凸塊接點190a不同，凸塊接點190b既非新製造的亦非未使用的。相反，凸塊接點190b係經受一等於大約0.5安培之電流I190 約800小時的透過其之傳輸。
以此方式使用凸塊接點190b使其材料結構產生許多改 變。將藉由最初針對圖9B中之凸塊接點190b中之經回焊的焊料冠204與圖9A中之未使用凸塊接點190a中之經回焊的焊料冠204之間的外觀對比來說明對凸塊接點190b之總體材料與電可靠性相對良性的此等改變之數個改變。
例如，在凸塊接點190b中，混和金屬間化合物相208本身已自介面206延伸至經回焊的焊料冠204深處，混和金屬間化合物相208係實質上放大。在某種程度上自導體196前進至經回焊的焊料冠204中，混和金屬間化合物相210亦在範圍上增長(但較不顯著)。然而，每一者的擴展皆比朝向左邊緣更快地朝向經回焊的焊料冠204之右邊緣。此外，在圖9A中之凸塊接點190a之經回焊的焊料冠204中展現的錫(Sn)與銀(Ag)之相對均勻的相互混和係在局部區域中藉由銀(Ag)向其他區域中的擴散所中斷。因而，錫(Sn)之一實際上純區域212在經回焊的焊料冠204之左邊緣上並在其中心中發展形成。然而，純區域212與混和金屬間化合物相208、210的存在與生長並不導致機械脆性或電阻之顯著不合需要的改變。
另一方面，圖9B中之凸塊接點190b與圖9A中之凸塊接點190a的進一步比較確實揭示相當不適宜的額外材料與電改變。
首先，實質上均勻厚度之一混和金屬間化合物相214在柱202中相鄰於介面206發展形成。金屬間化合物相214係包含透過銅(Cu)分佈之錫(Sn)。由於電流I190 橫跨介面206之傳輸與錫(Sn)離開混和金屬間化合物相210橫跨介面206 進入柱202之一所得反擴散所致，混和金屬間化合物相214形成。不幸的係，混和金屬間化合物相214不合需要地易碎並且不合需要地阻抗電流I190 之傳輸。
其次，在混和金屬間化合物相208中，許多細微空隙216係在經回焊的焊料冠204中相鄰於介面206發展形成。次具有將良性混和金屬間化合物相208之一部分轉換成一問題性抽空金屬間化合物相218的效應。在銅(Cu)自柱202進入混和金屬間化合物相208中的較大移位使經回焊的焊料冠204變得銅(Cu)飽和並迫使來自混和金屬間化合物相208的錫(Sn)反擴散至柱202中之後，空隙216形成。
抽空金屬間化合物相218中的空隙216以兩種方式削弱凸塊接點190b的可靠性。首先，空隙216使抽空金屬間化合物相218機械上易碎。其次，空隙216實體上減小凸塊接點190b在介面206附近的導電斷面面積。該增加的電阻對應地加速每當傳輸電流I190 時該凸塊接點190b係加熱之速率。
圖10A繪示已製造並係依據本發明之教導的結構之一未使用的新製造的凸塊接點220a。凸塊接點220a連接一半導體裝置上之一接觸墊222與一支撐基板上之一導體226。圖10A中不包括該半導體裝置，亦不包括該支撐基板。導體226係藉由一焊劑塗層228覆蓋。在該半導體裝置與該支撐基板之間未藉由凸塊接點220a佔據的空間係藉由一黏著劑填料230來封裝。
凸塊接點190a包括一對材料上形成對比的主要組件：一 導電柱232，其係由銅(Cu)製成；以及一經回焊的焊料冠234，其係由主要包含錫(Sn)與銀(Ag)之一無鉛焊料合金製成。經由提供一透視，一各使用100微米之增量的大小比例尺係包括於圖10A之右下邊緣上。
位於柱232與經回焊的焊料冠234之間的係依據本發明之教導製造與組態之一控制層236。控制層236係自鎳(Ni)構造而成，從而用作延遲銅(Cu)自柱232至經回焊的焊料冠234中之擴散的阻障。以此方式，儘管使用凸塊接點220a來傳輸電流，控制層236仍穩定凸塊接點220a之結構與電特性。控制層236具有至少大約20微米之一厚度T190 。雖然相對較薄，控制層236必然具有固定於柱232的一第一側238與固定於經回焊的焊料冠234的一第二側240。
在將凸塊接點220a附著於導體226期間，在圖10A之經回焊的焊料冠234之材料基質242內無意地產生一混合金屬間化合物相。
該混和金屬間化合物相係一混和金屬間化合物相244，其在相鄰於導體226上之焊劑塗層228之經回焊的焊料冠204之材料基質242中發展形成。混和金屬間化合物相244係包含來自導體226之銅(Cu)與來自焊劑塗層228之錫(Sn)，其係透過經回焊的焊料冠234之焊料中的金屬元素分佈。當經回焊的焊料冠234之前身焊料材料充分變熱以致能凸塊接點220a至導體226之回焊附著時，由於施加於導體226上與焊劑塗層228上的熱所致，該銅(Cu)與該錫(Sn)擴散至經回焊的焊料冠234中。混和金屬間化合物相 244不引起該機械脆性或凸塊接點220a之電阻的顯著不利改變。
圖10B繪示電與機械地互連一半導體裝置246上之接觸墊222與一支撐基板248上之導體226的一凸塊接點220b。類似於圖10A中之凸塊接點220a，凸塊接點220b體現本發明之教導。
凸塊接點220b與凸塊接點220a實際上並非一單一凸塊接點，但兩者都係使用相同材料以實質上相同的製程來製造成相同規格。因此，出於任何實際比較之目的，凸塊接點220b與凸塊接點220a實質上係相同的。在可實施的程度上，將採用相同的參考符號來識別凸塊接點220b中與凸塊接點220a中的對應結構。
然而，與凸塊接點220a不同，凸塊接點220b既非新製造的亦非未使用的。相反，凸塊接點220b係經受一等於大約0.5安培之電流I220 約3700小時的透過其之傳輸。
以此方式使用凸塊接點220b使其材料結構僅產生略微改變。然而，將藉由最初針對圖10B中之凸塊接點220b中之經回焊的焊料冠234之材料基質242的外觀與圖10A中之未使用凸塊接點220a中之經回焊的焊料冠234之材料基質242的外觀之間的對比來說明此等改變之一者。
例如，在凸塊接點220b中，在某種程度上自導體226均勻地橫跨凸塊接點190b前進至經回焊的焊料冠234之材料基質242中，混和金屬間化合物相244在範圍上增長。然而，混和金屬間化合物相244的存在與生長並不導致機械 脆性或電阻之顯著不合需要的改變。
圖10B中之凸塊接點220b與圖10A中之凸塊接點220a的進一步比較並不揭示由於電流I190 之傳輸所致而在圖9B之凸塊接點190b中所觀察到的類型之顯著不適宜的材料或電改變。相對於未使用的凸塊接點190a中之該些改變，在凸塊接點190b中產生的不適宜改變增加脆性與電阻。可以講的係，雖然透過凸塊接點190b傳輸的電流I190 與透過凸塊接點220b傳輸的電流I220 在量值上相等，但透過凸塊接點220a的電流傳輸之持續時間係透過凸塊接點190b的電流傳輸之持續時間的四倍以上。儘管如此，在凸塊接點220b中偵測不到顯著的不適宜改變。
在電流I220 透過凸塊接點220傳輸期間，控制層236在柱232與經回焊的焊料冠234之間的存在延遲銅(Cu)離開其在柱232中原始製造的位置並進入經回焊的焊料冠234中的電引致遷移移位。以此方式，(例如)在圖3B與圖9B中繪示的不合需要的金屬間化合物相在凸塊接點220之材料基質內的形成係阻止。因而，無包含透過銅(Cu)分佈的錫(Sn)之混和金屬間化合物相在柱232中發展形成，並且無包含空隙之抽空金屬間化合物相在經回焊的焊料冠234中發展形成。
作為相對於本發明技術的此等結論之進一步確認，圖11呈現一凸塊接點250之右邊緣之一部分的高度放大顯微照片，該凸塊接點具有插入在問題性的材料上形成對比的該對凸塊接點250之主要組件之間的執行本發明技術之一鎳 (Ni)控制層252。凸塊接點250係使用約3700小時來傳輸等於大約0.5安培之一電流I250 。經由透視，一各使用20微米之增量的大小比例尺係包括於圖11之右下邊緣上。該大小比例尺實際上指示圖11中的凸塊接點250之部分之放大約係圖10B中的凸塊接點190b之放大的五倍。
圖11中作為結果所示係控制層252之一第一面254。控制層252之第一面254係藉由包含銅(Cu)之一柱258界接。在與第一面254相對的控制層252之側上的控制層252之面係藉由一經回焊的焊料冠260之錫(Sn)與銀(Ag)焊料合金界接。還出現的係包圍凸塊接點250之一黏著劑填料262。
在製造凸塊接點250期間在經回焊的焊料冠260之材料基質內無意地產生一混合金屬間化合物相。一較薄混合金屬間化合物相256在經回焊的焊料冠204中相鄰於控制層252發展形成。混和金屬間化合物相256係由來自控制層252之鎳(Ni)組成，其係透過經回焊的焊料冠260之焊料中的金屬元素分佈。當在凸塊接點250作為固定一半導體裝置之一結構的製造期間將經回焊的焊料冠260之前身焊料材料施加至控制層252時，由於施加於控制層252上的熱所致，該鎳(Ni)擴散至經回焊的焊料冠260中。混和金屬間化合物相256不引起該機械脆性或凸塊接點250之電阻的顯著不利改變。
在電流I250 透過凸塊接點200傳輸期間，由圖11應明白控制層252在柱258與經回焊的焊料冠260之間的存在延遲銅(Cu)自柱258至經回焊的焊料冠260中的電引致遷移移 位。以此方式，(例如)在圖3B與圖9B中繪示的不合需要的金屬間化合物相在凸塊接點250之材料基質內的形成係阻止。因而，無包含透過銅(Cu)分佈的錫(Sn)之混和金屬間化合物相在柱258中發展形成，並且無包含空隙之抽空金屬間化合物相在經回焊的焊料冠260中發展形成。
已出於清楚與明白之目的說明本發明的上述說明。其並非旨在將本發明限於所揭示的精確形式。在隨附申請專利範圍之範疇與等效範圍內可進行各種修改。
10‧‧‧半導體封裝
12‧‧‧支撐基板
14‧‧‧接合表面
16‧‧‧半導體裝置
18‧‧‧電存取表面
20‧‧‧凸塊接點
22‧‧‧導電柱
24‧‧‧導電柱之第一端
26‧‧‧導電柱之第二端
28‧‧‧焊料冠
30‧‧‧黏著劑填料
32‧‧‧接觸墊
34‧‧‧導體
36‧‧‧焊劑塗層
38‧‧‧焊料冠之第一端
40‧‧‧回焊端
42‧‧‧介面
43‧‧‧混和金屬間化合物相
44‧‧‧下部邊緣
45‧‧‧混和金屬間化合物相
46‧‧‧抽空金屬間化合物相
48‧‧‧空隙
50‧‧‧半導體裝置
52‧‧‧電存取表面
54‧‧‧接觸墊
56‧‧‧光阻層
58‧‧‧井
60‧‧‧柱
61‧‧‧曝露的端表面
62‧‧‧控制層
64‧‧‧可回焊焊料冠
66‧‧‧凸塊接點
68‧‧‧圓形可回焊焊料冠
70‧‧‧經回焊的焊料冠
72‧‧‧支撐基板
74‧‧‧接合表面
76‧‧‧導體
78‧‧‧焊劑塗層
82‧‧‧黏著劑填料
84‧‧‧半導體封裝
90‧‧‧焊球
92‧‧‧凸塊接點
94‧‧‧經回焊的焊料冠
96‧‧‧控制層之曝露的表面
100‧‧‧凸塊接點
102‧‧‧經回焊的焊料冠
104‧‧‧半導體封裝
180‧‧‧凸塊接點
182‧‧‧導電柱
183‧‧‧經回焊的焊料冠
184‧‧‧導電柱之端
185‧‧‧經回焊的焊料冠之端
186‧‧‧控制層
187‧‧‧控制層之第一側
188‧‧‧控制層之第二側
190a‧‧‧凸塊接點
190b‧‧‧凸塊接點
192‧‧‧接觸墊
194‧‧‧半導體裝置
196‧‧‧導體
198‧‧‧焊劑塗層
200‧‧‧黏著劑填料
202‧‧‧導電柱
204‧‧‧經回焊的焊料冠
206‧‧‧介面
208‧‧‧混和金屬間化合物相
210‧‧‧混和金屬間化合物相
212‧‧‧純區域
214‧‧‧混和金屬間化合物相
216‧‧‧空隙
218‧‧‧抽空金屬間化合物相
220a‧‧‧凸塊接點
220b‧‧‧凸塊接點
222‧‧‧接觸墊
226‧‧‧導體
228‧‧‧焊劑塗層
230‧‧‧黏著劑填料
232‧‧‧導電柱
234‧‧‧經回焊的焊料冠
236‧‧‧控制層
238‧‧‧控制層之第一側
240‧‧‧控制層之第二側
242‧‧‧材料基質
244‧‧‧混和金屬間化合物相
246‧‧‧半導體裝置
248‧‧‧支撐基板
250‧‧‧凸塊接點
252‧‧‧控制層
254‧‧‧控制層之第一面
256‧‧‧混合金屬間化合物相
258‧‧‧柱
260‧‧‧經回焊的焊料冠
262‧‧‧黏著劑填料
已參考在附圖中說明的本發明之範例性具體實施例。該些圖式旨在係說明性而非限制性。雖然本發明係一般在該些具體實施例之背景下予以說明，但並不旨在藉此將本發明之範疇限於所繪示與說明的具體實施例之特定特徵。
圖1係包括一半導體裝置、一支撐基板及其間一對凸塊接點的一半導體封裝之一示意正視圖；圖2係揭示圖1之半導體封裝之額外結構態樣的圖1之凸塊接點之一單一凸塊接點的放大示意正視圖；圖3A與3B係圖2之凸塊接點的材料上形成對比之該對主要組件之間的介面之一部分的放大示意圖，其說明初始在完成圖1之半導體封裝的製造之後與隨後在一使用週期之後，於該介面形成的狀況；圖4A至4J係使用本發明之教導來實現一支撐基板上之一導體與黏著至該支撐基板上之一半導體裝置中之上的一接觸墊之間的電連接之一第一方法中的步驟之示意正視圖之 一排序的序列；圖5A至5E係使用本發明之教導來實現一支撐基板上之一導體與黏著至該支撐基板上之一半導體裝置中之上的一接觸墊之間的電連接之一第二方法中的步驟之示意正視圖之一排序的序列；圖6A至6C係使用本發明之教導來實現一支撐基板上之一導體與黏著至該支撐基板上之一半導體裝置中之上的一接觸墊之間的電連接之一第三方法中的步驟之示意正視圖之一排序的序列；圖7A與7B一起呈現分別在圖4A至4J、圖5A至5E及圖6A至6C中說明的製造方法中之步驟之一單一綜合流程圖；圖8係體現本發明之教導的材料上形成對比的該對一凸塊接點中之主要組件之間的介面之高度放大示意圖；圖9A與9B係不使用本發明之教導之好處製造的凸塊接點之顯微照片，其一起提供在此類凸塊接點中藉由電流產生的材料與結構改變之一瞭解，圖9A係不體現本發明之教導的一新製造的凸塊接點之一顯微照片，而圖9B係在一預定使用週期之後此一凸塊接點之一顯微照片；圖10A與10B係依據本發明之教導製造的凸塊接點之顯微照片，並且藉由與圖9A與9B進行比較，提供藉由電流在此類凸塊接點中引起的材料與結構改變中藉由本發明引起的有利減低之一瞭解，圖10A係體現本發明之教導的一新製造的凸塊接點之一顯微照片，而圖10B係在一預定使用週期之後此一凸塊接點之一顯微照片；以及 圖11係在一預定使用週期之後插入在一凸塊接點之材料上形成對比的該對主要組件之間的執行本發明技術之一控制層的高度放大顯微照片。
在本實例中，已得出結論，過去在圖式中繪示斷面半導體結構中傳統上採用的交叉影線僅會用作混淆而非增強本文中要傳達的本發明之瞭解。因此，替代此類傳統實務，在上面說明的圖式中已放棄結構之斷面交叉影線，並且其中繪示的所有結構已係藉由參考符號來謹慎並甚至冗餘地識別。
10‧‧‧半導體封裝
12‧‧‧支撐基板
14‧‧‧接合表面
16‧‧‧半導體裝置
18‧‧‧電存取表面
20‧‧‧凸塊接點
22‧‧‧導電柱
24‧‧‧導電柱之第一端
26‧‧‧導電柱之第二端
28‧‧‧焊料冠
30‧‧‧黏著劑填料
32‧‧‧接觸墊
34‧‧‧導體
36‧‧‧焊劑塗層
38‧‧‧焊料冠之第一端
40‧‧‧回焊端
42‧‧‧介面

Claims (19)

  1. 一種用於電性地連接一基板上之一導體與黏著(mounted)至該基板之一半導體裝置上之一接觸墊的凸塊接點(bump contact)，該凸塊接點包含：a.一導電柱，其具有第一與第二端，該柱之該第一端能夠實現該柱至該半導體裝置上之該接觸墊的電性的接觸與機械性的附著(attachment)，其中該柱自該半導體裝置向外突出；b.一焊料冠(crown)，其具有第一與第二端，該焊料冠係與該柱軸向對準地定位並且該焊料冠之該第一端面向該柱之該第二端，該焊料冠可於一預定溫度回焊(reflowable)而實現該柱之第二端與該基板上之該導體的電性的接觸與機械性的附著；以及c.一擴散阻障，其將該焊料冠之該第一端電性地與機械性地接合至該柱之該第二端，該擴散阻障阻止由該柱之一選定化學組分至該焊料冠之該第一端中的電遷移，該擴散阻障包含在該柱之該第二端上的材料之一控制層，該控制層之該材料係選自由鈀、鈦鎢合金、及氮化鉭構成之群組。
  2. 如請求項1之凸塊接點，其中該柱之該選定化學組分包含選自由銅與金構成的群組之一材料。
  3. 如請求項1之凸塊接點，其中藉由阻止由該柱之一選定化學組分至該焊料冠之該第一端中的電遷移，該擴散阻障同時阻止由該焊料冠之一選定化學組分至該柱之該第 二端中的反擴散。
  4. 如請求項3之凸塊接點，其中該焊料冠之該選定化學組分包含錫。
  5. 如請求項1之凸塊接點，其中該擴散阻障具有在該焊料冠與該柱之該第二端之間測量的一厚度，並且該擴散阻障之該厚度在自大約2微米至大約20微米之一範圍內。
  6. 如請求項1之凸塊接點，其中該焊料冠係以錫為主的(tin-based)。
  7. 一種半導體封裝，其包含：a.一支撐基板；該支撐基板之一接合表面承載一電性的導體；b.一半導體裝置，其具有承載一接觸墊之一電存取表面，該半導體裝置透過該接觸墊與該支撐基板上之該導體進行電性地相通(communicates electrically)，該半導體裝置位於該基板上，其中該半導體裝置之一接合表面面向該支撐基板之該接合表面並且該半導體裝置之該接觸墊與該支撐基板上之該導體緊密(closely)相對；c.一導電柱，其具有第一與第二端，該柱之該第一端與該半導體裝置上之該接觸墊電性地接觸並係機械性地附著於該接觸墊，該柱從而自該半導體裝置之該接合表面朝向該支撐基板上之該導體突出；d.一經回焊的焊料冠，其具有第一與第二端，該焊料冠係與該柱軸向對準地定位，其中該焊料冠之該第一端面向該柱之該第二端並且該焊料冠之該第二端與該支 撐基板上之該導體電性地接觸並機械性地附著；以及e.在該柱之該第二端與該焊料冠之該第一端之間的穩定化構件，其用於延遲在該半導體封裝之操作期間一易碎金屬間相形成(brittle intermetallic phase formation)於該柱之該第二端處的增長；及其中該穩定化構件包含插入(interposed)在該柱之該第二端及該焊料冠之該第一端之間的材料之一控制層，該控制層之該材料係選自由鈀、鈦鎢合金、及氮化鉭構成之群組。
  8. 如請求項7之半導體封裝，其中該穩定化構件包含對於由該柱之一選定化學組分至該焊料冠之該第一端中之電遷移的一擴散阻障。
  9. 如請求項8之半導體封裝，其中該柱之該選定化學組分包含選自由銅與金構成的群組之一材料。
  10. 如請求項8之半導體封裝，其中藉由阻止由該柱之一選定化學組分至該焊料冠之該第一端中的電遷移，該擴散阻障同時阻止由該焊料冠之一選定化學組分至該柱之該第二端中的反擴散。
  11. 如請求項10之半導體封裝，其中該焊料冠之該選定化學組分包含錫。
  12. 如請求項7之半導體封裝，其中該穩定化構件包含插入在該柱之該第二端與該焊料冠之該第一端之間的材料之一控制層，該控制層之該材料係選自由鎳、鈀、鈦鎢、鎳釩及氮化鉭構成之群組。
  13. 如請求項12之半導體封裝，其中該控制層具有在該焊料冠與該柱之該第二端之間測量的一厚度，並且該控制層之該厚度在自大約5微米至大約10微米之一範圍內。
  14. 一種用於在一支撐基板上之一導體與黏著至該支撐基板的一半導體裝置上之一接觸墊之間進行一電性的連接的方法，該方法包含以下步驟：a.建構具有第一與第二端之一導電柱；b.將該柱之該第一端電性地與機械性地附著於該半導體裝置上之該接觸墊，其中該柱自該半導體裝置向外突出；c.將一導電控制層施加至該柱之該第二端，該導電控制層係包含能夠阻止銅透過該柱之該第二端離開該柱之電遷移的一材料，其中該控制層包含一選自由鈀、鈦鎢合金、及氮化鉭構成之群組的材料；d.在與該柱之該第二端相對的該控制層之側上安裝一可回焊焊料冠；e.將該半導體裝置定位於該支撐基板附近，其中該柱在該半導體裝置與該支撐基板之間且其中該焊料冠接觸該支撐基板上之該導體；以及f.充分加熱該焊料冠以引起該焊料冠在電性上與機械性上與該支撐基板上之該導體的回焊附著。
  15. 如請求項14之方法，其中在施加一導電控制層之該步驟中，能夠阻止銅之電遷移的該材料係使用選自由電解電鍍、無電極電鍍及汽相沈積構成之群組的一方法來施加 至該柱之該第二端。
  16. 如請求項14之方法，其中該可回焊焊料冠係使用選自由焊料電鍍與焊球附著構成之群組的一方法來安裝至與該柱之該第二端相對的該控制層之該側上。
  17. 如請求項14之方法，其中該控制層包含選自由鎳、鈀、鈦鎢及鎳釩及氮化鉭構成之群組的一材料。
  18. 如請求項14之方法，其中該控制層具有在該焊料冠與該柱之該第二端之間測量之一厚度，並且該控制層之該厚度係至少大約2微米。
  19. 一種用於電連接一基板與黏著至該基板之一半導體裝置的凸塊接點，該凸塊接點包含：a.一導電柱，其具有第一與第二端，該柱之該第一端能夠實現該柱至該半導體裝置的電性的接觸與機械性的附著，其中該柱自該半導體裝置向外突出；b.一控制層，其係置於該柱之該第二端上；以及c.一焊料冠，其係與該柱軸向對準地固定(secured)至該控制層，該焊料冠可於一預定溫度回焊而實現與該基板之電性的接觸與機械性的附著；其中該控制層包含一選自由鈀、鈦鎢合金、及氮化鉭構成之群組的材料，且具有在該焊料冠與該柱之該第二端之間測量的一厚度，且該控制層之該厚度係大於10微米以足夠地延遲於該導電柱與該焊料冠之間之一易碎金屬間化合物相形成。
TW097133635A 2007-10-11 2008-09-02 半導體裝置之凸塊輸出／入接點 TWI479623B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/871,096 US8269345B2 (en) 2007-10-11 2007-10-11 Bump I/O contact for semiconductor device

Publications (2)

Publication Number Publication Date
TW200919665A TW200919665A (en) 2009-05-01
TWI479623B true TWI479623B (zh) 2015-04-01

Family

ID=40030332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133635A TWI479623B (zh) 2007-10-11 2008-09-02 半導體裝置之凸塊輸出／入接點

Country Status (5)

Country Link
US (2) US8269345B2 (zh)
CN (2) CN101821843A (zh)
DE (1) DE112008002620T5 (zh)
TW (1) TWI479623B (zh)
WO (1) WO2009048738A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US20090246911A1 (en) * 2008-03-27 2009-10-01 Ibiden, Co., Ltd. Substrate for mounting electronic components and its method of manufacture
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US8823166B2 (en) * 2010-08-30 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar bumps and process for making same
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8288871B1 (en) * 2011-04-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (BOT) structures
US20120273935A1 (en) * 2011-04-29 2012-11-01 Stefan Martens Semiconductor Device and Method of Making a Semiconductor Device
US8113412B1 (en) * 2011-05-13 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd Methods for detecting defect connections between metal bumps
US8492171B2 (en) * 2011-07-21 2013-07-23 International Business Machines Corporation Techniques and structures for testing integrated circuits in flip-chip assemblies
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
TWI484610B (zh) * 2012-07-09 2015-05-11 矽品精密工業股份有限公司 半導體結構之製法與導電凸塊
JP5893528B2 (ja) * 2012-07-27 2016-03-23 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
CN104064542B (zh) * 2013-03-21 2018-04-27 新科金朋有限公司 无核心集成电路封装系统及其制造方法
JP2015060947A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法
JP2015170725A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 複合基板
TWI488244B (zh) 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法
US9324669B2 (en) * 2014-09-12 2016-04-26 International Business Machines Corporation Use of electrolytic plating to control solder wetting
TWI572257B (zh) * 2015-10-19 2017-02-21 欣興電子股份有限公司 柱狀結構及其製作方法
US11387033B2 (en) 2016-11-18 2022-07-12 Hutchinson Technology Incorporated High-aspect ratio electroplated structures and anisotropic electroplating processes
US11521785B2 (en) 2016-11-18 2022-12-06 Hutchinson Technology Incorporated High density coil design and process
US11244918B2 (en) * 2017-08-17 2022-02-08 Semiconductor Components Industries, Llc Molded semiconductor package and related methods
US10692830B2 (en) * 2017-10-05 2020-06-23 Texas Instruments Incorporated Multilayers of nickel alloys as diffusion barrier layers
US11127704B2 (en) 2017-11-28 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump structure and method of making semiconductor device
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
US10867919B2 (en) * 2018-09-19 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof
CN112548248B (zh) * 2020-09-17 2022-05-13 北京时代民芯科技有限公司 一种精确控制ccga植柱器件焊点焊料量的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223313A1 (en) * 2005-04-01 2006-10-05 Agency For Science, Technology And Research Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6538328B1 (en) * 1999-11-10 2003-03-25 Em Microelectronic Metal film protection of the surface of a structure formed on a semiconductor substrate during etching of the substrate by a KOH etchant
US6375062B1 (en) * 2000-11-06 2002-04-23 Delphi Technologies, Inc. Surface bumping method and structure formed thereby
KR100389037B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 플립 칩형 반도체소자 및 그 제조방법
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223313A1 (en) * 2005-04-01 2006-10-05 Agency For Science, Technology And Research Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same

Also Published As

Publication number Publication date
CN101821843A (zh) 2010-09-01
US8269345B2 (en) 2012-09-18
US20090096092A1 (en) 2009-04-16
US20130015574A1 (en) 2013-01-17
WO2009048738A1 (en) 2009-04-16
TW200919665A (en) 2009-05-01
CN103560118A (zh) 2014-02-05
US9368466B2 (en) 2016-06-14
DE112008002620T5 (de) 2010-10-14

Similar Documents

Publication Publication Date Title
TWI479623B (zh) 半導體裝置之凸塊輸出／入接點
US20220097166A1 (en) Advanced Device Assembly Structures And Methods
TWI390642B (zh) 穩定之金凸塊焊料連接
US6583514B2 (en) Semiconductor device with a binary alloy bonding layer
US6548898B2 (en) External connection terminal and semiconductor device
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
TWI428967B (zh) 熱機械倒裝晶片接合法
US8592995B2 (en) Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
TWI538762B (zh) 銲球凸塊與封裝結構及其形成方法
US7838954B2 (en) Semiconductor structure with solder bumps
TWI505424B (zh) 電子組件、包含其之電子設備及該電子設備之製造方法
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
JP2008543035A (ja) Ｕｂｍパッド、はんだ接触子及びはんだ接合方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
TWI344185B (en) Method for forming reinforced interconnects on a substrate
TW200536131A (en) Semiconductor chip package
JP2010161252A (ja) 半導体装置およびその製造方法
JP2011044571A (ja) 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees