TWI473238B - 晶片整合之壓控可變電感，製造與調整此可變電感之方法，以及整合此可變電感之設計結構 - Google Patents

晶片整合之壓控可變電感，製造與調整此可變電感之方法，以及整合此可變電感之設計結構 Download PDF

Info

Publication number
TWI473238B
TWI473238B TW98101836A TW98101836A TWI473238B TW I473238 B TWI473238 B TW I473238B TW 98101836 A TW98101836 A TW 98101836A TW 98101836 A TW98101836 A TW 98101836A TW I473238 B TWI473238 B TW I473238B
Authority
TW
Taiwan
Prior art keywords
ground
line
signal line
ground line
integrated circuit
Prior art date
Application number
TW98101836A
Other languages
English (en)
Other versions
TW201003883A (en
Inventor
Hanyi Ding
Essam F Mina
Wayne H Woods
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201003883A publication Critical patent/TW201003883A/zh
Application granted granted Critical
Publication of TWI473238B publication Critical patent/TWI473238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/005—Inductances without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

晶片整合之壓控可變電感，製造與調整此可變電感之方法，以及整合此可變電感之設計結構
本發明是有關於積體電路，更特定來說，是有關於積體電路之晶片整合可變電感，實施此晶片整合可變電感之設計結構，製造此晶片整合可變電感之方法，以及在電路運作期間調整晶片整合可變電感之方法。
電感是見於許多積體電路之一被動電子裝置，積體電路包括射頻積體電路(RFIC)、多頻帶被動匹配網路、多頻帶壓控振盪器(VCO)儲槽電路、以及相位延遲單元。電感可被單獨用在積體電路中或是以成對方式配置為積體電路內之差動電感或變壓器。一般來說，電感是一反應性元件，其可儲存其磁場中的能量並傾向抵抗流經其之電流流動量的改變。電感的效能會顯著影響相關積體電路之整體效能，電感甚至可能成為一效能限制元件。晶片電感或是單片電感通常會在相同的基底(substrate)上製造以作為相關積體電路的其餘部份。電感可以一傳統的金屬氧化半導體(MOS)製程或是先進矽鍺(SiGe)製程來加以製造。
晶片電感的重要參數包括電感值、Q(品質因子)、共振頻率(電感與電容值)、以及晶片面積，在積體電路中所有的這些參數都需要被最佳化。品質因子Q是關於積體 電路內之電感效能的一通常被接受之指標，並且代表了在電感內能量損失與能量儲存間之關係的量測。高數值的Q係反應出一低的基底損失與一低的串聯電阻值。
晶片電感可為一平面形式(包括直線種類與平面螺旋種類)或一螺旋形式，並具有固定或可變的電感值。混合信號與射頻應用通常會需要可變的反應性元件(例如電感或電容)來完成調整、頻帶切換、鎖相迴路功能等等。此等反應性元件通常被用在某些種類的電路內，在此電路內反應性元件係與其他的反應性元件共振。所欲之結果為一具有如下反應之共振電路：可動態地從一頻率調整到另一頻率。一達成之方法係在電路設計中建立將一額外長度之導體切換至晶片可變電感之信號線的能力導體的額外長度可被串聯或並聯於導體的原本長度。電感信號線之加長會改變其電感值。然而，傳統的配置方式係需要可變電感之信號線內的某些切換，對於許多混合信號與射頻應用來說，會使得Q值惡化到一無法接受的低數值。
因此，晶片可變電感的改良結構被需要以克服而不具有傳統可變電感的此等缺點或其他缺點。
在一實施例中，一晶片整合可變電感包含一經組態以裝載一電子信號之信號線、一位於靠近信號線處之接地 線、以及被放置在一電流路徑上之至少一控制單元，該電流路徑係將接地線連接於接地電位。該至少一控制單元係經組態以選擇性地斷接與接通該電流路徑，以致於當該電流路徑被斷接時該信號線具有一第一電感值，以及當該電流路徑被接通以將該接地線耦接於該接地電位時該信號線具有一第二電感值。
該晶片整合可變電感之信號線係被電氣耦接於該晶片上所裝載之一積體電路。該晶片整合可變電感之電感值可被修改而無需改變該信號路徑、加長該信號線、或是安裝一開關至該信號線。反而是，當該晶片上之該積體電路被供電或運作時，藉由將被放置在靠近該信號線處之一或多接地線之接地，該可變電感之電感值可被修改或調整。
在另一實施例中，用以製造一晶片整合可變電感之一方法係被提供。該方法包含：在一晶片上製造一信號線，該信號線係電氣耦接於該晶片上之一積體電路。該方法另包含：製造一足夠靠近該信號線之接地線，以致於當該接地線在一電流路徑上耦接於一接地電位時該信號線具有一第一電感值，以及當該電流路徑被斷接時該信號線具有一第二電感值。該方法另包含：製造至少一控制單元，經組態以選擇性地斷接或接通該電流路徑。該接地線與該信號線可被放置在一共同金屬化層中，或可被放置在不同的金屬化層中。
又在另一實施例中，用以在經電氣耦接於該可變電感 之一積體電路的操作期間來調整一晶片整合可變電感之方法係被提供。該方法包含：自該積體電路引導一電子信號通過該可變電感之一信號線。該方法另包含：選擇性地將足夠靠近該信號線之該至少一接地線接地，以改變該信號線之一電感值。
又在另一實施例中，一設計結構係被提供，該設計結構係被實施在一機器可讀媒體內，用以設計與製造一電路。該電路包含一晶片整合可變電感，該晶片整合可變電感包括一信號線以及一接地線，該信號線係經組態以裝載一電子信號，該接地線係位於靠近該信號線處。該電路另包含至少一控制單元，該至少一控制單元係被放置在一電流路徑上，該電流路徑係將該接地線連接於一接地電位。該至少一控制單元係被組態以選擇性地斷接與接通該電流路徑，以致於當該電流路徑被斷接時該信號線具有一第一電感值，以及當該電流路徑被接通以將該接地線耦接於該接地電位時該信號線具有一第二電感值。該電路與該電路結構係位於設計檔案內或設計結構內(例如GDSII檔案)，其可被轉換至設計公司、製造商、客戶、或其他第三方。
請參照第1A圖與第1B圖，一晶片整合可變電感(被概括標示為參考編號10)係由一信號線12所組成，信號線 12係以一條導電材料之一代表形式來呈現，此條導電材料被埋入一介電材料之一絕緣層14(第1B圖)內或被絕緣層14所包圍。電感10係置於一基底16上，基底16包括在其上及(或)其內所形成之至少一積體電路，而積體電路帶有具零件(feature)(零件18與20為代表，其被接觸於信號線12)之該等裝置。零件18與20可包含金屬化線、接點、半導體材料、及(或)先前已形成在基底16上面及(或)裡面的電路元件之零件。基底16通常是包含一小塊半導體晶圓(包含一整個積體電路)之一晶片或晶粒(die)。
位於信號線12相反兩端之埠或端點22與24係藉由導電路徑21與23(位於絕緣層14以及位於任何中間的介電層(例如像是介電層25與27))來被電氣耦合於基底16上之零件18與20。一電子信號係由基底16上之積體電路傳送至信號線12。或者是，端點22與24可藉由在上面的金屬化層(未顯示)之導電路徑21與23來被耦合於基底16上之其他電路。
電感10之一接地線26係被放置在信號線12與基底16之間。接地線26係為直線條狀之導電材料，其被埋入絕緣層25(第1B圖)並被絕緣層25所包圍。接地線26(通常是在信號線12之下)係藉由至少絕緣層14與25(其係提供電氣絕緣)之一部份的介電材料來與信號線12隔離。在代表的實施例中，電感10僅包括一信號線12，且接地線26係被放置成實質平行於信號線12。
接地線的相反兩端係構成接點28與30，接點28與30係以一種可選擇的方式分別藉由控制單元32與34來與接地端電氣耦合。控制單元32與34(被顯示為存在於基底16上)係藉由在絕緣層25以及任何其他中間的介電層(例如像是絕緣層27)內之導電路徑31與33來實體連接於接點28與30。控制單元32與34可以是任何壓控裝置，但並未被限制於場效電晶體(例如像是一p型金屬氧化半導體(PMOS)電晶體或一n型金屬氧化半導體(NMOS)電晶體)與正-本-負(p-i-n)二極體(其具有熟知技藝人士所了解之結構)之中。當控制單元32與34兩者被適當的壓控信號所斷接(open)時，接地線26係代表一開路並為電子浮接。當控制單元32與34在斷接狀態時，接地線26的存在並不會顯著影響信號線12的電感值。當控制單元32與34兩者被適當的壓控信號接通(close)時，接地線26係處於一閉迴路，此閉迴路係由一短路電路耦接至接地電位。被接地的接地線26對於信號線12的靠近會造成電感10之電感值的改變，如同以下所另述。
在一替代實施例中，接地線26之接點28與30之一者可被一直綁在接地電位，並且只有接地線26之接點28與30之另一者進行切換以完成此閉迴路之接地動作。在另一替代實施例中，接地線26可被分段，並且額外的控制單元可被加入以選擇性地將該等片段耦接在一起以校調接地線26的有效長度。舉例來說，接地線26可包括一中央接點(未顯示)(此中央接點係靠近接點28與30之 一中間點)、以及對於此中央接點之一額外控制單元(未顯示)，用以當不同的接點組合被選擇時讓電感10具有兩個以上的電感值狀態。
藉由將接地線26與接地端耦合，控制單元32與34的操作對於電感10之電感值改變是有效的。當控制單元32與34被接通以及接地線26係藉由導電路徑31與33來被電氣耦合於接地端時，接地線26對於信號線12的靠近會降低電感10的電感值。此電感值之降低是二元的，因為：當控制單元32與34被斷接時，電感10具有一第一電感值；當控制單元32與34被接通時，電感10具有一第二電感值(第二電感值係小於第一電感值)。當控制單元32與34被接通時，接地線26變回到電感10。電感10係可藉由電壓信號來以電子方式做調整，因為在基底16上之積體電路的操作期間，控制單元32與34可被斷接與接通。
接地線26的寬度w1可以大於信號線12的寬度w2(其可運作以降低與基底16的耦合)。在一實施例中，接地線26的寬度w1可以等於信號線12的寬度w2乘以在信號線12與接地線26間之間隔的兩倍。或者是，信號線12與接地線26可以具有近似於相等的寬度，或是接地線26可以比信號線12窄。當控制單元32與34被接通以將接地線26連接於接地端時，接地線26之寬度w1的降低會減少電感值的降低。信號線12與接地線26係藉由一縱橫比(代表線厚度與線寬度之比率)來加以表示。 一般來說，接地線26的厚度t1係小於信號線12的厚度t2，此係導致接地線26相較於信號線12具有一較小的縱橫比。信號線12與接地線26的長度係為近似地相等。當設計關聯於電感10之積體電路時，信號線12與接地線26的維度係被選擇。
信號線12與接地線26係為在成層堆疊之該等互連金屬線與該等貫孔內之零件，其係藉由傳統的後段製程(BEOL)處理(例如像是金屬鑲嵌製程以及雙重金屬鑲嵌製程)與對於基底16之積體電路上的一互連結構之定義來被製造於基底16上。舉例來說，信號線12可以是一置於M5層或M6層之金屬線，而接地線26可以是一置於M12層(比起對於接地線12之金屬化層更靠近基底16)之金屬線。結果，絕緣層14通常會藉由中間的絕緣層(未顯示)(中間的絕緣層亦包含互連結構之該等導電零件)來與絕緣層25分開。典型地，在上面的金屬化層上，由BEOL處理所形成之金屬化零件通常會比形成於較低金屬化層上之金屬化零件還要厚，此即意味著信號線12可能比接地線26還要厚。
在一典型的製造程序中，藉由傳統的前段製程(FEOL)處理(亦即關聯於積體電路之該等半導體裝置之製造的處理)，於製造裝置直到第一M1層為止的期間內，零件18與20、以及控制單元32與34、以及關聯於電感10之積體電路係被形成於基底16內與基底16上。BEOL處理被用來形成覆蓋在M1層上的每一金屬化層(M2 層、M3層等等)。特別是，BEOL處理被用來在一較低金屬化層形成信號線12以及在一較高金屬化層形成接地線26，以及形成經金屬填充之貫孔與形成用來定義導電路徑21、23、31、33之導電線。
為達到此目的，絕緣層27係被BEOL處理所使用與處理以定義經金屬填充之貫孔與導電線，而某些導電線係參與了導電路徑21、23、31、33的定義。絕緣層25係被使用在絕緣層27上，貫孔與溝槽(包括接地線26之一溝槽)係使用己知的石版印刷術與蝕刻技術來被定義於絕緣層25內，而溝槽與貫孔則以一所需導體來填充。在填充步驟後剩餘的任何額外負擔的導體係被平面化處理所移除，例如像是藉由一化學機械研磨(CMP)程序。如果有任何中間的金屬化層，則中間的金屬化層係使用BEOL處理來被應用。絕緣層14係被應用，貫孔與溝槽(包括信號線12之一溝槽)係使用己知的石版印刷術與蝕刻技術來被定義於絕緣層14之內，而溝槽與貫孔係被一所需導體所填充。在填充步驟後剩餘的任何額外負擔的導體係被平面化處理所移除，例如像是藉由一CMP程序。如果有任何覆蓋在上面的金屬化層的話，則覆蓋在上面的金屬化層接著使用BEOL處理來被應用以完成互連結構。
在本發明之一替代實施例中，接地線26可在FEOL處理過程中被形成於M1層。接著，上面的金屬化層(包括含有信號線12之金屬化層)係被應用如上所述。
絕緣層14、25、27可包含熟知技藝人士所了解之任何有機或無機之介電材料，其可藉由任何個數的己知習知技術來加以沈積，例如像是濺鍍、旋轉塗佈應用、化學氣相沈積(CVD)程序、或電漿促進CVD(PECVD)程序。用於絕緣層14、25、27之候選無機介電材料可包括(但不限於)二氧化矽、氟化矽玻璃(FSG)、以及這些介電材料的組合。構成絕緣層14、25、27之介電材料可由小於二氧化矽之介電常數(大約是3.9)之一相關介電係數或介電常數所描述。絕緣層14、25、27之候選低k介電材料包括(但不限於)滲透性與非滲透性旋轉塗佈有機低k介電質(例如像是旋轉塗佈熱固聚芳香樹脂)、滲透性與非滲透性無機低k介電質(例如像是有機矽酸鹽玻璃、氫添加之矽碳氧化物(SiCOH)、碳摻雜氧化物)、以及有機與無機介電質之組合。來自此等低k材料之絕緣層14、25、27的製造係可運作以降低熟知技藝人士所能理解之經完成互連架構的電容。
對於信號線12與接地線26之合適導電材料包括(但不限於)銅(Cu)、鋁(Al)、這些金屬的合金、以及其他類似的金屬。這些金屬可藉由傳統的沈積製程(包括但不限於一CVD製程以及一電化學製程(像是電鍍以及非電鍍))來被沈積。一障壁層(未顯示)可覆蓋信號線12與接地線26之一或多邊。舉例來說，障壁層可包含由傳統沈積製程所應用之鈦與氮化鈦之雙層、或鉭或氮化鉭之雙層。導電路徑21、23、31、33可由相同於信號線12與接地 線26的材料、以及被熟知技藝人士所了解之額外種類的材料(像是鎢(W)以及矽化金屬)所組成。
基底16可以是由半導體材料(包括但不限於矽(Si)、矽鍺(SiGe)、絕緣層上矽元件(SOI)層、以及其他類似之含有矽的半導體材料)所組成之一半導體晶圓。或者是，基底16可包含對於熟知技藝人士來說己知之陶瓷基底(例如像是一石英晶圓或一AlTiC(Al2O3-TiC)晶圓)或是其他種類的基底(例如像是III-V族化合物之半導體基底)。
在使用中以及繼續參照於第1A圖與第1B圖，當控制單元32與34被切換到斷接以將接地線26置於一電子浮接狀態時，電感10係具有一第一第感值。在關聯的積體電路(包含電感10)之操作過程中以及依據電感10之電感值調整的一需要，積體電路在適當的控制線(未顯示)上將該等電壓信號傳送至控制單元32與34。該等電壓信號係作用以造成控制單元32與34改變狀態並接通一目前路徑(其透過導電路徑31與33來將接地線26連接於接地端)。舉例來說，電壓信號可電子地偏壓一場效電晶體或一p-i-n二極體(運作為控制單元32與34)以導通各別源極/汲極區域之間的電流，其在接通電流路徑上將接地線26連接於一接地電位。接地線26之接地係運作以將電感10之電感值降低至一第二電感值(第二電感值係低於第一電感值)。結果，當關聯之積體電路運作時，電感10的電感值可被有效地調整，因此，電感值的改變係為可編程的。
參照第2A圖與第2B圖(在此，相似的參考編號係代表在第1A圖與第1B圖中相似的零件)並根據本發明之一替代實施例，一晶片整合可變電感38係修正電感10(第1A圖與第1B圖)之結構，藉由引入接地線26以外之接地線40與42來納入多條接地線。類似於接地線26，接地線40與42為直線條狀之導電材料，其被埋入絕緣層25，用以讓接地線26在一側有接地線40，在另一側有接地線42。接地線40與42亦被放置在信號線12與基底16之間，並與接地線26處於相同的金屬化層以及以如上關於接地線26所述之方式所形成。
藉由絕緣層14之介電材料部分，接地線40與42係與彼此、接地線26、以及信號線12電氣絕緣。接地線40與42亦由相同的BEOL製程技術所形成，並與接地線26來自相同的BEOL冶金術，並通常與接地線26一起形成。接地線40與42與信號線12之維度上的關係可類似於信號線12與接地線26之維度上的關係。然而，各別接地線26、40、42之寬度及(或)厚度可不相同。
接地線26的相反兩端係構成接點28與30，接點28與30分別藉由控制單元32與34以一可選擇方式以電流路徑來被電氣耦合於接地端。控制單元32與34(其被描述為位於基底16上)係藉由絕緣層25內與任何其他中間介電層(例如絕緣層27)內之導電路徑31與33來被實體連接於接點28與30。
接地線40的相反兩端係構成接點44與46，接點44 與46分別藉由控制單元48與50以一可選擇方式來被電氣耦合於接地端。接地線42的相反兩端係構成接點52與54，接點52與54分別藉由控制單元56與58以一可選擇方式來被電氣耦合於接地端。當控制單元48與50以及控制單元56與58(具有類似於控制單元32與34之一結構)被共同接通時，係以一類似於控制單元32與34關於接地線26操作之方式運作，以各別及絕緣的電流路徑來選擇性地將各別接地線40與42連接至接地端。控制單元48、50、56、58可位於基底16上，並藉由相似於導電路徑31與33(第1B圖)之導電路徑(未顯示)耦合於各別的接地線40與42。為簡潔說明起見，導電路徑21、23、31、33係省略於第2B圖。
控制單元32與34、48與50、56與58之操作係作用以藉由將接地線26、40、42各別耦合於接地端，或者是藉由將接地線26、40、42之不同組合耦合於接地端，來改變電感38的電感值。當一或多組控制單元32與34、48與50、或56與58被接通時，被接地之一或多接地線26、40、42對於信號線12的靠近會降低電感38的電感值。相較於電感10(第1A圖與第1B圖)的二元維持，電感值之不同降低量係正比於經切換接地線26、40、42之數量。舉例來說，三接地線26、40、42之可選擇接地係允許電感38有八個不同的電感值，這些不同的電感值可僅藉由斷接與接通控制單元32與34、控制單元48與50、控制單元56與58、與在此之組合來被選擇。
參照第3A圖與第3B圖(在此，相似的參考編號係代表在第1A圖與第1B圖中相似的零件)並根據本發明之一替代實施例，一晶片整合可變電感60包括接地線62與64，而非見於電感10(第1A圖與第1B圖)之接地線26。類似於接地線26，接地線62與64係由直線條狀之導電材料所組成，其被埋入絕緣層14，用以讓信號線12在一側有接地線62，在另一側有接地線64。接地線62與64係位於和信號線12相同之金屬化層內。藉由部份的絕緣層14，接地線62與64係彼此電氣絕緣、以及與信號線12電氣絕緣。接地線62與64亦藉由相同的BEOL製程技術所形成，並來自與信號線12相同的BEOL冶金術，並通常與信號線12一起形成。接地線62、64與信號線12之維度上的關係可類似於信號線12與接地線26之維度上的關係(第1A圖與第1B圖)。然而，接地線62與64之每一者係具有不同的寬度。
接地線62的相反兩端係構成接點66與68，接點66與68係以一種可選擇的方式分別藉由控制單元70與72以一電流路徑來與接地端電氣耦合。接地線64的相反兩端係構成接點74與76，接點74與76係以一種可選擇的方式分別藉由控制單元78與80以另一電流路徑來與接地端電氣耦合。當控制單元70與72以及控制單元78與80(具有類似於控制單元32與34之一結構)被共同接通時，係以一類似於控制單元32與34關於接地線26操作之方式運作，以各別及絕緣的電流路徑來選擇性地將 各別接地線62與64耦合至接地端。控制單元70、72、78、80可位於基底16上並且藉由類似於導電路徑31與33(第1B圖)之導電路徑(未顯示)來與各別的接地線62與64耦合。為簡潔說明起見，導電路徑21、23、31、33係被忽略於第3B圖。
控制單元70與72以及控制單元78與80的操作係作用以藉由將接地線62、64各別耦合於接地端，或者是藉由將接地線62、64二者皆耦合於接地端，來改變電感60的電感值。當一或二組之控制單元70與72、或78與80被接通時，被接地之接地線62、64對於信號線12的靠近會降低電感60的電感值。接地線62與64之可選擇接地係允許電感60有三種不同的電感值，這些不同的電感值可僅藉由斷接與接通控制單元70與72、以及控制單元78與80來被選擇。
在一替代性實施例中，一電容屏(未顯示)可使用介於接地線62與64之一或兩者以及信號線12間之一串貫孔來定義。選擇性的電容屏係以類似於電容屏106(第6A圖與第6B圖)之方式運作。
參照第4A圖與第4B圖(在此，相似的參考編號係代表在第2A圖與第2B圖中以及第3A圖與第3B圖中相似的零件)並根據本發明之一替代實施例，一晶片整合可變電感81包括接地線26、40、42(該等接地線係在與信號線12不同之金屬化層)以及接地線62、64(該等接地線係在與信號線12相同之金屬化層)。因此，藉由連接不同的 接地線26、40、42、62、64或排列或組合，電感81之電感值可被切換到正比於其個數之多個不同電感值。在一實施例中，接地線26可被切換到接地處，而其他的接地線40、42、62、64不是被單獨切換就是被一起切換，以調整電感81。在此實施例中，電感81可垂直地與水平地調整。為簡潔說明起見，導電路徑21、23、31、33係省略於第4B圖中。
參照第5A圖與第5B圖(在此，相似的參考編號係代表在第1A圖與第1B圖中相似的零件)並根據本發明之一替代實施例，一晶片整合可變電感82係修正電感10(第1A圖與第1B圖)之結構係藉由除了接地線26以外之接地線84與86的引入，來納入一堆疊之接地線。類似於接地線26，接地線84與86係為直線條狀之導電材料，其被分別埋入絕緣層83與85，用以讓接地線84介於接地線26與信號線12之間而接地線26則是介於接地線84與接地線86之間。絕緣層83與85係類似於絕緣層14與25，並與絕緣層25一起堆疊。接地線84可位於一金屬化層，此金屬化層係介於包含信號線12與接地線26之該等金屬化層之間；而接地線26可位於一金屬化層，此金屬化層係介於包含接地線84與接地線86之該等金屬化層之間。舉例來說，信號線12可為一置於M6層之金屬線，接地線86可為一置於M2層之金屬線，接地線26可為一置於M3層之金屬線，以及接地線84可為一置於M4層之金屬線。
至少藉由絕緣層14、25、83、85之部份，讓接地線84與86與彼此、接地線26、以及信號線12電氣絕緣。該等接地線84與86亦可由相同的BEOL製程技術所形成，並與接地線26來自相同的BEOL冶金術。接地線84、86與信號線12之維度關係可類似於信號線12與接地線26間之維度關係。然而，如第5A圖與第5B圖所示，接地線84、86、26之每一者可具有不同的寬度及(或)厚度。
接地線84之相反兩端係構成接點88與90，接點88與90係分別藉由控制單元92與94以一可選擇方式依一電流路徑來電氣耦接於接地端。接地線86之相反兩端係構成接點96與98，接點96與98係分別藉由控制單元100與102以一可選擇方式依另一電流路徑來電氣耦接於接地端。當被同時接通時，控制單元92、94與控制單元100、102(具有類似於控制單元32、34之結構)以一類似於控制單元32、34對於接地線26之操作方式來運作，以選擇性地將個別接地線84、86耦接於接地端。控制單元92、94、100、102可位於基底16上，並藉由類似於導電路徑31、33(第1B圖)之導電路徑(未顯示)來與各別接地線84、86耦接。為簡潔說明起見，導電路徑21、23、31、33係被忽略於第5B圖。
藉由將接地線84、86、26分別與一接地電位耦接之方式，或者是藉由將接地線84、86、26之不同組合與接地電位耦接的替代方式，控制單元32、34與控制單元92、 94及控制單元100、102之操作係有效改變電感82的電感值。當控制單元32、34與控制單元92、94及控制單元100、102之一或多組被接通時，經接地之接地線84、86、26之一或多組對於信號線12的靠近會降低電感82的電感值。電感值之不同降低的個數係正比於經切換之接地線84、86、26的個數。舉例來說，接地線84、86、26之選擇性接地係允許電感82有八個不同的電感值，此等電感值可僅藉由斷接或接通該等控制單元32、34與控制單元92、94及控制單元100、102來加以選擇。
當沒有任何接地線26、84、86被耦接至接地端時，電感82的電感值被最大化。接地線26、84、86之一或多者與接地端之耦接係運作以降低電感82之電感值。若最接近信號線12之接地線84耦接於接地端並且接地線84與下層接地線26與86之任一者同寬或更寬，則不論接地線26與86之任一者是否亦耦接於接地端，電感82之電感值係被最小化。
類似於電感38之接地線26、40、42(第2A圖與第2B圖)，電感82在與接地線26、84、86之一或多者相同的金屬化層內可另包括額外的接地線(未顯示)。或者是，類似於電感60之接地線62、64(第3A圖與第3B圖)，電感82在與信號線12相同的金屬化層內可另包括額外的接地線(未顯示)。
參照第6A圖與第6B圖(在此，相似的參考編號係代表在第1A圖與第1B圖中相似的零件)並根據本發明之一替 代實施例，亦類似於電感10(第1A圖與第1B圖)的一晶片整合可變電感104係納入一電容屏106。電容屏106係放置在介於信號線12與接地線26之間的絕緣層83內，因此處在介於該等含有信號線12與接地線26之金屬化層間的一金屬化層。舉例來說，信號線12可為置於M6層之一金屬線，電容屏106可為置於M3層之一金屬線，而接地線26可為置於M2層之一金屬線。藉由至少絕緣層14、25、83之該等部分，信號線12、接地線26、電容屏106係與彼此電氣絕緣。電容屏106亦由與形成信號線12與接地線26之相同BEOL製程技術所形成，並來自相同或類似的BEOL冶金術。為簡潔說明起見，導電路徑21、23、31、33係省略於第6B圖。
電容屏106包括複數個實質相同的片段108，該等片段108係以一彎曲形狀來電子鏈結在一起。該等片段108係被建構與擺放以定義該等間隙，用以讓電容屏106不像一連續的接地平面或接地板，好讓接地線26之切換在電容屏106的存在下可影響信號線12之電感值。電容屏106係被一直綁在接地端，因此不是被選擇性地切換。
電容屏106係降低介於信號線12與基底16之間的電容性耦合，其賦予電感104對於接地線26之兩不同狀態有一相似的Q因子。此外，電容屏106幫助提供將電感104之信號線12隔離於基底16上之積體電路內的剩餘電路。在一替代實施例中，電容屏106可具有一梳子形狀。
參照第7A圖與第7B圖(在此，相似的參考編號係代表在第1A圖與第1B圖中相似的零件)並根據本發明之一替代實施例，一晶片整合可變電感118包括一螺旋形狀之信號線120以及一螺旋形狀之接地線126，接地線126係置於信號線120與基底16之間。類似於信號線12與接地線26(第1A圖與第1B圖)，信號線120以及接地線126每一者係形成於一平面條狀之導電材料。信號線120係被埋入絕緣層14並被絕緣層14所圍繞；類似地，接地線126係被埋入絕緣層25並被絕緣層25所圍繞。信號線120與接地線126之螺旋形狀係實質相同。埠或端點123、124(位於信號線120之相反兩端)係藉由導電路徑21、23電氣耦接於基底16上之積體電路的零件18、20。
藉由用以提供呈電氣絕緣之該等絕緣層14、25之部份，接地線126(通常位於信號線120下方)係與信號線120隔開。如同在此對於信號線12與接地線26之描述(第1A圖與第1B圖)，信號線120與接地線126係藉由傳統的BEOL製程技術並自用於此等製程技術之傳統BEOL冶金術來形成於不同的金屬化層中。舉例來說，信號線120可置於M5層或M6層，而接地線126可置於靠近基底16之M2層。如同可被熟知技藝人士所了解，信號線120與接地線126可包括額外的共同中心排列之平面螺旋線(未顯示)與下拉貫孔及地下通道。信號線120與接地線126係以具有多邊形之方式描述於第7A圖，在代表 性實施例中則為一八邊形。然而，信號線120與接地線126可被替代地纏繞為一具有長方形、圓形、或橢圓形之螺旋形，或是一具有不同個數之邊的多邊形。
接地線126的相反兩端係構成接點128與130，接點128與130係以一種可選擇的方式分別藉由控制單元32與34依一電流路徑來與接地端電氣耦合。接點128與130係藉由導電路徑31與33實質耦接於控制單元32與34。當控制單元32與34兩者由適當的電壓控制信號切換至斷接時，接地線126係為一開路並為電子浮接。當控制單元32與34處於斷接狀態時，浮接的接地線126並不會顯著影響信號線120的電感性。當控制單元32與34兩者由適當的電壓控制信號接通時，接地線126係處於一閉迴路電流路徑，其由一短路電路耦接至一接地電位。在一替代實施例中，接地線126之接點128、130之一者可被持續綁在接地端，只有接地線126之接點128、130的另一者切換時完成至接地電位之此閉迴路電路。
藉由將接地線126選擇性耦接於接地電位，控制單元32與34的操作可有效改變電感118的電感值。當控制單元32與34被導通以及接地線126在電流路徑被電氣耦接於接地端時，接地線126對於信號線120的靠近會降低電感118的電感值。此降低係為二元的，因為：當控制單元32與34被切換至斷接時，電感118具有一第一電感值；當控制單元32與34被切換至接通時，電感118具有一小於第一電感值之第二電感值。當控制單元 32與34被接通時，接地線126不是在電感118之信號路徑上。電感118係為電子可調的，因為：在基底16上之積體電路的操作期間，控制單元32與34可被斷接與接通。
參照第8A圖與第8B圖(在此，相似的參考編號係代表在第1A圖與第1B圖中相似的零件)並根據本發明之一替代實施例，亦類似於電感118(第7A圖與第7B圖)之一晶片整合可變電感140係納入一電容屏142。電容屏142被放置在介於信號線120與接地線126間之一金屬化層內。電容屏142係被放置在介於信號線120與接地線126間之絕緣層83內，因此處在含有信號線120與接地線126之該等金屬化層之間的一金屬化層。舉例來說，信號線120可為置於M6層之一金屬線，電容屏142可為置於M3層之一金屬線，而接地線126可為置於M2層之一金屬線。藉由絕緣層14、83、25之部份，信號線120、接地線126、與電容屏142係與彼此電氣絕緣。電容屏142亦被形成信號線120與接地線126的相同BEOL製程技術所形成，並來自相同或相似的BEOL冶金術。為簡潔說明起見，導電路徑21、23、31、33係省略於第8B圖。
電容屏142包括以屏線144、146形式存在之複數個實質相同的平行線片段或條(其延伸自一中央橋148的相反兩邊緣)。每一鄰接對之屏線144、146係被一間隔隔開，用以讓電容屏142不會定義一連續接地平面或板，以及 用以讓接地線126之切換在電容屏142的存在下可影響信號線120的電感值。電容屏142係被持續綁在接地端。
電容屏142係降低介於信號線120與基底16之電容性耦合，以賦予電感140一最佳化的Q值。此外，電容屏142係幫助提供將電感140之信號線120隔離於基底16上之積體電路內的剩餘電路。或者是，電容屏142可具有一不同樣式之導電零件，例如像是發現在一放射狀類型之屏，甚至於是該等屏線被引導至垂直於信號線120。
第9圖顯示一用以製造一積體電路之示範性設計流160的方塊圖。設計流160可依據被設計之積體電路的種類來改變。舉例來說，一用以建構一特定應用積體電路(ASIC)之設計流160將不同於一用以建構一標準元件之設計流160。設計結構164係為設計流程162的一輸入，並可來自一智財(IP)供應商、一核心發展商、或其他設計公司。設計結構164包含以電路圖與佈局圖或硬體描述語言(HDL)(例如像是VHDL或是Verilog)形式存在之一或多晶片整合可變電感10、38、60、81、82、104、118、或140。由於HDL表示方式一般係定義要被一電路設計所執行之邏輯或功能，一積體電路之HDL表示方式在許多方面係類似於一軟體程式。如同在以下之第10圖內容中所描述，設計結構164可以位於一或多機器可讀媒體上。舉例來說，設計結構164可以是一積體電路(包括一或多晶片整合可變電感10、38、60、81、82、104、118、或140)之一文字檔或一圖形表示方式。設計流程 162將積體電路(包括一或多晶片整合可變電感10、38、60、81、82、104、118、或140)合成(或轉換)為一網路連線表(netlist)176。舉例來說，網路連線表176係為粗線、電晶體、邏輯閘、控制電路、I/O、模型等等之一列表，並描述在一積體電路設計內與其他元件及電路的連接關係並被記錄在至少一機器可讀媒體上。
設計流程162包括各種輸入之使用；舉例來說，來自函式庫元件166(其可針對一給定製造技術(例如，不同技術節點、32nm、45nm、90nm等等)放置一組常用的元件、電路、以及裝置，包括模型、佈局、以及符號表示方式)之輸入、製造規格168之輸入、描述資料170之輸入、驗證資料172之輸入、設計規則174之輸入、以及測試資料檔案178之輸入(其可包括測試樣式與其他測試資訊)。舉例來說，設計流程162另包括標準電路設計流程，例如像是時序分析、驗證工具、設計規則檢查器、配置與繞線工具等等。一熟知積體電路設計之技藝人士可明瞭可能的電子設計自動化工具與應用(可被用於設計流程162之替代實施例中)之範圍。
設計流程162最終將包括一或多晶片整合可變電感10、38、60、81、82、104、118、或140之電路與剩餘的積體電路設計(如果適用的話)轉換成一最後設計結構180(例如儲存在一GDS儲存媒體內之資訊)。最後設計結構180可包括資訊，像是測試資料檔案、設計內容檔案、製造資料、佈局參數、線、金屬之層、貫孔、形狀、測 試資料、透過製造線之繞線資料、以及半導體製造器所需以製造一電路(含有一或多晶片整合可變電感10、38、60、81、82、104、118、或140)的任何其他資料。最後設計結構180可接著進行到設計流160之階段182；舉例來說，階段182是最後設計結構180進行到下線(tape-out)之處，階段182在此係被送去製造、被送到另一設計公司、或回到客戶手上。
第10圖接著說明一裝置190，設計流程162的各種步驟可在裝置190內執行。在所述實施例中，裝置190係被實作為一伺服器或多使用者之電腦(其係透過網路192耦接於一或多客戶電腦194)。為了本發明的目的，每一電腦190、194實際上可代表任何種類的電腦、電腦系統、或其他可編程電子裝置。此外，每一電腦190、194可利用一或多連成網路的電腦來實作，例如在一叢集或其他分散式電腦系統中。在替代方案中，電腦190可被實作在單一電腦中或其他可編程電子裝置(例如一桌上型電腦、一膝上型電腦、一手持電腦、一手機、一機上盒等等)中。
電腦190通常包括一中央處理單元(CPU)196；CPU 196包括耦接於記憶體198之至少一微處理器；記憶體198可代表該等隨機存取記憶體(RAM)裝置，包含電腦190之主要儲存以及任何補充層級之記憶體(例如快取記憶體、非揮發或備份記憶體(例如可編程或快閃記憶體)、唯讀記憶體等等)。此外，記憶體198可被認為包括實際 上位於電腦190別處之記憶體儲存(例如在CPU 196之一處理器內的任何快取記憶體)以及被用來作為一虛擬記憶體之任何儲存容量(例如像是儲存在一大容量裝置200上，或是在耦接於電腦190之其他電腦上)。通常電腦190亦接收一些輸入與輸出，用以在外部對資訊進行通訊。為提供介面給使用者或操作者，電腦190通常包括一使用者介面202，其納入一或多使用者輸入裝置(例如，一鍵盤、一滑鼠、一軌跡球、一搖桿、一觸控板、及(或)一麥克風、其他者)以及一顯示(例如，一CRT螢幕、一LCD顯示板、及(或)一喇叭、其他者)。除此之外，使用者之輸入可透過其他的電腦或終端來接收。
對於額外的儲存，電腦190亦可包括一或多大容量儲存裝置200，例如一軟碟或其他可移除式碟機、一硬碟機、一直接存取儲存裝置(DASD)、一光碟機(例如，一CD碟機、一DVD碟機等等)、及(或)一磁帶機、其他者。此外，電腦190可包括與一或多網路192(例如，一LAN、一WAN、一無線網路、及(或)網際網路、其他者)連接之一介面204，以允許與其他電腦及電子裝置之資訊通訊。應理解到，如同在技藝中所知，在CPU 196與元件198、200、202、204每一者之間，電腦190通常包括合適的類比及(或)數位介面。其他的硬體環境係被考量於本發明之內容內。
如同將於其下所詳述，電腦190係運作在一作業系統206的控制之下並加以執行，或依靠各種電腦軟體應用 程式、元件、程式、物件、模組、資料結構等等。此外，各種應用程式、元件、程式、物件、模組等等亦可執行於透過網路192(例如，在一分散式或主從架構之計算環境中)來耦接於電腦190之其他電腦的一或多處理器上，藉此用以實作電腦程式之該等功能所需的處理可被分配到網路上之多個電腦。
一般來說，不論是否被實作為一部份的作業系統或特定應用程式、元件、程式、物件、模組或一串指令、或甚至是在此之一子集合，經執行以實作本發明該等實施例之常式在此將代表「電腦程式碼」或僅為「程式碼」。程式碼通常包含一或多指令，該等指令有時常駐在一電腦內之各種記憶體與儲存裝置，當該等指令被電腦內之一或多處理器讀取或執行時，會造成此電腦執行該等必要的步驟來執行用以實施本發明各式態樣的步驟與元件。此外，儘管本發明具有並將於其後描述為全功能電腦與電腦系統之情境內，熟知技藝人士將理解到本發明之各式實施例能夠被分配為各種形式之一程式產品，並理解到不論被用來實際實作此分配之機器可讀媒體的特殊種類為何，本發明係平等地使用。機器可讀媒體的範例包括但不限於可觸碰、可記錄種類的媒體，例如像是揮發與非揮發記憶體裝置、軟碟與其他可移除碟、硬碟機、磁帶、光碟(例如CD-ROM、DVD等等)、其他者、以及傳送種類媒體(例如像是數位與類比通訊鏈結)。
此外，此後所述之各種程式碼可根據應用加以辨識(在 此應用內，程式碼係被實作在本發明之一特定實施例)。然而，應理解到，所採用之任何特定程式命名僅為方便之用，因此本發明不應被限制於僅在由此命名所辨識及(或)意味之任何特定應用。再者，給定通常不限個數的方法(在此，電腦程式可被組織為常式、程序、方法、模組、物件、及其相似者)以及各式方法(在此，程式功能可位在常駐於一典型電腦之各種軟體層(例如，作業系統、函式庫、API、應用、小程式等等)間)，應理解到本發明未被限制於在此所述之程式功能的特定組織與配置。
為了實作在第9圖之設計流程162內的各種活動，電腦190包括一些軟體工具，舉例來說，軟體工具包括一設計流程工具208。與積體電路設計、驗證、及(或)測試所結合使用之其他工具亦可被用在電腦190內。此外，儘管設計流程工具208被顯示在單一電腦190中，具有快速揭露優勢之熟知技藝人士將理解到通常此等工具會被擺放在分離的電腦，特別是當多個個體參與一積體電路設計之邏輯設計、整合、與驗證時。因此，本發明之該等實施例並未被限於第10圖所描繪之單一電腦實作。
熟知技藝人士將理解到第9圖與第10圖所描繪之示範性環境並非意圖限制本發明之實施例。實際上，熟知技藝人士將理解到其他替代的硬體及(或)軟體環境係可被使用。
在此對於詞彙的參照(例如像是「垂直」、「水平」等等) 係作為範例而非限制之用，以建立參考之框架。此處所使用之詞彙「水平」係被定義為平行於一半導體基底之傳統平面的平面，而不論它實際的三維空間方向為何。如同所定義的，詞彙「垂直」係代表垂直於水平之一方向。該等詞彙(例如像是「上」、「以上」、「以下」、「邊」(像是在「側邊」中)、「上面」、「下面」、「上方」、「下方」、「下」)係被定義為關於水平平面。可了解到，各種其他框架的參照可被用來描述本發明而不脫離本發明之精神與範圍。亦了解到，本發明之該等框架沒有必要在圖中被縮放顯示。此外，對於用在詳細描述或是申請專利範圍中之詞彙「包括」、「具有」、「具」、「有」、或在此之變形的範圍，此等詞彙係意欲被含括在類似於詞彙「包含」之方式中。
雖然本發明己以各種實施例的描述所述並且該等實施例被相當詳細地描述，然申請者並非意圖將所附申請專利範圍限定或以任何方式限制在此等細節中。對於熟習技藝人士來說，將可輕易明白另外的優點與修正形式。因此在較廣態樣中之本發明並未被限制在被顯示與被描述之特定細節、代表裝置與方法、以及所述範例中。因此可分離於此等細節而不脫離申請者一般發明概念之精神和範圍。
10、38、60、81、82、104、118、140‧‧‧晶片整合可變電感
12、120‧‧‧信號線
14、25、27、83、85、122‧‧‧絕緣層
16‧‧‧基底
18、20‧‧‧零件
21、23、31、33‧‧‧導電路徑
22、24、123、124‧‧‧端點
26、40、42、62、64、84、86、126‧‧‧接地線
28、30、44、46、52、54、66、68、74、76、88、90、96、98、128、130‧‧‧接點
32、34、48、50、56、58、70、72、78、80、92、94、100、102‧‧‧控制單元
106、142‧‧‧電容屏
108‧‧‧片段
144、146‧‧‧屏線
148‧‧‧中央橋
160‧‧‧設計流
162‧‧‧設計流程
164‧‧‧設計結構
166‧‧‧函式庫元件
168‧‧‧製造規格
170‧‧‧描述資料
172‧‧‧驗證資料
174‧‧‧設計規則
176‧‧‧網路連線表
178‧‧‧測試資料檔案
180‧‧‧最後設計結構
182‧‧‧階段
190‧‧‧裝置
192‧‧‧網路
194‧‧‧客戶電腦
196‧‧‧中央處理單元
198‧‧‧記憶體
200‧‧‧大容量裝置
202‧‧‧使用者介面
204‧‧‧網路介面
206‧‧‧作業系統
208‧‧‧設計流程工具
第1A圖係根據本發明一實施例由一信號線與一經切換接地線所組成之一晶片整合可變電感之透視圖，在此所包圍的介電材料為簡潔起見係省略。
第1B圖係第1A圖電感之一剖面圖。
第2A圖與第2B圖係根據本發明一替代實施例之類似於第1A圖與第1B圖之晶片整合可變電感的透視圖與剖面圖，其係由一信號線與多經切換接地線所組成。
第3A圖與第3B圖係根據本發明一替代實施例之類似於第1A圖與第1B圖之晶片整合可變電感的透視圖與剖面圖，其係由實質被放置在單一金屬化層之一信號線與多經切換接地線所組成。
第4A圖與第4B圖係根據本發明一替代實施例之類似於第1A圖與第1B圖之晶片整合可變電感的透視圖與剖面圖，其係由實質被放置在不同金屬化層之一信號線與多經切換接地線所組成。
第5A圖與第5B圖係根據本發明一替代實施例之類似於第1A圖與第1B圖之晶片整合可變電感的透視圖與剖面圖，其係由實質被放置在單一金屬化層之一信號線與該等經切換接地線之堆疊所組成。
第6A圖與第6B圖係根據本發明一替代實施例之類似於第1A圖與第1B圖之晶片整合可變電感的透視圖與剖面圖，在此一電容屏係置於信號線與接地線之間。
第7A圖係根據本發明一實施例由一螺旋形信號線與一經切換螺旋形接地線所組成之一晶片整合可變電感之 透視圖，在此所包圍的介電材料為簡潔起見係省略。
第7B圖係第7A圖電感之一剖面圖。
第8A圖與第8B圖係根據本發明一替代實施例之類似於第7A圖與第7B圖之晶片整合可變電感的透視圖與剖面圖，在此一電容屏係置於信號線與接地線之間。
第9圖係一示範性設計流的方塊圖。
第10圖係適於實作第9圖流程之一電腦系統內之該等主要硬體元件的一方塊圖。
160‧‧‧設計流
162‧‧‧設計流程
164‧‧‧設計結構
166‧‧‧函式庫元件
168‧‧‧製造規格
170‧‧‧描述資料
172‧‧‧驗證資料
174‧‧‧設計規則
176‧‧‧網路連線表
178‧‧‧測試資料檔案
180‧‧‧最後設計結構
182‧‧‧階段

Claims (26)

  1. 一種積體電路結構，包含：一晶片，該晶片包含一積體電路及一用於該積體電路之內部連結結構，該內部連結結構包含一第一金屬化層、與該第一金屬化層相異之一第二金屬化層、與一接地電位耦接之一第一導電路徑、及與該接地電位耦接之一第二導電路徑；一電感之一信號線，該電感放置於該內部連結結構之該第一金屬化層，該信號線與該積體電路電氣耦接以通訊一電子信號；該電感之一第一接地線，該電感放置於該內部連結結構之該第一金屬化層或該內部連結結構之該第二金屬化層，該第一接地線位於靠近該信號線之處，該第一接地線具有一第一端及一相對於該第一端之第二端，該第一接地線之該第一端與該第一導電路徑耦接，該第一接地線之該第二端與該第二導電路徑耦接；以及包含於該積體電路之至少一個控制單元，該至少一個控制單元放置在該第一導電路徑上，該至少一個控制單元係經組態以選擇性地斷接與接通該第一導電路徑，其中當該第一導電路徑被斷接時，該信號線具有一第一電感值，且當該第一導電路徑被接通時，該信 號線具有一第二電感值，使得該第一接地線之該第一端藉由該第一導電路徑與該接地電位耦接，且該第一接地線之該第二端藉由該第二導電路徑與該接地電位耦接。
  2. 如申請專利範圍第1項所述之積體電路結構，其中該第一接地線係位於該信號線以及該積體電路之間。
  3. 如申請專利範圍第1項所述之積體電路結構，其中該信號線係一第一平面螺旋繞線，且該第一接地線係位於該第一平面螺旋繞線下之一第二平面螺旋繞線。
  4. 如申請專利範圍第1項所述之積體電路結構，其中該信號線係一第一平面導線，且該第一接地線係一第二平面導線，該第二平面導線係放置於與該第一平面導線相關之一空間關係中。
  5. 如申請專利範圍第1項所述之積體電路結構，更包含：一介電材料，該介電材料包圍該信號線與該第一接地線，一部份之該介電材料係放置於該信號線與該第一接地線之間以避免該信號線與該第一接地線間之電子導通。
  6. 如申請專利範圍第1項所述之積體電路結構，更包含： 一電容屏，該電容屏放置於該第一接地線與該信號線之間。
  7. 如申請專利範圍第1項所述之積體電路結構，更包含：一第二接地線，該第二接地線位於靠近該信號線之處，該第二接地線係經組態以在一第二電流路徑中選擇性地與接地電位耦接，該第二電流路徑係與該第一電流路徑電氣絕緣，且當該第二接地線與該接地電位耦接時該信號線具有一第三電感值。
  8. 如申請專利範圍第7項所述之積體電路結構，其中該內部連結結構包含一第三金屬化層，該第三金屬化層放置於該第一金屬化層及該第二金屬化層之間，該第一接地線被含在該第二金屬化層中，該第二接地線被含在該第三金屬化層中，而該第一接地線、該第二接地線、以及該信號線具有一堆疊配置，在該堆疊配置中該第二接地線被垂直地放置在該第一接地線與該信號線之間。
  9. 如申請專利範圍第7項所述之積體電路結構，其中該第一接地線、該第二接地線、以及該信號線被含在該第一金屬化層，且該信號線被橫向地放置在該第一接地線與該第二接地線之間。
  10. 如申請專利範圍第7項所述之積體電路結構，其中該 第一接地線與該第二接地線被含在該第二金屬化層中。
  11. 如申請專利範圍第7項所述之積體電路結構，更包含：一第三接地線，該第三接地線位在靠近該信號線之處，該第三接地線係經組態以在一第三電流路徑中選擇性地與接地電位耦接，該第三電流路徑係與該第一電流路徑與該第二電流路徑電氣絕緣，且當該第三接地線與該接地電位耦接時該信號線具有一第四電感值。
  12. 如申請專利範圍第11項所述之積體電路結構，其中該第一接地線、該第二接地線、以及該信號線被含在該第一金屬化層，且該第三接地線被放置在該第二金屬化層。
  13. 如申請專利範圍第1項所述之積體電路結構，其中該接地線係一第一線性帶，且該信號線係實質上與該第一線性帶平行對齊之一線性帶。
  14. 如申請專利範圍第13項所述之積體電路結構，其中該接地線較該信號線窄。
  15. 如申請專利範圍第13項所述之積體電路結構，其中該接地線及該信號線具有大約相等的長度。
  16. 如申請專利範圍第1項所述之積體電路結構，其中該接地線及該信號線具有相同幾何形狀。
  17. 如申請專利範圍第1項所述之積體電路結構，其中該電感之該第一接地線被放置於該內部連結結構之該第二金屬化層，且該第二金屬化層位在該第一金屬化層及該積體電路之間。
  18. 一種製造一積體電路結構之方法，該方法包含以下步驟：在一半導體基板上製造一積體電路以形成一晶片；在該積體電路製造後，在一晶片上製造一內部連結結構，該內部連結結構包含一帶有一電感之一信號線的第一金屬化層，該電感與該積體電路電氣耦接，一第一導電路徑與一接地電位耦接，及一第二導電路徑與該接地電位耦接；及在該內部連結結構之該第一金屬化層，或在該內部連結結構靠近該信號線之一第二金屬化層，製造該電感之一第一接地線，其中該第一接地線被製造成具有一第一端及一相對於該第一端之一第二端，該第一接地線之該第一端與該第一導電路徑耦接，該第一接地線之該第二端與該第二導電路徑耦接，該積體電路包含至少一個控制單元，該至少一個控制 單元經組態以選擇性地斷接或接通該第一導電路徑，該至少一個控制單元經組態以選擇性地斷接或接通該第一導電路徑，當該第一導電路徑斷接時，該信號線具有一第一電感值，當該第一導電路徑接通時，該信號線具有一第二電感值，使得該第一接地線之該第一端藉由該第一導電路徑與該接地電位耦接，且該第一接地線之該第二端藉由該第二導電路徑與該接地電位耦接。
  19. 如申請專利範圍第18項所述之方法，其中該第一接地線以及該信號線係被製造在該第一金屬化層上。
  20. 如申請專利範圍第18項所述之方法，更包含以下步驟：製造一第二接地線，該第二接地線係足夠靠近該信號線，以致於當該第二接地線在一第二電流路徑上與該接地電位耦接時該信號線具有一第三電感值，以及當該第二電流路徑斷接時該信號線具有該第二電感值；以及在該積體電路上製造至少一個控制單元，該至少一個控制單元係經組態以選擇性地斷接與接通該第二電流路徑。
  21. 一種實施於一機器可讀媒體以用來設計與製造一電路之設計結構，該電路包含：一晶片，該晶片包含一積體電路及一用於該積體 電路之內部連結結構，該內部連結結構包含一第一金屬化層、與該第一金屬化層相異之一第二金屬化層、與一接地電位耦接之一第一導電路徑、及與該接地電位耦接之一第二導電路徑；一電感之一信號線，該電感放置於該內部連結結構之該第一金屬化層，該信號線與該積體電路電氣耦接以通訊一電子信號；該電感之一第一接地線，該電感放置於該內部連結結構之該第一金屬化層或該內部連結結構之該第二金屬化層，該第一接地線係位於靠近該信號線之處，該第一接地線具有一第一端及一相對於該第一端之第二端，該第一接地線之該第一端與該第一導電路徑耦接，該第一接地線之該第二端與該第二導電路徑耦接；以及包含於該積體電路之至少一個控制單元，該至少一個控制單元被放置在該第一導電路徑上，該至少一個控制單元係經組態以選擇性地斷接與接通該第一導電路徑，其中當該第一導電路徑被斷接時，該信號線具有一第一電感值，且當該第一導電路徑被接通時，該信號線具有一第二電感值，使得該第一接地線之該第一端藉由該第一導電路徑與該接地電位耦接，且該第一接地線之該第二端藉由該第二導電路徑與該接地電位耦接。
  22. 如申請專利範圍第21項所述之設計結構，其中該信號線係一第一平面螺旋繞線，且該接地線係一位於該第一平面螺旋繞線下方之一第二平面螺旋繞線。
  23. 如申請專利範圍第21項所述之設計結構，其中該信號線係一第一平面導線，且該接地線係一第二平面導線，該第二平面導線係放置於與該第一平面導線相關之一空間關係中。
  24. 如申請專利範圍第21項所述之設計結構，其中該電路更包含：一電容屏，該電容屏放置在該接地線與該信號線之間。
  25. 如申請專利範圍第21項所述之設計結構，其中該至少一個控制單元係經組態以運作在一控制電壓信號之接收，以選擇性地斷接與接通該第一導電路徑。
  26. 如申請專利範圍第21項所述之設計結構，其中該至少一個控制單元係選擇自場效電晶體、正一本一負二極體、以及在此之組合所組成之群組。
TW98101836A 2008-01-29 2009-01-17 晶片整合之壓控可變電感，製造與調整此可變電感之方法，以及整合此可變電感之設計結構 TWI473238B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/021,339 US8138876B2 (en) 2008-01-29 2008-01-29 On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors

Publications (2)

Publication Number Publication Date
TW201003883A TW201003883A (en) 2010-01-16
TWI473238B true TWI473238B (zh) 2015-02-11

Family

ID=40898647

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98101836A TWI473238B (zh) 2008-01-29 2009-01-17 晶片整合之壓控可變電感，製造與調整此可變電感之方法，以及整合此可變電感之設計結構

Country Status (6)

Country Link
US (1) US8138876B2 (zh)
EP (1) EP2243162B1 (zh)
JP (1) JP5437273B2 (zh)
KR (1) KR20100118566A (zh)
TW (1) TWI473238B (zh)
WO (1) WO2009097304A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089331B2 (en) * 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
TWI409988B (zh) * 2009-10-01 2013-09-21 Waltop Int Corp 電磁感應系統之天線迴路佈局
JP2011119443A (ja) * 2009-12-03 2011-06-16 Toshiba Corp 可変スパイラルインダクタおよび半導体集積回路装置
KR100982037B1 (ko) * 2009-12-14 2010-09-13 주식회사 아나패스 신호 생성 장치
US8384507B2 (en) * 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US8405453B2 (en) * 2010-07-20 2013-03-26 International Business Machines Corporation Millimeter-wave on-chip switch employing frequency-dependent inductance for cancellation of off-state capacitance
FR2964499B1 (fr) * 2010-09-08 2013-09-13 Univ Joseph Fourier Ligne de transmission haute frequence accordable
US8898605B2 (en) 2010-10-25 2014-11-25 International Business Machines Corporation On-chip tunable transmission lines, methods of manufacture and design structures
US8803320B2 (en) * 2010-10-28 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8823133B2 (en) 2011-03-29 2014-09-02 Xilinx, Inc. Interposer having an inductor
US8356262B1 (en) * 2011-06-22 2013-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Cell architecture and method
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US8791771B2 (en) 2011-11-17 2014-07-29 International Business Machines Corporation Reconfigurable Wilkinson power divider and design structure thereof
US9330823B1 (en) 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US8765595B2 (en) * 2012-01-06 2014-07-01 International Business Machines Corporation Thick on-chip high-performance wiring structures
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
US8803648B2 (en) 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US9954488B2 (en) * 2013-03-15 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Varainductor, voltage controlled oscillator including the varainductor, and phase locked loop including the varainductor
KR102041265B1 (ko) * 2013-05-02 2019-11-27 삼성전자주식회사 Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
US9218903B2 (en) 2013-09-26 2015-12-22 International Business Machines Corporation Reconfigurable multi-stack inductor
TWI560839B (en) * 2014-04-16 2016-12-01 Realtek Semiconductor Corp Semiconductor device with inductor-capacitor resonant circuit
US9583554B1 (en) * 2014-12-23 2017-02-28 Altera Corporation Adjustable ground shielding circuitry
CN104637920B (zh) * 2015-01-15 2017-08-15 温州大学 一种电感值可调的片上集成单端电感
US10155660B2 (en) 2015-01-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for protecting FEOL element and BEOL element
CN105244345B (zh) * 2015-09-21 2018-04-03 温州大学 一种电感值可调的片上集成差分电感
US10049810B2 (en) 2015-11-09 2018-08-14 Raytheon Company High voltage high frequency transformer
US10525690B2 (en) * 2016-09-07 2020-01-07 General Electric Company Additive manufacturing-based low-profile inductor
US10672553B2 (en) 2017-05-10 2020-06-02 Raytheon Company High voltage high frequency transformer
US10490341B2 (en) * 2017-08-17 2019-11-26 Advanced Semiconductor Engineering, Inc. Electrical device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013626A1 (en) * 2000-02-14 2001-08-16 Hiroki Fujii Semiconductor device
US6556416B2 (en) * 2001-08-27 2003-04-29 Nec Corporation Variable capacitor and a variable inductor
US20030131334A1 (en) * 2001-11-13 2003-07-10 Roberto Suaya Synthesis strategies based on the appropriate use of inductance effects
US6714113B1 (en) * 2000-11-14 2004-03-30 International Business Machines Corporation Inductor for integrated circuits
JP2006059955A (ja) * 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd 半導体装置
US20060139138A1 (en) * 2004-10-19 2006-06-29 Daisuke Watanabe Inductance variable device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JP3170030B2 (ja) * 1992-03-17 2001-05-28 新光電気工業株式会社 高周波用電子部品の信号線路
TW262595B (zh) * 1993-11-17 1995-11-11 Ikeda Takeshi
JP4046207B2 (ja) * 1998-08-06 2008-02-13 株式会社エフオーアイ プラズマ処理装置
US6121850A (en) * 1998-08-19 2000-09-19 International Business Machines Corporation Digitally adjustable inductive element adaptable to frequency tune an LC oscillator
JP2001052928A (ja) * 1999-08-17 2001-02-23 Tif:Kk インダクタ素子
US6437653B1 (en) * 2000-09-28 2002-08-20 Sun Microsystems, Inc. Method and apparatus for providing a variable inductor on a semiconductor chip
JP2002151953A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 電圧制御発振器の周波数切替え装置
DE10159396A1 (de) * 2001-12-04 2003-06-12 Basf Ag Genetische Stammoptimierung zur verbesserten Herstellung von Riboflavin
US6794978B2 (en) * 2002-05-15 2004-09-21 John C. Tung Accurate multi-ground inductors for high-speed integrated circuits
EP1573754B1 (en) * 2002-12-13 2016-06-29 Nxp B.V. A planar inductive component and an integrated circuit comprising a planar inductive component
US7460001B2 (en) 2003-09-25 2008-12-02 Qualcomm Incorporated Variable inductor for integrated circuit and printed circuit board
US7202768B1 (en) * 2003-12-10 2007-04-10 Dsp Group Inc. Tunable inductor
US7268634B2 (en) 2004-08-27 2007-09-11 The Hong Kong University Of Science And Technology Dual-mode voltage controlled oscillator using integrated variable inductors
US20090167502A1 (en) * 2007-12-31 2009-07-02 3M Innovative Properties Company Device for verifying a location and functionality of a radio-frequency identification (RFID) tag on an item

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013626A1 (en) * 2000-02-14 2001-08-16 Hiroki Fujii Semiconductor device
US6714113B1 (en) * 2000-11-14 2004-03-30 International Business Machines Corporation Inductor for integrated circuits
US6556416B2 (en) * 2001-08-27 2003-04-29 Nec Corporation Variable capacitor and a variable inductor
US20030131334A1 (en) * 2001-11-13 2003-07-10 Roberto Suaya Synthesis strategies based on the appropriate use of inductance effects
JP2006059955A (ja) * 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd 半導体装置
US20060139138A1 (en) * 2004-10-19 2006-06-29 Daisuke Watanabe Inductance variable device
US20070176721A1 (en) * 2004-10-19 2007-08-02 Daisuke Watanabe Inductance variable device

Also Published As

Publication number Publication date
KR20100118566A (ko) 2010-11-05
US20090189725A1 (en) 2009-07-30
WO2009097304A1 (en) 2009-08-06
US8138876B2 (en) 2012-03-20
TW201003883A (en) 2010-01-16
EP2243162B1 (en) 2019-05-08
EP2243162A4 (en) 2017-11-01
EP2243162A1 (en) 2010-10-27
JP5437273B2 (ja) 2014-03-12
JP2011514661A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
TWI473238B (zh) 晶片整合之壓控可變電感，製造與調整此可變電感之方法，以及整合此可變電感之設計結構
US7811919B2 (en) Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor
US8842412B2 (en) Tapered via and MIM capacitor
US20090322447A1 (en) BEOL Wiring Structures That Include an On-Chip Inductor and an On-Chip Capacitor, and Design Structures for a Radiofrequency Integrated Circuit
CN104040684B (zh) 厚的片上高性能布线结构
CN207116422U (zh) 带屏蔽结构的集成电路
US8028406B2 (en) Methods of fabricating coplanar waveguide structures
US7812694B2 (en) Coplanar waveguide integrated circuits having arrays of shield conductors connected by bridging conductors
US20150054595A1 (en) Three dimensional branchline coupler using through silicon vias and design structures
US8284017B2 (en) Structure having substantially parallel resistor material lengths
KR100929125B1 (ko) 반도체 기판에 형성되는 박막 다층 하이 ｑ 변압기
CN105742251B (zh) 具有电感和金属-绝缘层-金属电容的结构
US8193893B2 (en) Inductor having opening enclosed within conductive line and related method
US10224276B2 (en) Integrated circuit including wire structure, related method and design structure
US20150200245A1 (en) Lateral metal insulator metal (mim) capacitor with high-q and reduced area
US8900964B2 (en) Inductors and wiring structures fabricated with limited wiring material
US8809998B2 (en) Semiconductor device including in wafer inductors, related method and design structure
Tiemeijer et al. Physics-based wideband predictive compact model for inductors with high amounts of dummy metal fill
Vanukuru et al. Series stacked multipath inductor with high self resonant frequency
Farcy et al. Integration of high-performance RF passive modules (MIM capacitors and inductors) in advanced BEOL
US8044764B2 (en) Resistor and design structure having resistor material length with sub-lithographic width
Cornetta et al. Passive Components for RF-ICs
Božanić et al. Advanced Low-Noise Amplifier Optimization Topics

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees